DE3044958A1 - Verfahren zur bildung eines isolierenden films auf einer halbleitervorrichtung und die dabei erhaltenen produkte - Google Patents

Verfahren zur bildung eines isolierenden films auf einer halbleitervorrichtung und die dabei erhaltenen produkte

Info

Publication number
DE3044958A1
DE3044958A1 DE19803044958 DE3044958A DE3044958A1 DE 3044958 A1 DE3044958 A1 DE 3044958A1 DE 19803044958 DE19803044958 DE 19803044958 DE 3044958 A DE3044958 A DE 3044958A DE 3044958 A1 DE3044958 A1 DE 3044958A1
Authority
DE
Germany
Prior art keywords
insulating film
sio
semiconductor device
alcoholic solution
forming
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Granted
Application number
DE19803044958
Other languages
English (en)
Other versions
DE3044958C2 (de
Inventor
Hideki Osaka Osaka Hayashi
Kenichi Kikuchi
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Sumitomo Electric Industries Ltd
Original Assignee
Sumitomo Electric Industries Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Sumitomo Electric Industries Ltd filed Critical Sumitomo Electric Industries Ltd
Publication of DE3044958A1 publication Critical patent/DE3044958A1/de
Application granted granted Critical
Publication of DE3044958C2 publication Critical patent/DE3044958C2/de
Expired legal-status Critical Current

Links

Classifications

    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104Forming layers
    • H01L21/02107Forming insulating materials on a substrate
    • H01L21/02225Forming insulating materials on a substrate characterised by the process for the formation of the insulating layer
    • H01L21/0226Forming insulating materials on a substrate characterised by the process for the formation of the insulating layer formation by a deposition process
    • H01L21/02282Forming insulating materials on a substrate characterised by the process for the formation of the insulating layer formation by a deposition process liquid deposition, e.g. spin-coating, sol-gel techniques, spray coating
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104Forming layers
    • H01L21/02107Forming insulating materials on a substrate
    • H01L21/02109Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates
    • H01L21/02112Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates characterised by the material of the layer
    • H01L21/02123Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates characterised by the material of the layer the material containing silicon
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/0001Technical content checked by a classifier
    • H01L2924/0002Not covered by any one of groups H01L24/00, H01L24/00 and H01L2224/00

Landscapes

  • Engineering & Computer Science (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Manufacturing & Machinery (AREA)
  • Computer Hardware Design (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Formation Of Insulating Films (AREA)

Description

Beschreibung:
Die Erfindung betrifft ein Verfahren zur Herstellung eines isolierenden Filmsauf einem GaAs-Halbleiter-Substrat.
Die Passivierung der Oberfläche eines GaAs-Substrats durch Bildung eines isolierenden Films darauf ist von großer Bedeutung bei der Bildung eines Gitterisolators ("gate insulator") eines Feldeffekt-Transistors vom MOS-Typ und beim Schutz der Oberflächen verschiedener Arten von elektronischen Vorrichtungen und lichtemittierenden und -empfangenden Vorrichtungen. Es wurden bisher verschiedene Methoden zur Bildung derartiger isolierender Filme empfohlen. Diese Methoden lassen sich grob klassifizieren in eine Methode zur direkten Oxidation der Oberfläche des GaAs und eine Methode zur Bildung eines separaten isolierenden Films auf dem Substrat. Die erste Methode umfaßt beispielsweise die thermische Oxidation, die anodisehe Oxidation in einem Elektrolyten und die Plasma-Oxidation, wie beschreiben von D.N. Butcher und B.J. Sealy, Electron Lett., 13, S. 558 (1977); H. Hasegawa et al., Appl. Phys. Lett., 26, S. 567 (1975); R.A. Logan et al., J. Electrochem. Soc, Band 120, S. 1385 (1973); A.G. Revesz und K.H. Zaininger, J. Amer. Ceram. Soc, 46, S. 606 (1963); 0. A. Weinreich/ J. Appl. Phys. , 37, S. 2924 (1966); T. Sugano und Y. Mori, J. Electrochem. Soc, 121, S. 113 (1974); K. Yamasaki und T. Sugano, Japan J. Appl. Phys., 17, S. 321 (1978); F. Koshiga und Y. Sugano, Thin Solid Films, 56, S. 39 (1979); N. Yokoyama et al., Appl. Phys. Lett., 32, S. 58 (1978); L. A. Chesler und G. Y. Robinson, "dc plasma anodization of GaAs", Appl. Phys. Lett., 32, S. 60 (1978); R.P.H. Chang und A. K. Sinha, Appl. Phys. Lett., 29, S. 56 (1976); usw., wohingegen die letztere Methode beispielsweise umfaßt CVD, Aufspritzen, Vakuumäbscheidung, Molekülstrahlabscheidung und Glimmentladung, wie beschrieben in H. W. Becke und J. P. White, Electronics, S. 82 (1967); H. W. Becke et al., Solid State Electron, 8, S. 813 (1965); L. Messick,
130038/0619
044958
-A-
Solid State Electron, 22, S. 71 (1979); K. Kamimura und Y. Sakai, Thin solid Films, 56, S. 215 (1979); B. Bayraktaroglu, 37th Device Research Conf. Abstract PWP-A3, (1979); H. C. Casey et al., Appl. Phys. Lett., 32, S. 678 (1978}; W. T. Tsang, Appl. Phys. Lett., 33, S. 429; usw. Beispiele für das isolierende Material umfassen SiO, SiO3, Si3N4, SiO2ZSi3N4, SiN, SiON, Al3O3, SiO2/Al2O3, PSG, GaN und Ta3O5.
Eine der wichtigsten Eigenschaften, die für diese Arten von isolierenden Filmen erforderlich sind, ist eine ausreichend geringe Grenzflächen-Zustandsdichte an der Fläche zwischen dem isolierenden Film und dem Halbleiter. Dies ist besonders wichtig für einen Gitterisolator eines MOS-Feldeffekt-Transistors, da die gegenseitge Konduktanz bzw. die Steilheit nachteilig verringert wird, wenn die Grenzflächen-Zustandsdichte zu hoch ist. Ist die Grenzflächenzustandsdichte extrem hoch, so kann ein MOS-Feldeffekt-Transistor vom Inversionstyp seine Funktion nicht erfüllen, da keine Oberflächeninversion stattfindet.
Die vorstehenden Methoden zur Bildung von isolierenden Filmen nach dem Stand der Technik führen zu dem Auftreten einer hohen Grenzflächen-Zustandsdichte zwischen dem isolierenden Film und dem Halbleiter. Eine Diode, die nach einer beliebigen bekannten Methode hergestellt wurde, beispielsweise solche, die nach Methoden in den vorstehend genannten Veröffentlichungen hergestellt wurden, weist Kapazitäts-Spannungs-Charakteristika auf, derart, daß sie eine hohe Hysterese und einen geringen maximalen Gradienten für die Kapazitätsänderung, die selbst gering ist, hat, was deutlich anzeigt, daß die Grenzflächen-Zustandsdichte der Diode hoch ist. Es ist bekannt , daß, wenn die Grenzflächen-Zustandsdichte ausreichend niedrig liegt, eine Inversion auftritt, und sich so die Kapazität der MOS-Diode dem Niveau der Kapazität des Isolators bei Frequenzen nähert, die niedrig genug sind für die Reaktion von Minoritätsträgern. Jedoch weist keine der nach Methoden des Stands der Technik hergestellten MOS-Dioden eine derartige Zunahme der Kapazität auf, d.h. es erfolgt keine
130038/0619
304A958
Iversion in beliebigen derartigen Dioden.
Daher waren alle bekannten Methoden zur Bildung eines isolierenden Films bisher nicht geeignet, eine ausreichend geringe Grenzflächen-Zustandsdichte zwischen dem isolierenden Film und dem Halbleiter bereitzustellen, und alle davon sind schwierig für die praktische Herstellung von elektronischen Vorrichtungen oder dgl. anzuwenden.
Ein Ziel der Erfindung ist daher die Beseitigung der vorstehenden Nachteile des Stands der Technik für die Bereitstellung einer Methode zur Bildung eines isolierenden Films mit einer äußerst niedrigen Grenzflächen-Zustandsdichte ("interface state density") auf einem GaAs-Substrat.
Im folgenden wird die beigefügte Figur beschrieben. Die Figur ist eine graphische Darstellung, die die Kapazitäts-Spannungs-Charakteristika einer MOS-Diode zeigt, die nach dem erfindungsgemäßen Verfahren hergestellt wurde.
Im folgenden wird die Erfindung genauer beschrieben.
Durch die Erfindung wird die Verbesserung des üblichen Verfahrens erzielt, bei dem ein GaAs-Substrat mit einer alkoholischen Lösung von SiO~ überzogen und wärmebehandelt wird. Dieses bekannte Verfahren führte zu einer hohen Grenzflächen-Zustandsdichte zwischen dem isolierenden Film und dem Substrat, und es wurde gefunden, daß die hohe Grenzflächen-Zustandsdichte bedingt wird durch die Diffusion von Ga in den SiO2-FiIm während der Wärmebehandlung. Erfindungsgemäß wird daher eine alkoholische Lösung von SiO-, die Ga enthält, zur Beschichtung des Substrats verwendet, um die Diffusion von Ga in den SiO2~Film während der Wärmebehandlung zu verhindert und so eine starke Verringerung der Grenzflächen-Zustandsdichte zwischen dem isolierenden Film und dem Substrat zu erzielen.
130038/061 9
Gemäß dem erfindungsgemäßen Verfahren wird ein GaAs-Substrat, dessen Oberfläche in üblicher Weise behandelt wird, mit einer alkoholischen Lösung von SiO-/ die Ga enthält, überzogen und anschließend wärmebehandelt, wodurch ein SiO3-FiIm mit einer vorbestimmten Dicke auf dem Substrat gebildet wird.
Vorzugsweise ist die Konzentration von GaCl3 in der SiO3-Lösung 0,5 bis 5 g pro 100 ml der Lösung. Wenn der Ga-Gehalt geringer als 0,5 g/100 ml der Lösung ist, ist die Wirkung der Dotierung von Ga nicht zufriedenstellend, während sich das Ga nicht lösen würde, wenn der Ga-Gehalt über 5 g/100 ml der Lösung beträgt. Die Wärmebehandlung führt man eingangs bei niedrigen Temperaturen und anschließend bei hohen Temperaturen, z. B. 550 bis 75O°C durch, da Risse auftreten, wenn man plötzlich höheren Temperaturen aussetzt.
Das folgende Beispiel dient zur genaueren Beschreibung der Erfindung.
Die Oberfläche eines GaAs-Substrats vom p-Typ mit einer Träger-
18 —2
konzentration von 1 χ 10 cm wurde durch Entfetten und Ätzen in üblicher Weise behandelt und mittels einer Spinn-, Rotier— oder Schleudervorrichtung (spinner) mit einer alkoholischen Lösung von SiO-, die GaCl3 enthält, bei Raumtemperatur, überzogen. Anschließend wurde das Substrat unmittelbar nach dem Überziehen (gewöhnlich innerhalb von 1 Minute) in einen Ofen eingebracht, und 30 min bei 1500C, 30 min bei 45O°C und 1 h bei 600°C in einer Stickstoffatmosphäre wärmebehandelt, wodurch man einen isolierenden Film mit einer Dicke von etwa 80 nm (800 S) auf der Oberfläche des Substrats bildete. Die Überzugslösung kann beispielsweise 5 g SiO3 und 2,5 g GaCl3 pro 100 ml enthalten. Mit dieser Überzugslösung wurde ein SiO3-FiIm. erhalten, der etwa 5,3 Atom-% Ga enthielt.
Anschließend wurde Aluminium durch eine Metallmaske auf dem SiO-PiIm unter Bildung einer Elektrode abgelagert, während
130038/061 9
eine AuGeNi-Legierungselektrode an der Rückseite des Substrats gebildet wurde, wodurch eine MOS-Diode hergestellt wurde. Die Kapazitäts-Spannungs-Charakteristika der MOS-Diode wurden gemessen, und die Ergebnisse sind in der Figur 1 dargestellt.
Wie in der graphischen Darstellung der Figur 1 dargestellt, hatten die Kapazitäts-'Spannungs-Charakteristika der MOS-Diode, hergestellt gemäß der Erfindung, eine geringe Hysterese bei . jeder untersuchten Frequenz, d.h. 100 Hz, 1 KHz, 10 KHz und 1 MHz in der Figur 1, und starke Änderungen in der Kapazität mit der angelegten Spannung, was eine extrem geringe Grenzflächen-Zustandsdichte anzeigt. Darüber hinaus erreichte die Kapazität der MOS-Diode das Niveau der Kapazität des Isolators bei niedrigen Frequenzen, bei Anlegen einer Spannung in der Durchlaßrichtung. Dies zeigt deutlich das Auftreten einer Inversion.
Die so erzielten zufriedenstellenden Ergebnisse beruhen darauf, daß die Anwendung einer alkoholischen Lösung von SiO2, die Ga enthält, die Diffusion von Ga aus dem GaAs-Substrat in den SiO2-FiIm während der Wärmebehandlung verhindert.
Die Menge an Ga in der alkoholischen Lösung von SiO2 ist nicht auf den vorstehenden Wert beschränkt, sondern kann in geeigneter Weise variiert v/erden, insoweit es möglich ist, die Diffusion von Ga in den SiO2-FiIm während der Wärmebehandlung zu verhindern. Die Wärmebehandlung des Substrats kann auch nach jeder anderen geeigneten Methode als dies vorstehend beschrieben wurde, durchgeführt werden.
Wie aus der vorstehenden Beschreibung ersichtlich, wird es durch die Erfindung erleichtert, einen isolierenden Film mit einer niedrigen Grenzflächen-Zustandsdichte einfach durch Überziehen eines GaAs-Substrats mit einer Alkohollösung von SiO2, die Ga enthält, und anschließende Wärmebehandlung, zu bilden. Daher ist die Erfindung von sehr großer industrieller
130038/0619
Bedeutung, und sie ist praktisch anwendbar auf die Bildung eines Gitterisolators für einen MOS-Feldeffekt-Transistor oder für die Bildung eines Schutzfilms für die Oberfläche einer Vielzahl anderer elektronischer ^Vorrichtungen und lichtemittierender und -empfangender Vorrichtungen.
Es versteht sich, daß das vorstehende Beispiel nur zur Erläuterung der Erfindung dient, ohne diese zu beschränken.
Insbesondere betrifft somit die Erfindung ein Verfahren zur Herstellung eines isolierenden Films auf einer Halbleiter-Vorrichtung, das darin besteht, daß man ein GaAs-Substrat mit einer alkoholischen Lösung von SiO^, die Ga enthält, überzieht und das Substrat einer Wärmebehandlung unterzieht.
130038/0619

Claims (7)

  1. PATENTANWÄLTE A. GRÜNECKER
    H. KINKEUDEY
    DR-ING.
    W. STOCKMAIR
    K. SCHUMANN
    DR BER NAT - DIPL-FHYS
    P. H. JAKOB
    QPL-ING
    G. BEZOLD
    CW JSR NAT · DCPL-CHEM.
    8 MÜNCHEN
    MAXIMILIANSTRASSE
    Sumitomo electric industries, ltd.
    No. 15, Kitahama 5-ch.oiae, Higasn.i-ku Osaka-shi, Osaka, Japan
    28. November 1980
    Verfahren zur Bildung eines isolierenden Films auf
    einer Halbleitervorrichtung und die dabei erhaltenen
    Produkte
    Pateritansprüche
    Verfahren zur Bildung eines isolierenden Films auf einer Halbleitervorrichtung, dadurch gekennzeichnet, daß man
    ein GaAs-Substrat mit einer Ga enthaltenden alkoholischen Lösung von SiO2 überzieht und
    das Substrat einer Wärmebehandlung unterzieht.
  2. 2. Verfahren nach Anspruch 1, dadurch gekennzeichnet, daß man mit einer alkoholischen Lösung arbeitet, die 0,5 bis g GaCl3 pro 100 ml enthält.
  3. 3. Verfahren nach Anspruch 1, dadurch gekennzeichnet, daß
    130038/0 619
    ORiQJNAL iN
    man mit einer alkoholischen Lösung arbeitet, die 5 g SiO„ und 2,5 g GaCl pro 100 ml enthält.
  4. 4. Verfahren nach Anspruch 2, dadurch gekennzeichnet, daß man die Wärmebehandlung bei 150°C während 1/2 h, bei 45O°C während 1/2 h und bei 6000C während 1 h in einer Stickstoffatmosphäre durchführt.
  5. 5. Verfahren nach Anspruch 2, dadurch gekennzeichnet, daß der isolierende Film eine Dicke von etwa 00 nm Cetwa 800 A) aufweist.
  6. 6. Halbleitervorrichtung, erhalten nach dem Verfahren von Anspruch 1.
  7. 7. MOS-Feldeffekt-Transistor, enthaltend ein GaAs-Substrat, überzogen mit einer Ga enthaltenden alkoholischen Lösung von SiO2 und wärmebehandelt, und eine Aluminiumelektrode.
    130038/0619
DE3044958A 1979-11-28 1980-11-28 Verfahren zur Bildung eines SiO ↓2↓ enthaltenden isolierenden Films auf einem GaAs-Halbleitersubstrat und Verwendung des Verfahrens Expired DE3044958C2 (de)

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP15403879A JPS5676538A (en) 1979-11-28 1979-11-28 Formation of insulating film on semiconductor substrate

Publications (2)

Publication Number Publication Date
DE3044958A1 true DE3044958A1 (de) 1981-09-17
DE3044958C2 DE3044958C2 (de) 1983-08-18

Family

ID=15575550

Family Applications (1)

Application Number Title Priority Date Filing Date
DE3044958A Expired DE3044958C2 (de) 1979-11-28 1980-11-28 Verfahren zur Bildung eines SiO ↓2↓ enthaltenden isolierenden Films auf einem GaAs-Halbleitersubstrat und Verwendung des Verfahrens

Country Status (4)

Country Link
JP (1) JPS5676538A (de)
DE (1) DE3044958C2 (de)
FR (1) FR2471046B1 (de)
GB (1) GB2064218B (de)

Families Citing this family (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS6021530A (ja) * 1983-07-16 1985-02-02 New Japan Radio Co Ltd 化合物半導体における酸化被膜
GB2268327A (en) * 1992-06-30 1994-01-05 Texas Instruments Ltd Passivated gallium arsenide device

Citations (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
DE1294137B (de) * 1962-08-09 1969-04-30 Gen Electric Co Ltd Verfahren zur Umwandlung einer auf einem Germaniumkoerper befindlichen wasserloeslichen Germaniumdioxydschicht in eine wasserunloesliche Germaniumdioxydschicht mit tetragonaler Kristallstruktur
DE2506457B2 (de) * 1975-02-15 1979-05-23 S.A. Metallurgie Hoboken-Overpelt N.V., Bruessel Verfahren zur Herstellung einer silikatischen Abdeckschicht auf einer Halbleiterscheibe oder auf einer auf ihr befindlichen Schicht
DE2944180A1 (de) * 1979-11-02 1981-05-07 Licentia Patent-Verwaltungs-Gmbh, 6000 Frankfurt Verfahren zum herstellen einer einen halbleiterkoerper einseitig bedeckenden isolierschicht

Family Cites Families (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US3514348A (en) * 1967-05-10 1970-05-26 Ncr Co Method for making semiconductor devices
US3832202A (en) * 1972-08-08 1974-08-27 Motorola Inc Liquid silica source for semiconductors liquid silica source for semiconductors
JPS49107176A (de) * 1973-02-13 1974-10-11

Patent Citations (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
DE1294137B (de) * 1962-08-09 1969-04-30 Gen Electric Co Ltd Verfahren zur Umwandlung einer auf einem Germaniumkoerper befindlichen wasserloeslichen Germaniumdioxydschicht in eine wasserunloesliche Germaniumdioxydschicht mit tetragonaler Kristallstruktur
DE2506457B2 (de) * 1975-02-15 1979-05-23 S.A. Metallurgie Hoboken-Overpelt N.V., Bruessel Verfahren zur Herstellung einer silikatischen Abdeckschicht auf einer Halbleiterscheibe oder auf einer auf ihr befindlichen Schicht
DE2944180A1 (de) * 1979-11-02 1981-05-07 Licentia Patent-Verwaltungs-Gmbh, 6000 Frankfurt Verfahren zum herstellen einer einen halbleiterkoerper einseitig bedeckenden isolierschicht

Non-Patent Citations (2)

* Cited by examiner, † Cited by third party
Title
J. Electrochem. Soc.: Solid-State Science and Technology, Bd. 125, Nr. 4 (1978), Seiten 579-581 *
Japan J. Appl. Phys., Bd. 15, (1976), Nr. 5, Seiten 939 und 940 *

Also Published As

Publication number Publication date
GB2064218B (en) 1984-04-18
FR2471046B1 (fr) 1985-10-25
DE3044958C2 (de) 1983-08-18
FR2471046A1 (fr) 1981-06-12
JPS5676538A (en) 1981-06-24
GB2064218A (en) 1981-06-10

Similar Documents

Publication Publication Date Title
DE3026026C2 (de)
DE1696625C3 (de) Verfahren zum Erzeugen einer Nitridschutzschicht auf einem Halbleiterkörper
DE112010003143T5 (de) Halbleitervorrichtung, Verfahren zum Herstellen einer Halbleitervorrichtung, und Anzeigevorrichtung
DE2920444C2 (de) Verfahren zur ohmschen Kontaktierung eines Halbleiterbauelements
EP0009098B1 (de) Verfahren zum Herstellen einer Schottky-Sperrschichtdiode und dadurch hergestellte Schottky-Sperrschichtdiode
DE2439300A1 (de) Verfahren zum aetzen abgeschraegter raender, insbesondere an siliziumoxidschichten
DE2539943A1 (de) Verfahren zum stabilisieren von mos-bauelementen
EP0142114A2 (de) Verfahren zum Herstellen einer Solarzelle
DE19632277A1 (de) Dielektrischer Dünnfilm und eine einen Dünnfilm aufweisende Elektrolumineszenzvorrichtung, die den gleichen verwendet
DE1589899B2 (de) Halbleiteranordnung mit einem mehrschichtigen Isolierfilm und Verfahren zu ihrer Herstellung
DE1917995B2 (de) Verfahren zur bildung eines isolierfilmes und danach hergestelltes halbleiterelement
DE2224515B2 (de) Verfahren zum verdichten von silikatglaesern
DE3044958A1 (de) Verfahren zur bildung eines isolierenden films auf einer halbleitervorrichtung und die dabei erhaltenen produkte
DE2927003A1 (de) Siliziumwiderstand mit sehr geringem temperaturkoeffizient
DE2734072A1 (de) Verfahren zur herstellung von schottky-dioden mit gold-silicium- sperrschicht
DE1802849B2 (de) Verfahren zum herstellen einer monolithischen schaltung
DE4017870A1 (de) Verfahren zur herstellung und passivierung von halbleiterbauelementen
AT347503B (de) Verfahren zur erzeugung einer glasschutzschicht auf der oberflaeche von halbleiterbauelementen
DE3044961A1 (de) Verfahren zur bildung eines isolierenden films auf einem halbleitersubstrat und die dabei erhaltenen produkte
DE1589900B2 (de) Halbleiterbauelement mit oberflaechenschutzschicht und verfahren zu seiner herstellung
DE2533897A1 (de) Verfahren zur herstellung einer duennen schicht aus insb
DE2750805A1 (de) Verfahren zur herstellung metallhaltiger schichten auf oberflaechen von halbleiterbauelementen
DE1765965A1 (de) Verfahren zur Herstellung einer gemischten Schutzschicht
DE1809249A1 (de) Halbleitervorrichtung und Verfahren zu deren Herstellung
DE1181822B (de) Verfahren zur Herstellung von Selen-gleichrichtern

Legal Events

Date Code Title Description
OP8 Request for examination as to paragraph 44 patent law
D2 Grant after examination
8364 No opposition during term of opposition
8339 Ceased/non-payment of the annual fee