DE3041232A1 - Halbleiteranordnung mit einer anzahl in reihe geschalteter dioden und verfahren zu deren herstellung - Google Patents

Halbleiteranordnung mit einer anzahl in reihe geschalteter dioden und verfahren zu deren herstellung

Info

Publication number
DE3041232A1
DE3041232A1 DE19803041232 DE3041232A DE3041232A1 DE 3041232 A1 DE3041232 A1 DE 3041232A1 DE 19803041232 DE19803041232 DE 19803041232 DE 3041232 A DE3041232 A DE 3041232A DE 3041232 A1 DE3041232 A1 DE 3041232A1
Authority
DE
Germany
Prior art keywords
semiconductor
layer
electrode
highly doped
region
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Withdrawn
Application number
DE19803041232
Other languages
English (en)
Inventor
Dominique Paris Boccon-Gibod
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Koninklijke Philips NV
Original Assignee
Philips Gloeilampenfabrieken NV
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Philips Gloeilampenfabrieken NV filed Critical Philips Gloeilampenfabrieken NV
Publication of DE3041232A1 publication Critical patent/DE3041232A1/de
Withdrawn legal-status Critical Current

Links

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/71—Manufacture of specific parts of devices defined in group H01L21/70
    • H01L21/768—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics
    • H01L21/76838—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics characterised by the formation and the after-treatment of the conductors
    • H01L21/76895—Local interconnects; Local pads, as exemplified by patent document EP0896365
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/71—Manufacture of specific parts of devices defined in group H01L21/70
    • H01L21/76—Making of isolation regions between components
    • H01L21/764—Air gaps
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/02—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers
    • H01L27/04—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being a semiconductor body
    • H01L27/08—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being a semiconductor body including only semiconductor components of a single kind
    • H01L27/0814—Diodes only

Landscapes

  • Engineering & Computer Science (AREA)
  • Power Engineering (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Computer Hardware Design (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Manufacturing & Machinery (AREA)
  • Electrodes Of Semiconductors (AREA)

Description

N.V. Philips1 tei!an?rÄr>tea. Eindhoven 3 O A12 3
PHF 79 582 . 3. 16-IO-I98O
"Halbleiteranordnung mit einer Anzahl in Reihe geschalteter Dioden und Verfahren zu deren Herstellung."
Die Erfindung bezieht sich auf eine Halbleiteranordnung mit einem Subs tratgebiet und einem auf dem Substratgebiet liegenden schichtförmigen Halbleitergebiet von einem ersten Leitungstyp, das durch eine sich bis in das Substratgebiet erstreckende Nut in mindestens erste und zweite elektrisch getrennte inseiförmige Teile unterteilt ist, wobei jeder Teil ein Elektrodengebiet enthält, das mit dem angrenzenden Halbleitermaterial einen gleichrichtenden Uebergang bildet, und wobei das Elektrodengebiet des ersten Teiles und das Gebiet vom ersten Leitungstyp des zweiten Teiles elektrisch miteinander über einen Metallstreifen verbunden sind, der die Nut überbrückt.
Die Erfindung bezieht sich weiterhin auf ein Verfahren zur Herstellung einer derartigen Halbleiteranordnung.
Eine Halbleiteranordnung der beschriebenen Art ist aus der britischen Patentschrift 1244759 bekannt.
Bei der Herstellung von Halblexteranordnungen für hohe Frequenzen, insbesondere von Hochfrequenz-X-Bandgeneratoren, ist es häufig erforderlich, dass Dioden in Reihe geschaltet werden, um die Leistung dieser Anordnungen zu vergrössern.
Dies kann dadurch erfolgen, dass einzelne Dioden in Reihe geschaltet werden. Dies hat u.a. den Nachteil, dass die Herstellung der Dioden einerseits und die gegenseitige Schaltung der Dioden andererseits gesondert erfolgen, während auf diese ¥eise nichtplanare Strukturen erhalten werden.
Bei der Halbleiteranordnung der in der genannten britischen Patentschrift beschriebenen Art sind auf derselben Halbleiterscheibe die Kollektor-Basis-Uebergänge zweier durch eine V-förmige Nut voneinander getrennter npti-Transistoren über eine Metallbrücke in Reihe geschaltet.
130020/0859
PHF 79 582 . ^. 16-10-1980
Die Herstellung einer derartigen Anordnung erfordert aber eine Vielzahl von Maskierungs- und Ausrichtschritten.
Die Erfindung hat die Aufgabe eine Halbleiteranordnung zu schaffen, bei der auf derselben Halbleiterscheibe eine Anzahl von Dioden in Reihe geschaltet sind und die sehr kompakt ist und mit Hilfe einer Mindestanzahl von Ausricht- und Maskierungsschritten auf reproduzierbare Weise hergestellb werden kann.
Eine Halbleiteranordnung der eingangs beschrie— benen Art ist nach der Erfindung dadurch gekennzeichnet, dass das schichtförmige Halbleitergebiet eine an das Substratgebiet grenzende hochdotierte Schicht und eine darauf liegende niedriger dotierte Schicht enthält, und dass der Metallstreifen mit der hochdotierten Schicht über eine sich von der Oberfläche bis in die hochdotierte Schicht erstreckende Säule aus einem elektrisch leitenden Material verbunden ist.
Unter "Elektrodengebiet" ist in der vorliegenden Anmeldung das Gebiet zu verstehen, über dem ein gleichrichtender Kontakt mit dem Material vom ersten Leitungstyp gebildet wird. Im Falle einer Schottky-Diode ist dies das Gebiet des Schottky-Uebergangs; im Fall einer pn-Diode ist dies das Gebiet vom zweiten Leitungstyp, das mit dem schichtförmigen Halbleitergebiet vom ersten Leitungstyp den pn-Uebergang bildet.
Die leitende Säulen- können aus einem Metall oder aus einem gut leitenden Halbleitermaterial, ^.B. aus hochdotiertem polykristallinen! Silicium, bestehen.
Mit Vorteil wird ein isolierendes oder sogenanntes halbisolierendes Substratgebiet verwendet, obgleich auch ein Substratgebiet vom zweiten Leitungstyp, das mit dem schichtförmigen Gebiet einen sperrenden pn-Uebergang bildet, verwendet werden könnte.
Eine bevorzugte Ausführungsform der Anordnung, die mit einer Mindestanzahl von Maskierungsschritten hergestellt werden kann, ist nach der Erfindung dadurch gekennzeichnet, dass die leitende Säule und das Elektrodengebiet beide von der genannten ersten Nut und von einer zweiten Nut begrenzt
130020/0859
PHP 79 582 . £· 16-10-1980
werden, die sich zwischen der leitenden Säule und dem Elektrodengebiet befindet und sich an der Oberfläche bis höchstens über einen Teil der Dicke der hochdotierten Schicht erstreckt.
Die Anordnung nach der Erfindung kann auf besonders geeignete Weise nach einem Verfahren hergestellt werden, das dadurch gekennzeichnet ist, dass auf einem elektrisch praktisch isolierenden Substratgebiet nacheinander eine hochdotierte und eine niedriger dotierte HaIbleiterschicht von einem ersten Leitungstyp erzeugt werden; dass auf der niedriger dotierten Halbleiterschicht mindestens zwei Elektrodengebiete mit zugehörigen Elektroden gebildet werden, die mit dieser Halbleiterschicht gleichrichtende Uebergänge bilden; dass dann zwischen diesen Elek-
1^ troden eine Vertiefung geätzt wird, die sich bis in die hochdotierte Schicht erstreckt; dass diese Vertiefung mit einem elektrisch leitenden Material zur Bildung einer leitenden Säule ausgefüllt wird; dass anschliessend ein ätzbeständiger Metallstreifen angeordnet wird, der eine
2^ Elektrode mit der benachbarten leitenden Säule verbindet; dass danach unter Verwendung aller vorhandener Elektroden und leitender Säulen als Aetzmaske das Halbleitermaterial auch unter den Metallstreifen in einem ersten Aetzschritt bis höchstens über einen Teil der Dicke der hochdotierten Schicht weggeätzt wird, um Nuten zu bilden, die die Elektroden und die leitenden Säulen umgeben; dass dann die Nuten zwischen einer leitenden Säule und der benachbarten, nicht über einen Metallstreifen mit ihr verbundenen, Elektrode maskiert werden, und dass schliesslich die nicht-
maskierten Nuten während eines zweiten Aetzschrittes bis in das Substratgebiet geätzt werden.
Ein Ausfuhrungsform der Erfindung is t in der
Zeichnung dargestellt und wird im folgenden näher beschrieben. Es zeigen:
Figure 1 bis 8 in aufeinanderfolgenden Stufen die Herstellung eines Diodensystems nach der Erfindung.
Auf einem Substrat 1, das im vorliegenden Beispiel aus halbisolierendem Galliumarsenid besteht (siehe
130020/0859
PHP 79 582 ^ (g. 16-10-1980
Fig. 1), wird nach, der Erfindung durch, epitaktisch.es Anwachsen, z.B. aus der Dampfphase, eine erste hochdotierte Halbleiterschicht 2 (z.B. aus GaAs vom η -Leitungstyp mit
-j O O
einer Dotierungskonzentration von etwa 10 Atomen/cm und einer Dicke von etwa 5 /um) erzeugt, worauf eine zweite niedriger dotierte Halbleiterschicht 3 aus demselben Material (z.B. GaAs vom n-Leitungstyp mit einer Dotierungskonzentration von etwa 2.10 Atomen/cm und einer Dicke von etwa 4/um) erzeugt wird.
Bei der Herstellung von Schottky-Dioden wird dann eine Photolackschicht h erzeugt, die auf derartige Weise belichtet wird, dass eine Anzahl in regelmässigen Abständen voneinander liegender Fenster gebildet werden, wie in Fig. 2 dargestellt ist. Anschliessend wird im Vakuum ein Metall (5)» z.B. Aluminium, aufgedampft, das in einem Elektrodengebiet einen Schottky-Kontakt mit der Halbleiterschicht 3 bildet. Nachdem der Photolack mit Hilfe eines üblichen Lösungsmittels entfernt worden ist, bleibt, wie in Fig. 3 dargestellt ist, das die Elektroden 5 bildende Metall nur an den Stellen erhalten, an denen vorher die Fenster in der Photοlackschicht gebildet waren (dieser Vorgang ist unter der englischen Bezeichnung "Lift-off" bekannt).
Bei der Herstellung von pn—Dioden wird gemäss verschiedenen bekannten Techniken ein pn-TJebergang gebildet, entweder dadurch, dass eine epitaktische Schicht von einem dem der bereits vorhandenen Schichten 2 und 3 entgegengesetzten Leitungstyp aufgedampft wird, oder dadurch, dass innerhalb der Halbleiterschicht 3 Elektrodengebiete von einem anderen Leitungstyp, z.B. durch Ionenimplantation oder durch Eindiffusion von Dotierungsstoffen über Fenster, erzeugt werden. Dies ist für die Erfindung weiter nicht wesentlich.
Ausgehend von der in Fig. 3 dargestellten Stufe, wird das Halbleitermaterial örtlich zwischen den unterschiedlichen Elektroden 5 mit einem geeigneten Aetzmittel derart geätzt, dass ein Hohlraum erhalten wird, der sich bis zu der Halbleiterschicht 2 und vorzugsweise bis zu etwa der Mitte
130020/0859
PHF 79 582 ' Τ* 16-10-1980
dieser Schicht erstreckt. Ein geeignetes Aetzmittel für ein Halbleitermaterial, wie GaAs, ist z.B. ein Gemisch von Schliefelsäure und Wasserstoffperoxid (H2SOk = 5 Volumenteile; H^1Op = 1 Volumenteil; HO = 1 Volumenteil). Dann wird dieser Hohlraum mit einem gut leitenden Material ausgefüllt, im vorliegenden Beispiel dadurch, dass eine Goldsäule 6 angewachsen wird (siehe Fig. h).
Die Oberseite der Anordnung wird anschliessend mit einer Photolackschicht überzogen, die über eine Maske derart belichtet wird, dass in Teile der Oberfläche, die sich über einer Metallelektrode 5 und zugleich über einer direkt benachbarten leitenden Säule 6 befinden, Fenster geätzt werden können. Nach dem Aufdampfen einer dünnen aus z.B. einer Molybdän-Goldverbindung bestehenden Metallschicht mit einer Dicke von etwa 0,5 /um und nach Entfernung ("Lift-off") der verbleibenden Lackschicht bleiben nur die Metallstreifen 7 erhalten, wie in Fig. 5 dargestellt ist.
Danach wird das Halbleitermaterial aus neue vorzugsweise bis zu etwa der Mitte der Halbleiterschicht 2 geätzt, so dass die unterschiedlichen von den Metallelektroden 5 geschützten elementaren Dioden und die Goldsäulen 6 voneinander getrennt und die Streifen 7 einer Unterätzung unterworfen werden, wodurch sie Brücken bilden, wie in Fig. 6 dargestellt ist.
Anschliessend wird die Oberseite der Anordnung aufs neue mit einer Photolackschicht 8 überzogen, die nur in den Räumen zwischen den Säulen 6 und den nicht durch eine Brücke miteinander verbundenen Elektroden 5 zur Maskierung dieser Räume aufrecht erhalten wird, während die Aetzbearbeitung mit derselben Lösung an den nichtmaskierten Stellen fortgesetzt wird, wie in Fig. 7 dargestellt ist.
Nach Aetzung bis auf dem Halbleitersubstrat 1
und nach Entfernung der verbleibenden Lackschicht mit Hilfe eines üblichen Lösungsmittels ist die Struktur nach Fig.
erhalten.
Wie bereits erwähnt wurde, kann zum Aetzen von Galliumarsenid eine Aetzflüssigkeit von Schwefelsäure und Wasserstoffperoxid verwendet werden; auch kann für diesen
130020/0859
PHF 79 582 . $· 16-10-1980
Zweck eine verdünnte Lösung von Zitronensäure oder eines anderen Aetzmittels Anwendung finden.
Xn Fig. 8 ist weiter schema tisch, auf übliche ¥eise die Richtung der Dioden dargestellt. Die erhaltene Anordnung bildet einen Reihenschaltung von Dioden. Während ein Metall/Halbleiter-Uebergang (Al/GaAs n) eine Diode bildet, werden diese Dioden miteinander durch die Metallbrücke 7» die Metallsäule 6 und einen Teil der n++-HalbleLterschicht verbunden, wodurch auf diese Weise die Oberseite einer Diode mit der Unterseite der anderen Diode verbunden und somit eine Reihenschaltung erhalten wird.
Da diese Schaltung auf einem halbisolierenden Substrat angebracht ist, dient dieses Substrat zugleich als mechanischer Träger (Alle Dioden werden auf gleiche Weise und kompakt abgestützt) und als elektrische Isolierung (die Elektronen dringen nicht in das Substrat ein, sondern fliessen durch die hochdotierte η -Halbleiterschicht). Da das Substrat verhältnismässig dick ist, dient es zugleich wenigstens teilweise als Kuhlkörper. Es ist
2^ dabei aber erforderlich, dass die Schaltung in einer Umhüllung montiert wird, die mit einer Kühlplatte, z.B. aus Kupfer, versehen ist. Derartige Kuhlplatten sind dem Fachmann genügend bekannt und werden hier daher nicht beschrieben. Da die Anordnung mit einer Anzahl von Dioden versehen ist, die beim Betrieb eine verhältnismässig grosse Menge Wärme abgeben, und die Unterseite des Substrats, die auf der Oberseite der Kühlplatte befestigt werden muss, verhältnismässig gross ist, ist es zu bevorzugten, besondere Umhüllungen zu verwenden, bei denen die Oberseite der Kühlplatte optisch poliert ist. Dabei sei bemerkt, dass die Kühlplatte auch auf andere Weise angebracht sein kann; so kann es vorteilhaft sein, weil die Wärmeableitung vor allem im oberen Teil der Anordnung stattfindet, die Kühlplatte auf der Oberseite anzubringen. Nach dieser Abwandlung darf die Kühlplatte nicht aus Kupfer oder aus einem anderen elektrisch leitenden Material, sondern z.B. wohl aus einem elektrisch-nichtleitenden, gut wärmeleitenden Material, wie Berylliumoxid, hergestellt sein. Dabei können
130020/0859
PHP 79 582 Q^ 16-10-1980
die Metallstreifen 7 direkt auf der Oberfläche der Kühlplatte angebracht werden.
Es dürfte einleuchten, dass im Rahmen der Erfindung eine Vielzahl von Abwandlungen möglich ist. So können andere Halbleitermaterialien, andere Metalle und andere Aetzmittel verwendet werden. Auch können die unterschiedlichen in die Oberseite des Halbleiterkörpers geätzten Hohlräume mit einem beliebigen dielektrischen Material ausgefüllt werden.
130020/0859

Claims (1)

  1. PHP 79 582 16-IO-I98O
    PATENTANSPRUECHE:
    Λ J Halbleiteranordnung mit einem Substratgebiet und einem auf dem Substratgebiet liegenden schichtförmigen Halbleitergebiet von einem ersten Leitungstyp, das durch eine sich bis in das Substratgebiet erstreckende Nut in mindestens erste und zweite elektrisch getrennte inselförmige Teile unterteilt ist, wobei jeder Teil ein Elektrodengebiet enthält, das mit dem angrenzenden Halbleitermaterial einen gleichrichtenden Uebergang bildet, und wobei das Elektrodengebiet des ersten Teiles und das Gebiet vom ersten Leitungstyp des zweiten Teiles elektrisch miteinander über einen Metallstreifen verbunden sind, der die Nut überbrückt, dadurch gekennzeichnet, dass das schichtförmige Halbleitergebiet eine an das Substratgebiet grenzende hochdotierte Schicht und eine darauf liegende niedriger dotierte Schicht enthält, und dass der Metallstreifen mit der hochdotierten Schicht über eine sich von der Oberfläche bis in die hochdotierte Schicht erstreckende Säule aus einem elektrisch leitenden Material verbunden ist.
    2. Halbleiteranordnung nach Anspruch 1, dadurch
    gekennzeichnet, dass das Substratgebiet aus einem elektrisch praktisch isolierenden Material besteht.
    3. Halbleiteranordnung nach Anspruch 1 oder 2, jdadurch gekennzeichnet, dass die leitende Säule und das Elektrodengebiet beide von der genannten ersten Nut und von einer zweiten Nut begrenzt werden, die sich zwischen der leitenden Säule und dem Elektrodengebiet befindet und sich an der Oberfläche bis höchstens über einen Teil der Dicke der hochdotierten Schicht erstreckt. h. Verfahren zur Herstellung einer Halbleiteranordnung nach einem der vorstehenden Anspjrttche, dadurch gekennzeichnet, dass auf einem elektrisch praktisch isolierenden Substratgebiet nacheinander eine hochdotierte und eine niedriger dotierte Halbleiterschicht von einem ersten
    130020/0859
    PHF 79 582 ' öl· I6-IO-I98O
    Leitungstyp erzeugt werden.; dass auf der niedriger dotierten Halbleiterschient mindestens zwei Elektrodengebiete mit zugehörigen Elektroden gebildet werden, die mit dieser Halbleiterschicht gleichrichtende Uebergänge bilden; dass dann zwischen diesen Elektroden eine Vertiefung geätzt wird, die sich bis in die hochdotierte Schicht erstreckt; dass diese Vertiefung mit einem, elektrisch leitenden Material zur Bildung einer leitenden Säule ausgefüllt wird; dass anschliessend ein ätzbeständiger Metallstreifen angeordnet wird, der eine Elektrode mit der benachbarten leitenden Säule verbindet; dass danach unter Verwendung aller vorhander Elektroden und leitender Säulen als Aetzmaske das Halbleitermaterial auch unter den Metallstreifen in einem ersten Aetzschritt bis höchstens über einen Teil der Dicke der hochdotierten Schicht weggeätzt wird, um Nuten zu bilden, die die Elektroden und die leitenden Säulen umgeben; dass dann die Nuten zwischen einer leitenden Säule und der benachbarten, nicht über einen Metallstreifen mit ihr verbundenen,"Elektrode maskiert werden, und dass schliesslich die nichtmaskierten Nuten während eines zweiten Aetzschrittes bis in das Substratgebiet geätzt werden.
    5. Verfahren nach Anspruch h, dadurch gekennzeichnet, dass die leitenden Säulen dadurch hergestellt werden, dass auf elektrolytischem ¥ege Metall in den· Vertiefungen niedergeschlagen wird.
    6. Verfahren nach Anspruch h oder 5» dadurch gekennzeichnet, dass die Nuten während des ersten Aetzschrittes bis in die hochdotierte Schicht geätzt werden.
    130020/0859
DE19803041232 1979-11-07 1980-11-03 Halbleiteranordnung mit einer anzahl in reihe geschalteter dioden und verfahren zu deren herstellung Withdrawn DE3041232A1 (de)

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
FR7927480A FR2469804A1 (fr) 1979-11-07 1979-11-07 Procede de realisation d'un dispositif semi-conducteur comprenant un assemblage de diodes en serie et dispositif en resultant

Publications (1)

Publication Number Publication Date
DE3041232A1 true DE3041232A1 (de) 1981-05-14

Family

ID=9231399

Family Applications (1)

Application Number Title Priority Date Filing Date
DE19803041232 Withdrawn DE3041232A1 (de) 1979-11-07 1980-11-03 Halbleiteranordnung mit einer anzahl in reihe geschalteter dioden und verfahren zu deren herstellung

Country Status (6)

Country Link
JP (1) JPS5676583A (de)
CA (1) CA1165009A (de)
DE (1) DE3041232A1 (de)
FR (1) FR2469804A1 (de)
GB (1) GB2062961A (de)
NL (1) NL8006019A (de)

Families Citing this family (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH07107940B2 (ja) * 1983-01-28 1995-11-15 三洋電機株式会社 シヨツトキバリヤダイオ−ド装置
WO2007142603A1 (en) * 2006-06-09 2007-12-13 Agency For Science, Technology And Research An integrated shadow mask and method of fabrication thereof

Citations (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
DE2001468A1 (de) * 1970-01-14 1971-07-22 Philips Nv Verfahren zur Herstellung von Halbleiterbauelementen
GB1300033A (en) * 1970-02-13 1972-12-20 Texas Instruments Inc Integrated circuits

Family Cites Families (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
GB1244759A (en) * 1968-12-11 1971-09-02 Associated Semiconductor Mft Improvements in and relating to methods of manufacturing semiconductor devices
FR2335957A1 (fr) * 1975-12-17 1977-07-15 Radiotechnique Compelec Dispositif semiconducteur monolithique comprenant un pont de redressement
FR2363896A2 (fr) * 1976-09-01 1978-03-31 Radiotechnique Compelec Dispositif semi-conducteur monolithique comprenant un pont de redressement
JPS5439582A (en) * 1977-09-02 1979-03-27 Nec Corp Integrated composite diode device

Patent Citations (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
DE2001468A1 (de) * 1970-01-14 1971-07-22 Philips Nv Verfahren zur Herstellung von Halbleiterbauelementen
GB1300033A (en) * 1970-02-13 1972-12-20 Texas Instruments Inc Integrated circuits

Also Published As

Publication number Publication date
CA1165009A (en) 1984-04-03
FR2469804B1 (de) 1983-04-29
NL8006019A (nl) 1981-06-01
JPS5676583A (en) 1981-06-24
GB2062961A (en) 1981-05-28
FR2469804A1 (fr) 1981-05-22

Similar Documents

Publication Publication Date Title
DE3587798T2 (de) SoI-Halbleiteranordnung und Verfahren zu ihrer Herstellung.
DE2217538C3 (de) Verfahren zur Herstellung von Zwischenverbindungen in einer Halbleiteranordnung
DE1514818C3 (de)
DE2212049C2 (de) Verfahren zur Herstellung einer Halbleiteranordnung und Verfahren zur Herstellung eines Transistors
CH444969A (de) Kontaktierte Schaltungsanordnung und Verfahren zu deren Herstellung
DE2723944A1 (de) Anordnung aus einer strukturierten schicht und einem muster festgelegter dicke und verfahren zu ihrer herstellung
DE3043289A1 (de) Herstellungverfahren fuer eine halbleitereinrichtung
DE2646404A1 (de) Verfahren zur herstellung von halbleitervorrichtungen mit hoher waermeleitfaehigkeit
DE2550346A1 (de) Verfahren zum herstellen eines elektrisch isolierenden bereiches in dem halbleiterkoerper eines halbleiterbauelements
DE2510757A1 (de) Verfahren zum herstellen von traegersubstraten fuer hochintegrierte halbleiter-schaltungsplaettchen und durch dieses verfahren hergestellte substrate
DE2839044A1 (de) Halbleiterbauelement mit schottky- sperrschichtuebergang
DE2556038A1 (de) Verfahren zur herstellung von feldeffekttransistoren fuer sehr hohe frequenzen nach der technik integrierter schaltungen
DE1946302A1 (de) Integrierte Halbleiterschaltung
DE3711033A1 (de) Mosfet-halbleitervorrichtung
DE2458410C2 (de) Herstellungsverfahren für eine Halbleiteranordnung
DE3209666A1 (de) Halbleitervorrichtung und verfahren zum herstellen eines aufbaumetallkontaktes derselben
EP0260471A1 (de) Leistungs-Halbleiterbauelement
DE3041232A1 (de) Halbleiteranordnung mit einer anzahl in reihe geschalteter dioden und verfahren zu deren herstellung
DE2800363C2 (de) Halbleiteranordnung und Verfahren zu deren Herstellung
DE1489193C3 (de) Verfahren zum Herstellen einer Halbleiteranordnung
DE68917197T2 (de) Bipolarer Leistungshalbleiteranordnung und Verfahren zur ihrer Herstellung.
DE1805261A1 (de) Temperaturkompensierte Referenzdiode und Verfahren zur Herstellung derselben
DE1614250B2 (de) Halbleiteranordnung mit gruppen von sich kreuzenden verbindungen
DE2111089A1 (de) Verfahren zur Herstellung eines Halbleiterschaltelementes
DE2209518C3 (de) Zweirichtungsthyristor

Legal Events

Date Code Title Description
8110 Request for examination paragraph 44
8130 Withdrawal