JPS5923548A - 半導体装置 - Google Patents

半導体装置

Info

Publication number
JPS5923548A
JPS5923548A JP57133113A JP13311382A JPS5923548A JP S5923548 A JPS5923548 A JP S5923548A JP 57133113 A JP57133113 A JP 57133113A JP 13311382 A JP13311382 A JP 13311382A JP S5923548 A JPS5923548 A JP S5923548A
Authority
JP
Japan
Prior art keywords
pad
chip carrier
hole
ceramic
ceramic chip
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Granted
Application number
JP57133113A
Other languages
English (en)
Other versions
JPH0223031B2 (ja
Inventor
Tetsushi Wakabayashi
哲史 若林
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Fujitsu Ltd
Original Assignee
Fujitsu Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Fujitsu Ltd filed Critical Fujitsu Ltd
Priority to JP57133113A priority Critical patent/JPS5923548A/ja
Priority to DE8383401542T priority patent/DE3378091D1/de
Priority to EP83401542A priority patent/EP0100727B1/en
Priority to IE1822/83A priority patent/IE54676B1/en
Publication of JPS5923548A publication Critical patent/JPS5923548A/ja
Publication of JPH0223031B2 publication Critical patent/JPH0223031B2/ja
Granted legal-status Critical Current

Links

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/48—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor
    • H01L23/488—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor consisting of soldered or bonded constructions
    • H01L23/498—Leads, i.e. metallisations or lead-frames on insulating substrates, e.g. chip carriers
    • H01L23/49827—Via connections through the substrates, e.g. pins going through the substrate, coaxial cables
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/4805—Shape
    • H01L2224/4809—Loop shape
    • H01L2224/48091—Arched
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/481—Disposition
    • H01L2224/48151—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/48221—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/48225—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation
    • H01L2224/48227—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation connecting the wire to a bond pad of the item
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/49—Structure, shape, material or disposition of the wire connectors after the connecting process of a plurality of wire connectors
    • H01L2224/491—Disposition
    • H01L2224/4912—Layout
    • H01L2224/49171—Fan-out arrangements
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/42—Wire connectors; Manufacturing methods related thereto
    • H01L24/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L24/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/42—Wire connectors; Manufacturing methods related thereto
    • H01L24/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L24/49—Structure, shape, material or disposition of the wire connectors after the connecting process of a plurality of wire connectors
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/0001—Technical content checked by a classifier
    • H01L2924/00014—Technical content checked by a classifier the subject-matter covered by the group, the symbol of which is combined with the symbol of this group, being disclosed without further technical details
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01057—Lanthanum [La]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01079—Gold [Au]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/10—Details of semiconductor or other solid state devices to be connected
    • H01L2924/11—Device type
    • H01L2924/12—Passive devices, e.g. 2 terminal devices
    • H01L2924/1204—Optical Diode
    • H01L2924/12042—LASER
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/10—Details of semiconductor or other solid state devices to be connected
    • H01L2924/11—Device type
    • H01L2924/14—Integrated circuits
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/15—Details of package parts other than the semiconductor or other solid state devices to be connected
    • H01L2924/151—Die mounting substrate
    • H01L2924/1515—Shape
    • H01L2924/15153—Shape the die mounting substrate comprising a recess for hosting the device
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/15—Details of package parts other than the semiconductor or other solid state devices to be connected
    • H01L2924/151—Die mounting substrate
    • H01L2924/1517—Multilayer substrate
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/15—Details of package parts other than the semiconductor or other solid state devices to be connected
    • H01L2924/151—Die mounting substrate
    • H01L2924/153—Connection portion
    • H01L2924/1531—Connection portion the connection portion being formed only on the surface of the substrate opposite to the die mounting surface
    • H01L2924/15313—Connection portion the connection portion being formed only on the surface of the substrate opposite to the die mounting surface being a land array, e.g. LGA
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/15—Details of package parts other than the semiconductor or other solid state devices to be connected
    • H01L2924/151—Die mounting substrate
    • H01L2924/153—Connection portion
    • H01L2924/1532—Connection portion the connection portion being formed on the die mounting surface of the substrate
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/15—Details of package parts other than the semiconductor or other solid state devices to be connected
    • H01L2924/151—Die mounting substrate
    • H01L2924/156—Material
    • H01L2924/15786—Material with a principal constituent of the material being a non metallic, non metalloid inorganic material
    • H01L2924/15787—Ceramics, e.g. crystalline carbides, nitrides or oxides
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/15—Details of package parts other than the semiconductor or other solid state devices to be connected
    • H01L2924/161—Cap
    • H01L2924/1615—Shape
    • H01L2924/16195—Flat cap [not enclosing an internal cavity]
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K3/00—Apparatus or processes for manufacturing printed circuits
    • H05K3/30—Assembling printed circuits with electric components, e.g. with resistor
    • H05K3/32—Assembling printed circuits with electric components, e.g. with resistor electrically connecting electric components or wires to printed circuits
    • H05K3/34—Assembling printed circuits with electric components, e.g. with resistor electrically connecting electric components or wires to printed circuits by soldering
    • H05K3/341—Surface mounted components
    • H05K3/3431—Leadless components
    • H05K3/3436—Leadless components having an array of bottom contacts, e.g. pad grid array or ball grid array components

Landscapes

  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Engineering & Computer Science (AREA)
  • Computer Hardware Design (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Production Of Multi-Layered Print Wiring Board (AREA)
  • Structures For Mounting Electric Components On Printed Circuit Boards (AREA)

Abstract

(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。

Description

【発明の詳細な説明】 ｆｉ１発明の技術分野 本発明は半導体装置、詳しくはセラミックチップキャリ
ーｒ（リードレス集積回路パッケージ）の電極バットの
改良に関する。
（２）技術の背景 集積回路（ＩＣ）パッケージは異なった構造のものが数
多く開発されているが、第１図に断面図で示されるセラ
ミックチップキャリア（リードレスＩＣパッケージ）は
、パッケージ本体の外部に突出するアウターリードが形
成されたパッケージに比べ°ζコンパクトに製造されて
提供される利点があるために広く用いられている。かか
るセラミックチップキャリ゛ｒを同図を参照して説明す
ると、■はセラミック製のチップキャリア、２は半導体
チップ、３はキャップ（これはセラミックキャリアにガ
ラスまたはＡｕ／　Ｓｎ、　Ｐｂ／　Ｓｎ等のろう材で
封止される）、４はボンディングワイヤ、５は水平方向
内部配線、６は垂直方向内部配線、７は電極バンドであ
り、半導体チップに形成されたＩＧは、ボンディングワ
イヤ４、内部配線５．６を経゛（電極パッド７に接続さ
れる。
かかるセラミックチップキャリ゛ｒの製造においては、
第１図に点線で示されるようにグリンシ−１ｌａの上に
次のグリンシーＨｂを重ね、このグリンシートｌｂ上に
内部配線５を形成するための導電ペーストを印刷法で塗
布し、次いでグリンシートｌｃ、Ｉｄを順に重ね、グリ
ンシートＩｃ、１ｄには直径０．１〜０．３ｍｍのスル
ーホール（ヴイアホールともいう）を形成し、そのスル
ーホール内に導電ぺ−ス１−を導入し、更にプリンシー
１−１ｄ上には前記したスルーホールの上にあたる部分
に電極パッド７を形成するための例えばタングステン（
Ｗ）のペーストを印刷法で塗布し、最後に　これらのも
のを１５００℃〜１６００℃程度の高温で焼結する。こ
のとき同時に前記した導電ペーストがメクライズされて
、内部配線５．６および電極パッド７が形成される。次
いで電極パッド７にニッケル・金（Ｎｉ八へ）メッキを
施す。
第２図は電極バット７の配置を示すための第１図のパン
ケージの概略平面図で（キャップ３は除いである）、電
極バット７は一般に、例えば１ｍｍ角、０．５ｍｍ角も
しくは０．５　ｍｍ　ｘ　０．８ｍｍの矩形または直径
０．５〜１．ｏｍｍの円形に形成される。
セラミックチップキャリア１は第３図に示される如く印
刷回路＋＆（ＰＣＢ）またはセラミック基板に半Ｄ」を
用いて実装され、同図において、８は＋１ＣＢまたはセ
ラミック基板、９ば半田を示す。同図から理解される如
く、セラミックチップキャリア１は第１図の状態とは逆
に倒立した状態で実装されている。かかるパッケージを
第１図に点線で示すアラクーリード１ｏがパッケージに
設げりれた場合と比べると、本体の外方に突出するアラ
クーリート１０に代えて電極バット７が用いられている
ため、コンパクト高密度実装がβＪ能であり取り扱いが
容易である。
（３）従来技術と問題点 集積度が高くなるにつれて多くの電極バットを設ける必
要があり、最近電極バットを小さく精度良く形成するこ
とが要求されるようになってきた。小さな電極バットを
高密度に、すなわちそれぞれが小さい各電極バットをが
っピッチを小に印刷法で形成するとすれば、歩留りが低
く、がっ、いわゆるダレによって牢青度がＬＨくなるこ
とカ＜Ｆ４　ｓ、召された。また、セラミックチップキ
ャリアをｉＤ＋　ｉＪｋ処理で形成した場合セラミック
に反りが生じる。
電極バットが小であると、セラミックチップキートリア
の反りによっ“（第３図に示した半Ｈ」を用いる実装に
おい゛（、半田が具合良く電極バットにのらないことが
あり、セラミックチップキャリアの反りは重大な影響を
及はず。そこで研磨によって電極パッドが形成されたセ
ラミックチップキャリアの表面を平坦化しなければなら
ない。しかしかかる研出・工程において、電極パッド７
が消失し、チップキャリアに事実上バンドがなくなると
いう問題が止している。
（４）発明の目的 本発明は上記従来の問題点に漸み、高密度に精度良く形
成された小さな寸法の電極パッドを具備するセラミック
チップキャリアを提供することを目１灼とする。
（５）発明の構成 そしてこの目的は本発明によれば、半導体チップを収容
するパッケージ表面に該半導体チップと電気的に接続さ
れた接続用パットを自する半導体装置であっ゛（、前記
パッドの形成位置に形成された孔内に金属＋Ａ料が導入
され、前記孔の開口部に漏出した前記金属材料を前記接
続用パッドとしたことを特徴とする半導体装置を提供す
ることによって達成される。
（６）発明の実施例 以下本発明実施例を図面によって詳述する。
第４図に本発明の一実施例が部分断面図でボされ、同図
において、１１はセラミックチップキャリア、１２は半
導体チップ、１３はキャップ、１４はポンディングワイ
ヤ、１５は水平方向内部配線であり、これらの部分はす
べて従来技術と同様に形成される。なお同図において、
■８はセラミックチップキャリア１１が実装されたＩＩ
ＣＢまたはセラミック基板、１９は前記の実装のために
用いられた半田、図に点線で示されるｌｌａ’、　ｌｌ
ｂ、　ｌｌｃ、　ｌｉｄはそれぞれ第１１−（最下ｊ−
）、第２層、第３１ｍ、第４１−（埴土ｊ−）のグリン
シートを示す。
第５図は第４図の実施例の平面図で、同図から理解され
る如く、電極バットは、内側電極パッド１７と外側電極
パッド２７とがセラミックチップキャリアの上表面の外
縁部分に２列に形成され、その数は１００〜１８０個ま
たはそれ以」二に達する。各バンドは例えば０．２５ｍ
ｍの直径のもので、０．５ｍｍのピンチで配置されてい
る。なお同図におい“ζこれら電極パッド、ホンディン
グワイヤ１４およびリート１５は簡明のため一部のみを
その寸法を誇張して示す。
第４図に戻り、第３屓のグリンシートｌＩＣには従来と
同様にスルーホール（直径０．１〜０．３ｍｍ　）を形
成し、導電ペーストを導入し、それはメタライスされる
と垂直方向の内部配線１６となる。
第４図に示される実施例においては、最上ｊ−のグリン
シートｉｉｄには、従来のスルーホールに代えて、所望
の寸法と形状のスルーホール（例えば直ｉ＋ｏ、ｚ〜Ｑ
、４ｍｍの孔）が形成され、このスルーポールに導電ペ
ーストが導入され、それは焼結されて内部配線１６ａと
なる。内部配線１６ａは後述する如く電極パットに形成
されるものであるので、それの太さは内部配線１６の太
さよりも通水大である。しかし、内ｇＨ配線１６と１６
ａとば連続している。
焼結工程の後に最上層表面を研磨して、内部配線１６ａ
の頂部を平坦にし、次いでＮｉ−Ａｕメ・ツキを施して
該頂部−ヒに内側電極パット１７を構成する。
かかる研贋においては、従来技術における電極パットの
消失は発生ずることな（、内部配線の頂部はセラミック
体の上表面と共になんら支障なく平坦に研磨される。電
極パッド１７が半田１９によゲ（１１にＢ　１８または
セラミック基板に半田イ；Ｊりされると、セラミックチ
ップキャリア１１のＰＣＢ１８またはセラミック基板へ
の実装が終る。
以上には内側電極パッド１７について説明したが、外側
電極バッド２７も全く同様に形成される。
なお第４図において、２６は垂直方向内部配線、２６ａ
はその頂部上に外側電極パット２７が形成される内部配
線１６ａに類似の内部配線である。内部配線２６は他の
水平方向内部配線１５に内部配線１６と同様に連結され
ているが、それは図には簡明化のため示されていない。
第６図は第４図のセラミックチップキャリア１１の底面
図で、２０．、、は試験用のプローブバ・ノドであり、
図には簡明のためその一部のみ示す。各種試験のために
はプローブをパッド２０に接触させなければならないが
、プローブパットはプローブとの接触を確実なものにす
るため面積が広いことが好ましい。そのために、セラミ
ックチップキャリ？１１の底面は他に利用されることが
ないから、大きく形成したプローブバソＦ’２０をキャ
リア１１の底面の全体にわたってプローブの接触が確実
に、かつ、容易になされうるよう配置する。プローブパ
ット２０には、内Ｓ配線１６を真直くに延ばし”（形成
した配線１６ｂにより、または折曲して延ばして形成し
た配線１６ｃによって接続を形成する。なお、配線１６
ｃを形成するときは第１層のグリンシート１１ａは更に
２分され、最１’　Ｉ−のグリンシート上に折曲配線１
６ｃの水平部分を形成する。
第７図（ａｌはセラミックチップキャリアの電極パット
の従来のものと本発明にかかるものの詳細を示す断面図
である。従来は、垂直方向内部配線６と電極パッド７は
全く別個に形成されたが、本発明によると、同図（ｂｌ
に示す如く内部配線１６と１６ａとは連続し、最上Ｉ−
のグリンシートは例えば０．５ｍｍの厚さに形成し、内
Ｍｌ（配線１６ａは断面を直径０．３ｍｍに形成し、そ
の頂部が電極パットとなるものである。上記した（ＩＩ
Ｆ磨においては、最上層ｌｉｄを内部配線１６ａと共に
、内部配線１６ａの頂部が平坦になるまで通粛の技術で
研磨するのであるが、最上層のグリンシートの前記した
厚さく０．５ｍｍ　）は（ｌＩｒ　＋背を安全に実施す
るに十分の厚さであるまた必要ならさらに厚いグリンシ
ートも使用しうる。
（７）発明の効果 以上、詳細に説明したように、本発明のセラミックチッ
プキャリアにおいては、最上層のグリンシートのスルー
ホール（ヴイアホール）を所望の寸法と形状に形成腰当
該スルーホールに導電ペーストを導入し、焼結によって
メタライス化した後に研磨してメタライズ化された部分
の頂部を平坦にし、その平坦化された頂部をメ・ツキ工
程Ｇこよって電極パッドとすることにより、当該ノ々・
ノドを小さくかつ高密度に形成することが可能となり、
リートルスチソプキャリアの集積度を高めると共に製造
歩留りの低下を防止し得る効果大である。
なお図示の例において電極パ・ノドは２列に配置されて
いるが、本発明の通用範囲はその場合に限定されるもの
でなく、その他の配列の場合にも及ス・。
更に、電極バットの寸法および数、セラミックグリンシ
ートの屓の数等も上記に説明し図示した例に限定される
ものでなく、各種の寸法および数のものが用いられる場
合も本発明の範囲に含まれるものである。
【図面の簡単な説明】
第１図と第２図は従来のセラミックチップキャリアの断
面図と平面図、第３図はＩＩｃＢに実装された前記セラ
ミックチップキャリアを示す正面図、第４図、第５図、
第６図はそれぞれ本発明の一実施例の断面図、平面図、
底面図、第７図（ａｌと（ｉｌｌは従来の電極バンドと
本発明にかかる電極バットの構造を不す断面図である。 １１−　セラミックチップキャリア・ １１ａ、１１ｂ、ＬＬｃ、ｌｌｄ　、、、グリンシート
、１２−半導体チップ、１３−　キャップ、１４−　ボ
ンディングワイヤ、１５−・水平方向内部配線、１６．
２６−垂直方向内部配線１６ａ、２６ａ　−一電極バソ
゛ドを形成するための垂直方向内部配線、１６ｂ、１６
ｃｍプローブバットのための内部配線、」７−内側電極
パット′、２７−　外側電極パ・ノド、１８−　ＰＣｌ
ｌまたはセラミ、７り基板、１９．−半田、２０−　プ
ローブパッド。 第　１　図 第２図 第３図 第４図 ２〔 第５１：／Ｉ

Claims (1)

    【特許請求の範囲】
  1. 半導体チップを収容するパッケージ表面に該半導体装ノ
    ブと電気的に接続された接続用パッドを有する半導体装
    置であって、前記パッドの形成位置に形成された孔内に
    金属材料が導入され、前記孔の開口部に語用した前記金
    属材料を前記接続用バンドとしたことを特徴とする半導
    体装置。
JP57133113A 1982-07-30 1982-07-30 半導体装置 Granted JPS5923548A (ja)

Priority Applications (4)

Application Number Priority Date Filing Date Title
JP57133113A JPS5923548A (ja) 1982-07-30 1982-07-30 半導体装置
DE8383401542T DE3378091D1 (en) 1982-07-30 1983-07-27 Semiconductor device comprising a ceramic base
EP83401542A EP0100727B1 (en) 1982-07-30 1983-07-27 Semiconductor device comprising a ceramic base
IE1822/83A IE54676B1 (en) 1982-07-30 1983-07-29 Semiconductor device comprising a ceramic base

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP57133113A JPS5923548A (ja) 1982-07-30 1982-07-30 半導体装置

Publications (2)

Publication Number Publication Date
JPS5923548A true JPS5923548A (ja) 1984-02-07
JPH0223031B2 JPH0223031B2 (ja) 1990-05-22

Family

ID=15097105

Family Applications (1)

Application Number Title Priority Date Filing Date
JP57133113A Granted JPS5923548A (ja) 1982-07-30 1982-07-30 半導体装置

Country Status (4)

Country Link
EP (1) EP0100727B1 (ja)
JP (1) JPS5923548A (ja)
DE (1) DE3378091D1 (ja)
IE (1) IE54676B1 (ja)

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH01253942A (ja) * 1988-04-04 1989-10-11 Hitachi Ltd 半導体パッケージ及びそれを用いたコンピュータ

Families Citing this family (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP3112949B2 (ja) * 1994-09-23 2000-11-27 シーメンス エヌ フェー ポリマースタッドグリッドアレイ
CN103811434A (zh) * 2014-02-26 2014-05-21 中国兵器工业集团第二一四研究所苏州研发中心 一种ltcc无引线封装

Citations (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS5180965A (ja) * 1974-12-31 1976-07-15 Ibm
JPS53119675A (en) * 1977-03-28 1978-10-19 Fujitsu Ltd Mounting structure of lsi
JPS57134847U (ja) * 1981-02-16 1982-08-23
JPS598361A (ja) * 1982-07-06 1984-01-17 Nec Corp 半導体集積回路装置の容器

Family Cites Families (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
DE2938567C2 (de) * 1979-09-24 1982-04-29 Siemens AG, 1000 Berlin und 8000 München Gehäuse für hochintegrierte Schaltkreise
JPS5651846A (en) * 1979-10-04 1981-05-09 Fujitsu Ltd Ic package

Patent Citations (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS5180965A (ja) * 1974-12-31 1976-07-15 Ibm
JPS53119675A (en) * 1977-03-28 1978-10-19 Fujitsu Ltd Mounting structure of lsi
JPS57134847U (ja) * 1981-02-16 1982-08-23
JPS598361A (ja) * 1982-07-06 1984-01-17 Nec Corp 半導体集積回路装置の容器

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH01253942A (ja) * 1988-04-04 1989-10-11 Hitachi Ltd 半導体パッケージ及びそれを用いたコンピュータ

Also Published As

Publication number Publication date
EP0100727A3 (en) 1985-08-14
EP0100727B1 (en) 1988-09-21
DE3378091D1 (en) 1988-10-27
IE54676B1 (en) 1990-01-03
JPH0223031B2 (ja) 1990-05-22
IE831822L (en) 1984-01-30
EP0100727A2 (en) 1984-02-15

Similar Documents

Publication Publication Date Title
US5478973A (en) Semiconductor chip contact bump structure
TWI280084B (en) Thin circuit board
JPH09237962A (ja) 電子回路装置
TW200845350A (en) Dual or multiple row package
TWI453844B (zh) 四方平面無導腳半導體封裝件及其製法
TWI273718B (en) Lead frame base package structure with high-density of foot prints arrangement
JPS5923548A (ja) 半導体装置
JP2814955B2 (ja) Ｂｇａ型半導体装置
JPS59211253A (ja) 電子部品パツケ−ジ
JPH0239445A (ja) 半導体装置
JP2788656B2 (ja) 集積回路用パッケージの製造方法
JPS60254646A (ja) 半導体装置
JPH0517709B2 (ja)
KR100241509B1 (ko) 이미지 센싱 패캐이지
JP2663986B2 (ja) 高集積度半導体装置
JP2652222B2 (ja) 電子部品搭載用基板
KR101097292B1 (ko) 패키지 기판 및 그 제조 방법
JPH01302757A (ja) 基板集合シート
JPS5811113B2 (ja) 電子回路装置
JPS62279663A (ja) 半導体装置
JPS58178540A (ja) 半導体装置
JPS6025910Y2 (ja) 半導体装置
JPS6035243Y2 (ja) 半導体リ−ドレスパッケ−ジ
JPH0810201Y2 (ja) 半導体装置用パッケージ
JPH02121361A (ja) 半導体装置用リードフレーム