DE2905271A1

DE2905271A1 - Integrierte schaltungsanordnung in mos-technik mit feldeffekttransistoren

Info

Publication number: DE2905271A1
Application number: DE19792905271
Authority: DE
Inventors: Friedrich Ing Grad Hapke
Original assignee: Philips Patentverwaltung GmbH
Current assignee: Philips Intellectual Property and Standards GmbH
Priority date: 1979-02-12
Filing date: 1979-02-12
Publication date: 1980-08-21
Also published as: CA1138125A; FR2448723B1; FR2448723A1; GB2043270A; JPS55110055A; US4339710A; DE2905271C2; JPS5620702B2; GB2043270B

Description

PHILIPS PATENTVERV/AL?UI:G GI-IBK, ^TEINDAMIl 94, 2000 HAMBURG

3 PHD 79-011

Integi"ierte Schaltungsanordnung in MOS-Technik mit Feldeffekttransistoren

Die Erfindung bezieht sich auf eine integrierte Schaltungsanordnung in MOS-Technik mit Feldeffekttransistoren, bei der einzelne Schaltungsteile, d.h. Blöcke, der integrierten Schaltungsanordnung miteinander über durch von außen im Falle der Überprüfung anlegbare Prüfsignale schaltbare Feldeffekttransistor-Schalter verbunden sind und jeder Feldeffekttransistor mit seinem Substratanschluß an Masse oder an eine negative Spannung angeschlossen ist.

Derartige Schaltungsanordnungen sind an sich bekannt. Je größer der Integrierungsgrad istj desto wichtiger wird im Falle der Herstellung eine Überprüfung einzelner Schaltungsteile und hierzu ist bereits in der Literatur vorgeschlagen worden, die sehr umfangreichen integrierten Schaltungen in einzelne, sogenannte Blöcke, aufzuteilen und an diesen Blöcken nun Anordnungen vorzusehen? durch die die einzelnen Blöcke voneinander getrennt werden können, damit sie überprüft werden können, und zwar einzeln und unabhängig voneinander» Eine derartige Trennung ist im Normalfalle ein Schalter und dieser Schalter kann in einer derartigen Schaltungsanordnung in MOS-Technik mit Feldeffekttransistoren auch ein Feldeffekttransistor sein, der entsprechend geschaltet ist. Literaturstellen, die sich theoretisch mit diesem Gebiet

030034/0216

4 PHD 79-011

beschäftigen, sind die beiden Aufsätze von Ramamoorthy, und zwar der eine Aufsatz in "Journal of the Association for Computing Machinery'! VoI 13, Nr. 2, April 1966, S. bis 222 mit dem Titel "Analysis of Graphs by Connectivity

s Considerations" und der andere Artikel von demselben Verfasser in "AFIPS Conference Proceedings" 1967 Spring Joint Computer Conference 30, S. 743 bis 756 mit dem Titel "A structural theory of machine diagnosis¹.'. Insbesondere in der zuletzt genannten Literaturstelle ist eine Aufstellung auf der S. 746 in den Fig. 2a und b gezeigt und in der rechten Spalte der zugehörigen Beschreibung ist gezeigt, daß man das eine Untersystem, hier "Subsystem" genannt, also den -einen Block, von dem Block seiner Nachbarschaft trennen soll, und das ist nur durch einen Schalter möglich.

V/eitere Literatur hierzu findet sich ganz allgemein über Feldeffekttransistoren in dem Buch von Tietze und Schenk "Halbleiter-Schaltungstechnik" 4. Auflage 1978, z.B. S. ££. Die Erfindung geht von diesem Stand der Technik aus. In oben genannten Literaturstellen ist zwar grundsätzlich bekannt, wie Feldeffekttransistoren geschaltet werden müssen. Weiterhin ist auch aus der allgemeinen Literatur bekannt, wie eine Integrierung in MOS-Technik erfolgen soll und insbesondere, wie also derartige Testpunkte in Schaltungsanordnungen gelegt werden sollen, wie oben genannte beide Literaturstellen zeigen. Die Erfindung zeigt nun einen Weg, durch den es möglich ist, mit einer einfachen Anordnung eine an sich beliebige Anzahl von sogenannten Eingangsblöcken und eine beliebige Anzahl von sogenannten Ausgangsblöcken einzeln oder miteinander zu überprüfen, wobei eine erste Prüfung meistens nicht ganz eindeutig sein kann und eine zweite Prüfung unabhängig davon durchge-■ führt werden muß, die aber dann sofort als Ergebnis liefert, ob im sogenannten Eingangsblock oder im sogenannten Ausgangsblock ein Fehler vorhanden ist.

630034/0216

5 PHD 79-011

Zur Lösung einer derartigen Aufgabe wird bei einer integrierten Schaltungsanordnung in MOS-Technik mit Feldeffekttransistoren der eingangs genannten Art nach der Erfindung zur Überprüfung von mindestens zwei Blöcken, nämlich einem Eingangsblock und einem Ausgangsblock, unabhängig voneinander mindestens drei Feldeffekttransistor-Schaltergruppen an einen gemeinsamen Verbindungspunkt angeschlossen, der über einen ersten als Arbeitswiderstand geschalteten Feldeffekttransistor vom selbstleitenden Typ mit der Versorgungsspannung verbunden ist und wobei die Feldeffekttransistor-Schaltergruppen jeweils aus zwei in Serie geschal- ■ teten selbstsperrenden Feldeffekttransistoren bestehen, die folgendermaßen angeordnet sinds

In einer ersten Gruppe zur Überprüfung eines Eingangsblocks ist ein zweiter Feldeffekttransistor mit seinem Gateanschluß an den gemeinsamen Verbindungspunkt, mit seinem Drainanschluß sowohl an einen ersten nach außen geführten Anschlußpunkt als auch über einen dritten als Arbeitswiderstand geschalteten Feldeffekttransistor vom selbstleitenden Typ mit der Versorgungsspannung und mit seinem Sourceanschluß-mit dem Drainanschluß eines vierten Feldeffekttransistors verbunden, dessen Sourceanschluß mit Masse und dessen Gateanschluß mit einer ersten Steuerleitung verbunden sind;

in einer zweiten Gruppe zum Anschalten bzw. Abtrennen eines Eingangsblocks ist ein fünfter Feldeffekttransistor mit seinem Drainanschluß mit dem gemeinsamen Verbindungspunkt, sein Gateanschluß mit dem Ausgang des Eingangsblocks und sein Sourceanschluß mit dem Drainanschluß eines sechsten Feldeffekttransistors verbunden, dessen Sourceanschluß mit Masse und dessen Gateanschluß mit einer zweiten Steuerleitung verbunden sind;

Θ3003Α/0216

6 PHD 79.-011

in einer dritten Gruppe ist zur überprüfung eines Ausgangsblocks der Drainanschluß eines siebenten Feldeffekttransistors mit dem gemeinsamen Verbindungspunkt, sein Gateanschluß mit einem zweiten nach außen geführten Anschlußpunkt und sein Sourceanschluß mit dem Drainanschluß eines achten Feldeffekttransistors verbunden, dessen Sourceanschluß mit Masse und dessen Gateanschluß mit einer dritten Steuerleitung verbunden sind.

Bei Einsatz der Erfindung ist also die erste Gruppe immer erforderlich. Die zweite Gruppe ist zum Anschalten oder Abtrennen eines Eingangsblocks erforderlich. Sie ist also soviel mal vorhanden wie Eingangsblöcke vorhanden sind und die dritte Gruppe zur Überprüfung des Ausgangsblocks, die ist einmal vorhanden, wenn nur ein Ausgangsblock geprüft werden soll. Werden aber mehrere Ausgangsblöcke zu prüfen sein, so ist sie soviel mal vorhanden wie Ausgangsblöcke vorhanden sind.

Die Erfindung zeigt eine sehr einfache Schaltungsanordnung, die in die integrierte Schaltungsanordnung mit integriert werden kann und die über Prüfanschlüsse arbeitet, wobei diese Prüfanschlüsse auch sogenannte interne Anschlüsse sein können, wie an sich in einer weiteren Anmeldung dieser Anmelderin nach der Akte PHD 79-010 beschrieben.

Ein Ausführungsbeispiel der Erfindung ist in der Zeichnung dargestellt und wird im folgenden näher beschrieben. Es zeigen

Fig. 1 die mögliche Zusammenschaltung bzw. Trennung von einzelnen Eingangsblöcken und einzelnen Ausgangsblöcken,

Fig. 2 eine ausgewählte Schaltungsanordnung mit einem Eingangsblock und einem Ausgangsblock und einem Prüfblock,

Fig. 3 ein Ausführungsbeispiel eines Prüfblocks.

Ö30034/021G

7 PHD 79-011

In Fig. 1 sind, die nach außen geführten Anschlüsse eines IC, also einer integrierten Schaltungsanordnung, mit E1, E2, E3 sowie A1-, A2 und A3 bezeichnet. Die innere Schaltung des IC, also die sogenannte integrierte Schaltungsan-

s Ordnung j ist in einzelne SchaTtungsanordnungen unterteilt, also in sogenannte Blöcke und in Richtung des Signallaufes gibt es jetzt vom Anschlußpunkt E1 z.B. her gesehen zunächst den Eingangsblock E1, der dann mit den Ausgangsblöcken AB1, AB2 oder AB3 verbunden werden kann. In gleicher Weise kann ein Eingangssignal vom Anschlußpunkt E2 in die Schaltungsanordnung hineinlaufen, und zwar über den Eingangsblock EB2 ebenfalls an die drei Ausgangsblöcke. Desgleichen gilt für den Anschlußpunkt E3 mit dem Eingangspunkt EB3. Um nun die verschiedenen Möglichkeiten der Trennung durchzuführen, sind die Schalter S1, S2, S3, Sk, S5 und S6 vorgesehen.

Eine Ausführung ist in der Fig. 2 gezeigt. Hier ist also eine Eingangsklemme E1 vorhanden. Es folgt eine Eingangsschal tungsanordnung EB1. Sie hat einen Ausgang 8 und dieser Ausgang führt jetzt über den Schalter S1 zu dem Eingang des Ausgangsblockes AB1 und von dort zum Ausgang A1. Der Schalter S1 trennt nun für die Prüfung den Eingangsblock EB1 vom Ausgangsblock AB1 ab. Zu dieser Überprüfung gibt es einen sogenannten Prüfblock, und dieser Prüfblock hat nun ebenfalls besondere Anschlüsse außer den Anschlüssen für den Schalter S1, also außer den Anschlüssen 8 und. 9, nämlich die Anschlüsse 3 und 7, die nach außen hin geführt sind oder nach außen hin geführt sein können, sie können nämlich auch innere Anschlüsse sein, und die An-Schlüsse 4, 5 und 6, die meistens Steueranschlüsse sind und sowohl auch innere als auch äußere Anschlüsse sein können.

Die Fig» 3 zeigt nun ein Ausführungsbeispiel eines derartigen Prüfblocks. In der Fig. 3 finden sich die beiden Anschlüsse für den Schalter S1, nämlich die Anschlüsse 8,

Ö30034/0216

8 - PHD 79-011

also Ausgang des Eingangsblockes EB1 und die gemeinsame VerMndungsleitung 9, die gleichzeitig Eingang für den Ausgangsblock AB1 ist, wieder. Im Normalfall, also nicht im Prüffall, ist der Eingangsblock EB1 mit dem Ausgangsblock AB1 dadurch verbunden, daß der Feldeffekttransistor T6, im folgenden ist statt Feldeffekttransistor immer der Kürze halber nur Transistor gesagt, immer geöffnet gehalten wird, und Signale, die vom Ausgang des EB1 nach Punkt 8 kommen, schalten den Transistor T5> d.h. sie öffnen oder sperren den Transistor T5, und da der T1 als Arbeitswiderstand geschaltet ist, kann der Punkt 9 nun die digitalen Zustände LO und HI annehmen. Das Öffnen des T6 wird von der Steuerleitung 4 vorgenommen.

is Außerdem müssen die Steuereingänge 5 und 6 auf OV bzw. annähernd OV gelegt werden, damit die Transistoren T4 und T8 gesperrt gehalten werden. Nunmehr erfolgt eine Prüfung. Zur Prüfung bleibt das Signal an der Steuerleitung 4 erhalten. Das Signal an der Steuerleitung 5 wird aber jetzt von Null auf z.B. +5 V heraufgesetzt, wenn die Batteriespannung +UB +5 V ist. Dadurch wird der Transistor T4 leitend. Jetzt kann ein Prüfsignal von E1 über EB1 über Punkt 8 und über T5 auf die gemeinsame Verbindungsleitung 9 geschaltet werden. Aber, sie erscheint zwar auch über AB1 an A1, wenn dieser Teil in Ordnung ist, aber, was wichtiger ist, sie wird über den Transistor T2 nunmehr an den äußeren Anschlußpunkt 7 geführt und damit kann zunächst erst einmal festgestellt werden, ob das Signal von EB1 richtig kommt, d.h., ob zwischen E1 und dem Punkt 8 in der Schaltungsanordnung nach Fig. 2 ein Fehler liegt. Jetzt kann es aber möglich sein, daß in der Eingangsschaltung des Ausgangsblockes AB1 ein Fehler liegt. Dann würde das Signal an dem Punkt 7 auch nicht richtig sein, und daher ist diese Messung immerhin noch zweideutig, weil nicht genau festgestellt werden kann, ob in der Schaltungsanordnung EB1, also im Eingangsblock EB1, oder, ob in der Eingangsschaltungs-

030034/0218

9 PHD 79-011

anordnung zum Ausgangsblock AB1 ein Fehler liegt. Deswegen ist noch eine Prüfung des Blockes AB1 einzeln durchzuführen. Dazu wird zunächst die Steuerleitung 4 auf Masse geschaltet. Dann kann kein Signal mehr von E1 nach Punkt kommen und damit auch nicht mehr auf die gemeinsame Verbindungsleitung nach Punkt 9, da der Transistor T6 gesperrt ist.

Nunmehr wird auch die Steuerleitung Punkt 5 auf Masse gelegt und damit der Transistor T4 gesperrt und damit ist der Ausgang 7 gesperrt. Jetzt wird die Steuerleitung an Punkt 6 auf z.B. ein Potential von +5 V geschaltet und dann wird hiermit der Transistor T8 geöffnet.. Nunmehr ist es möglich, ein Prüfsignal von dem nach außen geführten Anis schluß 3 über den Transistor T7 auf die gemeinsame Verbindungsleitung 9 zu gebenj von hier über den Ausgangsblock AB1 zum Ausgang A1 und damit ist eine Prüfung des Blockes AB1 unabhängig vom Block EB1 möglich.

Die Beschreibung läßt also erkennen, daß hier eine Überprüfung erfolgen kann. Diese Überprüfung erfolgt auf digitale Art, d.h. also, die Signale erhalten immer einen oberen und einen unteren Wert, d.h. sie sind entweder auf einem High-Wert oder auf einem Low-Wert und hierzu dienen auch die Transistoren T1 und T3, die dafür sorgen, daß der Verbindungspunkt 9 oder der Ausgang 7 sich auf einem bestimmten Potential befinden, von dem sie herunter oder heraufgeschaltet werden können, denn der Transistor T3 ist ebenfalls wie der Transistor T1 als Arbeitswiderstand geschaltet und es ist hiermit gezeigt, daß auf recht einfache Art und Weise eine Überprüfung der einzelnen Teilblöcke möglich sein kann. Immer erforderlich ist eine Anordnung nach T2 und T4. Für einen Eingangsblock wird eine Schaltungsanordnung, also eine Feldeffekttransistor-Schaltergruppe T5, Τβ benötigt. Sind zwei Eingangsblöcke anzuschalten, so muß eine Schaltergruppe T5^f und T6¹, die nicht

030034/0216

10 PHD 79-011

dargestellt ist, angeschaltet v/erden, und wird ein weiterer Ausgang st) lock A32 angeschaltet und ist zu überprüfen, dann wird eine weitere Schaltergruppe T7¹, T3¹ angeschaltet, die also parallel zu den bisherigen Transistoren T7, T8 geschaltet wird und die ebenso wie die Schaltergruppe T5' und T6¹ einen zusätzlichen Steueranschluß aufweisen muß, wobei die Schaltergruppe für den Ausgangsblock noch einen Anschluß zum Gate des Transistors T7' haben muß, nämlich den Anschluß 3 oder einen anderen nach außen geführten An-Schluß, und die andere Schaltergruppe einen Anschluß zum Gate des Transistors T5, also das ist der Ausgang für den zusätzlichen Eingangsblock.

Wie oben bereits ausgeführt, brauchen die Steuerleitungen 4, 5 und 6 nicht nach außen geführt zu werden, sondern sie können auch innere Anschlüsse sein, wenn hier eine zusätzliche Schaltungsanordnung, wie nach dem Vorschlag der Anmelderin nach der Akte PHD 79-010 beschrieben, angeordnet ist.

030034/0216

Claims

PHILIPS PATENTVERWA1.TUKÜ G-VIEH, STEumV M 94, 2000 HAMBURG

"T FHD 79-011

PATENTANSPRUCH?

_f Integrierte Schaltungsanordnung in MOS-Technik mit Feldeffekttransistoren» bei der einzelne Schaltungsteile, d.

h. Blöcke₉ der integrierten Schaltungsanordnung miteinander über durch von außen im Falle der Überprüfung anlegbare Prüfsignale schaltbare FeldeffekttransistorrSchalter verbunden sind und jeder Feldeffekttransistor mit seinem Substratanschluß an Masse oder an eine negative Spannung angescülossen ist„ dadurch gekennzeichnet, daß zur Überprüfung von mindestens zwei Blöcken,. einem Eingangsblock (EB 1) und einem. Ausgangsblock (AB1), unabhängig voneinander mindestens drei Feldeffekttransistor-Schaltergruppen an einen gemeinsamen Verbindungspunkt (9) angeschlossen sind, der über einen ersten als Arbeitswiderstand geschalteten Feldeffekttransistor (T1) vom selbstleitenden Typ mit der Versorgungsspannung (+UB) verbunden ist und wobei die Feldeffekttransistor-Schal-■cergruppen jeweils aus zwei in Serie geschalteten selbstsperrenden Feldeffekttransistoren bestehen, die folgendermaßen angeordnet sind:

In einer ersten Gruppe zur Überprüfung eines Eingangsblocks (EB1) ist ein zweiter Feldeffekttransistor (T2) mit seinem Gateanschluß an den gemeinsamen Verbindungspunkt (9), mit seinem Drainanschluß sowohl an einen ersten nach außen geführten Anschlußpunkt (7) als auch über einen dritten als Arbeitswiderstand geschalteten Feldeffekttransistor (T3) vom selbstleitenden Typ mit der Versorgungsspannung (+UB) und mit seinem Sourceanschluß mit dem Drainanschluß eines vierten Feldeffekttransistors (T4) verbunden, dessen Sourceanschluß mit Masse und dessen Gateanschluß mit einer ersten Steuer-leitung (5) verbunden sind;

in einer zweiten Gruppe zum Anschalten bzw. Abtrennen eines Eingangsblocks (EB1) ist ein fünfter Feldeffekttransistor (T5) mit seinem Drainanschluß mit dem gemeinsamen Verbin-

§3003^/0218
2 PHD 79-011

dungspunkt (9)> sein Gateanschluß mit dem Ausgang (3) des Eingangsblocks (EB1) und sein Sourceanschluß mit dem Drainanschluß eines sechsten Feldeffekttransistors (T6) verbunden, dessen Sourceanschluß mit Masse und dessen Gateanschluß mit einer zweiten Steuerleitung (4) verbunden sind;

in einer dritten Gruppe ist zur Überprüfung eines Ausgangsblocks (AB1) der Drainanschluß eines siebenten Feldeffekttransistors (T7) mit dem gemeinsamen Verbindungspunkt (9), sein Gateanschluß mit einem zweiten nach außen geführten Anschlußpunkt (3) und sein Sourceanschluß mit dem Drainanschluß eines achten Feldeffekttransistors (T8) verbunden, dessen Sourceanschluß mit Masse und dessen Gateanschluß mit einer dritten Steuerleitung (6) verbunden sind.

0034/0216