DE4326133A1 - Schneller Strom-Leseverstärker - Google Patents

Description

Die vorliegende Erfindung bezieht sich auf einen integrierten Leseverstärkerschaltkreis und insbesondere auf einen schnellen Strom- Leseverstärkerschaltkreis.

Leseverstärker sind erforderlich für Schaltungen, die die Dis­ kriminierung von Signalen in Signale unterschiedlichen Zustands erfor­ dern, d. h. ein deutlicher logischer Zustand eins oder logischer Zustand null. Beispielsweise werden diese Verstärker in allen integrierten Spei­ cherschaltkreisen verwendet zum Erkennen des digitalen Zustands einer Speicherzelle. Die Leseverstärkerschaltkreise können verwendet werden, um die Differenz in gespeicherten Ladungen, Zellenströmen oder Zellen­ spannungen zu bestimmen. Für jede Schaltung in einer integrierten Schaltkreiskomponente ist es wünschenswert, daß der Schaltkreis robust sei, d. h. in der Lage, unter einer Mehrzahl von Bedingungen zu funktio­ nieren. Typischerweise ist es wünschenswert, daß ein Leseverstärker in der Lage sei, bei Fluktuationen der Leistungsversorgungsspannungen zu arbeiten. Darüber hinaus sollte die Zahl von Transistoren, verwendet bei der Konstruktion des Leseverstärkerschaltkreises, minimal sein, um Platz auf der integrierten Schaltung zu sparen. Aufgabe der vorliegenden Er­ findung ist die Schaffung eines solchen Leseverstärkers.

Die Lösung dieser Aufgabe ergibt sich aus den unabhängigen Pa­ tentansprüchen; die abhängigen Patentansprüche definieren Weiterbildun­ gen des Konzepts der unabhängigen Ansprüche, auf die sie rückbezogen sind.

Die vorliegende Erfindung sieht einen Leseverstärker vor, der zwischen einer ersten und einer zweiten Leistungsversorgungsschiene an­ geschlossen ist. Der Leseverstärker hat zwei MOS-Transistoren, von denen jeder ein Drain aufweist, das effektiv mit seinem Gate verbunden ist, so daß er als Diode funktioniert, und die beiden Transistoren sind in Serie zwischen die beiden Schienen geschaltet. Eine Eingangsklemme ist mit einem Knoten in der Serie zwischen den beiden MOS-Transistoren verbun­ den, und ein Inverter ist mit seinem Eingangknoten an diesen Serienkno­ ten angeschlossen. Der Ausgangsknoten des Inverters ist mit der Aus­ gangsklemme des Leseverstärkers gekoppelt. Der Inverter, der anspricht auf eine Spannung am Eingangsknoten, wird in einen von zwei logischen Zuständen versetzt, so daß ein Strom an der Eingangsklemme des Lesever­ stärkers den Logikzustand an der Ausgangsklemme bestimmt.

Der Leseverstärker kann auch Schalter aufweisen, welche die beiden MOS-Transistoren verbinden und die den Serienknoten und die Ein­ gangsklemme von einer der beiden Leistungsversorgungsschienen trennen in Abhängigkeit von einem Signal an einer Steuerklemme, die für eine Ent­ sperrfunktion vorgesehen ist.

Fig. 1 ist ein Schaltungsdiagramm eines Leseverstärkerschalt­ kreises nach dem Stand der Technik.

Fig. 2 ist ein Blockdiagramm eines Differentialschaltkreises gemäß der vorliegenden Erfindung.

Fig. 3 ist ein Schaltungsdiagramm des Schaltkreises gemäß Fig. 2.

Fig. 4 zeigt ein Stromspannungsdiagramm verschiedener Elemente der Schaltung nach Fig. 3.

Fig. 1 zeigt einen Leseverstärker, der gewöhnlich unter der Bezeichnung Stromspiegeldifferentialverstärker bekannt ist. Dieser Typ von Leseverstärker ist typisch für den Stand der Technik. Der Lesever­ stärker besitzt eine Eingangsklemme 10 für den Empfang eines Eingangs­ signals und zwei Referenzspannungsklemmen 11 und 12. Typpischerweise werden Spannungen von 2,5 Volt für Klemme 11 und 1,5 Volt für Klemme 12 angewandt.

Dieser Typ von Leseverstärker funktioniert so, daß bei Anlegen einer Spannung an die Eingangsklemme 10, die höher ist als die Referenz­ spannung an Klemme 11, das Gate des NMOS-Transistors 15 auf einer höhe­ ren Spannung liegt als das Gate des NMOS-Transistors 16. Dies zieht den Knoten 20 weiter nach unten als die Spannung am Knoten 21. Dies wiederum bewirkt, daß der PMOS-Transistor 19 weniger stark eingeschaltet wird als der NMOS-Transistor 18. Das Ergebnis ist, daß der Ausgangsknoten 20 auf logisch null gezogen wird durch den NMOS-Transistor 18.

Wenn in ähnlicher Weise die Spannung an der Eingangsklemme 10 niedriger ist als die Spannung an der Referenzklemme 11, liegt der Kno­ ten 20 höher als der Knoten 21. Der PMOS-Transistor 19 wird weiter durchgeschaltet als der NMOS-Transistor 18, und der Ausgangsknoten 20 wird hochgezogen durch die Wirkung des PMOS-Transistors 19.

Dieser Typ eines relativ einfachen Schaltkreises hat jedoch einige Nachteile. Der typische normale Betriebsbereich für die Schaltung ist etwa 4 bis 6 Volt, d. h. die Differenz in den beiden Spannungsversor­ gungsschienen beträgt normalerweise zwischen 4 und 6 Volt. Darüber hi­ naus begrenzen die Fehlanpassung der Stromspiegeltransistoren und Gleichtaktfehler die Empfindlichkeit dieses Typs von Leseverstärker­ schaltkreis. Die Belastungen auf den Transistoren 15 und 16 sind nicht vollkommen angepaßt infolge der unterschiedlichen Verschaltung der Last­ transistoren 13 und 14. Wenn die Leistungsversorgungsspannung V_CC sich aus irgendeinem Grunde ändert, sind die Änderungen in den Strömen durch die Transistoren 13 und 14 nicht aneinander angepaßt, da die Transisto­ ren 13 und 14 nicht angepaßt sind. Zusätzlich erhöhen die erforderlichen Referenzspannungen für die Klemmen 11 und 12 die Möglichkeit von Fehlern und begrenzen darüber hinaus die Effektivität dieses Schaltkreises unter verschiedenen elektrischen Bedingungen. Schließlich arbeiten alle Tran­ sistoren 13, 15, 14, 16 und 17 in dem aktiven Modus, was noch mehr den Funktionsbereich und die Geschwindigkeit dieses Leseverstärkerschalt­ kreises begrenzt.

Andererseits ist die vorliegende Erfindung so ausgelegt, daß die Transistoren im Sättigungsmodus arbeiten für den Betrieb, der tole­ ranter ist gegenüber Leistungsversorgungsfluktuationen und Prozeßabwei­ chungen. Fig. 2 zeigt die generelle Konfiguration der vorliegenden Er­ findung. Die vorliegende Erfindung sieht eine Eingangsklemme 30 zu einem Stromspannungswandlerblock 31 vor, der seinerseits einen Pufferschalt­ kreis 32 beaufschlagt, der das Signal an einer Ausgangsklemme 40 er­ zeugt.

Fig. 3 zeigt die Einzelheiten der Blöcke 31 und 32. Die Steu­ erklemme 37, die ein Entsperrsignal empfängt, ist mit der Gate-Klemme eines NMOS-Transistors 35 verbunden, der ein Teil eines Satzes von in Serie geschalteten Transistoren zwischen der höheren positiveren Span­ nungsversorgung bei V_CC und der niedrigeren Spannungsversorgung bei Mas­ se ist. Ein PMOS-Transistor 34 ist mit seiner Source an V_CC angeschlos­ sen und mit seinem Drain mit der Source des Transistors 35 verbunden. Das Drain des NMOS-Transistors 35 ist mit dem Drain des NMOS-Transistors 36 verbunden, der mit seiner Source an Masse liegt.

Die Steuerklemme 37 ist ferner verbunden mit einem Eingangs­ knoten eines Inverters 38, dessen Ausgangsknoten mit dem Gate des NMOS- Transistors 33 verbunden ist. Die Source des NMOS-Transistors 33 liegt an Masse, und sein Drain ist mit der Eingangsklemme 30 des Leseverstär­ kers verbunden. Die Klemme 30 empfängt das Signal, das "zu lesen" ist. Das Drain des Transistors 33 ist außerdem verbunden mit den Gates des PMOS-Transistors 34 und des NMOS-Transistors 36 und einem Ausgangsknoten 39 des Strom-Spannungs-Umsetzerblocks 31. Der Knoten 39 wird gebildet von der Source des Transistors 35 und dem Drain des Transistors 36.

Die NMOS-Transistoren 33 und 35 arbeiten als einfache Schal­ ter, welche den Block 31 entsperren in Abhängigkeit von einem Entsperr­ signal an Klemme 37. Ein logisch hochliegendes Signal entsperrt den Block 31, und ein tiefliegendes Signal sperrt den Block 31. Der Transi­ stor 35 verbindet die beiden Transistoren 34 und 36, während der Transi­ stor 33 den Ausgangsknoten 39 und die Eingangsklemme 30 von Masse trennt. Der Puffer 32 wird von zwei in Serie geschalteten Invertern ge­ bildet. Der erste Inverter wird von einem Paar komplementärer Transisto­ ren 41 und 42 gebildet. Die Gates der Transistoren 41 und 42 sind mit dem Ausgangsknoten 39 von Block 31 verbunden. Die Source des PMOS-Tran­ sistors 41 ist mit V_CC verbunden, und sein Drain ist verbunden mit dem Drain des NMOS-Tranistors 42. Die Source des NMOS-Transistors ist mit Masse verbunden. Der Ausgangsknoten des ersten Inverters, gebildet durch die gemeinsame Verbindung der Drains des PMOS-Transistors 41 und NMOS Transistors 42, sind mit dem Eingangsknoten des zweiten Inverters ver­ bunden.

Der PMOS-Transistor 43 und NMOS-Transistor 44 bilden den zwei­ ten Inverter. Die Transistoren 43, 44 sind mit den beiden Leistungsver­ sorgungsschienen in gleicher Weise verbunden wie die Transistoren 41, 42 des ersten Inverters. Die zusammengeschalteten Gates der Transistoren 43, 44 bilden den Eingangsknoten des zweiten Inverters, und die Zusam­ menschaltung zwischen den Drains von PMOS-Transistor 43 und NMOS-Transi­ stor 44 bildet den Ausgangsknoten zur Ausgangsklemme 40 des Leseverstär­ kers.

Wenn der Block 31 entsperrt ist, arbeiten der PMOS-Transistor 34 und der NMOS-Transistor 36 im Sättigungsmodus. Die beiden Transisto­ ren 34, 36 können als in Diodenkonfiguration geschaltete Transistoren angesehen werden, bei denen das Gate und Drain jedes Transistors auf der gleichen Spannung liegt. Die Stromspannungskurven für beide Transistoren 34 und 36 sind in Fig. 4 gezeigt.

Wenn kein Eingangsstrom durch die Eingangsklemme 30 fließt, bleibt die Klemme 30 auf einer Spannung Va. Der Transistor 34 wird von demselben Strom Ia durchflossen. Wenn ein Strom ΔI über die Eingangs­ klemme 30 eingespeist wird, verlagert sich der Punkt a zu Punkt b, so daß die Eingangsklemme 30 (und der Ausgangsknoten 39) nun auf einer Spannung Vb liegen. Der Transistor 34 wird von einem Strom Ib durchflos­ sen. Demgemäß fluktuiert der Ausgangsknoten 39, wie man in Fig. 4 sehen kann, in einem Spannungsbereich in Abhängigkeit von der Höhe des Stro­ mes, der durch die Eingangsklemme 30 fließt.

Der von PMOS-Transistor 41 und NMOS-Transistor 42 gebildete erste Inverter ist ausgelegt für einen Schaltpunkt zwischen den Spannun­ gen Va und Vb. In typischen Anwendungen sollte der Schaltpunkt bei der Spannung liegen, bei welcher (Ia+Ib)/2 ist, obwohl der Schaltpunkt ab­ weichen kann, je nach dem besonderen Anwendungsfall. Die Bestimmung eines Schaltpunktes ist Konstrukteuren von integrierten Schaltkreisen bekannt. Durch Auswählen der Abmessung und der Betriebsparameter der beiden Transistoren, die typischerweise einen Inverter bilden, kann der Schaltpunkt des Inverters vorgegeben werden. Demgemäß wird der Ausgang vom Block 31 in der einen oder anderen Weise in eine logische Eins oder eine logische Null umgesetzt.

Da der Betrieb der Schaltung einfach von den Transistoren 34 und 36 abhängt, die mehr oder weniger Transistoren in einer Diodenkonfi­ guration sind, ist dieser Schaltkreis sehr tolerant gegenüber Abweichun­ gen in der Layout-Orientierung, Leistungsversorgungsfluktuationen und Herstellungsprozeßvariationen. Der Strom-Leseverstärker hat eine kleine Anzahl von Elementen und funktioniert über einen breiten Bereich von Versorgungsspannungsfluktuationen.

Claims (16)

1. Leseverstärker, angeschlossen zwischen einer ersten und einer zweiten Leistungsversorgungsschiene und mit einer Eingangsklemme (30) sowie einer Ausgangsklemme (40) versehen, welcher Verstärker um­ faßt:
eine erste (34) und eine zweite (36) als Diode arbeitende Kom­ ponente, die in Serie zwischen die erste und die zweite Leistungsversor­ gungsschiene gelegt sind, wobei die Eingangsklemme an einen Knoten (39) in der Reihenschaltung zwischen der ersten und der zweiten Komponente angeschlossen ist, und
einen ersten Inverter (41, 42), der mit einem Eingangsknoten an den Serienknoten und mit seinem Ausgangsknoten an die Ausgangsklemme angeschlossen ist, welcher erste Inverter im Ansprechen auf eine Span­ nung an dem Eingangsknoten in einen von zwei logischen Zuständen ver­ setzt wird, wodurch ein Strom an der Eingangsklemme einen Logikzustand an der Ausgangsklemme bestimmt.

2. Leseverstärker nach Anspruch 1, bei dem die erste und die zweite Komponente jeweils einen MOS-Transistor (34, 36) umfaßt, deren Drain jeweils an deren Gate angeschlossen ist.

3. Leseverstärker nach Anspruch 2, bei dem die erste Kompo­ nente einen PMOS -Transistor (34) umfaßt, der mit einer ersten Source/Drain an die erste Leistungsversorgungsschiene angeschlossen ist, die eine höhere Spannung führt als die zweite Leistungsversorgungs­ schiene und bei dem die zweite Komponente einen NMOS-Transistor (36) um­ faßt mit einer ersten Source/Drain, die an die zweite Leistungsversor­ gungsschiene angeschlossen ist.

4. Leseverstärker nach Anspruch 1, ferner umfassend einen zweiten Inverter (43, 44), der mit einem Eingangsknoten mit dem Aus­ gangsknoten des ersten Inverters verbunden ist und mit seinem Ausgangs­ knoten mit der Ausgangsklemme.

5. Leseverstärker nach Anspruch 1, bei dem die erste und die zweite Komponente (34, 36) in einem vorbestimmten Spannungsbereich im Ansprechen auf den Strom an der Eingangsklemme arbeiten und bei dem der erste Inverter zwischen den beiden Logikzuständen bei einem vorbestimm­ ten Punkt in dem Spannungsbereich schaltet.

6. Leseverstärker nach Anspruch 5, bei dem der erste Inverter einen ersten (41) und einen zweiten (42) MOS-Transistor umfaßt, wobei jeder MOS-Transistor einen ersten und einen zweiten Source/Drain hat, ein Gate hat und vorbestimmte Betriebscharakteristiken, wobei das erste Source/Drain des ersten MOS-Transistors mit der ersten Leistungsversor­ gungsschiene verbunden ist und das erste Source/Drain des zweiten MOS- Transistors mit der zweiten Leistungsversorgungsschiene verbunden ist, das zweite Source/Drain des ersten und des zweiten MOS-Transistors ge­ meinsam an den Ausgangsknoten angeschlossen sind, die Gates der MOS- Transistoren mit dem Eingangsknoten verbunden sind und die Charakteri­ stiken des ersten und des zweiten MOS-Transistors so gewählt sind, daß die Transistoren bei dem vorbestimmten Punkt in dem Spannungsbereich schalten.

7. Leseverstärker nach Anspruch 1, ferner umfassend eine An­ ordnung (37, 38, 33, 35) mit einer Steuerklemme (37) und angeschlossen an die erste und die zweite Komponente zum Sperren des Leseverstärkers im Ansprechen auf ein Signal an der Steuerklemme.

8. Leseverstärker nach Anspruch 7, bei dem die Sperranordnung einen ersten Schalter (35) umfaßt, angeschlossen zwischen der ersten und der zweiten Komponente (34, 36), welcher Schalter im Ansprechen auf das Signal an der Steuerklemme öffnet.

9. Leseverstärker nach Anspruch 8, bei dem die Sperranordnung einen zweiten Schalter (33) umfaßt, der mit dem Serienknoten verbunden ist, welcher zweite Schalter den Serienknoten auf eine der Leistungsver­ sorgungsschienen im Ansprechen auf das Signal an der Steuerklemme klemmt.

10. Leseverstärker nach Anspruch 9, bei dem der erste und der zweite Schalter MOS-Transistoren umfaßt.

11. Leseverstärker, angeschlossen zwischen einer ersten und einer zweiten Leistungsversorgungsschiene und mit einer Eingangsklemme und einer Ausgangsklemme versehen, welcher Leseverstärker umfaßt:
einen ersten und einen zweiten MOS-Transistor (34, 36) von de­ nen jeder ein erstes und ein zweites Source/Drain sowie ein Gate auf­ weist, wobei das erste Source/Drain des ersten MOS-Transistors mit der ersten Leistungsversorgungsschiene verbunden ist, das erste Source/Drain des zweiten MOS-Transistors mit der zweiten Leistungsversorgungsschiene verbunden ist, das zweite Source/Drain des ersten MOS-Transistors mit dem zweiten Source/Drain des zweiten MOS-Transistors und der Eingangs­ klemme gekoppelt ist, welche Eingangsklemme ferner mit den Gates des er­ sten und des zweiten MOS-Transistors verbunden ist, und
einen ersten Inverter (41, 42), der mit einem Eingangsknoten mit der Eingangsklemme verbunden ist und mit einem Ausgangsknoten an die Ausgangsklemme gekoppelt ist, welcher erste Inverter im Ansprechen auf eine Spannung an dem Eingangsknoten in einen von zwei logischen Zustän­ den versetzt wird, wodurch der erste und der zweite MOS-Transistor als Dioden arbeiten und ein Strom an der Eingangsklemme einen Logikzustand an der Ausgangsklemme bestimmt.

12. Leseverstärker nach Anspruch 11, ferner umfassend eine Steuerklemme (37) und einen dritten MOS-Transistor (35), welcher dritte MOS-Transistor ein erstes Source/Drain mit dem zweiten Source/Drain des zweiten MOS-Transistors und der Eingangsklemme verbunden aufweist, wäh­ rend ein zweites Source/Drain mit dem zweiten Source/Drain des ersten MOS-Transistors verbunden ist, während sein Gate mit der Steuerklemme verbunden ist, wodurch ein Signal an der Steuerklemme den dritten MOS- Transistor aus- bzw. einschaltet.

13. Leseverstärker nach Anspruch 12, ferner umfassend einen vierten MOS-Transistor (33), der mit einem ersten Source/Drain mit der zweiten Leistungsversorgungsschiene verbunden ist, mit einem zweiten Source/Drain mit der Eingangsklemme verbunden ist und mit einem Gate an die Steuerklemme angekoppelt ist, wodurch der vierte MOS-Transistor aus- und einschaltet im Ansprechen auf ein Signal an der Steuerklemme.

14. Leseverstärker nach Anspruch 13, ferner umfassend einen Inverter (38), angeschlossen zwischen der Steuerklemme (37) und dem Gate des vierten MOS-Transistors (33), wodurch der dritte MOS-Transistor ein­ schaltet zum Verbinden des ersten mit dem zweiten MOS-Transistor und der vierte MOS-Transistor (33) ausschaltet zum Abtrennen der Eingangsklemme von der zweiten Leistungsversorgungsschiene im Ansprechen auf ein Ent­ sperrsignal an der Steuerklemme.

15. Leseverstärker nach Anspruch 11, bei dem die Eingangsklem­ me in einem vorbestimmten Spannungsbereich arbeitet in Abhängigkeit von einem Strom an der Eingangsklemme und der erste Inverter zwischen den beiden Logikzuständen bei einer vorbestimmten Spannung in dem Spannungs­ bereich schaltet.

16. Leseverstärker nach Anspruch 15, ferner umfassend einen zweiten Inverter (43, 44), welcher zweite Inverter mit einem Eingangs­ knoten mit dem Ausgangsknoten des ersten Inverters und mit seinem Aus­ gangsknoten mit der Ausgangsklemme verbunden ist.