DE3872446T2 - Vorspannungseinrichtung, um eine spannungsunabhaengige kapazitanz zu verwirklichen. - Google Patents

Vorspannungseinrichtung, um eine spannungsunabhaengige kapazitanz zu verwirklichen.

Info

Publication number
DE3872446T2
DE3872446T2 DE8888106663T DE3872446T DE3872446T2 DE 3872446 T2 DE3872446 T2 DE 3872446T2 DE 8888106663 T DE8888106663 T DE 8888106663T DE 3872446 T DE3872446 T DE 3872446T DE 3872446 T2 DE3872446 T2 DE 3872446T2
Authority
DE
Germany
Prior art keywords
fet
electrode
unit
field effect
effect transistor
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Expired - Fee Related
Application number
DE8888106663T
Other languages
English (en)
Other versions
DE3872446D1 (de
Inventor
Charles Reeves Hoffmann
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
International Business Machines Corp
Original Assignee
International Business Machines Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by International Business Machines Corp filed Critical International Business Machines Corp
Application granted granted Critical
Publication of DE3872446D1 publication Critical patent/DE3872446D1/de
Publication of DE3872446T2 publication Critical patent/DE3872446T2/de
Anticipated expiration legal-status Critical
Expired - Fee Related legal-status Critical Current

Links

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/02—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers
    • H01L27/04—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being a semiconductor body
    • H01L27/08—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being a semiconductor body including only semiconductor components of a single kind
    • H01L27/0805—Capacitors only
    • G—PHYSICS
    • G05—CONTROLLING; REGULATING
    • G05F—SYSTEMS FOR REGULATING ELECTRIC OR MAGNETIC VARIABLES
    • G05F3/00—Non-retroactive systems for regulating electric variables by using an uncontrolled element, or an uncontrolled combination of elements, such element or such combination having self-regulating properties
    • G05F3/02—Regulating voltage or current
    • G05F3/08—Regulating voltage or current wherein the variable is dc
    • G05F3/10—Regulating voltage or current wherein the variable is dc using uncontrolled devices with non-linear characteristics
    • G05F3/16—Regulating voltage or current wherein the variable is dc using uncontrolled devices with non-linear characteristics being semiconductor devices
    • G05F3/20—Regulating voltage or current wherein the variable is dc using uncontrolled devices with non-linear characteristics being semiconductor devices using diode- transistor combinations
    • G05F3/24—Regulating voltage or current wherein the variable is dc using uncontrolled devices with non-linear characteristics being semiconductor devices using diode- transistor combinations wherein the transistors are of the field-effect type only

Landscapes

  • Engineering & Computer Science (AREA)
  • Physics & Mathematics (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • General Physics & Mathematics (AREA)
  • Power Engineering (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • Computer Hardware Design (AREA)
  • Nonlinear Science (AREA)
  • Electromagnetism (AREA)
  • Radar, Positioning & Navigation (AREA)
  • Automation & Control Theory (AREA)
  • Semiconductor Integrated Circuits (AREA)

Description

  • Die Erfindung betrifft eine Kapazitanzstruktur unter Verwendung der CMOS-Technologie, insbesondere eine Vorspanneinrichtung, um eine spannungsunabhängige Kapazitanz zu verwirklichen.
  • Die VLSI (Very Large Scale Integration)-Technologie ist so weit fortgeschritten, daß es nun möglich ist, Silizium-Chips herzustellen, die ganze elektrische Systeme aufnehmen können. Gewöhnlich werden solche Silizium-Chips durch digitale Komponenten, wie z.B. logische Schaltkreise und Speicherschaltkreise, dominiert. Jedoch werden bei den vorherrschenden Digital-Chips noch etwa ein bis fünf Prozent der Chipfläche für analoge Bauelemente verwendet. Der Kondensator ist eines dieser analogen Bauelemente, welches gewöhnlich auf den vorherrschenden Digitalchips benötigt wird.
  • Weil der VLSI-Chip durch digitale Bauelemente dominiert wird, wurde das Verfahren für digitale Schaltkreise optimiert, obwohl es wünschenswert ist, ein Herstellungsverfahren zu haben, welches sowohl bei der Fertigung von analogen als auch von digitalen Schaltkreisen gleichermaßen geeignet ist. Obwohl das CMOS- Verfahren für digitale Schaltkreise optimiert wurde, wird angenommen, daß das CMOS-Verfahren die Erfordernisse einer effektiven Fertigung sowohl von digitalen als auch von analogen Komponenten am ehesten erfüllt. Anders ausgedrückt, das CMOS-Verfahren ist extrem günstig in der Anordnung von digitalen Komponenten auf einem gemischten Chip-Schaltkreis (z.B. einem Chip, welcher sowohl analoge als auch digitale Schaltkreise aufweist). Es ist weniger günstig, analoge Schaltkreise anzuordnen. Jedoch ist es sehr viel günstiger analoge Schaltkreise anzulegen, als jedwedes der bekannten Herstellungsverfahren, in denen das ultimative Ziel vorherrscht, die VLSI-Logik mit Analogtechnik zu vermischen.
  • Die Verwendung von Feldeffekttransistoren als Kondensatoren ist aus dem Stand der Technik bereits bekannt. Die GB-Patentschrift 20 79 635 beschreibt einen Feldeffekttransistor, in dem die Kondensatorstruktur durch Feldeffekttransistoren gebildet wird und bei denen die Drain- mit den Source-Elektroden verbunden sind.
  • Die Verwendung eines modifizierten CMOS-Verfahrens zur Herstellung von Kondensatoren ist im Stand der Technik bereits gut dokumentiert. Bei einem modifizierten CMOS-Verfahren werden zusätzliche Verfahrensschritte eingesetzt, um auch die analogen Komponenten auf dem Chip herzustellen. Beispiele von modifizierten CMOS-Verfahren sind aus den folgenden Veröffentlichungen bekannt: Hodges, D. et al, "Potential of MOS Technologies for Analog Integrated Circuits," IEEE ISSC, Juni 1978, Seiten 285-294; Ham, P., und Newman, D., "Digital CMOS Cell Library Adopts Analog Circuits," Elektronik-Design, 8. Dezember 1983, Seiten 107-114, und Stone, D., et al, "Analog Building Blocks for Custom and Semi-custom Applications," IEEE ISSC, Februar 1984, Seite 55.
  • In der US-Patentschrift 4,214,252, der US-Patentschrift 4,005,466 und in JP 56-153778, wurden spannungsunabhängige Kondensatoren unter Verwendung von speziellen Verfahrensschritten zur Erzeugung einer leitenden Schicht unter dem Gatteroxid gebildet.
  • Obwohl die Verwendung von zusätzlichen Verfahrensschritten eine Bewegung in die richtige Richtung ist, entstehen durch die zusätzlichen Verfahrensschritte zusätzliche Kosten und die Komplexität des fertigen Chips wird erhöht.
  • Darüber hinaus wurden spannungsunabhängige Kondensatoren aus Bauelementen mit PN-Übergängen mit Sperrvorspannung gebildet, um einen Varaktor zu bilden. Aus dem Stand der Technik sind folgende Beispiele dieser Technik bekannt: US-Patentschriften: 4,003,004; 4,143,383; 3,909,637; 3,586,929; 3,582,823; 3,569,865; 3,559,104; 3,290,618; 3,139,596 und 3,109,995. Das Problem mit diesen Methoden ist, daß die Varaktor-Kapazitanz mit umgekehrter Spannung ändert. Also, wenn sich die Spannung über den Varaktor ändert, ändert sich auch die Kapazitanz. D.h., daß einige der Varaktoren, welche nicht auf dem Chip integriert werden können, mittels Induktoren vorgespannt werden müssen.
  • Deshalb liegt der Erfindung die Aufgabe zugrunde, eine Vorspanneinrichtung zu schaffen, welche eine spannungsunabhängige Kapazitanz aufweist, wobei diese in einfacher Weise mittels eines digitalen CMOS-Verfahrens auf einem Chip integriert werden kann.
  • Die erfindungsgemäße Vorspanneinrichtung enthält ein erstes und zweites Feldeffekttransistor-Bauelement als Kondensatoren, welche in Reihe geschaltet sind und wobei jeweils die Source-Elektroden und die Drain-Elektrode miteinander verbunden sind. Außerdem enthält die erfindungsgemäße Vorspannungseinrichtung ein Vorspannungs-Netzwerk, welches mit den Gatter-Elektroden des ersten und des zweiten Feldeffekttransistor-Bauelementes verbunden ist. Damit wird ein relativ hoher Impedanzpfad für die Signale geschaffen, welche zwischen der gemeinsamen Source-Drain- Elektrode des ersten Feldeffekttransistor-Bauelementes als Eingangsknoten und der gemeinsamen Source-Drain-Elektrode des zweiten Feldeffekttransistor-Bauelementes als Ausgangsknoten fließen. Dabei wird ein ausgewähltes Spannungsniveau an dieser Gatter-Elektrode geschaffen, so daß für einen gesamten Bereich von Signalspannungen eine Inversionsschicht in jedem Feldeffekttransistor-Bauelement unter den Gatter-Elektroden erhalten wird.
  • In einer bevorzugten Ausführungsform der Erfindung enthält das Vorspannungsnetzwerk eine Vielzahl von P-Kanal-Feldeffekttransistor-Bauelementen, die miteinander in Reihe verbunden sind. Die Gatter-Elektrode des ersten Feldeffekttransistor-Bauelementes wird mit der Source-Elektrode des dritten Feldeffekttransistor- Bauelementes verbunden und die Source-Elektrode des ersten Feldeffekttransistor-Bauelementes wird mit der Gatter-Elektrode des dritten Feldeffekttransistor-Bauelementes verbunden.
  • Die oben genannten Merkmale und Vorteile der Erfindung werden anhand der beigefügten Zeichnung ausführlicher beschrieben.
  • Figur 1 zeigt ein äquivalentes Schaltkreismodell für die erfindungsgemäße Einrichtung.
  • Figur 2 zeigt eine Einrichtung gemäß der technischen Lehre der Erfindung.
  • Figur 3 zeigt einen Querschnitt für jeden der in Reihe geschalteten N-Kanal-Anreicherungszustände der Feldeffekttransistoren aus Figur 2.
  • Figur 1 zeigt ein äquivalentes Schaltkreismodell für eine erfindungsgemäße Kapazitätsstruktur. Diese Kapazitätsstruktur enthält zwei in Reihe geschaltete Kondensatoren 10 und 12 (mit den gleichen Werten) sowie einen Knoten 14 zwischen einem Eingangspol A und einem Ausgangspol B. Ein hoher Impedanzwiderstand 16 und ein Vorspannungsnetzwerk 18 sind mit dem Knoten 14 verbunden. Der Widerstand 16 und das Vorspannungsnetzwerk 18 sind parallel zu den in Reihe geschalteten Kondensatoren geschaltet. Weil die Kondensatoren 10 und 12 in Reihe geschaltet sind, kann der sich zwischen den Knoten A und B befindende äquivalente Kondensator CeQ ausgedrückt werden durch:
  • CeQ = C1 C2/(C1+C2)
  • Dabei sind C1 und C2 die Kapazitäten der Kondensatoren 10 und 12.
  • Wenn C1 = C2 = C ist, dann ist C äquivalent zu 1/2C.
  • Figur 2 zeigt eine Schaltkreisanordnung für einen erfindungsgemäßen Kondensator. In Figur 2 sind Elemente, die auch in Figur 1 vorhanden sind, mit ähnlichen Bezugszeichen versehen. Der Kondensator 10 wird durch das Feldeffekttransistor-Bauelement 10' gebildet. Vorzugsweise ist das Feldeffekttransistor-Bauelement 10' ein N-Kanal-Anreicherungsbauelement, wobei seine Gatter- Elektrode mit Knoten 14 verbunden ist und sowohl seine Drainals auch seine Source-Elektrode ist mit dem Eingangspol A verbunden. Der Kondensator 12 enthält ebenso ein Feldeffekttransistor-Bauelement 12'. Das Feldeffekttransistor-Bauelement 12' ist ein N-Kanal-Anreicherungsbauelement, dessen Gatter-Elektrode mit Knoten 14 und dessen Source- und Drain-Elektroden mit dem Ausgangsknoten B verbunden ist. Es sollte noch erwähnt werden, daß es dem Durchschnittsfachmann möglich sein sollte, auch andere Typen von Feldeffekttransistor-Bauelementen zu verwenden, um die in Reihe geschalteten Kondensatoren 10 und 12 zu bilden.
  • Die Figur 2 zeigt weiterhin, daß die Gatter-Elektroden der Feldeffekttransistor-Bauelemente 10' und 12' am Knoten 14 mit dem Hochimpedanzwiderstand 16 verbunden sind. Der Hochimpedanzwiderstand 16 wird aus dem Feldeffekttransistor-Bauelement 16' gebildet. Das Feldeffekttransistor-Bauelement 16' ist vorgespannt, so daß im linearen Bereich seiner Kennlinie operiert, in der es wie ein linearer Widerstand arbeitet.
  • Das Feldeffekttransistor-Bauelement 16' ist vorzugsweise ein N-Kanal-Feldeffekttransistor-Bauelement, dessen Gatter-Elektrode mit Knoten 20 und dessen Drain-Elektrode mit Knoten 14 verbunden ist und dessen Source-Elektrode mit Knoten 22 verbunden ist. Wie Figur 2 weiterhin zeigt, sind die Knoten 20 und 22 in dem Vorspannungsnetzwerk 18 enthalten.
  • Die Figur 2 zeigt weiterhin, daß das Vorspannungsnetzwerk 18 eine Vielzahl von in Serie geschalteten Feldeffekttransistor- Bauelementen mit den Bezugsnummern 18', 18'' und 18''' enthält. Jedes der Vorspannungs-Bauelemente ist vorzugsweise ein P-Kanal- Anreicherungs-Feldeffekttransistor. Die in Reihe geschalteten Feldeffekttransistoren 18', 18'' und 18''' dienen zum Vorspannen des Gatters von Feldeffekttransistor 16' zwischen einem ersten Potential Vdd und einem zweiten Potential. In der bevorzugten Ausführungsform der Erfindung ist Vdd das positive Spannungsniveau der auf dem Chip integrierten Spannungsversorgung, während das zweite Potential das Grundpotential der Spannungsversorgung darstellt. Jeder der Vorspannungs-Feldeffekttransistoren 18', 18'' und 18''' ist ein Vierpol-Bauelement mit einer Substrat- Elektrode, einer Source-Elektrode, einer Drain-Elektrode und einer Gatter-Elektrode. Bei dem Vorspannungsbauelement 18' ist die Substrat-Elektrode 24 über Knoten 20 mit der Source-Elektrode 26 verbunden. Ebenso ist die Gatter-Elektrode von Bauelement 18' über die Knoten 22 und 28 mit der Drain-Elektrode verbunden. Ebenso hat das Feldeffekttransistor-Bauelement 18'' eine mit der Source-Elektrode 32 verbundene Substrat-Elektrode 30 und eine mit der Drain-Elektrode verbundene Gatter-Elektrode. Schließlich ist die Substrat-Elektrode 34 des Feldeffekttransistor-Bauelementes 18''' verbunden mit der Source-Elektrode des Feldeffekttransistors 18'''. Die Gatter-Elektrode des Feldeffekttransistor-Bauelementes 18''' ist über Knoten 36 verbunden mit der Drain-Elektrode des Feldeffekttransistor 18'''. Der Knoten 36 ist mit dem Erdpotential der auf dem Chip integrierten Stromversorgung verbunden.
  • Wie in Figur 2 zu sehen ist, ist die Drain-Elektrode des Feldeffekttransistor 18' mit der Source-Elektrode des Feldeffekttransistors 18'' und die Drain-Elektrode des Feldeffekttransistor 18'' mit der Source-Elektrode des Feldeffekttransistors 18''' verbunden. Wie oben bereits erwähnt, bilden die Feldeffekttransistoren 18', 18'' und 18''' eine Reihenschaltungsstruktur.
  • Figur 3 zeigt einen Querschnitt durch einen der in Reihe geschalteten N-Kanal-Feldeffekttransistor-Bauelemente 10 oder 12. Für das Verständnis, warum das N-Kanal-Feldeffekttransistor-Bauelement wie ein effektiver Kondensator wirkt, ist die Querschnittsdarstellung sehr hilfreich. Die Source-Elektrode S ist mit dem N&spplus;-Bereich 30 verbunden. Die Drain-Elektrode D ist mit dem N&spplus;-Bereich 32 verbunden. Die Source- und Drain-Elektroden sind mit der gemeinsamen Stromversorgungsquelle S/D verbunden.
  • Die Gatter-Elektrode G ist mit dem Gatter-Bereich 34 verbunden. Die Gatter-Elektrode G ist somit auch mit einem wie oben beschriebenen Vorspannungsnetzwerk verbunden, welches eine Spannung auf dem Gatter verursacht, so daß Vg - VS/D größer ist als der absolute Wert von Vt. Mathematisch betrachtet, bewirkt die Konfiguration eine kapazitive Funktion, wenn
  • (1) VG-S/D > VT .
  • Dabei ist Vg die Spannung an der Gatter-Elektrode, VS/D die Spannung an der Source-/Drain-Elektrode und Vt die Grenzspannung des Feldeffekttransistor-Bauelementes.
  • Sobald die Gleichung (1) erfüllt wird, bildet sich eine Inversionsschicht 36 zwischen N&spplus;-Bereich 30 und dem N-Bereich 32. Die Inversionsschicht ist eine leitende Schicht und bildet eine der Platten der kapazitiven Struktur. Ebenso bildet der Gatter-Bereich 34 die andere Platte der kapazitiven Struktur.
  • Es sollte noch erwähnt werden, daß für N-Kanal-Feldeffekttransistor-Bauelemente die leitende Schicht (36) Elektronen sind.
  • Es sollte auch erwähnt werden, daß P-Kanal-Bauelemente verwendet werden können um die kapazitive Struktur herzustellen. In einem P-Kanal-Bauelement sind die Source- und die Drain-Elektroden mit versetzten P-Bereichen verbunden. Mit einem P-Kanal-Bauelement wird die kapazitive Funktion geschaffen, wenn
  • (2) VS/D - VG > Vt .
  • Nimmt man Bezug auf die obigen Gleichungen 1 und 2, so scheint es, als ob der geradlinige Versuch zur Schaffung einer kapazitiven Funktion darauf hinausläuft, die Pole der Feldeffekttransistor-Bauelementes direkt durch eine Spannungsquelle vorzuspannen. Dies sind jedoch einige Schaltkreisanwendungen, bei denen der Kondensator so verwendet wird, daß eine direkte Spannungsvorspannung an den kapazitiven Polen nicht möglich ist. Zwei derartige Anwendungen treten auf, wenn ein Kondensator für einen Filter bzw. einen spannungsgesteuerten Oszillator verwendet wird. In diesen Anwendungen wird ein Signal durch den Kondensator geleitet und eine auf jeden Kondensatorknoten gelegte direkte Spannung würde das Signal von seinem vorgesehenen Pfad ablenken. In diesen Fällen muß eine Vorspannung gemäß Figur 2 verwendet werden.
  • Es kann auch gezeigt werden, daß die Figur 3 gezeigte Struktur die höchsten kapazitiven Werte pro Fläche aufweist. Bezugnehmend auf Figur 3 gilt:
  • CG-S/D = Cox(W.L)
  • Cox = Eox/tox
  • Dabei gilt:
  • CG-S/D ist die Kapazitanz zwischen der Gatter- und der Source- /Drain-Elektrode.
  • Cox ist die Oxidkapazität.
  • Eox ist die Dielektrizitätskonstante des Gatteroxids.
  • tox ist die Dicke des Gatteroxids.
  • W ist die Bauelementbreite und
  • L ist die Bauelementlänge.
  • Weil die Oxiddicke (tox) zwischen den Platten extrem dünn ist und im Vergleich mit anderen Halbleiterstrukturen sehr effektiv gesteuert werden kann, schafft die Feldeffekttransistorstruktur von Figur 3 die größte Kapazitanz pro Fläche und die am besten erzielbare Toleranz. Deshalb wird ein Standard-Digitalverfahren verwendet um Kondensatoren zu fertigen, die bei maximaler Kapazitanz pro Fläche spannungsunabhängig sind und die die höchstmögliche Toleranz innerhalb des Verfahrens aufweisen.

Claims (5)

1. Vorspannungseinrichtung zur Schaffung einer konstanten Kapazitanz, die von Änderungen zugehöriger Signalspannungen unbeeinflußt bleibt, bestehend aus zwei in Serie geschalteten Kondensatoren, wobei diese Kondensatoren eine ersten (10) und eine zweite (12) FET-Einheit sind und bei jeder FET-Einheit die Source- Elektrode mit der Drain-Elektrode verbunden ist,
und die Vorspannungseinrichtung dadurch gekennzeichnet ist, daß sie aufweist:
ein an die Gate-Elektroden der ersten und zweiten FET-Einheit angeschlossenes Vorspannungsnetzwerk (16, 18), das einem Pfad mit relativ hoher Impedanz für Signale schafft, die zwischen der gemeinsamen Source-Drain-Elektrode der ersten FET-Einheit als Eingangsknoten und der gemeinsamen Source-Drain-Elektrode der zweiten FET-Einheit als Ausgangsknoten fließen, und das einen ausgewählten Spannungspegel an der Gate-Elektrode sicherstellt, so daß bei jeder FET-Einheit unterhalb der Gate-Elektrode eine Inversionsschicht für einen vollen Bereich von Signalspannungen aufrecht erhalten wird.
2. Einrichtung nach Anspruch 1, bei welchem die erste (10) und die zweite (12) FET-Einrichtung einen N-Kanal Anreicherungs-FET aufweist.
3. Einrichtung nach Anspruch 1 oder 2, bei welchem das Vorspannungsnetzwerk eine dritte FET-Einheit (16) aufweist, die eine an die Gate-Elektroden (14) der ersten (10) und zweiten (12) FET- Einheiten angeschlossene Drain-Elektrode, eine Gate-Elektrode und eine Source-Elektrode besitzt, und eine Mehrzahl von zwischen einem ersten und einem zweiten Referenzspannungspegel in Serie geschalteten und mit der Gate-Elektrode (20) der dritten FET-Einheit verbundenen FET-Einheiten besitzt.
4. Einrichtung nach Anspruch 3, bei welchem die dritte FET-Einheit (16) eine N-Kanal Anreicherungseinheit aufweist.
5. Einrichtung nach Anspruch 3 oder 4, bei welchem die Mehrzahl von FET-Einheiten eine vierte (18'), eine fünfte (18'') und eine sechste (18''') P-Kanal FET-Einheit aufweist, wobei jede Einheit eine an die Source-Elektrode angeschlossene Substrat-Elektrode besitzt, die Gate-Elektrode mit der Drain-Elektrode verbunden ist und benachbarte FET-Einheiten je über ihre Source- und Drain-Elektroden miteinander verbunden sind.
DE8888106663T 1987-05-15 1988-04-26 Vorspannungseinrichtung, um eine spannungsunabhaengige kapazitanz zu verwirklichen. Expired - Fee Related DE3872446T2 (de)

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
US07/049,914 US4786828A (en) 1987-05-15 1987-05-15 Bias scheme for achieving voltage independent capacitance

Publications (2)

Publication Number Publication Date
DE3872446D1 DE3872446D1 (de) 1992-08-06
DE3872446T2 true DE3872446T2 (de) 1993-02-11

Family

ID=21962427

Family Applications (1)

Application Number Title Priority Date Filing Date
DE8888106663T Expired - Fee Related DE3872446T2 (de) 1987-05-15 1988-04-26 Vorspannungseinrichtung, um eine spannungsunabhaengige kapazitanz zu verwirklichen.

Country Status (4)

Country Link
US (1) US4786828A (de)
EP (1) EP0290857B1 (de)
JP (1) JPS63293968A (de)
DE (1) DE3872446T2 (de)

Families Citing this family (13)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US5384502A (en) * 1993-06-24 1995-01-24 Intel Corporation Phase locked loop circuitry with split loop filter
JP2684976B2 (ja) * 1993-11-24 1997-12-03 日本電気株式会社 半導体装置
DE4447307A1 (de) * 1994-12-31 1996-07-04 Bosch Gmbh Robert Schaltungsanordnung zur Verminderung der Spannungsabhängigkeit einer MOS-Kapazität
US5926064A (en) * 1998-01-23 1999-07-20 National Semiconductor Corporation Floating MOS capacitor
US6262469B1 (en) * 1998-03-25 2001-07-17 Advanced Micro Devices, Inc. Capacitor for use in a capacitor divider that has a floating gate transistor as a corresponding capacitor
US6010939A (en) 1998-03-31 2000-01-04 Vlsi Technology, Inc. Methods for making shallow trench capacitive structures
US6020616A (en) * 1998-03-31 2000-02-01 Vlsi Technology, Inc. Automated design of on-chip capacitive structures for suppressing inductive noise
US6153463A (en) * 1999-07-09 2000-11-28 Macronix International Co., Ltd. Triple plate capacitor and method for manufacturing
DE19961487B4 (de) * 1999-09-30 2005-08-04 Infineon Technologies Ag Schaltungsanordnung zur Bildung eines MOS-Kondensators mit geringer Spannungsabhängigkeit und geringem Flächenbedarf
EP1218945A1 (de) 1999-09-30 2002-07-03 Infineon Technologies AG Schaltungsanordnung zur bildung eines mos-kondensators mit geringer spannungsabhängigkeit und geringem flächenbedarf
US6667539B2 (en) * 2001-11-08 2003-12-23 International Business Machines Corporation Method to increase the tuning voltage range of MOS varactors
US20040206999A1 (en) * 2002-05-09 2004-10-21 Impinj, Inc., A Delaware Corporation Metal dielectric semiconductor floating gate variable capacitor
US7728362B2 (en) 2006-01-20 2010-06-01 International Business Machines Corporation Creating integrated circuit capacitance from gate array structures

Family Cites Families (22)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US3109995A (en) * 1959-09-01 1963-11-05 Hughes Aircraft Co Voltage tuned oscillator
US3139596A (en) * 1962-05-09 1964-06-30 Bell Telephone Labor Inc Phase modulation by nonlinear voltagesensitive capacitor with preservation of modulation index
NL298376A (de) * 1962-09-28
US3559104A (en) * 1968-08-26 1971-01-26 Trw Inc Wideband crystal-controlled fm modulator having noise cancelling feedback
US3582823A (en) * 1969-02-24 1971-06-01 Fairchild Camera Instr Co Voltage controlled oscillator in which capacitive diodes become resistive during portions of each cycle
US3586929A (en) * 1969-03-27 1971-06-22 Philips Corp Semiconductor device having two varicap diodes arranged back to back
US3569865A (en) * 1969-06-12 1971-03-09 Us Navy High stability voltage-controlled crystal oscillator
US3962713A (en) * 1972-06-02 1976-06-08 Texas Instruments Incorporated Large value capacitor
NL7215200A (de) * 1972-11-10 1974-05-14
CA1007308A (en) * 1972-12-29 1977-03-22 Jack A. Dorler Cross-coupled capacitor for ac performance tuning
US4017885A (en) * 1973-10-25 1977-04-12 Texas Instruments Incorporated Large value capacitor
SE379461B (de) * 1974-07-26 1975-10-06 Ericsson Telefon Ab L M
US4003004A (en) * 1975-04-09 1977-01-11 Nasa Frequency modulated oscillator
US4005466A (en) * 1975-05-07 1977-01-25 Rca Corporation Planar voltage variable tuning capacitors
DE2524171C2 (de) * 1975-05-31 1984-11-08 Telefunken electronic GmbH, 7100 Heilbronn Abstimmschaltung
US4214252A (en) * 1977-08-06 1980-07-22 U.S. Philips Corporation Semiconductor device having a MOS-capacitor
US4249194A (en) * 1977-08-29 1981-02-03 Texas Instruments Incorporated Integrated circuit MOS capacitor using implanted region to change threshold
US4698653A (en) * 1979-10-09 1987-10-06 Cardwell Jr Walter T Semiconductor devices controlled by depletion regions
JPS56129756U (de) * 1980-02-29 1981-10-02
NL8003874A (nl) * 1980-07-04 1982-02-01 Philips Nv Veldeffektcapaciteit.
FR2499766A1 (en) * 1981-02-11 1982-08-13 Texas Instruments France NMOS integrated circuit capacitors using poly-silicon gates - uses auxiliary ion implant for capacitors and auto alignment diffusion for telephone analogue=to=digital converter
JPS6068662U (ja) * 1983-10-17 1985-05-15 三洋電機株式会社 集積化コンデンサ

Also Published As

Publication number Publication date
EP0290857B1 (de) 1992-07-01
JPH0558670B2 (de) 1993-08-27
US4786828A (en) 1988-11-22
EP0290857A1 (de) 1988-11-17
JPS63293968A (ja) 1988-11-30
DE3872446D1 (de) 1992-08-06

Similar Documents

Publication Publication Date Title
DE2312414C2 (de) Verfahren zur Herstellung von integrierten MOSFET-Schaltkreisen
DE69804423T2 (de) Mit Sicherheit auch bei niedriger Betriebsspannung betreibbare Pegelumsetzerschaltung
DE3872446T2 (de) Vorspannungseinrichtung, um eine spannungsunabhaengige kapazitanz zu verwirklichen.
DE3603953C2 (de) Gate-Array-Halbleiteranordnung in CMOS-Technologie
DE68920491T2 (de) Integrierte Halbleiterschaltung, bestehend aus einer Differenztransistorschaltung mit einem Paar von FETs.
DE2905271A1 (de) Integrierte schaltungsanordnung in mos-technik mit feldeffekttransistoren
DE3703201A1 (de) Cmos-eingangspegelwandlerschaltung mit temperaturkompensierender n-kanal-feldeffekttransistorstruktur
DE102005005290A1 (de) Konstantstromquellen-Vorrichtung mit zwei seriellen Verarmungs-MOS-Transistoren
DE4133902A1 (de) Cmos-leistungsverstaerker
DE1613860B2 (de) Ueberspannungsschutzvorrichtung fuer an eine leitung angeschlossene zu ueberwachende schaltungsanordnung
DE102015101319A1 (de) Zur absoluten Temperatur proportionaler Strom- und Spannungsgenerator mit niedriger Leistung
DE60316314T2 (de) Referenzkreis
DE19843482C2 (de) Kapazitive Struktur in einer integrierten Schaltung
DE10335118A1 (de) Halbleitervorrichtung
DE69031751T2 (de) Integrierte Halbleiterschaltung mit einem intrinsischen MOS-Transistor zum Erzeugen einer Referenzspannung
DE69617651T2 (de) Halbleiteranordnung mit einem Element hoher Zusammenbruchsspannung
DE69329543T2 (de) Herstellung eines Feldeffekttransistors mit integrierter Schottky-Klammerungsdiode
DE69820186T2 (de) Gegen heisse Elektronen geschützte Schaltung und Methode
DE2940954A1 (de) Verfahren zur herstellung von hochspannungs-mos-transistoren enthaltenden mos-integrierten schaltkreisen sowie schaltungsanordnung zum schalten von leistungsstromkreisen unter verwendung derartiger hochspannungs-mos-transistoren
DE69622292T2 (de) Halbleiteranordnung
DE69021632T2 (de) Oszillatorschaltkreis innerhalb eines Halbleiterschaltkreises.
DE2417994A1 (de) Kompensationseinrichtung fuer elektronische schaltungen
DE60128314T2 (de) Zufallssignalgenerator
DE3511688C2 (de)
DE60105408T2 (de) Schnelle logikfamilie

Legal Events

Date Code Title Description
8364 No opposition during term of opposition
8339 Ceased/non-payment of the annual fee