DE2821230C2 - - Google Patents
Info
- Publication number
- DE2821230C2 DE2821230C2 DE19782821230 DE2821230A DE2821230C2 DE 2821230 C2 DE2821230 C2 DE 2821230C2 DE 19782821230 DE19782821230 DE 19782821230 DE 2821230 A DE2821230 A DE 2821230A DE 2821230 C2 DE2821230 C2 DE 2821230C2
- Authority
- DE
- Germany
- Prior art keywords
- signal
- frequency
- counter
- divider
- input
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired
Links
Classifications
-
- G—PHYSICS
- G04—HOROLOGY
- G04D—APPARATUS OR TOOLS SPECIALLY DESIGNED FOR MAKING OR MAINTAINING CLOCKS OR WATCHES
- G04D7/00—Measuring, counting, calibrating, testing or regulating apparatus
- G04D7/12—Timing devices for clocks or watches for comparing the rate of the oscillating member with a standard
- G04D7/1207—Timing devices for clocks or watches for comparing the rate of the oscillating member with a standard only for measuring
-
- G—PHYSICS
- G01—MEASURING; TESTING
- G01R—MEASURING ELECTRIC VARIABLES; MEASURING MAGNETIC VARIABLES
- G01R23/00—Arrangements for measuring frequencies; Arrangements for analysing frequency spectra
- G01R23/02—Arrangements for measuring frequency, e.g. pulse repetition rate; Arrangements for measuring period of current or voltage
Landscapes
- Physics & Mathematics (AREA)
- General Physics & Mathematics (AREA)
- Stabilization Of Oscillater, Synchronisation, Frequency Synthesizers (AREA)
Description
Die Erfindung betrifft eine Schaltungsanordnung zum Erkennen der
Frequenz eines Kennungssignals des Verkehrsfunkkennungssystems nach
dem Oberbegriff des Patentanspruchs 1.
Es ist bekannt, phasensynchronisierte Regelschleifen, abgekürzt als
PLL-Schaltungen bezeichnet, zur Erkennung von bestimmten, diskreten
Frequenzen in einem Signal heranzuziehen.
Aus der DE-OS 25 01 714 ist ein Verfahren zum Erkennen von diskre
ten Frequenzen in einem Eingangssignal unter Verwendung einer pha
sensynchronisierten Regelschleife bekannt, bei dem die Perioden
dauer des Eingangssignals durch ein Zählverfahren ermittelt und
der spannungsgesteuerte Oszillator der phasensynchronisierten Regel
schleife mit einem der ermittelten Periodendauer im Vergleich zu
einer Soll-Periodendauer entsprechenden Signal über einen Vor- und
Rückwärtszähler gesteuert wird.
Aus der auf denselben Erfinder wie die vorliegende Erfindung zu
rückgehenden DE-OS 24 13 603 ist ein Verfahren und eine Schaltungs
anordnung bekannt, bei der zum Erkennen von diskreten Frequenzen
in einem Signal statt des üblicherweise verwendeten Tiefpasses und
des spannungsgesteuerten Oszillators ein im Teilerverhältnis span
nungsgesteuert variierbarer Frequenzteiler verwendet wird.
Verfahren und Schaltungsanordnung der genannten Art werden bei
spielsweise auf dem Gebiet des Verkehrsfunks zur Erkennung der Be
reichsfrequenz in einem Eingangssignal herangezogen. Die Steuerung
des phasengesteuerten Oszillators oder die Programmierung des vari
ierbaren bzw. programmierbaren Frequenzteilers kann zur Bereichs
wahl vom Bedienungsteil aus erfolgen, so daß die Schaltungsanord
nung dann in der üblichen Weise gemäß dem PLL-System prüft, ob ein
Signal mit der gewählten Bereichsfrequenz im Eingangssignal enthal
ten ist.
Beim Gegenstand der DE-OS 24 13 603 ist es erforderlich, den in der
PLL vorgesehenen Frequenzteiler manuell mit einem einer Kennfrequenz
zugeordneten Teilerverhältnis zu programmieren, wobei die PLL nur
beim Vorhandensein dieser vorgegebenen Kennung einrastet.
Der Erfindung liegt die Aufgabe zugrunde, eine gattungsgemäße PLL
derart zu gestalten, daß sie beim Vorhandensein einer der Kennfre
quenzen selbsttätig auf diese einrastet.
Diese Aufgabe wird durch die Merkmale im kennzeichnenden Teil des Anspruchs 1
gelöst.
Die mit der Erfindung erzielten Vorteile bestehen insbesondere
darin, daß die vorgeschlagene, wenig aufwendige Schaltungsanordnung
eine sichere und schnelle Erkennung der Verkehrsfunk-Bereichsfrequen
zen ermöglicht, ohne daß ein Bereichswahlschalter erforderlich ist.
Dabei wird zunächst eine Periodendauermessung durchführt. Mit der
ermittelten Periodendauermessung wird dann die Programmierung des
programmierbaren Frequenzteilers in der PLL-Schaltung direkt ge
steuert. Der PLL-Schaltung sind in der üblichen Weise ein Phasenver
gleicher, eine Integrierstufe und ein Schwellwertschalter nachge
schaltet.
Mit den im Anspruch 2 angegebenen Maßnahmen läßt sich zudem die An
sprechzeit der PLL erheblich verkürzen. Vorzugsweise wird die Zeit
zwischen jeweils gleichen Signalflanken zur Ermittlung der Perioden
dauer herangezogen. Um ein richtiges Ergebnis der Periodendauer
messung noch schneller, beispielsweise innerhalb von 1 bis 1,5 Peri
den bei nicht gestörtem Eingangssignal zu erhalten, werden die Si
gnalflanken bzw. die Zwischenräume zwischen den Signalflanken in
beiden Schwingungsrichtungen ausgewertet.
Eine Änderung der Programmierung bzw. der Ansteuerung des program
mierbaren Frequenzteilers kann vorteilhafterweise bei Annäherung
der Integratorinformation an die Schallschwelle davon abhängig ge
macht werden, daß mehrere Male hintereinander, beispielsweise
mindestens dreimal, die gleiche Periodendauer vorliegt. Auf diese
Weise ist eine noch sichere Erkennung der Frequenz möglich.
Die Erfindung wird nachstehend anhand der Zeichnung beispielsweise näher
erläutert. Es zeigt
Fig. 1 eine konkrete Ausführungsform der
erfindungsgemäßen Schaltungsanordnung im Zusammen
hang mit der Bereichsfrequenzerkennung
auf dem Gebiet des Verkehrsfunks.
Die Schaltungsstufen 1, 2, 3, 6, 8, 9, 10 der Fig. 1 entsprechen den mit denselben
Bezugszeichen versehenen Schaltungsstufen bzw. -elementen
von Fig. 2 der DE-OS 24 13 603 desselben Anmelders. Der im
Teilerverhältnis spannungsgesteuert variierbare Frequenz
teiler 1, 2, 3 und der Phasenvergleicher 6 bilden zusammen
mit der Rückkoppelschleife zwischen dem Ausgang des Phasen
vergleichers 6 und dem Eingang des Frequenzteilers 1, 2, 3
eine PLL-Schaltung. Am anderen Eingang des Frequenzteilers
1, 2, 3 bzw. an der ersten Frequenzteilerstufe 1 dieses
Frequenzteilers 1, 2, 3 liegt die Sendefrequenz von 57 kHz
als Pilotfrequenz an. Die Funktionsweise der PLL-Schaltung
und der Integrierstufe 9, 10 von Fig. 1 ist der DE-OS
24 13 603 im einzelnen zu entnehmen und soll daher hier
nicht nochmals wiederholt werden.
Bei der bekannten Schaltungsanordnung gem. Fig. 2 der
DE-OS 24 13 603 wird ein Bereichswahlschalter (14, 15) zur
manuellen Einstellung des Empfangsbereichs verwendet. Dieser
Bereichswahlschalter der von Hand betätigt werden
muß, wird mit der in Fig. 1 dargestellten Schaltungsanordnung
umgangen, so daß die Schaltungsanordnung ohne Bereichs
wahlschalter auskommt.
Zu diesem Zwecke wird das Ausgangssignal der ersten Frequenz
teilerstufe 1, die eine Frequenzteilung von 24±0;±1
durchführt, einer Frequenzteilerstufe 20 bereitgestellt.
Das frequenzmäßig durch vier geteilte Ausgangssignal der
Frequenzteilerstufe 20 gelangt an die Eingänge von zwei
Zählern 21 und 22. Am Rücksetzeingang des Zählers 21 liegt
das Bereichskennsignal an, von dem ermittelt werden soll,
ob es eine bestimmte Bereichskennfrequenz enthält. Die
Flanken dieses Bereichskennsignals bewirken die Rücksetzung
des Zählers 21, so daß dadurch die Periode des Bereichs
kennsignals festgestellt wird. Um eine schnellere Perioden
dauermessung vorzunehmen, gelangt das Bereichskennsignal
bei der in Fig. 1 dargestellten Ausführungsform über ein
Invertierglied 23 an den Rücksetzeingang des zweiten Zählers
22, der dieselbe Periodenmessung wie der Zähler 21, jedoch
bei der anderen Polarität der Signalflanken des Bereichs
kennsignals durchführt. Durch die Verwendung der beiden
Zähler 21 und 22 kann man die Zeit zwischen jeweils gleichen
Signalflanken bei beiden Polaritäten der Signalflanken aus
werten, so daß sehr schnell ein richtiges Meßergebnis er
halten wird. Mit diesen beiden Zählern kann das richtige
Ergebnis der Periodendauermessung bereits innerhalb von
1 bis 1,5 Perioden vorliegen, wenn das Bereichskennsignal
nicht gestört ist. Wenn es auf eine schnelle Ermittlung der
Periodendauer nicht ankommt, so kann selbstverständlich auf
den Zähler 22 und das Invertierglied 23 verzichtet werden.
Das Ausgangssignal der Zähler 21 und 22, d. h. das Signal,
das der Zeit zwischen jeweils gleichen Signalflanken einmal
für die positive Signalflanken und einmal für die negativen
Signalflanken entspricht, gelangt an einen Speicher 24, der
jeweils das Maximum der beiden einlaufenden Zählerstände
der Zähler 21 und 22 speichert. Am Eingang des Speichers 24
liegt weiterhin das Bereichskennsignal an. Das Ausgangssignal
des Speichers 24, d. h. das Ergebnis der Periodendauermessung
bzw. das Signal, das der Periodendauer des Bereichskennsi
gnals entspricht, gelangt an eine Teilergrößenstufe 26, die
in Abhängigkeit von der ermittelten Periodendauer des Be
reichskennsignals der Frequenzteilerstufe 2 des im Teilerverhältnis
programmierbaren Frequenzteilers 1, 2, 3
die entsprechende Teilergröße L, beispielsweise 11, 13, 15,
17, 21, 25 bereitstellt. Um eine zuverlässige, nicht zufällige
Ansteuerung des programmierbaren Frequenzteilers zu erreichen,
kann die Ansteuerung des programmierbaren Frequenzteilers
bei Annäherung der Integratorinformation an die Schalt
schwelle davon abhängig gemacht werden, daß die Perioden
dauermessung mehrmals nacheinander, beispielsweise mindestens
dreimal zum gleichen Ergebnis geführt hat. Dafür ist ein
weiterer mit Vergleichern ausgestatteter Speicher 25 vorge
sehen, der vom Speicher 24 bzw. von den Zählern 21 und 22
die Periodenzählsignale sowie das Bereichskennsignal zuge
führt erhält, und der der Teilergrößenstufe 26 ein Steuer
signal bereitstellt, wenn bei einer bestimmten Anzahl von aufeinanderfolgenden Periodendauermessungen
das gleiche Ergebnis ermittelt wurde.
Einer Steuerstufe 27 wird das Bereichskennsignal, das Aus
gangssignal der Integrierstufe 9, 10 sowie das Ausgangs
signal einer Bereichskennanzeige 28 zugeführt. Das Aus
gangssignal der Steuerstufe 27 gelangt ebenfalls an die
Teilergrößenstufe 26. In der üblichen Weise ist die Inte
grierstufe 9, 10 mit einem Schwellwertschalter 29 verbunden,
der seinerseits mit der Bereichskennanzeigestufe 28 in
Verbindung steht, der weiterhin ein Ausgangssignal der
Teilergrößenstufe 26 zur Anzeige zugeleitet wird.
Claims (2)
1. Schaltungsanordnung zum Erkennen der Frequenz eines Kennsi
gnals des Verkehrsfunkkennungssystems mit einer phasenverriegel
ten Regelschleife, die einen im Teilerverhältnis programmier
baren von dem Hilfsträger (57 kHz) für das Kennsignal gespei
sten Frequenzteiler umfaßt,
dadurch gekennzeichnet,
einen Zähler (21), dessen Zähleingang der Hilfsträger (57 kHz)
oder eine davon abgeleitete Frequenz und dessen Rücksetzein
gang das Kennsignal zugeführt wird, durch einen Speicher (24),
der das Maximum der Zählerstände registriert und durch eine
Programmierstufe (26), die bei Vorliegen vorgegebener Speicher
zählerstände diesen jeweils zugeordnete Teilerverhältnisse im
programmierbaren Frequenzteiler einstellt.
2. Schaltungsanordnung nach Anspruch 1,
gekennzeichnet durch
einen weiteren Zähler (22), dessen Zähleingang der Hilfsträger
oder eine davon abgeleitete Frequenz und dessen Rücksetzein
gang das invertierte Kennsignal zugeführt wird und dessen Zäh
lerstände dem Speicher (24) zugeführt werden.
Priority Applications (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
DE19782821230 DE2821230A1 (de) | 1978-05-16 | 1978-05-16 | Verfahren und schaltungsanordnung zum erkennen von diskreten frequenzen |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
DE19782821230 DE2821230A1 (de) | 1978-05-16 | 1978-05-16 | Verfahren und schaltungsanordnung zum erkennen von diskreten frequenzen |
Publications (2)
Publication Number | Publication Date |
---|---|
DE2821230A1 DE2821230A1 (de) | 1979-11-22 |
DE2821230C2 true DE2821230C2 (de) | 1989-12-07 |
Family
ID=6039437
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
DE19782821230 Granted DE2821230A1 (de) | 1978-05-16 | 1978-05-16 | Verfahren und schaltungsanordnung zum erkennen von diskreten frequenzen |
Country Status (1)
Country | Link |
---|---|
DE (1) | DE2821230A1 (de) |
Family Cites Families (3)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
DE2413603C2 (de) * | 1974-03-21 | 1986-01-16 | Blaupunkt-Werke Gmbh, 3200 Hildesheim | Schaltungsanordnung zum Erkennen von Frequenzen |
DE2449341C3 (de) * | 1974-10-17 | 1978-09-28 | Blaupunkt-Werke Gmbh, 3200 Hildesheim | Verfahren und Schaltung zur Erkennung des Tastverhältnisses eines binären Signals |
DE2501714C2 (de) * | 1975-01-17 | 1984-06-07 | Fried. Krupp Gmbh, 4300 Essen | Digitale Frequenznachlaufschaltung zur kontinuierlichen Messung der Trägerfrequenz von Impulsen |
-
1978
- 1978-05-16 DE DE19782821230 patent/DE2821230A1/de active Granted
Also Published As
Publication number | Publication date |
---|---|
DE2821230A1 (de) | 1979-11-22 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
DE2649225A1 (de) | Phasenfangdetektor fuer einen digitalen frequenzsynthesizer | |
DE2744432A1 (de) | Phasen- oder frequenzsteuerkreis im rueckkopplungskreis des oszillators eines fernseh-kanalwaehlers o.dgl. | |
DE2903486C2 (de) | ||
DE2646966C2 (de) | ||
DE2427027A1 (de) | Nf-signalgenerator, insbesondere fuer vor-navigationssysteme | |
DE1766866B1 (de) | Frequenzsynthetisator unter verwendung von regelschleifen | |
DE3832259A1 (de) | Automatische abstimmeinrichtung | |
DE2821230C2 (de) | ||
DE3028945C2 (de) | Abstimmeinrichtung mit phasensynchronisierter Schleife und Maßnahmen zur automatischen Feinabstimmung | |
DE2907604C2 (de) | Elektronischer digitaler Kanalwähler | |
DE3220462C1 (de) | Spektrumanalysator | |
DE2716044A1 (de) | Schaltung zum vergleich der frequenzen zweier elektrischer signale | |
DE2404099A1 (de) | Verfahren und vorrichtung zur bestimmung und sichtbaren darstellung der nummer eines fernsehkanals | |
CH631846A5 (de) | Zaehlschaltung zur ermittlung der empfangsfrequenz bzw. des empfangskanals in einem hochfrequenzueberlagerungsempfaenger. | |
DE2453213A1 (de) | Phasenverriegelte regelschleife | |
EP0170793B1 (de) | Durch binäre Datensignale modulierbarer Hochfrequenzsender | |
DE2315798A1 (de) | Schaltungsanordnung zur automatischen frequenznachstimmung in rundfunk- und fernsehempfaengern | |
DE2221909A1 (de) | Zweikanalpeiler | |
DE2606230A1 (de) | Abstimmschaltung fuer ueberlagerungsempfaenger | |
EP0177100A2 (de) | Phasenvergleichsschaltung | |
DE3130126C2 (de) | ||
DE3314973C1 (de) | Schaltungsanordnung zur Erzeugung einer stabilen festen Frequenz | |
DE4216714A1 (de) | Verfahren zum Einstellen von PLL-Parametern | |
DE2650822C3 (de) | Abstimmschaltung für einen Überlagerungsempfänger | |
DE2413603A1 (de) | Verfahren und schaltung zum erkennen von frequenzen |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
8120 | Willingness to grant licenses paragraph 23 | ||
8110 | Request for examination paragraph 44 | ||
D2 | Grant after examination | ||
8364 | No opposition during term of opposition | ||
8339 | Ceased/non-payment of the annual fee |