DE2751667A1 - Halbleiterbauelement - Google Patents

Halbleiterbauelement

Info

Publication number
DE2751667A1
DE2751667A1 DE19772751667 DE2751667A DE2751667A1 DE 2751667 A1 DE2751667 A1 DE 2751667A1 DE 19772751667 DE19772751667 DE 19772751667 DE 2751667 A DE2751667 A DE 2751667A DE 2751667 A1 DE2751667 A1 DE 2751667A1
Authority
DE
Germany
Prior art keywords
semiconductor component
contact hole
substrate
silicon
component according
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
DE19772751667
Other languages
English (en)
Inventor
Kenji Minami
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Toshiba Corp
Original Assignee
Tokyo Shibaura Electric Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Tokyo Shibaura Electric Co Ltd filed Critical Tokyo Shibaura Electric Co Ltd
Publication of DE2751667A1 publication Critical patent/DE2751667A1/de
Pending legal-status Critical Current

Links

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/02—Semiconductor bodies ; Multistep manufacturing processes therefor
    • H01L29/06—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions
    • H01L29/08—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions with semiconductor regions connected to an electrode carrying current to be rectified, amplified or switched and such electrode being part of a semiconductor device which comprises three or more electrodes
    • H01L29/0843—Source or drain regions of field-effect devices
    • H01L29/0847—Source or drain regions of field-effect devices of field-effect transistors with insulated gate
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/34—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies not provided for in groups H01L21/0405, H01L21/0445, H01L21/06, H01L21/16 and H01L21/18 with or without impurities, e.g. doping materials
    • H01L21/40—Alloying of impurity materials, e.g. doping materials, electrode materials, with a semiconductor body
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/02—Semiconductor bodies ; Multistep manufacturing processes therefor
    • H01L29/04—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their crystalline structure, e.g. polycrystalline, cubic or particular orientation of crystalline planes
    • H01L29/045—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their crystalline structure, e.g. polycrystalline, cubic or particular orientation of crystalline planes by their particular orientation of crystalline planes
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/02—Semiconductor bodies ; Multistep manufacturing processes therefor
    • H01L29/06—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions
    • H01L29/0603—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions characterised by particular constructional design considerations, e.g. for preventing surface leakage, for controlling electric field concentration or for internal isolations regions
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/40—Electrodes ; Multistep manufacturing processes therefor
    • H01L29/41—Electrodes ; Multistep manufacturing processes therefor characterised by their shape, relative sizes or dispositions
    • H01L29/417—Electrodes ; Multistep manufacturing processes therefor characterised by their shape, relative sizes or dispositions carrying the current to be rectified, amplified or switched
    • H01L29/41725—Source or drain electrodes for field effect devices
    • H01L29/41766—Source or drain electrodes for field effect devices with at least part of the source or drain electrode having contact below the semiconductor surface, e.g. the source or drain electrode formed at least partially in a groove or with inclusions of conductor inside the semiconductor
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/66007—Multistep manufacturing processes
    • H01L29/66075—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials
    • H01L29/66227—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials the devices being controllable only by the electric current supplied or the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched, e.g. three-terminal devices
    • H01L29/66409—Unipolar field-effect transistors
    • H01L29/66477—Unipolar field-effect transistors with an insulated gate, i.e. MISFET
    • H01L29/66568—Lateral single gate silicon transistors
    • H01L29/66636—Lateral single gate silicon transistors with source or drain recessed by etching or first recessed by etching and then refilled
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/0001—Technical content checked by a classifier
    • H01L2924/0002—Not covered by any one of groups H01L24/00, H01L24/00 and H01L2224/00

Landscapes

  • Engineering & Computer Science (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Physics & Mathematics (AREA)
  • Computer Hardware Design (AREA)
  • Ceramic Engineering (AREA)
  • Manufacturing & Machinery (AREA)
  • Chemical & Material Sciences (AREA)
  • Crystallography & Structural Chemistry (AREA)
  • Electrodes Of Semiconductors (AREA)
  • Insulated Gate Type Field-Effect Transistor (AREA)
  • Internal Circuitry In Semiconductor Integrated Circuit Devices (AREA)

Description

HaIble iterbauelement
Die Erfindung betrifft ein Halbleiterbauelement, bei dem der elektrische Kontakt zwischen einem Dotierungsbereich des Silizium-Substrats und einer Elektrode des Bauelementes unter Verwendung von Aluminium hergestellt wird.
Bei Metall/Oxid/Halbleitermaterial-Bauelementen, die nachstehend wie üblich als MOS-Bauelemente bezeichnet werden, liegt die Oberfläche des Silizium-Substrats in vielen Fällen in einer Ebene mit den Miller-Indizes (100). Der Quellenbereich, der Senkenbereich und der Torbereich des Halbleiterbauelementes sind in diesem Oberflächenabschnitt ausgebildet. Dies erfolgt deshalb, weil in einer derartigen Oberfläche mit den Miller-Indizes (100) der Feldverlust infolge von Raumladungsbildung an der Grenzfläche zwischen dem Siliziumdioxid-FiIm und dem Substrat selbst mit geringerer Wahrscheinlichkeit eintritt; auch die Schwellwertspannung, die ebenfalls auf die Bildung derartiger Raumladungen zurückzuführen ist, läßt sich so leichter im Griff halten als bei einer Oberfläche mit den Miller-Indizes (111). Es ist jedoch darauf hinzuweisen, daB die nachstehend aufgeführten Schwierigkeiten sich bei der Herstellung eines Halbleiterbaue leinen tee ergeben, bei dem die Oberfläche des Silizium-Substrates in einer Ebene mit den Miller-Indizes (1OO) liegt.
Die erste Schwierigkeit bei derartigen Halbleiterbauelementen liegt darin, daB dann, wenn man auf den Dotierungsbereich des Silizium-Substrats eine Aluminiumelektrode vorsieht, dieses Aluminium und das Silizium des Dotierungsbereichs infolge Hitzeeinwirkung, wie sie bei der Herstellung erfolgt, ein Silizium/ Aluminium-Eutektikum im Kontaktbereich zwischen Dotierungsbereich und Aluminiumelektrode bilden. Die Bildung eines derarti-
809821/0968
gen Eutektikums ist zwar deshalb vorteilhaft, weil der elektrische Kontakt zwischen diesen beiden Schichten gefördert wird, das Eutektikum wächst jedoch oft durch den Dotierungsbereich hindurch und in das Siliziumsubstrat hinein. Auf diese Weise wird der übergang (junction) zwischen Substrat und Dotierungsbereich kurzgeschlossen. Dieser Effekt wird üblicherweise als Aluminiumkanalbilduna durch den pn übergang oder einfach als Aluminiumkanalbildung bezeichnet. Die entsprechende englische Bezeichnung ist "aluminum-spearing".
Um bei der Herstellung integrierter Bauelemente die Kompaktheit des einzelnen Halbleiterbauelementes zu erhöhen und auf einer vorgegebenen Fläche der Halbleiterbauelemente unterbringen zu können, muß das Kontaktloch der Aluminiumelektrode kleiner gemacht werden. Je kleiner jedoch das Kontaktloch ist, umso kleiner ist auch der Dotierungsbereich, in dem das Silizium-Aluminium-Eutektikum ausgebildet ist. Dies führt zu einem nicht mehr ausreichenden elektrischen Kontakt zwischen dem Aluminium der Aluminiumelektrode und dem Silizium des Dotierungsbereichs. Damit kann kein ausreichend großer Strom mehr über den Dotierungsbereich und die Aluminiumelektrode fließen.
Die oben stehenden Nachteile sind einem MOS-Bauelement inhärente Nachteile. Bei einem dipolaren Halbleiterbauelement, bei dem die Oberfläche des Silizium-Substrats in einer Ebene mit den Miller-Indizes (100) liegt, treten derartige Nachteile jedoch in gleicher Weise auf, und zwar hat man Schwierigkeiten, wenn man einen Dotierungsbereich auf dieser Oberfläche des Silizium-Substrats vorsieht und dann einen elektrischen Kontakt dieses Dotierungsbereichs zur Aluminiumelektrode herstellen will. Gleiches gilt auch für andere Halbleiterbauelemente.
Bei herkömmlichen HalbMterbaaelesienten wurden die folgenden Abhilfen für die oben beschriebenen Nachteile und Schwierigkeiten vorgeschlagen. Die Dotierung läßt man welter In den Dotierungsbereich des Halbleiterbaue !ententes hineindiffundieren,
809821/0968
der mit einer Aluminiumelektrode versehen werden soll; diese Elektrode wird dann auf dem so vertieften Dotierungsbereich vorgesehen, und hierdurch wird die Aluminiumkanalbildung verhindert. Stattdessen kann z.B. auch auf der Oberfläche eines derartigen Dotierungsbereichs eine polykristalline Siliziumschicht vorgesehen werden, die Aluminiumelektrode wird dann auf diesem die polykristalline Siliziumschicht tragenden Dotierungsbereich angeordnet, wodurch ebenfalls die Aluminiumkanalbildung verhindert wird.
Bei einem derartigen herkömmlichen Halbleiterbauelement, bei dem das Auftreten der Aluminiumkanalbildung verhindert ist, kann jedoch die Größe des Kontaktbereichs nicht sehr klein gewählt werden. Infolgedessen kann die Anzahl auf einer vorgegebenen Fläche eines integrierten Schaltkreises unterzubringender Bauelemente nicht vergrößert werden. Eine derartige herkömmliche Verhinderung der Aluminiumkanalbildung kann somit nicht zufriedenstellen.
Durch die vorliegende Erfindung soll somit ein Halbleiterbauelement geschaffen werden, bei dem die Aluminiumkanalbildung verhindert ist.
Durch die Erfindung soll ferner ein Halbleiterbauelement geschaffen werden, das so aufgebaut ist, daß der Integrationsgrad, d.h. die auf einer vorgegebenen Fläche eines integrierten Schaltkreises unterbringbare Anzahl von Bauelementen, erhöht werden kann.
Diese Aufgabe ist erfindungsgemäß gelöst durch ein Halbleiterelement, daß dadurch gekennzeichnet ist, daß die Oberfläche des Silizium-Substrats in einer Ebene mit den Miller-Indizes (100) liegt, daß die innere Fläche eines Kontaktloches in einer Ebene des Silizium-Substrats mit den Miller-Indizes (111) liegt und daß auf der Innenfläche des Kontaktloches eine Aluminiumelek-
809821/0968
trode angebracht ist, welche das Substrat berührt.
Vorteilhafte Weiterbildungen dieses Halbleiterbauelementes sowie ein Verfahren zu seiner Herstellung sind in weiteren Ansprüchen angegeben.
Nachstehend wird die Erfinduna anhand eines Ausführungsbeispieles unter Bezugnahme auf die beiliegende Zeichnung näher erläutert. In dieser zeigen:
Fig. 1: eine schematische perspektivische Ansicht eines Halbleiterbauelementes ;
Fig. 2A - 2B: Schnitte durch ein MOS-Halbleiterbauelement in verschiedenen Stadien seiner Herstellung;
Fig. 3: einen Schnitt durch eine abgewandelte Ausführungsform des in Fig. 2B gezeigten MOS-Halbleiterbauelementes;
Fig. 4: einen Schnitt durch ein herkömmliches Halbleiterbauelement, anhand dessen das Herstellungsverfahren für das in Fig. 3 gezeigte MOS-Halbleiterbauelement mit dem herkömmlichen Herstellungsverfahren verglichen
wird;
Fign. 5 und 6: Schnitte durch Halbleiterbauelemente, deren
Substratoberflächen in Ebenen mit verschiedenen Miller-Indizes liegen, wobei anhand dieser Figuren der Einfluß der Orientierung der Substratoberfläche auf die Art und Weise der Silizium-Aluminium-Eutektikumbildung erläutert wird;
Fig. 7: einen horizontalen Schnitt längs der Substratoberfläche des in Fig. 5 gezeigten Halbleiterbauelements; und
809821/0968 '''
Fig. 8: einen horizontalen Schnitt längs der Substratoberfläche des in Fig. 6 gezeigten Halbleiterbauelementes.
Nachstehend wird ein Ausführungsbeispiel eines erfindungsgemäßen Halbleiterbauelementes unter Bezugnahme auf die beiliegende Zeichnung beschrieben.
Fig. 1 ist eine perspektivische Schnittansicht, in der ein Teil eines erfindungsgemäßen Halbleiterbauelementes gezeigt ist. Der in Fia. 1 gezeigte Teil eines Halbleiterbauelementes kann als Teil eines bipolaren Halbleiterbauelementes oder als Teil eines MOS-Halbleiterbauelementes angesehen werden. Hit 2 ist ein leitender Bereich eines ersten Leitfähigkeitstyps bezeichnet, der im Substrat des Halbleiterbauelementes ausgebildet ist. Der Bereich 2 kann das Substrat eines MOS-Feldeffekttransistors darstellen oder als Kollektor» Basis oder Emitter eines bipolaren Transistors arbeiten. In dem leitenden Bereich 2 vom ersten Leitfähigkeitsbereich ist ein Bereich 4 eines zweiten Leitfähigkeitstyps vorgesehen, der dem ersten Leitfähigkeitstyp des Bereiches 2 entgegengesetzt ist. Der Bereich 4 vom zweiten Leitfähigkeitstyp wird dadurch hergestellt, daß er durch Diffusion oder Ionenimplantation oder durch andere Verfahren dotiert wird. Das Substrat des Halbleiterbauelementes, in dem die beiden Bereiche 2 und 4 ausgebildet sind, besteht aus Silizium. Die Oberfläche 6 dieses Silizium-Substrates liegt in einer Ebene mit den Miller-Indizes (100). Auf der Oberflache 6 der Bereiche 2 und 4 ist eine elektrisch isolierende Schicht 8 aus Siliziumdioxid vorgesehen. In diese Schicht ist ein Kontaktloch 10 derart hineingebohrt, daß dieses Loch mit dem Bereich 4 vom zweiten Leitfähigkeitstyp, der alt einer zweiten Dotierung versehen ist, fluchtet. In den Bereich 4 mit dem zweiten Leitfähigkeitstyp ist ein weiteres Kontaktloch 11 derart hineingebohrt, daß es mit dem Kontaktloch 10 fluchtet. Die Oberfläche des Bereichs 4 liegt in einer Ebene mit den Miller-Indizes (111). Das zweite Kontaktloch 11 hat die Form einer auf dem Kopf stehenden Pyramide, wenn das in der elektrisch isolierenden Schicht 8 vorge-
809821/0968 .
sehene erste Kontaktloch 10 quadratische Form hat. Das zweite Kontaktloch 11 läßt sich dadurch herstellen, daß man das Substrat mit einer Xtzlösung anisotrop ätzt, wie später noch genauer beschrieben wird. Auf der Oberfläche der durch den Siliziumdioxidfilm gebildeten isolierenden Schicht 8 ist eine Aluminiumelektrode 12 angeordnet, die sich in die Kontaktlöcher 10 und 11 hineinerstreckt, welche in der Schicht 8 bzw. im Bereich 4 ausgebildet sind. Durch die Aluminiumelektrode 12 erhält man die Bildung eines Silizium/Aluminium-Eutektikums 14 in dem zwischen der Aluminiumelektrode 12 und dem Bereich 4 liegenden Abschnitt, der innerhalb des im Bereich 4 ausgebildeten Kontaktloches 11 liegt. Dieses Eutektikum 14 wird in heißer Umgebungsatmosphäre durch eine chemische Reaktion zwischen dem Silizium und dem Aluminium erhalten. Wie später noch genauer beechrieben wird, hat das Eutektikum 14 die Gestalt einer Schicht, die parallel zu der Innenfläche des zweiten Kontaktloches 11 verläuft, d.h. parallel zu der Ebene mit den Miller-Indizes (111). Das Eutektikum 14 wird ferner so hergestellt, daß es eine verhältnismäßig kleine, jedoch im wesentlichen gleichförmige Dicke über die gesamte Innenfläche des zweiten Kontaktlochee 11 hinweg aufweist. Die Ebene mit den Miller-Indizes (100) schließt ferner mit der Ebene mit den Miller-Indizes (111) einen Winkel von etwa 55* ein.
Wie oben schon beschrieben worden ist, ist das zweite Kontaktloch 11 im Halbleitersubstrat vorgesehen, und seine innen liegenden Begrenzungeflächen entsprechen Ebenen mit den Miller-Indizes (111), wodurch die Gefahr einer Aluminiumkanalbildung vermindert ist. Es braucht deshalb nicht befürchtet tu werden, daß das Silizium/Aluminium-Eutektikum 14 durch den mit der «weiten Dotierung versehenen Bereich 4 hindurchwichet und den «it der ersten Dotierung dotierten Bereich 2 erreicht. Das Eutektikum 14 bildet sich l&ngs Ebenen »it den Miller-Indisee (111) und erstreckt sich parallel zu diesen über deren gesamte Fläche. Das effektiv wirksame Gebiet, in dmm da« Etatektikuas hergestellt wird, ist infolge der geometrischen Gestalt des
809821/0968
zweitenKontaktloches vergrößert. Man erhält somit einen guten elektrischen Kontakt zwischen der Aluminiumelektrode 12 und dem mit der zweiten Dotierung dotierten Bereich 4. Zugleich läßt sich die planare, d.h. zweidimensionale Abmessung des Kontaktloches 10 verkleinern. Infolgedessen kann der Integrationsgrad des Halbleiterbauelementes, das das zweite Kontaktloch aufweist, erhöht werden.
Nachstehend soll ein erfindungsgemäßes MOS-Halbleiterbauelement und ein Verfahren zu seiner Herstellung unter Bezugnahme auf die Zeichnung erläutert werden. Dieser Teil der Figurenbeschreibung bezieht sich auf ein n-Kanal-MOS-Bauelement, die Ausführungen gelten jedoch mutatis mutandis gleichermaßen für ein p-Kanal-MOS-Halbleiterbauelement.
a) Zunächst wird ein p-leitendes Silizium-Substrat 20 hergestellt, dessen Oberfläche in einer Ebene mit den Miller-Indizes (100) liegt; unter Verwendung üblicher Herstellungsverfahren für Halbleiterbauelemente wird die in Fig. 2A gezeigte Schichtstruktur hergestellt. Diese Halbleiterschichtstruktur hat den folgenden Aufbau: ein Siliziumdioxid-Film 22 dient als Tor. Er besteht aus einer verhältnismäßig dünnen Schicht aus Siliziumdioxid, die auf einem vorgegebenen Abschnitt der Substratoberfläche mit den Miller-Indizes (10O) vorgesehen ist. Auf dem Film 22 aus Siliziumdioxid ist eine Steuerelektrode (Tor) angeordnet, die au« polykristallinem Silizium besteht. Ein weiterer Film 26 aus Siliziumdioxid, der als Feldabdeckung dient, besteht aus einer verhältnisraäBig dicken Schicht aus Siliziumoxid und ist in dem Abschnitt des Feldbereichs auf dem Substrat angeordnet, der um eine vorgegeben· Strecke von dem die Steuerelektrode tragenden Film 22 aus Siliziumoxid entfernt ist. Die gesamte Oberfläche dieser Halbleiterschichtstruktur ist durch einen isolierenden Film 28 aus Siliziumdioxid abgedeckt.
b) Wie aus Fig. 2B ersichtlich ist, werden in einem zweiten
809821/0968
Herstelluncrsschritt durch Ätzen die Abschnitte des aus Siliziumdioxid bestehenden isolierenden Filmes 28 entfernt, die unterhalb der Abschnitte liegen, die zwischen dem Film 22 aus Siliziumdioxid für die Steuerelektrode und dem das Feld abdeckenden Film 26 aus Siliziumoxid liegen; anders gesagt: es werden die Bereiche des Films 28 entfernt, die später die Quelle und die Senke des Halbleiterbauelementes bilden sollen. Die in dem isolierenden Film 28 aus Siliziumdioxid erhaltenen Ausnehmungen dienen jeweils als Kontaktloch 30.
c) Wie aus Fig. 2C ersichtlich ist, wird in einem dritten Herstellungsschritt das Silizium-Substrat 20 dann unter Verwendung einer Ätzlösung anisotrop geätzt, wodurch in das Substrat 20 ein zweites Kontaktloch 32 hineingebohrt wird. Diese anisotrope Ätzlösung läßt sich dadurch herstellen, daß eine wässrige Lösung aus Wasser und Kaliumhydroxid mit einem Gewichtsverhältnis von 1:1 erhitzt wird oder daß eine wässrige Lösung aus Wasser, Kaliumhydroxid und Standard-Propanol im Gewichtsverhältnis von 20:5:4 erhitzt wird. Diese Ätzlösung wird zum Ätzen des Silizium-Substrates in der Ebene mit den Miller-Indizes (111) verwendet. In diesen freiliegenden Abschnitten des Substrates 20, die dem späteren Quellenbereich bzw. Senkenbereich entsprechen, werden auf diese Weise die zusätzlichen, zweiten Kontaktlöcher 32 gebohrt. Diese Kontaktlöcher 32 haben jeweils eine innere Begrenzungsfläche, die durch das anisotrope Ätzen mit der oben angegebenen Ätzlösung erhalten werden, welche in einer Ebene mit den Miller-Indizes (111) liegt. Hat daa erste Kontaktloch 30 quadratische Form, so erhalten die zweiten Kontaktlöcher 32 die Gestalt auf dem Kopf stehender Pyramiden. Werden die ersten Kontaktlöcher 30 mit rechteckiger Form hergestellt, so haben die Kontaktlöcher 32 die Gestalt eines auf dem Kopf stehenden Walmdaches, wobei die Firstlänge kürzer ist als die hierzu parallelen unteren Dachkanten.
d) Wie aus Fig. 2D ersichtlich ist, wird in einem vierten Her-
809821/0968 ./.
Stellungsschritt eine zu η-Leitfähigkeit führende Verunreinigung in die zweiten Kontaktlöcher 32 hineindiffundiert; hierdurch erhält man einen Quellenbereich 34 und einen Senkenbereich 36 im Substrat 20.
e) Schließlich auf den isolierenden Film 28 aus Siliziumdioxid Aluminium aufgebracht, das Aluminiumelektroden 38 und 40 für den Quellenbereich 34 bzw. den Senkenbereich 36 bilden. Diese Aluminiumelektroden 38, 40 erstrecken sich in die jeweils durch zwei kontinuierlich ineinander übergehende Kontaktlöcher 30, 32 gebildeten Ausnehmungen des Substrates hinein. Es wird jeweils ein Silizium/Aluminium-Eutektikum 42 bzw. 44 längs der inneren Begrenzungsfläche der beiden zweiten Kontaktlöcher 32 erhalten. Diese Eutektika 42 und 44 erhält man durch Erhitzen der in Fig. 2E gezeigten Halbleiterschichtstruktur.
Auf die oben beschriebene Art und Heise läßt eich ein erfindungsgemäße« η-Kanal-MOS-Bauelement herstellen. Bei diesem Bauelement besteht jedoch immer noch eine gewisse Gefahr, daß der Quellenbereich 34 und der Senkenbereich 36 zum Teil nicht unterhalb des die Steuerelektrode tragenden Filmes 22 aus Siliziumoxid angeordnet sind. Diese Gefahr ist durch eine Heiterbildung der Erfindung ausgeräumt, die nunmehr anhand von Fig. 3 erläutert wird.
Das in Flg. 3 gezeigt· MOS-Halblelterbaueleaent läßt sich dadurch herstellen, dal ausgehend von einer unter Verwendung eines herköswllchen Herstellungsverfahrens erhaltenen herkömmlichen Halbleiterschichtstruktur, wie si· in Fig. 4 gezeigt ist, die in den Flgn. 2B - 2E gezeigten Verfahrensechritte durchgeführt werden. Andere ale die in Flg. 2A gezeigte HaIbleiterschlchtetruktur ist die Halblelterechlchtetruktur nach Fig. 4 schon mit einem Quellenbereich 46 und einem Senkenbereich 48 versehen. HIe in Fig. 3 gezeigt let, erfolgt eine Diffusion von Dotierungsmaterial in die zweiten Kontaktlöcher 32 hinein, wobei der gleiche Verfahrensschritt durchgeführt, wie
809821/0968
obenstehend unter Bezugnahme au^ Fig. 2D ausgeführt. Auf diese Weise erhält man die zusätzliche Bildung des dotierten Quellenbereichs 34 und des dotierten Senkenbereichs 36, über die jeweils ein elektrischer Kontakt zwischen der Aluminiumelektrode 38 bzw. 40 und den jeweiligen Quellenbereichen 46 und Senkenbereichen 48 erhalten wird. Bei dem abgewandelten MOS-Halbleiterelement gemäß Fig. 3 befinden sich die Quellenbereiche 46 und die Senkenbereiche 48 schon zuvor unterhalb des die Steuerelektrode tragenden Filmes 22 aus Siliziumoxid. Wird die Steuerelektrode 24 mit einer höheren Spannung als der Grenzspannung beaufschlagt, so wird unterhalb des Filmes 22 ein Kanal erzeugt, und auf diese Weise kann das n-Kanal-MOS-Bauelement dann auf normale Weise arbeiten.
Bei dem wie oben beschrieben hergestellten MOS-Halbleiterbauelement kann das Problem der Aluminiumkanalbildung gelöst werden und zugleich können die Bereiche des Substrates insgesamt verkleinert werden, die durch die Kontaktlöcher eingenommen sind. Auf diese Weise kann der Integrationsgrad des Bauelementes vergrößert werden. Dieser mit der Erfindung erhaltene Vorteil soll nun anhand der nachstehenden experimentellen Ergebnisse substantiiert werden.
In Fig. 5 ist ein Halbleiterbauelement gezeigt, bei dem die Oberfläche 6 des Substrates in einer Ebene mit den Miller-Indizes (100) liegt. Das Substrat hat einen Bereich 2 von einem ersten Leitfähigkeitstyp und einen Bereich 4 von einem zweiten Leitfähigkeitstyp, der dem ersten Leitfähigkeitstyp entgegengesetzt ist. Anders als das in Fig. 5 gezeigte Halbleiterbauelement ist das in Fig. 6 gezeigte Halbleiterbauelement ein zu Versuchszwecken hergestelltes Halbleiterbauelement, bei dem die Oberfläche 6 des Substrates aus Silizium in einer Ebene mit den Miller-Indizes (111) liegt. Auf den Bereichen 4 vom zweiten Leitfähigkeitstyp ist bei beiden Halbleiterbauelementen ein Kontaktloch 10 vorgesehen, das in die isolierende Schicht aus Siliziumdioxid hineingebohrt ist. Der Bereich 4
809821/0968
vom zweiten Leitfähigkeitstyp ist direkt mit der Aluminiumelektrode 12 verbunden, die in das in der Schicht 8 ausgebildete Kontaktloch 10 eingreift. Wie oben beschrieben worden ist, erfolgt die Herstellung eines elektrischen Kontaktes zwischen der Aluminiumelektrode 12 und dem Bereich 4 vom zweiten Leitfähigkeitstyp durch Bildung eines Silizium/Aluminium-Eutektikums zwischen dem Silizium des Bereiches 4 vom zweiten Leitfähigkeitstyp und dem Aluminium der Aluminiumelektrode 12. Wie aus den Fign. 5 und 6 ersichtlich ist, erhält man bei den Halbleiterbauelementen nach Fign. 5 und 6 eine unterschiedliche Art und Weise der Bildung des Eutektikums 14. Bei dem Halbleiterbauelement nach Fig. 5, bei dem die Oberfläche des Silizium-Substrats in einer Ebene mit den Miller-Indizes (100) liegt, ist das Eutektikum 14, wie auch aus Fig. 7 ersichtlich ist, nach der Herstellung nicht gleichförmig über die zur Innenseite des Kontaktloches 10 freie Oberfläche des Bereiches 4 verteilt. Obwohl die thermische Behandlung zur Bildung des Eutektikums nur über eine kurze, geschätzte Zeitspanne erfolgte, hat man eine lokalisierte, punktweise Eutektikumsbildung. Darüber hinaus erfolgt die Bildung des Eutektikums 14 derart, daß es sich in Form auf dem Kopf stehender Pyramiden tief in den Bereich 4 hineinerstreckt. Die Seitenflächen der Pyramiden entsprechen Ebenen mit den Miller-Indizes (111). Aus diesem Grunde erhält man somit eine Aluminiumkanalbildung. Bei dem in Fig. 6 gezeigten Halbleiterbauelement hat dagegen das Silizium-Substrat eine Oberfläche, die in einer Ebene mit den Miller-Indizes (111) liegt, wobei das Eutektikum 14, wie aus Fig.8 ersichtlich ist, auf der zur Innenseite des Kontaktloches 10 weisenden Oberfläche gleichförmig verteilt ist. Das Eutektikum reicht auch nicht so tief in den Bereich 4 hinein. Anders gesagt: das Eutektikum 14 wird hier in Form einer Schicht gebildet, die parallel zu einer Ebene mit den Miller-Indizes (111) verläuft und die Gestalt eines dünnen, rechteckigen Parallelepipeds hat. Die Oberfläche dieses Eutektikums 14 liegt im wesentlichen in der Ebene mit den Miller-Indizes (111), während die Seitenflächen des Eutektikums in Ebenen mit den Miller-In-
809821/0968
dizes (110) liegen.
Warum die Art und Weise der Bilduno des Silizium/Aluminium-Eutektikums sich mit dem Oberflächentyp des Silizium-Substrats ändert, ist darauf zurückzuführen, daß die Substratoberfläche mit Miller-Indizes (111) für Aluminium weniger reaktiv ist als eine Substratoberfläche mit den Miller-Indizes (110).
Wie aus dem obenstehend gegebenen Vergleich deutlich wird, wird bei dem in Fig. 6 gezeigten Halbleiterbauelement ein besserer und zuverlässigerer elektrischer Kontakt zwischen der Aluminiumelektrode 12 und dem eine zweite Dotierung enthaltenden Bereich 4 erhalten, da das Eutektikum 14 in der Ebene mit den Miller-Indizes (111) gleichförmig über die gesamte Oberfläche verteilt ist. Bei dem in Fig. 6 gezeigten Halbleiterbauelement besteht auch dann noch ein ausreichender elektrischer Kontakt zwischen der Aluminiumelektrode 12 und dem Bereich 4, wenn der zur Innenseite des Kontaktloches freie Oberflächenabschnitt des Substrats klein ist; man kann infolgedessen das Kontaktloch selbst verkleinern. Bei einem erfindungsgemäßen Halbleiterbauelement kann z.B. die Größe des Kontaktloches 6μ χ 6μ oder weniger betragen.
Wie oben beschrieben worden ist, wird durch die Erfindung ein Halbleiterbauelement geschaffen, das ein Kontaktloch aufweist, bei dem die Aluminiumkanalbildung ausgeräumt ist, wobei trotzdem der Integrationsgrad der Vorrichtung erhöht werden kann.
809821/0968
ι '5·. Leerseite

Claims (10)

  1. «enkel. Kern, Feier fr H&nel Patentanwälte
    Tokyo Shibaura Electric Co.Ltd. Möhlstraße37
    D-8000 München 80 Kawasaki-shi
    _ Tel.: 089/982085-87
    JaPan Telex: 0529802 hnkl d
    Telegramme: ellipsoid
    18. Kov. 1977
    Halbleiterbauelement
    Patentansprüche
    Halbleiterbauelement, dadurch gekennzeichnet, daß die Oberfläche des Silizium-Substrats (2; 20) in einer Ebene mit den Miller-Indizes <100> liegt, daß die innere Fläche eines Kontaktloches (11; 32) in einer Ebene des Silizium-Substrats (2; 20) mit den Miller-Indizes O11> liegt und daß auf der Innenfläche des Kontaktloches (11; 32) eine Aluminiumelektrode (12; 38, 40) angebracht ist, welche das Substrat berührt.
  2. 2. Halbleiterbauelement nach Anspruch 1, dadurch gekennzeichnet, daß auf der Oberfläche des Substrats (2; 20) ein elektrisch isolierender Film (8; 26, 28) angeordnet ist und daß in den elektrisch isolierenden Film (8; 26, 28) ein zweites Kontaktloch (10; 30) derart hineingebohrt ist, daß die Stellung dieses zweiten Kontaktloches (10; 30) auf die des ersten Kontaktloches (11; 32) ausgerichtet ist.
  3. 3. Halbleiterbauelement nach Anspruch 1 oder 2, dadurch gekennzeichnet, daß es eine MOS-Schichtstruktur aufweist.
    809821/0968
  4. 4. Halbleiterbauelement nach einem der Ansprüche 1 bis 3, dadurch gekennzeichnet, daß es ein bipolares Halbleiterbauelement ist.
  5. 5. Halbleiterbauelement nach einem der Ansprüche 2 bis 4, gekennzeichnet durch einen Dotierungsbereich (4; 34, 36), der auf der <100>-0berflache des Substrats (2; 20) ausgebildet ist, wobei das zweite Kontaktloch (10; 30) in den über dem Dotierungsbereich liegenden elektrisch isolierenden Siliziumdioxid-Film (8; 26, 28) ausgebildet ist.
  6. 6. Halbleiterbauelement nach einem der Ansprüche 1 bis 5, dadurch gekennzeichnet, daß es in einem Kontaktbereich zwischen der Aluminiumelektrode (10; 38, 40) und dem Silizium-Substrat (2; 20> oder dem Dotierungsbereich (4; 34, 36) ein Silizium/Aluminium-Eutektikum (14; 42, 44) aufweist.
  7. 7. Halbleiterbauelement nach Anspruch 5 oder 6, dadurch gekennzeichnet, daß der Dotierungsbereich (34, 36) einen Bereich (46) aufweist, der sich nach oben bis unter den Silizium-Dioxid-Film (26, 28) erstreckt.
  8. 8. Halbleiterbauelement nach einem der Ansprüche 5-7, dadurch gekennzeichnet, daß der Dotierungsbereich (4; 34, 36) vom entgegengesetzten Leitfähigkeitstyp ist wie das Substrat (2; 20) selbst.
  9. 9. Verfahren zur Herstellung eines Halbleiterbauelementes nach einem der Ansprüche 1 bis 8, dadurch gekennzeichnet, daß das durch (111^-Ebenen begrenzte erste Kontaktloch durch anisotropes Ätzen hergestellt wird.
  10. 10. Verfahren nach Anspruch 9, dadurch gekennzeichnet, daß der Dotierungsbereich dadurch hergestellt wird, daß man das Dotierungsmaterial in das erste Kontaktloch hinein diffundieren läßt.
    809821/096« ./.
DE19772751667 1976-11-19 1977-11-18 Halbleiterbauelement Pending DE2751667A1 (de)

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP13920176A JPS5363983A (en) 1976-11-19 1976-11-19 Semiconductor device

Publications (1)

Publication Number Publication Date
DE2751667A1 true DE2751667A1 (de) 1978-05-24

Family

ID=15239900

Family Applications (1)

Application Number Title Priority Date Filing Date
DE19772751667 Pending DE2751667A1 (de) 1976-11-19 1977-11-18 Halbleiterbauelement

Country Status (4)

Country Link
JP (1) JPS5363983A (de)
DE (1) DE2751667A1 (de)
FR (1) FR2371778A1 (de)
GB (1) GB1538650A (de)

Cited By (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
DE2917165A1 (de) * 1978-04-28 1979-11-22 Hitachi Ltd Verfahren zum herstellen einer halbleiteranordnung durch verbinden eines siliziumsubstrats und einer elektrode o.dgl. miteinander mittels aluminiums
WO2001003195A1 (de) * 1999-07-03 2001-01-11 Robert Bosch Gmbh Elektrisches halbleiterbauelement mit einem kontaktloch

Families Citing this family (7)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
FR2503457B1 (fr) * 1981-03-31 1987-01-23 Rca Corp Systeme de cellules solaires connectees en serie sur un substrat unique
US4443651A (en) * 1981-03-31 1984-04-17 Rca Corporation Series connected solar cells on a single substrate
JPS6161441A (ja) * 1984-09-03 1986-03-29 Toshiba Corp 半導体装置の製造方法
FR2570880A1 (fr) * 1984-09-27 1986-03-28 Rca Corp Procede de fabrication d'un transistor a effet de champ a grille isolee et transistor ainsi obtenu
US4713680A (en) * 1986-06-30 1987-12-15 Motorola, Inc. Series resistive network
US7045407B2 (en) * 2003-12-30 2006-05-16 Intel Corporation Amorphous etch stop for the anisotropic etching of substrates
US7494858B2 (en) * 2005-06-30 2009-02-24 Intel Corporation Transistor with improved tip profile and method of manufacture thereof

Cited By (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
DE2917165A1 (de) * 1978-04-28 1979-11-22 Hitachi Ltd Verfahren zum herstellen einer halbleiteranordnung durch verbinden eines siliziumsubstrats und einer elektrode o.dgl. miteinander mittels aluminiums
WO2001003195A1 (de) * 1999-07-03 2001-01-11 Robert Bosch Gmbh Elektrisches halbleiterbauelement mit einem kontaktloch
US6787905B1 (en) * 1999-07-03 2004-09-07 Robert Bosch Gmbh Electric semiconductor element with a contact hole

Also Published As

Publication number Publication date
FR2371778B1 (de) 1982-12-10
GB1538650A (en) 1979-01-24
JPS5363983A (en) 1978-06-07
FR2371778A1 (fr) 1978-06-16

Similar Documents

Publication Publication Date Title
DE1764056C2 (de) Verfahren zum Herstellen einer Halbleiteranordnung
EP0239652B1 (de) Verfahren zum Herstellen einer monolithisch integrierten Schaltung mit mindestens einem bipolaren Planartransistor
DE3012363C2 (de) Verfahren zur Bildung der Kanalbereiche und der Wannen von Halbleiterbauelementen
DE69535441T2 (de) Verfahren zur herstellung eines mos gesteuerten bauelements mit reduzierter maskenzahl
DE4011276C2 (de) Feldeffekttransistor mit isoliertem Gate (IGFET) und Verfahren zu seiner Herstellung
DE3134110C2 (de)
DE2916364C2 (de)
DE2928923C2 (de)
DE2726003A1 (de) Verfahren zur herstellung von mis- bauelementen mit versetztem gate
DE3326534A1 (de) Schottkybarrieren-mos-bauelemente
DE19535140A1 (de) Lateraler MOSFET mit hoher Stehspannung und einem Graben sowie Verfahren zu dessen Herstellung
DE2915024C2 (de) Verfahren zum Herstellen eines MOS-Transistors
DE3334333A1 (de) Verfahren zur herstellung eines mos-einrichtung mit selbstjustierten kontakten
EP0038994B1 (de) Kontakt für MIS-Halbleiterbauelement und Verfahren zu seiner Herstellung
DE2404184A1 (de) Mis-halbleitervorrichtung und verfahren zu deren herstellung
EP0150365B1 (de) Halbleiterbauelement mit Kontaktloch
DE3709708A1 (de) Feldeffekttransistor mit gering dotierter drainanordnung und verfahren zur herstellung desselben
DE2807138A1 (de) Verfahren zum herstellen eines halbleiterbauelements
DE4101130C2 (de) MOS-Feldeffekttransistor und Verfahren zu dessen Herstellung
DE3324332A1 (de) Verfahren zur herstellung von cmos-transistoren auf einem siliziumsubstrat
DE2420239A1 (de) Verfahren zur herstellung doppelt diffundierter lateraler transistoren
DE19641838A1 (de) Abschlußstruktur für Halbleiterbauteile sowie Verfahren zur Herstellung derartiger Abschlußstrukturen
DE19750221B4 (de) Verfahren zu Herstellung eines Halbleiterbauteils mit MOS-Gatesteuerung
DE2447354A1 (de) Verfahren zur herstellung eines feldeffekttransistors
DE2160462A1 (de) Halbleiteranordnung und verfahren zur herstellung dieser halbleiteranordnung.

Legal Events

Date Code Title Description
OAP Request for examination filed
OD Request for examination