FR2570880A1 - Procede de fabrication d'un transistor a effet de champ a grille isolee et transistor ainsi obtenu - Google Patents
Procede de fabrication d'un transistor a effet de champ a grille isolee et transistor ainsi obtenu Download PDFInfo
- Publication number
- FR2570880A1 FR2570880A1 FR8513907A FR8513907A FR2570880A1 FR 2570880 A1 FR2570880 A1 FR 2570880A1 FR 8513907 A FR8513907 A FR 8513907A FR 8513907 A FR8513907 A FR 8513907A FR 2570880 A1 FR2570880 A1 FR 2570880A1
- Authority
- FR
- France
- Prior art keywords
- region
- source
- junction
- drain
- field effect
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
- 230000005669 field effect Effects 0.000 title claims abstract description 29
- 238000000034 method Methods 0.000 title claims abstract description 13
- 238000004519 manufacturing process Methods 0.000 title claims abstract description 6
- 210000000746 body region Anatomy 0.000 claims abstract description 27
- 229910052782 aluminium Inorganic materials 0.000 claims abstract description 22
- XAGFODPZIPBFFR-UHFFFAOYSA-N aluminium Chemical compound [Al] XAGFODPZIPBFFR-UHFFFAOYSA-N 0.000 claims abstract description 22
- 239000004065 semiconductor Substances 0.000 claims abstract description 15
- 239000008188 pellet Substances 0.000 claims description 10
- 238000000151 deposition Methods 0.000 claims description 3
- 238000010438 heat treatment Methods 0.000 claims description 3
- 229910052785 arsenic Inorganic materials 0.000 claims description 2
- RQNWIZPPADIBDY-UHFFFAOYSA-N arsenic atom Chemical compound [As] RQNWIZPPADIBDY-UHFFFAOYSA-N 0.000 claims description 2
- 230000010287 polarization Effects 0.000 claims description 2
- 238000010304 firing Methods 0.000 claims 1
- 235000010603 pastilles Nutrition 0.000 abstract 5
- 238000009792 diffusion process Methods 0.000 description 12
- 229910044991 metal oxide Inorganic materials 0.000 description 12
- 150000004706 metal oxides Chemical class 0.000 description 12
- 230000003071 parasitic effect Effects 0.000 description 9
- 239000002019 doping agent Substances 0.000 description 7
- 230000015572 biosynthetic process Effects 0.000 description 3
- 239000000463 material Substances 0.000 description 3
- VYPSYNLAJGMNEJ-UHFFFAOYSA-N Silicium dioxide Chemical compound O=[Si]=O VYPSYNLAJGMNEJ-UHFFFAOYSA-N 0.000 description 2
- 230000009977 dual effect Effects 0.000 description 2
- 210000003754 fetus Anatomy 0.000 description 2
- 238000002955 isolation Methods 0.000 description 2
- VMXJCRHCUWKQCB-UHFFFAOYSA-N NPNP Chemical compound NPNP VMXJCRHCUWKQCB-UHFFFAOYSA-N 0.000 description 1
- OAICVXFJPJFONN-UHFFFAOYSA-N Phosphorus Chemical compound [P] OAICVXFJPJFONN-UHFFFAOYSA-N 0.000 description 1
- 239000000969 carrier Substances 0.000 description 1
- 239000002800 charge carrier Substances 0.000 description 1
- 239000004020 conductor Substances 0.000 description 1
- 238000007796 conventional method Methods 0.000 description 1
- 230000008021 deposition Effects 0.000 description 1
- 230000000694 effects Effects 0.000 description 1
- 230000008020 evaporation Effects 0.000 description 1
- 238000001704 evaporation Methods 0.000 description 1
- 239000011521 glass Substances 0.000 description 1
- 238000009413 insulation Methods 0.000 description 1
- 244000045947 parasite Species 0.000 description 1
- 229910052698 phosphorus Inorganic materials 0.000 description 1
- 239000011574 phosphorus Substances 0.000 description 1
- 229910021420 polycrystalline silicon Inorganic materials 0.000 description 1
- 239000005368 silicate glass Substances 0.000 description 1
- 235000012239 silicon dioxide Nutrition 0.000 description 1
- 239000000377 silicon dioxide Substances 0.000 description 1
- 238000004544 sputter deposition Methods 0.000 description 1
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
- H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
- H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
- H01L29/76—Unipolar devices, e.g. field effect transistors
- H01L29/772—Field effect transistors
- H01L29/78—Field effect transistors with field effect produced by an insulated gate
- H01L29/7801—DMOS transistors, i.e. MISFETs with a channel accommodating body or base region adjoining a drain drift region
- H01L29/7802—Vertical DMOS transistors, i.e. VDMOS transistors
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
- H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
- H01L29/66007—Multistep manufacturing processes
- H01L29/66075—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials
- H01L29/66227—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials the devices being controllable only by the electric current supplied or the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched, e.g. three-terminal devices
- H01L29/66234—Bipolar junction transistors [BJT]
- H01L29/66325—Bipolar junction transistors [BJT] controlled by field-effect, e.g. insulated gate bipolar transistors [IGBT]
- H01L29/66333—Vertical insulated gate bipolar transistors
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
- H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
- H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
- H01L29/70—Bipolar devices
- H01L29/72—Transistor-type devices, i.e. able to continuously respond to applied control signals
- H01L29/739—Transistor-type devices, i.e. able to continuously respond to applied control signals controlled by field-effect, e.g. bipolar static induction transistors [BSIT]
- H01L29/7393—Insulated gate bipolar mode transistors, i.e. IGBT; IGT; COMFET
- H01L29/7395—Vertical transistors, e.g. vertical IGBT
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
- H01L29/40—Electrodes ; Multistep manufacturing processes therefor
- H01L29/41—Electrodes ; Multistep manufacturing processes therefor characterised by their shape, relative sizes or dispositions
- H01L29/417—Electrodes ; Multistep manufacturing processes therefor characterised by their shape, relative sizes or dispositions carrying the current to be rectified, amplified or switched
- H01L29/41725—Source or drain electrodes for field effect devices
- H01L29/41741—Source or drain electrodes for field effect devices for vertical or pseudo-vertical devices
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
- H01L29/40—Electrodes ; Multistep manufacturing processes therefor
- H01L29/41—Electrodes ; Multistep manufacturing processes therefor characterised by their shape, relative sizes or dispositions
- H01L29/417—Electrodes ; Multistep manufacturing processes therefor characterised by their shape, relative sizes or dispositions carrying the current to be rectified, amplified or switched
- H01L29/41725—Source or drain electrodes for field effect devices
- H01L29/41766—Source or drain electrodes for field effect devices with at least part of the source or drain electrode having contact below the semiconductor surface, e.g. the source or drain electrode formed at least partially in a groove or with inclusions of conductor inside the semiconductor
Landscapes
- Engineering & Computer Science (AREA)
- Microelectronics & Electronic Packaging (AREA)
- Power Engineering (AREA)
- Physics & Mathematics (AREA)
- Ceramic Engineering (AREA)
- Condensed Matter Physics & Semiconductors (AREA)
- General Physics & Mathematics (AREA)
- Computer Hardware Design (AREA)
- Manufacturing & Machinery (AREA)
- Insulated Gate Type Field-Effect Transistor (AREA)
- Electrodes Of Semiconductors (AREA)
- Metal-Oxide And Bipolar Metal-Oxide Semiconductor Integrated Circuits (AREA)
Abstract
PROCEDE DE FABRICATION D'UN TRANSISTOR A EFFET DE CHAMP ET A GRILLE ISOLEE, QUI CONSISTE A PARTIR D'UNE PASTILLE SEMI-CONDUCTRICE COMPRENANT UNE REGION DE DRAIN D'UN PREMIER TYPE DE CONDUCTIVITE CONTIGUE A UNE SURFACE DE LA PASTILLE, A FAIRE DIFFUSER UNE REGION DE CORPS D'UN SECOND TYPE DE CONDUCTIVITE DANS LA PASTILLE A PARTIR D'UNE PORTION DE LA SURFACE AFIN DE FORMER UNE JONCTION PN CORPSDRAIN, ET A FAIRE DIFFUSER UNE REGION DE SOURCE D'UN PREMIER TYPE DE CONDUCTIVITE DANS LA FRONTIERE DE LA REGION DE CORPS, AFIN DE FORMER UNE JONCTION PN SOURCECORPS QUI S'ETEND JUSQU'A UNE PROFONDEUR PREDETERMINEE A PARTIR DE LA SURFACE DE LA PASTILLE, LADITE JONCTION SOURCECORPS ETANT ESPACEE DE LADITE JONCTION CORPSDRAIN AFIN DE DEFINIR UNE REGION DE CANAL DANS LA REGION DE CORPS, A LA SURFACE, CE PROCEDE ETANT CARACTERISE EN CE QU'ON FORME DE L'ALUMINIUM SUR LADITE SURFACE DE LA PASTILLE POUR QU'IL VIENNE AU CONTACT DE LA JONCTION SOURCECORPS A LADITE PROFONDEUR DETERMINEE, AFIN D'EMPECHER UNE POLARISATION DIRECTE DE LA JONCTION PN SOURCECORPS PENDANT LE FONTIONNEMENT DU DISPOSITIF.
Description
La présente invention concerne des transistors à effet de champ à grille
isolée (encore connus sous l'abréviation IGFET), tels que les transistors à ef-
fet de champ semiconducteurs métal-oxyde (MOSFET). Plus particulièrement, cette
invention concerne des transistors à effet de champ semiconducteurs, métal-
oxyde, verticaux, dans lesquels la source et la grille sont disposées sur une surface d'une plaquette semiconductrice, et une électrode de drain est disposée
sur une surface opposée de la plaquette. Cette invention se réfère plus particu-
lièrement à des transistors métal-oxyde semiconducteurs à effet de champ verti-
caux et à double diffusion (connus sous l'abréviation "VDMOS"), tels que des
transistors à effet de champ à conductivité modulée (encore appelés "COMFET").
Un transistor métal-oxyde semiconducteur, à effet de champ, vertical et à double diffusion (VDMOS) comprend une pastille semiconductrice dans laquelle
on dispose en série des régions de source, de corps et de drain de type de con-
ductivité alternée. La région de corps est disposée de manière à être adjacente à une surface de la pastille, et les régions de source et de drain sont placées
de manière à définir la longueur et la largeur de la région de canal dans la ré-
gion du corps, sur cette surface. Le terme vertical, à double diffusion (VDMOS) découle du procédé de fabrication du dispositif. Selon ce procédé, on prévoit une région de drain à la surface d'une pastille semiconductrice, et on fait diffuser un dopant de région de corps et un dopant de région de source, de façon typique
séquentiellement, dans une portion de la région de drain, au travers d'une ou-
verture de masque.
On dispose une électrode grille isolée sur la surface de la pastille, au-
dessus de la région de canal. Lors du fonctionnement en service, lorsqu'on ap-
plique à la grille une tension supérieure à une tension de seuil prédéterminée, on inverse le type de conductivité de la région de corps, dans la partie de la région de canal qui est contigie à la surface de la pastille. On réalise ainsi ce qu'il est convenu d'appeler un canal d'inversion, qui permet d'obtenir une circulation d'électrons ou d'un courant de lacunes entre les régions de drain et de source. Par conséquent, le fonctionnement du dispositif est décrit comme étant unipolaire par nature, avec une circulation d'électrons ou de lacunes modulée
sélectivement par une tension appliquée à la grille. D'autres exemples de réali-
sation et de traitement de structures classiques de transistors verticaux à effet de champ, métal-oxyde à double diffusion (VDMOS) sont décrits dans les brevets
américains n 4 145 700 et n 4 072 975.
Un transistor à effet de champ à conductivité modulée (COMFET) constitue une variété de transistor vertical à double diffusion, métal-oxyde, à effet de champ (VDMOS), qui comporte en outre une quatrième région semiconductrice, d'un
type de conductivité opposé à celui de la région de drain, cette quatrième ré-
gion étant contigUe à la région de drain. Cette quatrième région semiconductrice, que l'on peut appeler région d'anode, constitue une source de porteurs de charge lors du fonctionnement du dispositif, et sert à moduler la conductivité de la
région de drain qui lui est adjacente. L'une des caractéristiques les plus impor-
tantes d'un dispositif transistor à effet de champ à conductivité modulée (COMFET)
est constituée par sa résistance fortement réduite par rapport à celle d'un tran-
sistor à effet de champ VDMOS à trois couches, de structure équivalente. Un autre
mode de réalisation de la structure d'un transistor à effet de champ à conductivi-
té modulée est décrit dans le brevet américain n 4 364 073.
Un transistor bipolaire parasite NPN ou PNP est inhérent à la structure tri-couches source/corps/drain d'un transistor métal-oxyde, semiconducteur, à
effet de champ. La structure source/corps/drain de ce transistor MOSFET corres-
pond à une structure bipolaire parasite émetteur/base/collecteur. Lors du fonc-
tionnement du transistor MOSFET, dans le cas o la jonction PN émetteur/base
est polarisée directement, il convient de mettre en service le transistor bipo-
laire parasite. Etant donné que ce mode de fonctionnement a une influence nuisible,
en ce qui concerne les performances du transistor MOSFET, on a effectué de nom-
breuses tentatives pour réduire le gain du transistor bipolaire parasite. Un exemple de ces tentatives est décrit dans le brevet américain n 4 072 975, décrit ci-dessus, et dans le brevet français n 85 02 448, déposé le 20 février 1985 par
la présente titulaire.
La réduction de gain du (ou des) transistor bipolaire parasite à effet de champ à conductivité modulée est particulièrement importante, étant donné que la somme des gains du transistor bipolaire parasite source/corps/drain et du transistor bipolaire parasite anode/drain/corps doit être maintenue inférieure à
l'unité, afin d'empêcher un verrouillage du thyristor parasite NPNP ou PNPN.
Lorsqu'un tel verrouillage se produit, on perd le contr8le de la grille, et le dispositif ne fonctionne plus comme un transistor à effet de champ à conductivité
modulée (COMFET).
La présente invention se propose d'apporter une solution permettant de réduire la probabilité d'un verrouillage d'un tel transistor COMFET, et également de réduire les effets du transistor bipolaire parasite dans des dispositifs
VDMOS à trois couches.
A cet effet, l'invention concerne un procédé de fabrication d'un transis-
tor à effet de champ et à grille isolée qui consiste à partir d'une pastille semi-
conductrice comprenant une région de drain d'un premier type de conductivité con-
tigUe à une surface de la pastille, à faire diffuser une région de corps d'un
second type de conductivité dans la pastille à partir d'une portion de la sur-
face, afin de former une jonction PN corps/drain, et à faire diffuser une région de source d'un premier type de conductivité dans la frontière dela région de cor; afin de former une jonction PN source/corps qui s'étend jusqu'à une profondeur prédéterminée à partir de la surface de la pastille, ladite jonction source/corps
étant espacée de ladite jonction corps/drain, afin de définir une région de ca-
nal dans la région de corps à la surface, ce procédé étant caractérisé en ce qu'o
forme de l'aluminium sur ladite surface de la pastille pour qu'il vienne au con-
tact de la jonction source/corps à ladite profondeur prédéterminée, afin d'em-
pêcher une polarisation directe de la jonction PN source/corps, pendant le fonc-
tionnement du dispositif.
L'invention vise en outre un transistor à effet de champ à grille isolée
qui comprend une plaquette semiconductrice munie d'une région de drain d'un pre-
mier type de conductivité,contigUe à une surface de la plaquette, une région de corps d'un second type de conductivité, s'étendant dans la plaquette à partir d'u] portion de la surface afin de former une jonction PN corps/drain, et une région de source de premier type de conductivité à l'intérieur des limites de la région
de corps, pour former une jonction PN source/corps qui s'étend jusqu'à une profon-
deur déterminée à partir de la surface de la plaquette, ladite jonction source/ corps étant espacée de ladite jonction corps/drain de manière à définir une région de canal dans la région du corps à la surface, ce transistor étant caractérisé er
ce qu'il comporte une électrode d'aluminium disposée sur ladite surface de la pas-
tille, cette électrode comprenant des pointes qui sont au contact de la jonction source/corps à ladite profondeur déterminée, de telle manière que la jonction PN
source/corps ne soit pas directement polarisée pendant le fonctionnement du dispo-
sitif. D'autres caractéristiques et avantages de cette invention ressortiront de
la description faite ci-après en référence aux dessins annexés, dont la Figure
unique est une vue en coupe d'un transistor vertical métal-oxyde à effet de champ
à double diffusion (VDMOS) mettant en oeuvre la présente invention.
Comme on le voit sur le dessin, un transistor vertical métal-oxyde à ef-
fet de champ à double diffusion (VDMOS) 10, mettant en oeuvre la présente inven-
tion, peut être soit un transistor métal-oxyde à effet de champ (MOSFET) à trois couches, soit un transistor à effet de champ à conductivité modulée (COMFET) à
quatre couches. Pour simplifier la description, on décrira l'invention dans son
application à un transistor vertical métal-oxyde à effet de champ à double diffu-
sion (VDMOS) à canal N, 10. Cependant, tous les types de conductivité peuvent être inversés pour former un dispositif VDMOS à canal P. Le dispositif 10 comprend une pastille semiconductrice 12 ayant respectivement une première et une seconde surfaces principales 14, 16. Une région 18, de conductivité relativement élevée,
d'un matériau du type N+ ou P+, est disposée sur la seconde surface principale 16.
Dans un transistor métal-oxyde à effet de champ (MOSFET) à canal N et à trois couches, la région 18 est en matériau du type N+, et on la désignera par région de drain. Dans un transistor à effet de champ à conductivité modulée (COMFET), à canal N, la région 18 est en matériau de type P+, et on la désignera par région anode. Dans la structure COMFET à canal N, une région de drain 20, de type N+, recouvre la région anode 18, comme le représente le trait interrompu sur la
Figure. Une région de drain allongé 22 de type N-, qui s'étend jusqu'à la pre-
mière surface principale 14, est prévue contigile à la région de drain 20 de type N+, ou à la région de conductivité relativement élevée 18, quand il n'existe
pas de région 20.
Dans la plaquette 12, à partir de la première surface 14 s'étend une ré-
gion de corps 24, de type P-, qui forme une jonction PN 26 corps/drain à son in-
terface avec la région de drain allongée N- 22. Dans l'exemple de réalisation pré-
féré, la région de corps 24 est diffusée dans la pastille à partir d'une portion de la surface 14, qui est choisie de manière que la jonction corps/drain PN 26
recoupe la surface 14 sous la forme d'un polygone régulier, par exemple un hexa-
gone ou un carré. Une région source de type N+ 28, qui constitue une jonction PN source/corps 30 à son intersection avec la région de corps 24, s'étend dans la pastille 12,à partir de la première surface 14, à l'intérieur de la limite de la région de corps 24. La jonction source/corps PN 30 est espacée de la jonction corps/drain PN 26, à la surface 14, pour définir la longueur et la largeur d'une région canal 32, dans la région de corps, sur la première surface 14. La région de source 28 est typiquement de forme annulaire, mais non circulaire. La partie extérieure de la jonction source/corps PN 30 coupe la surface 14 sous la forme d'un polygone régulier, de forme similaire à celle qui est interceptée par la jonction corps/drain PN 26. Une région de corps supplémentaire 34, de type P+, s'étend à partir de la surface 14 dans la partie centrale de la région de corps
24, et elle est entourée par la région de source annulaire 28.
Sur la première surface 14, au-dessus de la région canal 32, est prévue une grille isolée qui comprend une isolation de grille 36, sur la surface 14, et une électrode-grille 38 sur l'isolation 36. L'isolation de grille 36 comprend, de O façon typique, du bioxyde de silicium selon une épaisseur allant de 500 à 2000 A, et l'électrode de grille 38 comprend du silicium polycristallin dopé. Une couche isolante 40, comprenant typiquement un verre au silicate, tel que du verre au
phosphosilicate, au borosilicate, ou au boro-phosphosilicate, recouvre l'élec-
trode de grille 38, de manière à isoler électriquement l'électrode des couches surjacentes. Une électrode 42, source d'aluminium, recouvre la couche isolante , et elle est au contact de la première région 14, afin de former un contact avec la région de source 28 et la région de corps 24. Une électrode de drain 44
est au contact de la région de conductivité élevée 18, sur la surface 16.
Selon le procédé objet de cette invention, il est critique que l'élec-
trode source d'aluminium 42 soit déposée de manière qu'elle forme des pointes,
dans la pastille 12, jusqu'à une épaisseur qui correspond au moins à la profon-
deur de la jonction PN source/corps 30, afin d'être au contact de la région de
corps P- 24. Les pointes d'aluminium ont été représentées en 43, sur la Figure.
Des explications concernant le phénomène de formation de telles pointes en alumi-
nium peuvent être trouvées dans le brevet américain n 3 609 470. Dans la présente invention, il est avantageux que l'aluminium traverse et soit au contact d'une zone de la jonction source/corps PN 30 aussi grande que possible, sans détériorer la région de canal 32. A la profondeur optimale atteinte par les pointes 43, ces dernières pénètrent dans la jonction PN source/corps 30, mais elles ne s'étendent
pas sur une distance appréciable dans la région de corps 24.
La formation des pointes d'aluminium est réalisée en soumettant le dispo-
sitif à un traitement thermique,soit pendant, soit après le dépôt de l'électrode
source 42. Selon un exemple de mise en oeuvre préféré, l'électrode source d'alu-
minium 42 est déposée par des techniques et des moyens classiques de dépôt de va-
peur, par exemple par évaporation ou pulvérisation cathodique, et elle est ensuite
chauffée à une température de 400 à 450'C pendant une durée de l'ordre de 15 mi-
nutes à une heure. Ceci permet d'obtenir des pointes d'aluminium 43 qui pénètrent à une distance de l'ordre de 0,5 à 1,5 p à partir de la surface 14. Etant donné que 1,5 microns constituent la distance maximale de formation des pointes avec un tel traitement thermique, d'autres procédés de traitement du dispositif doivent être prévus pour s'assurer que la profondeur de la jonction PN source/corps 30, à partir de la surface 14, est maintenue inférieure à 1,5 microns. Selon l'exemple
de réalisation préféré, la profondeur de la jonction PN source/corps 30 est infé-
rieure à 1 micron, et, de façon optimale, elle est inférieure à environ 0, 5 p. Ceci représente une profondeur relativement faible par rapport aux dispositifs classiques, qui présentent typiquement des régions de source s'étendant à des profondeurs supérieures à 1 p. Afin d'obtenir de façon contr8lée cette profondeur relativement faible de la jonction source/corps PN, il est préférable d'utiliser
de l'arsenic comme dopant de type N pour la région de source 28. Bien qu'en va-
riante, on puisse utiliser du phosphore comme dopant source de type N, il est plus
difficile d'en contrôler la diffusion à moins d'un micron.
Lors de la fabrication du dispositif 10, l'électrode grille isolée sert
de masque pour positionner les régions de source et de corps 28 ou 24, à la sur-
face 14. De façon typique, l'électrode grille isolée possède la configuration d'une couche perforée, et les dopants des régions de corps et de source sont introduits
séquentiellement dans la pastille 12 au travers des ouvertures ou perforations.
6 2570880
Sur la Figure, on a désigné par la référence 46 l'ouverture ménagée grâce à
l'électrode de grille isolée. Pour obtenir un rendement maximal en ce qui con-
cerne les pointes d'aluminium 43 selon cette invention, la surface de contact de l'électrode source 42 sur la surface 14 doitrecouvrir la jonction PN source/corps 30 en des points éloignés de la région de canal 32, et cela dans la plus grande mesure possible. De cette façon, on rend maximale l'aire de la jonction PN source/ corps 30 qui est au contact des pointes d'aluminium à la suite du traitement
thermique mentionné ci-dessus.
En outre, lorsqu'on met en oeuvre la présente invention, la concentration
en dopant, dans la région de corps de type P- 24, doit être réglée afin de compen-
ser la tension de seuil du dispositif pour la diffusion relativement peu profonde
de la région de source 28. En d'autres termes, la diffusion qui assure une pro-
fondeur relativement faible, pour la région de source 28, assure également une distance de diffusion latérale relativement petite. Etant donné que la tension de seuil (c'est-à-dire-la tension pour laquelle le canal d'inversion se forme) est
contr8lée par la concentration de porteurs à la jonction PN source/corps 30, ad-
jacente à la région de canal 32, la concentration en dopant P- dans la région de corps 24, à la jonction PN source/corps 30, doit etre réduite en proportion de la réduction de la distance de diffusion latérale de dopant N+ de la région de source 28. Les pointes d'aluminium 43 réduisent effectivement le gain de courant direct < du transistor bipolaire parasite correspondant à la structure NPN source/corps/drain du dispositif VDMOS 10. En comparant un dispositif sans pointes d'aluminium à un dispositif mettant en oeuvre la présente invention, on a observé un gain e< de l'ordre de 0,9 sur le dispositif sans pointes d'aluminium, et un
gain o< E 0,25 sur un dispositif typique muni de pointes. Lorsqu'elles sont in-
corporées dans un transistor à effet de champ à conductivité modulée COMFET, on a observé que les pointes d'aluminium 43 augmentent les courants de verrouillage,
selon des facteurs allant jusqu'à la centaine.
En outre, le procédé selon la présente invention peut rendre inutile la nécessité de prévoir une région de corps supplémentaire de type P+ 34, étant donné que les pointes d'aluminium 43 assurent le contact à la fois avec la région de corps 24 et la jonction PN source/corps 30, en reliant la région de corps P- 24 à l'électrode de source 42. Par ailleurs, le procédé selon cette invention peut simplifier la configuration de la région de source 28, étant donné qu'il n'est plus nécessaire de prévoir une région de forme annulaire. Etant donné que les pointes d'aluminium 43 pénètrent jusqu'à la profondeur de la jonction source/corps PN 30, il n'est plus nécessaire que la région supplémentaire 34 relie la région de corps
24 à l'électrode source, au niveau de la surface 14.
25708 80
Il demeure bien entendu que cette invention n'est pas limitée aux exemples de réalisation et de mise en oeuvre décrits et représentés ici, mais
qu'elle en englobe toutes les variantes. En particulier, bien que la description
faite ici se réfère à un dispositif à double diffusion VDMOS, il est bien évident que l'invention s'applique facilement à des transistors métaloxyde latéraux, et,
d'une façon générale, aux transistors à effet de champ et grille isolée.
Claims (5)
1 - Procédé de fabrication d'un transistor à effet de champ et à grille
isolée, qui consiste à partir d'une pastille semiconductrice comprenant une ré-
gion de drain d'un premier type de conductivité contigiie à une surface de la pastille, à faire diffuser une région de corps d'un second type de conductivité dans la pastille à partir d'une portion de la surface afin de former une jonc- tion PN corps/drain, et à faire diffuser une région de source d'un premier type
de conductivité dans la frontière de la région de corps, afin de former une jonc-
tion PN source/corps qui s'étend jusqu'à une profondeur prédéterminée à partir de la surface de la pastille, ladite jonction source/corps étant espacée de ladite jonction corps/drain afin de définir une région de canal dans la région de corps, à la surface, ce procédé étant caractérisé en ce qu'on forme de l'aluminium sur ladite surface de la pastille pour qu'il vienne au contact de la jonction source/ corps à ladite profondeur prédéterminée, afin d'empêcher une polarisation directe
de la jonction PN source/corps pendant le fonctionnement du dispositif.
2 - Procédé selon la revendication 1, caractérisé en ce que l'étape de formation de l'aluminium comprend le dépôt de l'aluminium et son chauffage à une
température d'environ 400-450 C, pendant approximativement 15 minutes à une heure.
3 - Procédé selon la revendication 1, caractérisé en ce que ladite pro-
fondeur prédéterminée de la jonction PN source/corps est inférieure à environ
1,0 micron.
4 - Procédé selon la revendication 1, caractérisé en ce qu'on fait diffu-
ser de l'arsenic pour constituer ladite région de source.
- Transistor à effet de champ à grille isolée qui comprend une plaquette semiconductrice munie d'une région de drain d'un premier type de conductivité, contigUe à une surface de la plaquette, une région de corps d'un second type de conductivité s'étendant dans la plaquette à partir d'une portion de la surface afin de former une jonction PN corps/drain, et une région de source de premier type de conductivité à l'intérieur des limites de la région de corps, pour former
une jonction PN source/corps qui s'étend jusqu'à une profondeur déterminée à par-
tir de la surface de la plaquette, ladite jonction source/corps étant espacée de
ladite jonction corps/drain de manière à définir une région de canal dans la ré-
gion du corps, à la surface, ce transistor étant caractérisé en ce qu'il comporte une électrode d'aluminium (42) disposée sur ladite surface de la pastille (12), cette électrode comprenant des pointes (43) qui sont au contact de la jonction
source/corps (30), à ladite profondeur déterminée, de telle manière que la jonc-
tion PN source/corps (30) ne soit pas directement polarisée pendant le fonction-
nement du dispositif.
6 - Transistor à effet de champ à grille isolée selon la revendication 5, caractérisé en ce que ladite profondeur déterminée de la jonction source/corps PN
(30) est inférieure à environ 1,0 micron, et lesdites pointes (43) pénètrent jus-
qu'à une profondeur d'environ 1,0 micron.
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| US65510984A | 1984-09-27 | 1984-09-27 |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| FR2570880A1 true FR2570880A1 (fr) | 1986-03-28 |
Family
ID=24627549
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| FR8513907A Pending FR2570880A1 (fr) | 1984-09-27 | 1985-09-19 | Procede de fabrication d'un transistor a effet de champ a grille isolee et transistor ainsi obtenu |
Country Status (4)
| Country | Link |
|---|---|
| JP (1) | JPS6184867A (fr) |
| DE (1) | DE3533808A1 (fr) |
| FR (1) | FR2570880A1 (fr) |
| GB (1) | GB2165091B (fr) |
Families Citing this family (9)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| GB2193597A (en) * | 1986-08-08 | 1988-02-10 | Philips Electronic Associated | Method of manufacturing a vertical DMOS transistor |
| JPS63302535A (ja) * | 1987-06-03 | 1988-12-09 | Mitsubishi Electric Corp | ガリウム砒素集積回路 |
| JP2526960B2 (ja) * | 1988-01-11 | 1996-08-21 | 日本電装株式会社 | 導電変調型ｍｏｓｆｅｔ |
| JPH01235277A (ja) * | 1988-03-15 | 1989-09-20 | Nec Corp | 縦型電界効果トランジスタ |
| JP2510710B2 (ja) * | 1988-12-13 | 1996-06-26 | 三菱電機株式会社 | 絶縁体基板上の半導体層に形成されたｍｏｓ型電界効果トランジスタ |
| KR20100135521A (ko) * | 2009-06-17 | 2010-12-27 | 주식회사 하이닉스반도체 | 반도체 소자 및 그 제조 방법 |
| CN106206300A (zh) * | 2015-04-29 | 2016-12-07 | 北大方正集团有限公司 | 垂直双扩散金属-氧化物半导体场效应晶体管及加工方法 |
| CN109817707A (zh) * | 2019-01-15 | 2019-05-28 | 上海华虹宏力半导体制造有限公司 | Rc-igbt结构及其制造方法 |
| CN117238969A (zh) * | 2023-11-13 | 2023-12-15 | 深圳基本半导体有限公司 | 碳化硅mosfet器件及其制备方法与应用 |
Citations (5)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| FR2371778A1 (fr) * | 1976-11-19 | 1978-06-16 | Tokyo Shibaura Electric Co | Dispositif semi-conducteur |
| DE2825433A1 (de) * | 1977-06-09 | 1978-12-14 | Fujitsu Ltd | Halbleitervorrichtung und verfahren zu deren herstellung |
| DE3240162A1 (de) * | 1982-01-04 | 1983-07-14 | General Electric Co., Schenectady, N.Y. | Selbstjustierter leistungs-mosfet mit integralem source-basis-kurzschluss und verfahren zum herstellen derselben |
| EP0094891A2 (fr) * | 1982-05-20 | 1983-11-23 | Fairchild Semiconductor Corporation | Procédé pour la fabrication d'une structure verticale MOSFET de puissance |
| DE3435612A1 (de) * | 1983-09-06 | 1986-04-03 | General Electric Co., Schenectady, N.Y. | Oberflaechen-halbleitervorrichtung und verfahren zu ihrer herstellung |
Family Cites Families (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| DE2930780C2 (de) * | 1979-07-28 | 1982-05-27 | Deutsche Itt Industries Gmbh, 7800 Freiburg | Verfahren zur Herstellung eines VMOS-Transistors |
| JPS5957477A (ja) * | 1982-09-27 | 1984-04-03 | Fujitsu Ltd | 半導体装置 |
-
1985
- 1985-09-19 FR FR8513907A patent/FR2570880A1/fr active Pending
- 1985-09-21 DE DE19853533808 patent/DE3533808A1/de not_active Withdrawn
- 1985-09-25 GB GB08523651A patent/GB2165091B/en not_active Expired
- 1985-09-26 JP JP60214398A patent/JPS6184867A/ja active Pending
Patent Citations (5)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| FR2371778A1 (fr) * | 1976-11-19 | 1978-06-16 | Tokyo Shibaura Electric Co | Dispositif semi-conducteur |
| DE2825433A1 (de) * | 1977-06-09 | 1978-12-14 | Fujitsu Ltd | Halbleitervorrichtung und verfahren zu deren herstellung |
| DE3240162A1 (de) * | 1982-01-04 | 1983-07-14 | General Electric Co., Schenectady, N.Y. | Selbstjustierter leistungs-mosfet mit integralem source-basis-kurzschluss und verfahren zum herstellen derselben |
| EP0094891A2 (fr) * | 1982-05-20 | 1983-11-23 | Fairchild Semiconductor Corporation | Procédé pour la fabrication d'une structure verticale MOSFET de puissance |
| DE3435612A1 (de) * | 1983-09-06 | 1986-04-03 | General Electric Co., Schenectady, N.Y. | Oberflaechen-halbleitervorrichtung und verfahren zu ihrer herstellung |
Also Published As
| Publication number | Publication date |
|---|---|
| JPS6184867A (ja) | 1986-04-30 |
| GB8523651D0 (en) | 1985-10-30 |
| GB2165091B (en) | 1988-04-20 |
| GB2165091A (en) | 1986-04-03 |
| DE3533808A1 (de) | 1986-04-03 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| FR2572220A1 (fr) | Dispositif semi-conducteur a effet de champ | |
| JP4192281B2 (ja) | 炭化珪素半導体装置 | |
| FR2559958A1 (fr) | Dispositif semi-conducteur metal-oxyde a effet de champ et son procede de fabrication | |
| FR2494499A1 (fr) | Structure plane pour dispositifs semi-conducteurs a haute tension | |
| FR2745952A1 (fr) | Transistor bipolaire a grille isolee a canal court ayant des proprietes ameliorees pour sa chute de tension en sens direct et ses pertes de puissance par commutation | |
| FR2496983A1 (fr) | Procede de fabrication par auto-alignement d'un dispositif semiconducteur comportant un igfet de dimension tres faible | |
| FR2458902A1 (fr) | Procede pour fabriquer des circuits mos integres avec et sans transistors de memoire mnos selon la technologie des grilles en silicium | |
| FR2577348A1 (fr) | Procede de formation de regions de silicium isolees et de dispositifs a effet de champ sur un substrat de silicium | |
| JP3213357B2 (ja) | シリコンスライス内に白金イオンを導入および拡散する方法 | |
| FR2481518A1 (fr) | Procede de realisation d'un dispositif semiconducteur comportant des transistors a effet de champ complementaires | |
| FR2570880A1 (fr) | Procede de fabrication d'un transistor a effet de champ a grille isolee et transistor ainsi obtenu | |
| EP0069606B1 (fr) | Transistor à effet de champ vertical à jonction et procédé de fabrication | |
| FR2491679A1 (fr) | Methode d'isolation d'un dispositif a semi-conducteurs et dispositif ou circuit integre obtenu | |
| KR100503905B1 (ko) | 반도체장치 및 그 제조방법 | |
| CA1261045A (fr) | Photodiode a avalanche | |
| JP5011656B2 (ja) | 半導体装置の製造方法 | |
| FR2803101A1 (fr) | Procede de fabrication de composants de puissance verticaux | |
| FR2548831A1 (fr) | Procede de realisation d'au moins une couche profonde dans un dispositif a semi-conducteur | |
| JP2023080193A (ja) | トレンチ型半導体装置の製造方法 | |
| FR2511194A1 (fr) | Transistor a effet de champ et procede de fabrication | |
| FR2742583A1 (fr) | Transistor a effet de champ a grille isolee et a canal diffuse | |
| FR2620570A1 (fr) | Procede de fabrication de dispositif semi-conducteur " bicmos " | |
| FR2607324A1 (fr) | Transistor a grille isolee avec diode verticale integree et procede de fabrication | |
| EP0164292B1 (fr) | Thyristor blocable à gachette d'anode | |
| US4468856A (en) | Method for forming an ohmic contact to a semiconductor substrate |