DE2917165A1 - Verfahren zum herstellen einer halbleiteranordnung durch verbinden eines siliziumsubstrats und einer elektrode o.dgl. miteinander mittels aluminiums - Google Patents

Verfahren zum herstellen einer halbleiteranordnung durch verbinden eines siliziumsubstrats und einer elektrode o.dgl. miteinander mittels aluminiums

Info

Publication number
DE2917165A1
DE2917165A1 DE19792917165 DE2917165A DE2917165A1 DE 2917165 A1 DE2917165 A1 DE 2917165A1 DE 19792917165 DE19792917165 DE 19792917165 DE 2917165 A DE2917165 A DE 2917165A DE 2917165 A1 DE2917165 A1 DE 2917165A1
Authority
DE
Germany
Prior art keywords
silicon substrate
connection surface
aluminum
electrode
aluminum solder
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Granted
Application number
DE19792917165
Other languages
English (en)
Other versions
DE2917165C2 (de
Inventor
Hisakichi Onodera
Jin Onuki
Ko Soeno
Masateru Suwa
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Hitachi Ltd
Original Assignee
Hitachi Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Hitachi Ltd filed Critical Hitachi Ltd
Publication of DE2917165A1 publication Critical patent/DE2917165A1/de
Application granted granted Critical
Publication of DE2917165C2 publication Critical patent/DE2917165C2/de
Granted legal-status Critical Current

Links

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/30—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26
    • H01L21/302—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26 to change their surface-physical characteristics or shape, e.g. etching, polishing, cutting
    • H01L21/306—Chemical or electrical treatment, e.g. electrolytic etching
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01005—Boron [B]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01006—Carbon [C]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01013—Aluminum [Al]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01019—Potassium [K]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01029—Copper [Cu]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01033—Arsenic [As]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/0104—Zirconium [Zr]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01042—Molybdenum [Mo]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01051—Antimony [Sb]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01072—Hafnium [Hf]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01074—Tungsten [W]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01079—Gold [Au]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/013—Alloys
    • H01L2924/014—Solder alloys
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/10—Details of semiconductor or other solid state devices to be connected
    • H01L2924/102—Material of the semiconductor or solid state bodies
    • H01L2924/1025—Semiconducting materials
    • H01L2924/10251—Elemental semiconductors, i.e. Group IV
    • H01L2924/10253—Silicon [Si]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/10—Details of semiconductor or other solid state devices to be connected
    • H01L2924/11—Device type
    • H01L2924/12—Passive devices, e.g. 2 terminal devices
    • H01L2924/1203—Rectifying Diode
    • H01L2924/12036—PN diode
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/10—Details of semiconductor or other solid state devices to be connected
    • H01L2924/11—Device type
    • H01L2924/13—Discrete devices, e.g. 3 terminal devices
    • H01L2924/1301—Thyristor
    • Y—GENERAL TAGGING OF NEW TECHNOLOGICAL DEVELOPMENTS; GENERAL TAGGING OF CROSS-SECTIONAL TECHNOLOGIES SPANNING OVER SEVERAL SECTIONS OF THE IPC; TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
    • Y10—TECHNICAL SUBJECTS COVERED BY FORMER USPC
    • Y10S—TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
    • Y10S148/00—Metal treatment
    • Y10S148/018—Compensation doping
    • Y—GENERAL TAGGING OF NEW TECHNOLOGICAL DEVELOPMENTS; GENERAL TAGGING OF CROSS-SECTIONAL TECHNOLOGIES SPANNING OVER SEVERAL SECTIONS OF THE IPC; TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
    • Y10—TECHNICAL SUBJECTS COVERED BY FORMER USPC
    • Y10S—TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
    • Y10S148/00—Metal treatment
    • Y10S148/02—Contacts, special

Landscapes

  • Engineering & Computer Science (AREA)
  • Computer Hardware Design (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Manufacturing & Machinery (AREA)
  • Electrodes Of Semiconductors (AREA)
  • Die Bonding (AREA)
  • Thyristors (AREA)

Description

HITACHI, LTD., Tokyo, Japan
Verfahren zum Herstellen einer Halbleiteranordnung durch Verbinden eines Siliziumsubstrats und einer Elektrode od. dgl, miteinander mittels Aluminiums
Die Erfindung bezieht sich auf ein Verfahren zum Herstellen einer Halbleiteranordnung und insbesondere auf eine Verbesserung beim Verbinden eines Siliziumsubstrats und beispielsweise von Elektroden miteinander mittels Aluminiums.
Es ist allgemeine Praxis, Elektroden mit einem Siliziumsubstrat mittels eines Aluminiumlots zwecks Halterung des Siliziumsubstrats oder Schaffung des elektrischen Anschlusses daran zu verbinden. Bei einigen Anwendungsfällen wird das Aluminiumlot auch zur Verbindung eines Siliziumsubstrats mit einem anderen verwendet. Mit dem Siliziumsubstrat zu verbindende Teile werden hier allgemeine Elektroden genannt.
Hinsichtlich der Kontakte mit einem Siliziumsubstrat unter Verwendung von Aluminium sei auf die Veröffentlichungen von Mhtlow et al "Ohmic Aluminum-n-Type Silicon Contact", "Journal of Applied Physics", Vol. 30, No. 4, (1959), S. 541-543; Roberts et al "The Controlling Factors in
909847/0614
Semiconductor Large Area Alloying Technology", "Journal of Materials Science" 3 (1968), S.IIO7II9; oder Roberts et al "The Effects of Alloying Material on Regrowth-layer Structure in Silicon Power Devices", "Journal of Materials Science" 6 (1971), S. 189-198 hingewiesen.
Aluminium wird als Lot verwendet, da es einerseits gegenüber anderen Hartlötwerkstoffen eine überlegene elektrische Leitfähigkeit und Bindeeigenschaft aufweist und andererseits zu einem Hartlöttyp gehört, der wirtschaftlich ist.
Falls die Verbindungsoberfläche des Siliziumsubstrats teilweise η-Leitfähigkeit aufweist, bewirkt die Hitze zum Verbinden von Silizium und Aluminium miteinander eine Reaktion des Siliziums mit Aluminium, und demgemäß wird auf der n-Leitfähigkeitsoberfläche eine neugewachsene Schicht von p-Leitfähigkeit gebildet, die zu einem unerwünschten Anstieg des Durchlaßspannungsabfalls PVD der Halbleiteranordnung führt.
Eine herkömmliche Gegenmaßnahme zum Vermeiden der neugewachsenen p-Schicht sieht die Verringerung der Dicke des Aluminiumlots vor. Eine andere Gegenmaßnahme besteht darin, eine Folie aus einem fünfwertigen Element, wie z. B. Antimon, zwischen dem Siliziumsubstrat und einer als Aluminiumlot dienenden Aluminiumfolie anzuordnen. Noch eine weitere Gegenmaßnahme sieht das Eindiffundieren einer großen Phosphormenge in die η-Oberfläche vor, die nicht nur wegen des fünfwertigen Elements, sondern auch wegen ihrer Wirksamkeit zur Vermeidung der Bildung der neugewachsenen Schicht gewählt wird. Jedoch sind diese Gegenmaßnahmen
unbefriedigend.
Ö098A7/O6U
Bei gesteigertem Durchlaßspannungsabfall FVD erzeugt das Siliziumsubstrat im leitenden Zustand eine entsprechend große Wärmemenge und wird schwierig abkühlbar. Daher muß die durch das Siliziumsubstrat zu leitende
Stroitmenge verringert werden.
Der Erfindung liegt daher die Aufgabe zugrunde, ein Verfahren zum Herstellen einer Halbleiteranordnung zu
entwickeln das sicherzustellen vermag, daß ein Siliziumsubstrat und Elektroden od. dgl. Teile miteinander mittels Aluminiums verbunden werden können, ohne daß ein Anstieg des Durchlaßspannungsabfalls verursacht wird, daß sich
die in der Halbleiteranordnung erzeugte Wärme verringern und eine dementsprechend hohe Strommenge durchleiten läßt und daß keine Verschlechterung der Eigenschaften des
Siliziumsubstrats auftritt.
Gegenstand der Erfindung, womit diese Aufgabe gelöst
wird, ist nach einer Alternative ein Verfahren zum Herstellen einer Halbleiteranordnung, bei dem man ein Siliziumsubstrat von η-Leitfähigkeit mittels Aluminiumlots mit einer
Elektrode verbindet, mit dem Kennzeichen, daß man in der Verbindungsoberfläche des Siliziumsubstrats Vertiefungen ausbildet, deren jede eine Verbindungsfläche mit einem
Flächenindex höherer Ordnung als dem der Verbindungsoberfläche des Siliziumsubstrats aufweist,
daß man entweder das Aluminiumlot auf der Verbindungsoberfläche des Siliziumsubstrats vorsieht und die Elektrode auf dem
909847/OGU
Aluminiumlot anbringt
oder die Elektrode auf der Verbindungsoberfläche des Siliziumsubstrats über das Aluminiumlot anbringt
und daß man das Siliziumsubstrat, das Aluminiumlot und die Elektrode durch Erhitzen vereinigt.
Nach einer anderen Alternative ist Gegenstand der Erfindung ein Verfahren zum Herstellen einer Halbleiteranordnung, bei dem man ein Siliziumsubstrat von n-Leitfähigkeit mittels Aluminiumlots mit wenigstens einem anderen Siliziumsubstrat verbindet, mit dem Kennzeichen, daß
man in der Verbindungsoberfläche jedes Sillziumsubstrats Vertiefungen ausbildet, deren jede eine Verbindungsfläche mit einem Flächenindex höherer Ordnung als dem der Verbindungsoberfläche des Siliziumsubstrats aufweist,
und daß man die wenigstens zwei mit den Vertiefungen versehenen Siliziumsubstrate und je ein dazwischen angeordnetes Aluminiumlot durch Erhitzen vereinigt.
Weitere Ausgestaltungen der Erfindung sind in den Ansprüchen 3 bis 8 gekennzeichnet.
Die Erfindung gibt also ein Verfahren zum Herstellen einer Halbleiteranordnung an, bei dem in einer Verbindungsoberfläche eines Siliziumsubstrats von n-Leitfähigkeit Vertiefungen gebildet werden, deren jede eine Verbindungsfläche mit einem Flächenindex höherer Ordnung als dem der Verbindungsoberfläche des Siliziumsubstrats aufweist, und
80a847/G6U
ORlGSNAL INSPECTED
das Substrat und die Elektroden u. dgl. Teile miteinander mit einem Aluminiumlot so verbunden werden, um einen Durchlaßspanungsabfall FVD zu senken. Nach dem Ausbilden der Vertiefungen, jedoch vor dem Verbinden mit dem Aluminiumlot wird Phosphor in einen von der Verbindungsoberfläche bis in eine Tiefe von 20 ,um reichenden Bereich eindiffundiert, um dadurch den Durchlaßspannungsabfall FVD weiter zu verringern. Beim Abkühlen nach dem Verbindungsvorgang wird ein Temperaturgradient so eingerichtet, daß die Temperatur im Siliziumsubstrat höher als die Temperatur im geschmolzenen Aluminium ist, so daß der Durchlaßspannungsabfall FVD weiter gesenkt werden kann.
Die Erfindung wird anhand der in der Zeichnung veranschaulichten Ausführungsbeispiele näher erläutert; darin zeigen:
Fig. 1 einen Längsschnitt einer Halbleiteranordnung, bei der ein Siliziumsubstrat und Elektroden miteinander mittels eines Aluminiumlots verbunden werden;
Fig. 2 einen Längsschnitt einer Halbleiteranordnung, bei der Siliziumsubstrate und Elektroden miteinander mittels eines Aluminiumlots verbunden sind;
Fig. 3 einen Längsschnitt eines Siliziumsubstrats zur Veranschaulichung der Art der Abkühlung, wenn der Verbindungsvorgang beim erfindungsgemäßen Herstellungsverfahren abläuft;
Fig. 4 ein Diagramm zur Darstellung der Beziehung zwischen der Heiζtemperatur und dem Diskontinuitätsverhältnis nach dem bekannten Verfahren und nach dem Herstellverfahren gemäß der Erfindung;
Θ09847/06Η
Fig. 5 ein Diagramm zur Darstellung der Beziehung zwischen dem Diskontinuitätsverhältnis und dem Anstieg des Durchlaßspannungsabfalls;
Fig. 6 ein Diagramm zur Darstellung von Phosphorkonzentrationsprofilen in der Tiefenrichtung eines Siliziumsubstrats einer Halbleiteranordnung nach dem bekannten Verfahren und nach dem Herstellverfahren gemäß der Erfindung;
Fig. 7 ein Diagramm zur Darstellung der Beziehung zwischen dem Diskontinuitätsverhältnis und dem Anstieg des Durchlaßspannungsabfalls in nach dem herkömmlichen Verfahren und nach dem erfindungsgemäßen Herstellverfahren gefertigten Halbleiteranordnungen;
Fig. 8 eine Mikroskopaufnahme einer Siliziumsubstratoberfläche nach einem Ätzverfahren beim Herstellverfahren gemäß der Erfindung;
Fig. 9 eine Mikroskopaufnahme eines Verbindungsbereichs in einem Siliziumsubstrat einer nach dem erfindungsgemäßen Herstellverfahren gefertigten Halbleiteranordnung; und
Fig. 10 eine Mikroskopaufnahme eines Verbindungsbereichs in einem Siliziumsubstrat einer nach dem bekannten Verfahren hergestellten Halbleiteranordnung.
In Fig. 1 ist eine Darstellung der auseinandergenommenen Form einer allgemein mit ^O bezeichneten Diode des Druck-
909847/0614
Verbindungstyps gegeben, die ein Siliziumsubstrat 11 mit einem p-n-Ubergangaufweist. Das Siliziumsubstrat ist mit einer Trägerelektrode 13 aus Molybdän oder Wolfram mittels eines Aluminiumlots 12 verbunden. Die Trägerelektrode 13 ist mit einer Lo tschicht 14 zur Verbindung mit einer unteren Kupferelektrode 15 versehen. Das Siliziumsubstrat 11 trägt auf seiner oberen Hauptoberfläche eine (nicht dargestellte) abgeschiedene Elektrodenschicht aus Gold od. dgl. und liegt über eine Zwischenpufferplatte 16 aus Wolfram an einer oberen Kupferelektrode 17 an. Mit den oberen und unteren Kupferelektroden 17 und 15 sind Flansche 19 und 18 aus "Fernico" hartgelötet, die außerdem an ihren äußeren ümfangskanten mit "Fernico"-Flanschen 21 und 22 hartgelötet sind. Die Flansche 21 und 22 sind an entgegengesetzten Enden eines keramischen Abdichtkörpers montiert.
g oberen und unteren Kupferelektroden 17 und 15, die Flansche 18, 19, 21 und 22 und der keramische Abdichtkörper 20 stellen eine luftdichte Einfassung dar, die das Siliziumsubstrat 11 gegenüber der Außenluft isoliert.
Es ist zu bemerken, daß ein für das freiliegende Ende des p-n-übergangs des Siliziumsubstrats 11 vorgesehener Oberflächenstabilisator nicht dargestellt ist.
Fig. 2 zeigt eine Hochspannungsdiode K) des Glaseinformtyps, bei der ein Paar von Molybdänelektroden 31 und 32 unter Abstand angeordnet sind, p-Leitfähigkeits-Siliziumabstandsstücke 33a und 33b ohne p-n-übergänge an
909847/0614
die Elektroden 31 bzw. 32 angrenzen und Siliziumplättchen (Siliziumsubstrate) 34a, 34b..,34n mit p-n-Ubergängen zwischen den Abstandsstücken 33a und 33b so gestapfeit sind, daß ihre gleichgerichteten Polaritäten in einer Richtung ausgerichtet sind, wobei die Elektroden 31 und 32, die Abstandsstücke 33a und 33b und die Siliziumplättchen 34a, 34b,...,34n miteinander mittels der Aluminiumlote 35a, 35b,...35n-1, 35n verbunden sind. Die erhaltene Einheit ist mit einer ZnO-B^Og-SiO^-System-Glaseinformmasse eingeformt, die eine Brücke zwischen den Elektroden 31 und bildet.
Die Glaseinformung 36 dient nicht nur als Oberflächenstabilisator für die freiliegenden Enden der p-n-Ubergänge der Siliziumplättchen 34a, 34b,...,34n, sondern auch als Schutz gegen eine äußere mechanische» Beanspruchung. Kupferanschlußleiter 37 und 38, die eine geringe Menge Zirkonium enthalten, sind mit den Elektroden 31 und 32 durch Schlagschweißen verbunden.
Beim Verbinden des Siliziumsubstrats 11 und der Trägerelektrode 13 miteinander mittels des Aluminiumlots 12 im Fall der Diode nach Fig. 1 oder beim Verbinden der Siliziumplättchen 34a, 34b,...,34n mit den Aluminiumloten 35b,...,35n-1 im Fall der Diode nach Fig. 2 wird das Herstellverfahren gemäß der Erfindung angewendet.
Im einzelnen hat das Siliziumsubstrat eine Verbindungsoberfläche in der Form einer n-Leitfähigkeits-(111)-K.ristalli-
sationsöberflache, und die Verbindungsoberfläche wird mit einer hauptsächlich 5 % Natriumhydroxid enthaltenden wässerigen Lösung geätzt, um darin Vertiefungen zu bilden.
909847/0614
Danach wird Phosphor in die Verbindungsoberfläche mit hoher Konzentration (1,08 Atom %; 1 Atom % = 5 χ .10 Atome/cm ), um sie in eine η -Leitfähigkeits-Verbindungsoberflache umzuwandeln.
Eine Mikroskopaufnahme der so vorbereiteten η -Leitfähigkeits-Verbindungsoberflache ist in Fig. 8 gezeigt. Es ist festzustellen, daß die Phosphordiffusion mit der hohen Konzentration dem Unterdrücken eines Anstiegs des Durchlaßspannungsabfalls dank der Eigenschaft des Phosphors zum Vermeiden der Bildung der neugewachsenen Schichten dient, und diese Diffusion ist keine unerläßliche Bedingung der Verwirklichung der Erfindung. Bei Beobachtung der η -Leitfähigkeits-Verbindungsoberflache wurde bestätigt, daß dort eine große Zahl von Vertiefungen gebildet war, worin isolierte segmentförmige Verbindungsflächen mit einem Flächenindex höherer Ordnung als dem Flächenindex (111) der ursprünglichen Verbindungsoberfläche freigelegt waren.
Anschließend wird eine Hochkonzentrations-Phosphordiffusions-η -Leitfähigkeitsschicht durch Polieren oder Ätzen entfernt, während die andere Hochkonzentrations-Phosphordiffusions-n+-Leitfähigkeitsschicht, die als die Verbindungsoberfläche dient, mit einer Diffusionsmaske maskiert wird, durch die ein p-Leitfähigkeitsdotierstoff (Akzeptor), wie z. B. Bor, Gallium od. dgl., zur Bildung eines p-n-übergangs diffundiert wird. Oa die Heiztemperatur für die Bildung des p-n-übergangs unter dem Schmelzpunkt des Siliziums liegt, wird die große Zahl von
809847/0614
in der n^Leitfähigkeits-Verbindungsoberfläche gebildeten Vertiefungen während der wärmebehandlung nicht verformt.
Dann werden die Diffusionsmaske und ein auf dem Siliziumsubstrat während der Akzeptordiffusion gebildeter Siliziumoxidfilm entfernt.
Im nächsten Schritt wird auf der mit den Vertiefungen des Flächenindex hoher Ordnung ausgebildeten η -Leitfähigkeits-Verbindungsoberfläche Aluminium nach einer bekannten Technik, wie z. B. Dampfabscheidung, in einer bestimmten Dicke abgeschieden. Alternativ wird das Siliziumsubstrat 11, das einerseits über eine Aluminiumfolie 12 an der Trägerelektrode 13 anliegt und andererseits mit einem Wärmeisolierkörper 40 aus beispielsweise Graphit abgedeckt ist, wie Fig. 3 zeigt, auf eine Temperatur über dem Schmelzpunkt von Aluminium für eine bestimmte Zeit erhitzt und danach einer Abkühlung unterworfen, wodurch das Siliziumsubstrat mit der Trägerelektrode 13 verbunden wird. Der Wärmeisolierkörper 40 in enger Anlage am Siliziumsubstrat 11 bewirkt die Schaffung eines negativen Temperaturgradienten, bei dem das Siliziumsubstrat 11 auf einer höheren Temperatur als das Aluminiumlot gehalten wird, so daß beim Abkühlungsprozeß die Kristallisation und das Wachstum der neugewachsenen Schicht in der zur Verbindungsoberfläche senkrechten Richtung, jedoch nicht in derjüazu parallelen seitlichen Richtung stattfinden können.
Ein weiter gesteigertes Diskontinuitätsverhältnis der neugewachsenen Schicht, das dem längsgerichteten Wachstum
Ö09847/06U
der neugewachsenen Schicht zuzuschreiben ist, kann zur Unterdrückung eines Anstiegs des Durchlaßspannungsabfalls FVD beitragen.
Der hier verv/endete Begriff "Diskontinuitätsverhältnis" bezeichnetr ein Verhältnis l/L (wobei 1 die Länge eines Teils ist, in dem nach der Verbindung eine Querschnittsfläche der kristallisierten neugewachsenen Schicht nicht vorliegt, und L die gesamte Verbindungslänge bedeutet). Dieses Verhältnis ist gleich einem Verhältnis q/Q (wobei q die Fläche ist, an der die neugewachsene Schicht kristallisiert ist, und Q die Fläche der Verbindungsoberfläche ist).
Fig. 4 zeigt die Beziehung zwischen der Heiζtemperatur zum Verbinden und dem Diskontinuitätsverhältnis der neugewachsenen Schicht, wobei die Kurve A besonders durch den negativen Temperaturgradient beeinflußte Ergebnisse der Erfindung, die Kurve B nicht durch den negativen Temperaturgradient beeinflußte Ergebnisse der Erfindung und die Kurve C Ergebnisse des bekannten Verfahrens wiedergeben, bei dem keine Vertiefungen mit dem Flächenindex hoher Ordnung gebildet sind und der Temperaturgradient positiv ist. Wie aus Fig.4 ersichtlich ist, wächst die Zahl der kristallisierten neugewachsenen Schichten, wenn die Heiztemperatur steigt, so daß das Diskontinuitätsverhältnis sinkt, und das Diskontinuitätsverhältnis wird erfindungsgemäß im Vergleich mit dem bekannten Verfahren verbessert.
Fig. 5 zeigt die Beziehung zwischen dem Diskonituitätsverhältnis und dem Zuwachs /\ FVD des Durchlaßspannungsabfalls
I08S47/86U
aufgrund der neugewachsenen Schicht. Wie aus Fig.5 ersichtlich ist, sinkt der Durchlaßspannungsabfall FVD, wenn das Diskontinuitätsverhältnis steigt, wie im Vorstehenden beschrieben wurde.
So offenbaren die Fig. 4 und 5, daß erfindungsgemäß das Diskontinuitätsverhältnis im Vergleich mit dem bekannten Verfahren gesteigert wird, so daß sich der Durchlaßspannungsabfall verringern läßt.
Fig. 6 zeigt Phosphorkonzentrationsprofile innerhalb eines von der η -Leitfähigkeits-Oberfläche des Siliziumsubstrats der Halbleiteranordnung bis in eine Tiefe von 20 .um reichenden Bereichs, wobei die Kurven φ und (£) Profile im Siliziumsubstrat nach dem bekannten Verfahren und die Kurven φ und (3) Profile im Siliziumsubstrat der Halbleiteranordnung gemäß der Erfindung darstellen.
Im Fall der Kurve φ ist die Phosphorkonzentration an der
Oberfläche 1,^.8 χ 10 Atome/cm und etwa 9 χ 10 Atome/cm
Ιΐή /-\
in einer Tiefe von 20 ,um. Fall der Kurve \A) ist die
^"^ 20
Phosphorkonzentration*an der Oberfläche 4,0 χ 10 Atome/cm
20 3 und in einer Tiefe von 20 ,um 1,5 χ 10 Atome/cm . Erfindungsgemäß ist die Phosphorkonzentration in Abhängigkeit von einer von der η -Leitfähigkeit-Oberfläche bis in eine Tiefe von 20 ,umreichende Tiefe 3 bis 7 χ 10 Atome/cm .
Siliziumsubstrate entsprechen den Kurven Q), Q), (5) und (4) wurden jeweils mittels Aluminiumlots mit einer Metallplatte aus Molybdän zur Fertigung einer glaseingeformten Diode
9t)9847/Ö6U
verbunden. Die so hergestellten Produkte oder Proben 1 bis^)wurden geschnitten, und die Schnittoberflächen wurden poliert und in ein "Sirtl"-Ätzmittel (Lösung von 10 cm Wasser und 5 g CrO., :HF =1 : 1) eingetaucht, um neugewachsene Schichten zu bilden, die mittels eines optischen Mikroskops beobachtet wurden. Bei diesen Proben wurden die Zuwächse Δ FVD des Durchlaßspannungsabfalls FVD aufgrund der neugewachsenen Schichten · gemessen, und auch das Diskontinuitätsverhältnis von den in den Schnittflächen gebildeten neugewachsenen Schichten wurde gemessen. Die Ergebnisse sind in Fig. 7 dargestellt, woraus festzustellen ist, daß ein Diskontinuitätsverhältnis von mehr als 10 % und ein Zuwachs von weniger als 0,2 V nur mit den Proben © und y) erhalten werden, während der Zuwachs A FVD der Proben (i) und (2) 0,4 V übersteigt und deren Diskontinuitätsverhältnis 1 bis 2 % ist.
Wie oben beschrieben, wird erreicht, daß, wenn Phosphor in einen von der η -Leitfähigkeits-Verbindungsoberfläche bis in eine Tiefe von 20 ,um reichenden Bereich mit einer
2O 3 Konzentration von 3 bis 7 χ 10 Atome/cm diffundiert wird, der Durchlaßspannungsabfall FVD verringert werden kann.
Die der Phosphordiffusion unterworfene Verbindungsoberflache ist mit anderen Vertiefungen als denen ausgebildet, die durch Ätzen geschaffen werden, wenn die Verbindung mit Aluminium vorgenommen wird. Die zusätzlichen Vertiefungen aufgrund der Phosphordiffusion tragen zur Erhöhung des Diskontinuitätsverhältnisses bei.
Ö09847/06U
Demgemäß ist, wenn die Phosphorkonzentration geringer als 3 χ 10 Atome/cm ist, die Bildung der zusätzlichen Vertiefungen unzureichend, was zu einem hohen Zuwachs ά FVD führt. Umgekehrt können, wenn die Phosphorkonzentration mehr als 7 χ 10 Atome/cm beträgt, die zusätzlichen Vertiefungen übermäßig erzeugt werden, und daraus folgt, daß die Verbindungsoberfläche in zu hohem Grad unregelmäßig wird, was zu dem gleichen Oberflächenzustand wie dem der herkömmlichen, nicht mit Vertiefungen ausgebildeten Oberfläche und zu einem darausfolgenden Anstieg des Zuwachses A FVD führt.
Fig. 9 und 10 zeigen Mikroskopaufnahmen von Schliffen der Halbleiteranordnungen gemäß der Erfindung bzw. nach dem bekannten Verfahren. Erfindungsgemäß ist eine neugewachsene Schicht 11a im Inneren unterbrochen, während nach dem bekannten Verfahren die Kristallisation und das Wachstum einer neugewachsenen Schicht 11a ununterbrochen über die gesamte η -Leitfähigkeits·
Siliziumsubstrats 11 reichen.
die gesamte η -Leitfähigkeits-Verbindungsoberfläche des
Wenn die Siliziumabstandsst_ücke 33a, 33b und die Siliziumplättchen 34a, 34b,...,34n miteinander mittels der Aluminiumlote 35a, 35b,...,35n zur Bildung eines Stapels die bei der·Glaseinformungs-Hochspannungsdiode nach Fig. 2 verbunden werden, ist es schwierig, den negativen Temperaturgradient beim Abkühlen einzurichten. Jedoch kann die Schaffung der Vertiefungen mit dem Flächenindex hoher Ordnung in der n-Leitfähigkeitsoberfläche sichern, daß das Diskontinuitätsverhältnis ausreichend erhöht wird und der Durchlaßspannungsabfall entsprechend
9098A7/O6U
verringert wird, wie in Fig. 4 und 5 gezeigt ist.
Die Bildung der Vertiefungen mit dem Flächenindex hoher Ordnung ist nicht auf Ätzen allein angewiesen. Wenn jedoch die Vertiefungen mechanisch gebildet werden, bleibt die Verformungsbeanspruchung in der Oberfläche des Siliziumsubstrats und neigt zur nachteiligen Beeinflussung der elektrischen und mechanischen Eigenschaften des Siliziumsubstrats. Daher ist es wünschenswert, ein solches Verfahren wie das Ätzen anzuwenden, das von einer Verformungsbeanspruchung frei und von hohem Wirkungsgrad ist.
Ms Ätzmittel wird eine wässerige Alkalilösung bevorzugt, insbesondere ist eine Natriumhydroxid oder Kaliumhydroxid enthal teßvs wässerige Lösung wirksam.
Wie oben beschrieben, ist das Herstellverfahren gemäß der Erfindung zum Verbinden der Elektrode u. dgl. Teile mit der n-Leitfähigkeitsoberfläche wirksam und kann auf verschiedene Siliziumsubstrate von Transistoren, Thyristoren u. dgl. außer den schon genannten Siliziumsubstraten von Dioden angewandt werden.
Ein Siliziumsubstrat, bei dem die p-Leitfähigkeitsschicht und die n-Leitfähigkeitsschicht an der Verbindungsoberfläche aisammen vorliegen, wird typisch bei einem bidirektionalen Thyristoraufbau verwendet, inpem ein Paar von Thyristoren umgekehrt parallel innerhalb eines und desselben Siliziumsubstrats vereinigt sind (s. US-PS 3 391 310), oder auch in einem umgekehrt leitenden Thyristoraufbau
909847/06U
verwendet, bei dem eine Diode und ein Thyristor umgekehrt parallel in einem und demselben Siliziumsubstrat vereinigt sind (s.;US-PS 3 978 514). Die Erfindung ist auch auf diese Art von Verbindungsoberflächen anwendbar.
Da der Durchlaßspannungsabfall verringert wird, läßt sich auch die Menge der in der Halbleiteranordnung gemäß der Erfindung während der Stromleitung erzeugten Wärme entsprechend verringern. Außerdem kann die verringerte Wärmeerzeugung die Strommenge entsprechend steigern.
109847/0614

Claims (10)

  1. Ansprüche
    L Verfahren zum Herstellen einer Halbleiteranordnung, mit dem man ein Siliziumsubstrat von n-Leitfähigkeit mittels Aluminiumlots mit einer Elektrode verbindet, dadurch gekennzeichnet, daß man in der Verbindungsoberfläche des Siliziumsubstrats (11) Vertiefungen ausbildet, deren jede eine Verbindungsfläche mit einem Flächenindex höherer Ordnung als dem der Verbindungsoberfläche des Siliziumsubstrats (11) aufweist,
    daß man endweder das Aluminiumlot (12) auf der Verbindungsoberfläche des Siliziumsubstrats (11) vorsieht und die Elektrode (13) auf dem Aluminiumlot (12) anbringt
    oder die Elektrode (13) auf der Verbindungsoberfläche des Siliziumsubstrats (11) über das Aluminiumlot (12) anbringt
    und daß man das Siliziumsubstrat (11), das Aluminiumlot (12) und die Elektrode (13) durch Erhitzen vereinigt.
  2. 2. Verfahren zum Herstellen einer Halbleiteranordnung, bei dem man ein Siliziumsubstrat von η-Leitfähigkeit mittels Aluminiumlots mit wenigstens einem anderen Siliziumsubstrat verbindet, dadurch gekennzeichnet, daß man
    in der Verbindungsoberfläche jedes Siliziumsubstrats (33a, 34a, 34b...34n, 33b) Vertiefungen ausbildet, deren jede
    81-(A 3773-03)-TF
    909847/0614
    eine Verbindungsfläche mit einem Flächenindex höherer Ordnung als dem der Verbindungsoberfläche des Siliziumsubstrats (33a, 34a, 34b...34n, 33b) aufweist,,und daß man die wenigstens zwei mit den Vertiefungen ver sehenen Siliziumsubstrate und je ein dazwischen ange ordnetes Aluminiumlot (35b...35n-1) durch Erhitzen vereinigt.
  3. 3. Verfahren nach Anspruch 1 oder 2, dadurch gekennzeichnet, dafiknan die Vertiefungen durch Ätzen ausbildet.
  4. 4. Verfahren nach Anspruch 3, dadurch gekennzeichnet, daß man das Ätzen mit einem aus alkalischer wässeriger Lösung bestehenden Ätzmittel vornimmt.
  5. 5. Verfahren nach Anspruch 1,dadurch gekennzeichnet, daß man nach Bildung der Vertiefungen Phosphor in einen Bereich von der Verbindungsoberfläche bis zu einer Tiefe von 20 ,um mit eine:
    eindiffundiert.
    20 ,um mit einer Konzentration von 3 bis 7.10 Atomen/cm
  6. 6. Verfahren nach Anspruch 1 oder 2, dadurch gekennzeichnet, daß man nach Bildung der Vertiefungen einen Akzeptor in das Siliziumsubstrat (11; 34a, 34b...34n) zur Bildung eines bestimmten pn-übergangs eindiffundiert.
  7. 7. Verfahren nach Anspruch 1, dadurch gekennzeichnet, daß man beim Abkühlen nach dem Erhitzen zur Vereinigung einen Temperaturgradienten derart einstellt, daß die Temperatur im Siliziumsubstrat (11) höher als die Temperatur im geschmolzenen Aluminiumlot (12) ist.
    Ö093A7/06U
  8. 8. Verfahren nach Anspruch 2,dadurch gekennzeichnet, daß wenigstens eines der Siliziumsubstrate (33a, 34a, 34b...34n, 33b) eine Oberfläche im Kontakt mit dem Aluminiumlot (35b...35n-1) hat, die mit den Vertiefungen ausgebildet ist.
  9. 9. Halbleiteranordnung, in der ein Siliziumsubstrat
    von η-Leitfähigkeit an einer Verbindungsoberfläche mittels Aluminiumlots mit einer Elektrode oder mit wenigstens einem anderen Siliziumsubstrat verbunden ist, dadurch gekennzeichnet, daß die Verbindungsoberfläche des Siliziumsubstrats (11) oder jedes Siliziumsubstrats (33a, 34a, 34b,...34n, 33b) Vertiefungen aufweist, deren jede eine Verbindungsfläche mit einem Flächenindex höherer Ordnung als dem der (111)-Fläche des bzw. jedes Siliziumsubstrats hat.
  10. 10. Halbleiteranordnung nach Anspruch 1, dadurch gekenn zeichnet, daß das Siliziumsubstrat (11) oder wenigstens eines der Siliziumsubstrate (z. B. 34a) einen p-n-übergang enthält.
    809847/0614
DE19792917165 1978-04-28 1979-04-27 Verfahren zum herstellen einer halbleiteranordnung durch verbinden eines siliziumsubstrats und einer elektrode o.dgl. miteinander mittels aluminiums Granted DE2917165A1 (de)

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP53049971A JPS5946415B2 (ja) 1978-04-28 1978-04-28 半導体装置の製造方法

Publications (2)

Publication Number Publication Date
DE2917165A1 true DE2917165A1 (de) 1979-11-22
DE2917165C2 DE2917165C2 (de) 1987-01-15

Family

ID=12845895

Family Applications (1)

Application Number Title Priority Date Filing Date
DE19792917165 Granted DE2917165A1 (de) 1978-04-28 1979-04-27 Verfahren zum herstellen einer halbleiteranordnung durch verbinden eines siliziumsubstrats und einer elektrode o.dgl. miteinander mittels aluminiums

Country Status (6)

Country Link
US (1) US4246693A (de)
JP (1) JPS5946415B2 (de)
CA (1) CA1127322A (de)
DE (1) DE2917165A1 (de)
GB (1) GB2022316B (de)
NL (1) NL186207B (de)

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US4856702A (en) * 1987-04-03 1989-08-15 Bbc Brown Boveri Ag Method for manufacturing semiconductor components

Families Citing this family (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
DE3132983A1 (de) * 1981-08-20 1983-03-03 Siemens AG, 1000 Berlin und 8000 München Verfahren zum verbinden eines halbleiterchips mit einem chiptraeger
DE4223887A1 (de) * 1992-07-21 1994-01-27 Basf Ag Verfahren zur Herstellung eines Polymer/Metall- oder Polymer/Halbleiter-Verbundes
US5660798A (en) * 1993-04-20 1997-08-26 Actimed Laboratories, Inc. Apparatus for red blood cell separation
US5766552A (en) * 1993-04-20 1998-06-16 Actimed Laboratories, Inc. Apparatus for red blood cell separation
US6168975B1 (en) * 1998-06-24 2001-01-02 St Assembly Test Services Pte Ltd Method of forming extended lead package

Citations (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
DE1719501A1 (de) * 1968-01-16 1971-05-27 Kolesowa Alwina Grigorijewna Verfahren zum Legieren eines Halbleiter- oder Metalleinkristalles und Halbleitergeraet,das unter Verwendung dieses Verfahrens Hergestellt ist
FR2085821A1 (de) * 1970-04-03 1971-12-31 Rca Corp
DE2142426A1 (de) * 1970-08-24 1972-04-06 Motorola Inc Halbleiteranordnung und Verfahren zu seiner Herstellung
US4003126A (en) * 1974-09-12 1977-01-18 Canadian Patents And Development Limited Method of making metal oxide semiconductor devices
DE2751667A1 (de) * 1976-11-19 1978-05-24 Tokyo Shibaura Electric Co Halbleiterbauelement

Family Cites Families (6)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
BE562375A (de) * 1957-01-02
US3450958A (en) * 1967-01-10 1969-06-17 Sprague Electric Co Multi-plane metal-semiconductor junction device
DE1803489A1 (de) * 1968-10-17 1970-05-27 Siemens Ag Verfahren zum Herstellen eines Halbleiterbauelementes
US3702787A (en) * 1970-11-02 1972-11-14 Motorola Inc Method of forming ohmic contact for semiconducting devices
US4137123A (en) * 1975-12-31 1979-01-30 Motorola, Inc. Texture etching of silicon: method
US4147564A (en) * 1977-11-18 1979-04-03 Sri International Method of controlled surface texturization of crystalline semiconductor material

Patent Citations (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
DE1719501A1 (de) * 1968-01-16 1971-05-27 Kolesowa Alwina Grigorijewna Verfahren zum Legieren eines Halbleiter- oder Metalleinkristalles und Halbleitergeraet,das unter Verwendung dieses Verfahrens Hergestellt ist
FR2085821A1 (de) * 1970-04-03 1971-12-31 Rca Corp
DE2142426A1 (de) * 1970-08-24 1972-04-06 Motorola Inc Halbleiteranordnung und Verfahren zu seiner Herstellung
US4003126A (en) * 1974-09-12 1977-01-18 Canadian Patents And Development Limited Method of making metal oxide semiconductor devices
DE2751667A1 (de) * 1976-11-19 1978-05-24 Tokyo Shibaura Electric Co Halbleiterbauelement

Non-Patent Citations (1)

* Cited by examiner, † Cited by third party
Title
Journal of Materials Science, Bd. 6, 1971, S. 189 - 199 *

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US4856702A (en) * 1987-04-03 1989-08-15 Bbc Brown Boveri Ag Method for manufacturing semiconductor components

Also Published As

Publication number Publication date
US4246693A (en) 1981-01-27
JPS5946415B2 (ja) 1984-11-12
GB2022316B (en) 1982-07-21
NL186207B (nl) 1990-05-01
NL7903319A (nl) 1979-10-30
GB2022316A (en) 1979-12-12
CA1127322A (en) 1982-07-06
JPS54142976A (en) 1979-11-07
DE2917165C2 (de) 1987-01-15

Similar Documents

Publication Publication Date Title
DE3438477A1 (de) Solarzelle und verfahren zu ihrer herstellung
DE977615C (de) Verfahren zur Herstellung eines fuer Signaluebertragungsvorrichtungen bestimmten Halbleiterelements
DE3135933A1 (de) Solarzelle und verfahren zu ihrer herstellung
DE102008062591A1 (de) Halbleiter-Bauelement
DE112009004277T5 (de) Leistungs-halbleitervorrichtung
DE3324017A1 (de) Isolierschicht-feldeffekt-transistor
DE102015101124A1 (de) Halbleitervorrichtung mit unduliertem Profil der Nettodotierung einer Driftzone
DE1127488B (de) Halbleiteranordnung aus Silizium oder Germanium und Verfahren zu ihrer Herstellung
DE3215101C2 (de) Verfahren zum Herstellen einer Öffnung mit abgeschrägten Kanten in einer Passivierschicht
DE2906721C2 (de) GTO-Thyristor
DE976348C (de) Verfahren zur Herstellung von Halbleiterbauelementen mit pn-UEbergaengen und nach diesem Verfahren hergestellte Bauelemente
DE102007026365A1 (de) Halbleitervorrichtungen und Verfahren zur Herstellung derselben
DE112013001796B4 (de) Vertikale Hochspannungshalbleitervorrichtung und Herstellungsverfahren einer vertikalen Hochspannungshalbleitervorrichtung
EP0557318B1 (de) Verfahren zur herstellung von halbleiterelementen, insbesondere von dioden
DE2550346A1 (de) Verfahren zum herstellen eines elektrisch isolierenden bereiches in dem halbleiterkoerper eines halbleiterbauelements
DE1041161B (de) Flaechentransistoranordnung
DE3024939A1 (de) Halbleiterbauelement hoher durchbruchsspannung
DE112013007745B3 (de) Verfahren zur Herstellung einer Halbleitervorrichtung und Halbleitervorrichtung
DE2448478A1 (de) Verfahren zum herstellen von pn-halbleiteruebergaengen
DE2917165A1 (de) Verfahren zum herstellen einer halbleiteranordnung durch verbinden eines siliziumsubstrats und einer elektrode o.dgl. miteinander mittels aluminiums
DE3413885A1 (de) Halbleitervorrichtung
DE102011115581A1 (de) Solarzelle und Verfahren zur Herstellung derselben
DE2627355C3 (de) Lichtemittierende Festkörpervorrichtung und Verfahren zu deren Herstellung
DE112009005480T5 (de) Solarbatteriemodul
DE2125468A1 (de) Halbleitervorrichtung

Legal Events

Date Code Title Description
OAP Request for examination filed
OD Request for examination
D2 Grant after examination
8364 No opposition during term of opposition
8339 Ceased/non-payment of the annual fee