DE2751667A1 - SEMICONDUCTOR COMPONENT - Google Patents
SEMICONDUCTOR COMPONENTInfo
- Publication number
- DE2751667A1 DE2751667A1 DE19772751667 DE2751667A DE2751667A1 DE 2751667 A1 DE2751667 A1 DE 2751667A1 DE 19772751667 DE19772751667 DE 19772751667 DE 2751667 A DE2751667 A DE 2751667A DE 2751667 A1 DE2751667 A1 DE 2751667A1
- Authority
- DE
- Germany
- Prior art keywords
- semiconductor component
- contact hole
- substrate
- silicon
- component according
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
- 239000004065 semiconductor Substances 0.000 title claims description 69
- 239000000758 substrate Substances 0.000 claims description 48
- 229910052782 aluminium Inorganic materials 0.000 claims description 45
- XAGFODPZIPBFFR-UHFFFAOYSA-N aluminium Chemical compound [Al] XAGFODPZIPBFFR-UHFFFAOYSA-N 0.000 claims description 45
- VYPSYNLAJGMNEJ-UHFFFAOYSA-N Silicium dioxide Chemical compound O=[Si]=O VYPSYNLAJGMNEJ-UHFFFAOYSA-N 0.000 claims description 33
- 229910052710 silicon Inorganic materials 0.000 claims description 32
- 239000010703 silicon Substances 0.000 claims description 32
- XUIMIQQOPSSXEZ-UHFFFAOYSA-N Silicon Chemical compound [Si] XUIMIQQOPSSXEZ-UHFFFAOYSA-N 0.000 claims description 31
- 230000005496 eutectics Effects 0.000 claims description 27
- 238000004519 manufacturing process Methods 0.000 claims description 14
- 239000000377 silicon dioxide Substances 0.000 claims description 14
- 235000012239 silicon dioxide Nutrition 0.000 claims description 14
- 238000005530 etching Methods 0.000 claims description 9
- 238000000034 method Methods 0.000 claims description 4
- 239000000463 material Substances 0.000 claims description 3
- 230000015572 biosynthetic process Effects 0.000 description 17
- KWYUFKZDYYNOTN-UHFFFAOYSA-M Potassium hydroxide Chemical compound [OH-].[K+] KWYUFKZDYYNOTN-UHFFFAOYSA-M 0.000 description 6
- 229910052814 silicon oxide Inorganic materials 0.000 description 5
- 239000000243 solution Substances 0.000 description 5
- 230000005465 channeling Effects 0.000 description 4
- 230000010354 integration Effects 0.000 description 4
- 229910021420 polycrystalline silicon Inorganic materials 0.000 description 3
- CSDREXVUYHZDNP-UHFFFAOYSA-N alumanylidynesilicon Chemical compound [Al].[Si] CSDREXVUYHZDNP-UHFFFAOYSA-N 0.000 description 2
- 239000007864 aqueous solution Substances 0.000 description 2
- 238000011161 development Methods 0.000 description 2
- 230000018109 developmental process Effects 0.000 description 2
- XLYOFNOQVPJJNP-UHFFFAOYSA-N water Substances O XLYOFNOQVPJJNP-UHFFFAOYSA-N 0.000 description 2
- VRAIHTAYLFXSJJ-UHFFFAOYSA-N alumane Chemical compound [AlH3].[AlH3] VRAIHTAYLFXSJJ-UHFFFAOYSA-N 0.000 description 1
- 238000006243 chemical reaction Methods 0.000 description 1
- 238000009792 diffusion process Methods 0.000 description 1
- 239000002019 doping agent Substances 0.000 description 1
- 230000000694 effects Effects 0.000 description 1
- 230000005669 field effect Effects 0.000 description 1
- 238000010438 heat treatment Methods 0.000 description 1
- 239000012535 impurity Substances 0.000 description 1
- 238000005468 ion implantation Methods 0.000 description 1
- 229910052751 metal Inorganic materials 0.000 description 1
- 239000002184 metal Substances 0.000 description 1
- 230000002265 prevention Effects 0.000 description 1
- BDERNNFJNOPAEC-UHFFFAOYSA-N propan-1-ol Chemical compound CCCO BDERNNFJNOPAEC-UHFFFAOYSA-N 0.000 description 1
- 150000003376 silicon Chemical class 0.000 description 1
- -1 silicon dioxide aluminum Chemical compound 0.000 description 1
- 238000007669 thermal treatment Methods 0.000 description 1
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
- H01L29/02—Semiconductor bodies ; Multistep manufacturing processes therefor
- H01L29/06—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions
- H01L29/08—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions with semiconductor regions connected to an electrode carrying current to be rectified, amplified or switched and such electrode being part of a semiconductor device which comprises three or more electrodes
- H01L29/0843—Source or drain regions of field-effect devices
- H01L29/0847—Source or drain regions of field-effect devices of field-effect transistors with insulated gate
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
- H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
- H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
- H01L21/34—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies not provided for in groups H01L21/0405, H01L21/0445, H01L21/06, H01L21/16 and H01L21/18 with or without impurities, e.g. doping materials
- H01L21/40—Alloying of impurity materials, e.g. doping materials, electrode materials, with a semiconductor body
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
- H01L29/02—Semiconductor bodies ; Multistep manufacturing processes therefor
- H01L29/04—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their crystalline structure, e.g. polycrystalline, cubic or particular orientation of crystalline planes
- H01L29/045—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their crystalline structure, e.g. polycrystalline, cubic or particular orientation of crystalline planes by their particular orientation of crystalline planes
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
- H01L29/02—Semiconductor bodies ; Multistep manufacturing processes therefor
- H01L29/06—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions
- H01L29/0603—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions characterised by particular constructional design considerations, e.g. for preventing surface leakage, for controlling electric field concentration or for internal isolations regions
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
- H01L29/40—Electrodes ; Multistep manufacturing processes therefor
- H01L29/41—Electrodes ; Multistep manufacturing processes therefor characterised by their shape, relative sizes or dispositions
- H01L29/417—Electrodes ; Multistep manufacturing processes therefor characterised by their shape, relative sizes or dispositions carrying the current to be rectified, amplified or switched
- H01L29/41725—Source or drain electrodes for field effect devices
- H01L29/41766—Source or drain electrodes for field effect devices with at least part of the source or drain electrode having contact below the semiconductor surface, e.g. the source or drain electrode formed at least partially in a groove or with inclusions of conductor inside the semiconductor
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
- H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
- H01L29/66007—Multistep manufacturing processes
- H01L29/66075—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials
- H01L29/66227—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials the devices being controllable only by the electric current supplied or the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched, e.g. three-terminal devices
- H01L29/66409—Unipolar field-effect transistors
- H01L29/66477—Unipolar field-effect transistors with an insulated gate, i.e. MISFET
- H01L29/66568—Lateral single gate silicon transistors
- H01L29/66636—Lateral single gate silicon transistors with source or drain recessed by etching or first recessed by etching and then refilled
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
- H01L2924/0001—Technical content checked by a classifier
- H01L2924/0002—Not covered by any one of groups H01L24/00, H01L24/00 and H01L2224/00
Landscapes
- Engineering & Computer Science (AREA)
- Microelectronics & Electronic Packaging (AREA)
- Power Engineering (AREA)
- Condensed Matter Physics & Semiconductors (AREA)
- General Physics & Mathematics (AREA)
- Physics & Mathematics (AREA)
- Computer Hardware Design (AREA)
- Ceramic Engineering (AREA)
- Manufacturing & Machinery (AREA)
- Chemical & Material Sciences (AREA)
- Crystallography & Structural Chemistry (AREA)
- Electrodes Of Semiconductors (AREA)
- Insulated Gate Type Field-Effect Transistor (AREA)
- Internal Circuitry In Semiconductor Integrated Circuit Devices (AREA)
Description
Die Erfindung betrifft ein Halbleiterbauelement, bei dem der elektrische Kontakt zwischen einem Dotierungsbereich des Silizium-Substrats und einer Elektrode des Bauelementes unter Verwendung von Aluminium hergestellt wird.The invention relates to a semiconductor component in which the electrical contact between a doping region of the silicon substrate and an electrode of the component is established using aluminum.
Bei Metall/Oxid/Halbleitermaterial-Bauelementen, die nachstehend wie üblich als MOS-Bauelemente bezeichnet werden, liegt die Oberfläche des Silizium-Substrats in vielen Fällen in einer Ebene mit den Miller-Indizes (100). Der Quellenbereich, der Senkenbereich und der Torbereich des Halbleiterbauelementes sind in diesem Oberflächenabschnitt ausgebildet. Dies erfolgt deshalb, weil in einer derartigen Oberfläche mit den Miller-Indizes (100) der Feldverlust infolge von Raumladungsbildung an der Grenzfläche zwischen dem Siliziumdioxid-FiIm und dem Substrat selbst mit geringerer Wahrscheinlichkeit eintritt; auch die Schwellwertspannung, die ebenfalls auf die Bildung derartiger Raumladungen zurückzuführen ist, läßt sich so leichter im Griff halten als bei einer Oberfläche mit den Miller-Indizes (111). Es ist jedoch darauf hinzuweisen, daB die nachstehend aufgeführten Schwierigkeiten sich bei der Herstellung eines Halbleiterbaue leinen tee ergeben, bei dem die Oberfläche des Silizium-Substrates in einer Ebene mit den Miller-Indizes (1OO) liegt.For metal / oxide / semiconductor material components, the following as usual referred to as MOS components, the Surface of the silicon substrate in many cases in one plane with the Miller indices (100). The source area, the drain area and the gate area of the semiconductor device are in formed this surface section. This happens because in such a surface with the Miller indices (100) the field loss due to space charge formation at the interface between the silicon dioxide film and the substrate itself is less likely to occur; The threshold voltage, which can also be traced back to the formation of such space charges, can thus be kept under control more easily than with a surface with the Miller indices (111). It However, it should be pointed out that the difficulties listed below arise in the manufacture of a semiconductor component in which the surface of the silicon substrate is in a plane with the Miller indices (100).
Die erste Schwierigkeit bei derartigen Halbleiterbauelementen liegt darin, daB dann, wenn man auf den Dotierungsbereich des Silizium-Substrats eine Aluminiumelektrode vorsieht, dieses Aluminium und das Silizium des Dotierungsbereichs infolge Hitzeeinwirkung, wie sie bei der Herstellung erfolgt, ein Silizium/ Aluminium-Eutektikum im Kontaktbereich zwischen Dotierungsbereich und Aluminiumelektrode bilden. Die Bildung eines derarti-The first difficulty with such semiconductor components is that when one looks at the doping area of the Silicon substrate provides an aluminum electrode, this aluminum and the silicon of the doping area as a result of the action of heat, as occurs during manufacture, a silicon / Form aluminum eutectic in the contact area between the doping area and the aluminum electrode. The formation of such a
809821/0968809821/0968
gen Eutektikums ist zwar deshalb vorteilhaft, weil der elektrische Kontakt zwischen diesen beiden Schichten gefördert wird, das Eutektikum wächst jedoch oft durch den Dotierungsbereich hindurch und in das Siliziumsubstrat hinein. Auf diese Weise wird der übergang (junction) zwischen Substrat und Dotierungsbereich kurzgeschlossen. Dieser Effekt wird üblicherweise als Aluminiumkanalbilduna durch den pn übergang oder einfach als Aluminiumkanalbildung bezeichnet. Die entsprechende englische Bezeichnung ist "aluminum-spearing".gen eutectic is advantageous because the electrical Contact between these two layers is promoted, but the eutectic often grows through the doping area through and into the silicon substrate. This creates the junction between the substrate and the doping area shorted. This effect is usually called aluminum channel formation through the pn junction or simply as Referred to as aluminum channeling. The corresponding English name is "aluminum-spearing".
Um bei der Herstellung integrierter Bauelemente die Kompaktheit des einzelnen Halbleiterbauelementes zu erhöhen und auf einer vorgegebenen Fläche der Halbleiterbauelemente unterbringen zu können, muß das Kontaktloch der Aluminiumelektrode kleiner gemacht werden. Je kleiner jedoch das Kontaktloch ist, umso kleiner ist auch der Dotierungsbereich, in dem das Silizium-Aluminium-Eutektikum ausgebildet ist. Dies führt zu einem nicht mehr ausreichenden elektrischen Kontakt zwischen dem Aluminium der Aluminiumelektrode und dem Silizium des Dotierungsbereichs. Damit kann kein ausreichend großer Strom mehr über den Dotierungsbereich und die Aluminiumelektrode fließen.In order to increase the compactness of the individual semiconductor component in the production of integrated components and on one To accommodate a given area of the semiconductor components, the contact hole of the aluminum electrode must be made smaller will. However, the smaller the contact hole, the smaller the doping area in which the silicon-aluminum eutectic is is trained. This leads to insufficient electrical contact between the aluminum Aluminum electrode and the silicon of the doping area. This means that a sufficiently large current can no longer pass through the doping area and the aluminum electrode will flow.
Die oben stehenden Nachteile sind einem MOS-Bauelement inhärente Nachteile. Bei einem dipolaren Halbleiterbauelement, bei dem die Oberfläche des Silizium-Substrats in einer Ebene mit den Miller-Indizes (100) liegt, treten derartige Nachteile jedoch in gleicher Weise auf, und zwar hat man Schwierigkeiten, wenn man einen Dotierungsbereich auf dieser Oberfläche des Silizium-Substrats vorsieht und dann einen elektrischen Kontakt dieses Dotierungsbereichs zur Aluminiumelektrode herstellen will. Gleiches gilt auch für andere Halbleiterbauelemente.The above disadvantages are inherent in a MOS device Disadvantage. In the case of a dipolar semiconductor component in which the surface of the silicon substrate is in one plane with the Miller indices (100), such disadvantages occur in the same way, and there are difficulties when a doping area is provided on this surface of the silicon substrate and then an electrical contact is made with it Want to produce doping area to the aluminum electrode. The same also applies to other semiconductor components.
Bei herkömmlichen HalbMterbaaelesienten wurden die folgenden Abhilfen für die oben beschriebenen Nachteile und Schwierigkeiten vorgeschlagen. Die Dotierung läßt man welter In den Dotierungsbereich des Halbleiterbaue !ententes hineindiffundieren,Conventional semi-adult patients have the following Remedies for the disadvantages and difficulties described above are suggested. The doping is allowed to enter the doping area of the semiconductor structure diffuse into it,
809821/0968809821/0968
der mit einer Aluminiumelektrode versehen werden soll; diese Elektrode wird dann auf dem so vertieften Dotierungsbereich vorgesehen, und hierdurch wird die Aluminiumkanalbildung verhindert. Stattdessen kann z.B. auch auf der Oberfläche eines derartigen Dotierungsbereichs eine polykristalline Siliziumschicht vorgesehen werden, die Aluminiumelektrode wird dann auf diesem die polykristalline Siliziumschicht tragenden Dotierungsbereich angeordnet, wodurch ebenfalls die Aluminiumkanalbildung verhindert wird.which is to be provided with an aluminum electrode; this electrode is then placed on the doped area thus recessed provided, and this prevents the aluminum channeling. Instead, for example, a such a doping area a polycrystalline silicon layer are provided, the aluminum electrode is then arranged on this doping area carrying the polycrystalline silicon layer, whereby the aluminum channel formation is likewise prevented.
Bei einem derartigen herkömmlichen Halbleiterbauelement, bei dem das Auftreten der Aluminiumkanalbildung verhindert ist, kann jedoch die Größe des Kontaktbereichs nicht sehr klein gewählt werden. Infolgedessen kann die Anzahl auf einer vorgegebenen Fläche eines integrierten Schaltkreises unterzubringender Bauelemente nicht vergrößert werden. Eine derartige herkömmliche Verhinderung der Aluminiumkanalbildung kann somit nicht zufriedenstellen.In such a conventional semiconductor device in which the occurrence of aluminum channeling is prevented, however, the size of the contact area cannot be made very small. As a result, the number of components to be accommodated in a given area of an integrated circuit cannot be increased. Such a conventional prevention of aluminum channeling cannot therefore to satisfy.
Durch die vorliegende Erfindung soll somit ein Halbleiterbauelement geschaffen werden, bei dem die Aluminiumkanalbildung verhindert ist.The present invention is therefore intended to create a semiconductor component in which the aluminum channel formation is prevented.
Durch die Erfindung soll ferner ein Halbleiterbauelement geschaffen werden, das so aufgebaut ist, daß der Integrationsgrad, d.h. die auf einer vorgegebenen Fläche eines integrierten Schaltkreises unterbringbare Anzahl von Bauelementen, erhöht werden kann.Another object of the invention is to provide a semiconductor component which is constructed in such a way that the degree of integration, i.e. the number of components which can be accommodated on a given area of an integrated circuit, can be increased.
Diese Aufgabe ist erfindungsgemäß gelöst durch ein Halbleiterelement, daß dadurch gekennzeichnet ist, daß die Oberfläche des Silizium-Substrats in einer Ebene mit den Miller-Indizes (100) liegt, daß die innere Fläche eines Kontaktloches in einer Ebene des Silizium-Substrats mit den Miller-Indizes (111) liegt und daß auf der Innenfläche des Kontaktloches eine Aluminiumelek-This object is achieved according to the invention by a semiconductor element that is characterized in that the surface of the Silicon substrate lies in one plane with the Miller indices (100) that the inner surface of a contact hole in one plane of the silicon substrate with the Miller indices (111) and that on the inner surface of the contact hole an aluminum
809821/0968809821/0968
trode angebracht ist, welche das Substrat berührt.Trode is attached, which touches the substrate.
Vorteilhafte Weiterbildungen dieses Halbleiterbauelementes sowie ein Verfahren zu seiner Herstellung sind in weiteren Ansprüchen angegeben.Advantageous developments of this semiconductor component as well as a method for its production are set out in further claims specified.
Nachstehend wird die Erfinduna anhand eines Ausführungsbeispieles unter Bezugnahme auf die beiliegende Zeichnung näher erläutert. In dieser zeigen:The invention is described below using an exemplary embodiment explained in more detail with reference to the accompanying drawing. In this show:
Fig. 1: eine schematische perspektivische Ansicht eines Halbleiterbauelementes ;1: a schematic perspective view of a semiconductor component ;
Fig. 2A - 2B: Schnitte durch ein MOS-Halbleiterbauelement in verschiedenen Stadien seiner Herstellung;2A-2B: Sections through a MOS semiconductor component in FIG various stages of its manufacture;
Fig. 3: einen Schnitt durch eine abgewandelte Ausführungsform des in Fig. 2B gezeigten MOS-Halbleiterbauelementes;3 shows a section through a modified embodiment of the MOS semiconductor component shown in FIG. 2B;
Fig. 4: einen Schnitt durch ein herkömmliches Halbleiterbauelement,
anhand dessen das Herstellungsverfahren für das in Fig. 3 gezeigte MOS-Halbleiterbauelement mit
dem herkömmlichen Herstellungsverfahren verglichen
wird;4 shows a section through a conventional semiconductor component, on the basis of which the production method for the MOS semiconductor component shown in FIG. 3 is compared with the conventional production method
will;
Fign. 5 und 6: Schnitte durch Halbleiterbauelemente, derenFigs. 5 and 6: Sections through semiconductor components, their
Substratoberflächen in Ebenen mit verschiedenen Miller-Indizes liegen, wobei anhand dieser Figuren der Einfluß der Orientierung der Substratoberfläche auf die Art und Weise der Silizium-Aluminium-Eutektikumbildung erläutert wird;Substrate surfaces in planes with different Miller indices are, based on these figures, the influence of the orientation of the substrate surface the manner of the silicon-aluminum eutectic formation is explained;
Fig. 7: einen horizontalen Schnitt längs der Substratoberfläche des in Fig. 5 gezeigten Halbleiterbauelements; undFIG. 7: a horizontal section along the substrate surface of the semiconductor component shown in FIG. 5; FIG. and
809821/0968 ''' 809821/0968 '''
Fig. 8: einen horizontalen Schnitt längs der Substratoberfläche des in Fig. 6 gezeigten Halbleiterbauelementes.FIG. 8: a horizontal section along the substrate surface of the semiconductor component shown in FIG. 6.
Nachstehend wird ein Ausführungsbeispiel eines erfindungsgemäßen Halbleiterbauelementes unter Bezugnahme auf die beiliegende Zeichnung beschrieben.An exemplary embodiment of a semiconductor component according to the invention is described below with reference to the accompanying drawings.
Fig. 1 ist eine perspektivische Schnittansicht, in der ein Teil eines erfindungsgemäßen Halbleiterbauelementes gezeigt ist. Der in Fia. 1 gezeigte Teil eines Halbleiterbauelementes kann als Teil eines bipolaren Halbleiterbauelementes oder als Teil eines MOS-Halbleiterbauelementes angesehen werden. Hit 2 ist ein leitender Bereich eines ersten Leitfähigkeitstyps bezeichnet, der im Substrat des Halbleiterbauelementes ausgebildet ist. Der Bereich 2 kann das Substrat eines MOS-Feldeffekttransistors darstellen oder als Kollektor» Basis oder Emitter eines bipolaren Transistors arbeiten. In dem leitenden Bereich 2 vom ersten Leitfähigkeitsbereich ist ein Bereich 4 eines zweiten Leitfähigkeitstyps vorgesehen, der dem ersten Leitfähigkeitstyp des Bereiches 2 entgegengesetzt ist. Der Bereich 4 vom zweiten Leitfähigkeitstyp wird dadurch hergestellt, daß er durch Diffusion oder Ionenimplantation oder durch andere Verfahren dotiert wird. Das Substrat des Halbleiterbauelementes, in dem die beiden Bereiche 2 und 4 ausgebildet sind, besteht aus Silizium. Die Oberfläche 6 dieses Silizium-Substrates liegt in einer Ebene mit den Miller-Indizes (100). Auf der Oberflache 6 der Bereiche 2 und 4 ist eine elektrisch isolierende Schicht 8 aus Siliziumdioxid vorgesehen. In diese Schicht ist ein Kontaktloch 10 derart hineingebohrt, daß dieses Loch mit dem Bereich 4 vom zweiten Leitfähigkeitstyp, der alt einer zweiten Dotierung versehen ist, fluchtet. In den Bereich 4 mit dem zweiten Leitfähigkeitstyp ist ein weiteres Kontaktloch 11 derart hineingebohrt, daß es mit dem Kontaktloch 10 fluchtet. Die Oberfläche des Bereichs 4 liegt in einer Ebene mit den Miller-Indizes (111). Das zweite Kontaktloch 11 hat die Form einer auf dem Kopf stehenden Pyramide, wenn das in der elektrisch isolierenden Schicht 8 vorge-Fig. 1 is a perspective sectional view showing a part of a semiconductor component according to the invention is shown. The one shown in FIG. 1 shown part of a semiconductor component can as Be regarded as part of a bipolar semiconductor component or as part of a MOS semiconductor component. Hit 2 denotes a conductive region of a first conductivity type, the is formed in the substrate of the semiconductor component. The region 2 can represent the substrate of a MOS field effect transistor or as a collector, base or emitter of a bipolar one Working transistor. In the conductive region 2 of the first conductivity region, a region 4 of a second conductivity type, which is opposite to the first conductivity type of region 2, is provided. The region 4 of the second conductivity type is made by diffusion or ion implantation or other methods. The substrate of the semiconductor component, in which the two areas 2 and 4 are formed, consists of silicon. The surface 6 of this silicon substrate lies in one plane with it the Miller indices (100). An electrically insulating layer 8 made of silicon dioxide is provided on the surface 6 of the regions 2 and 4. A contact hole 10 is in this layer drilled in such a way that this hole is provided with the region 4 of the second conductivity type, which is also provided with a second doping is, flees. A further contact hole 11 is drilled into the region 4 with the second conductivity type in such a way that it is aligned with the contact hole 10. The surface of the area 4 lies in a plane with the Miller indices (111). The second Contact hole 11 has the shape of an upside-down pyramid when this is provided in the electrically insulating layer 8.
809821/0968 .809821/0968.
sehene erste Kontaktloch 10 quadratische Form hat. Das zweite Kontaktloch 11 läßt sich dadurch herstellen, daß man das Substrat mit einer Xtzlösung anisotrop ätzt, wie später noch genauer beschrieben wird. Auf der Oberfläche der durch den Siliziumdioxidfilm gebildeten isolierenden Schicht 8 ist eine Aluminiumelektrode 12 angeordnet, die sich in die Kontaktlöcher 10 und 11 hineinerstreckt, welche in der Schicht 8 bzw. im Bereich 4 ausgebildet sind. Durch die Aluminiumelektrode 12 erhält man die Bildung eines Silizium/Aluminium-Eutektikums 14 in dem zwischen der Aluminiumelektrode 12 und dem Bereich 4 liegenden Abschnitt, der innerhalb des im Bereich 4 ausgebildeten Kontaktloches 11 liegt. Dieses Eutektikum 14 wird in heißer Umgebungsatmosphäre durch eine chemische Reaktion zwischen dem Silizium und dem Aluminium erhalten. Wie später noch genauer beechrieben wird, hat das Eutektikum 14 die Gestalt einer Schicht, die parallel zu der Innenfläche des zweiten Kontaktloches 11 verläuft, d.h. parallel zu der Ebene mit den Miller-Indizes (111). Das Eutektikum 14 wird ferner so hergestellt, daß es eine verhältnismäßig kleine, jedoch im wesentlichen gleichförmige Dicke über die gesamte Innenfläche des zweiten Kontaktlochee 11 hinweg aufweist. Die Ebene mit den Miller-Indizes (100) schließt ferner mit der Ebene mit den Miller-Indizes (111) einen Winkel von etwa 55* ein.see first contact hole 10 has a square shape. The second contact hole 11 can be produced by anisotropically etching the substrate with an Xtz solution, as will be described in more detail later. On the surface of the insulating layer 8 formed by the silicon dioxide film, an aluminum electrode 12 is arranged, which is located in the contact holes 10 and 11, which are formed in the layer 8 and in the region 4, respectively. The aluminum electrode 12 results in the formation of a silicon / aluminum eutectic 14 in the section lying between the aluminum electrode 12 and the area 4, which is within the contact hole 11 formed in the area 4. This eutectic 14 is in a hot ambient atmosphere by a chemical reaction between the silicon and the aluminum. As will be described later in more detail, the eutectic 14 has the shape of a Layer parallel to the inner surface of the second contact hole 11, i.e. parallel to the plane with the Miller indices (111). The eutectic 14 is also produced in such a way that that there is a relatively small but substantially uniform thickness over the entire inner surface of the second Having contact holes 11 away. The plane with the Miller indices (100) also forms an angle of approximately 55 * with the plane with the Miller indices (111).
Wie oben schon beschrieben worden ist, ist das zweite Kontaktloch 11 im Halbleitersubstrat vorgesehen, und seine innen liegenden Begrenzungeflächen entsprechen Ebenen mit den Miller-Indizes (111), wodurch die Gefahr einer Aluminiumkanalbildung vermindert ist. Es braucht deshalb nicht befürchtet tu werden, daß das Silizium/Aluminium-Eutektikum 14 durch den mit der «weiten Dotierung versehenen Bereich 4 hindurchwichet und den «it der ersten Dotierung dotierten Bereich 2 erreicht. Das Eutektikum 14 bildet sich l&ngs Ebenen »it den Miller-Indisee (111) und erstreckt sich parallel zu diesen über deren gesamte Fläche. Das effektiv wirksame Gebiet, in dmm da« Etatektikuas hergestellt wird, ist infolge der geometrischen Gestalt desAs has already been described above, the second contact hole 11 is provided in the semiconductor substrate, and its inner boundary surfaces correspond to planes with the Miller indices (111), which reduces the risk of aluminum channel formation. There is therefore no need to fear that the silicon / aluminum eutectic 14 will leak through the area 4 provided with the wide doping and reach the area 2 doped with the first doping. The eutectic 14 is formed along the plane of the Miller-Indisee (111) and extends parallel to these over their entire surface. The actual effective area in dmm as "Etatektikuas is prepared is due to the geometrical shape of the
809821/0968809821/0968
zweitenKontaktloches vergrößert. Man erhält somit einen guten elektrischen Kontakt zwischen der Aluminiumelektrode 12 und dem mit der zweiten Dotierung dotierten Bereich 4. Zugleich läßt sich die planare, d.h. zweidimensionale Abmessung des Kontaktloches 10 verkleinern. Infolgedessen kann der Integrationsgrad des Halbleiterbauelementes, das das zweite Kontaktloch aufweist, erhöht werden.second contact hole enlarged. A good electrical contact is thus obtained between the aluminum electrode 12 and the area 4 doped with the second doping. At the same time, the planar, i.e. two-dimensional, dimensions of the contact hole 10 can be reduced. As a result, the degree of integration of the semiconductor device, the second contact hole has to be increased.
Nachstehend soll ein erfindungsgemäßes MOS-Halbleiterbauelement und ein Verfahren zu seiner Herstellung unter Bezugnahme auf die Zeichnung erläutert werden. Dieser Teil der Figurenbeschreibung bezieht sich auf ein n-Kanal-MOS-Bauelement, die Ausführungen gelten jedoch mutatis mutandis gleichermaßen für ein p-Kanal-MOS-Halbleiterbauelement.A MOS semiconductor component according to the invention is described below and a method of manufacturing it will be explained with reference to the drawing. This part of the description of the figures relates to an n-channel MOS component which However, statements apply mutatis mutandis equally to a p-channel MOS semiconductor component.
a) Zunächst wird ein p-leitendes Silizium-Substrat 20 hergestellt, dessen Oberfläche in einer Ebene mit den Miller-Indizes (100) liegt; unter Verwendung üblicher Herstellungsverfahren für Halbleiterbauelemente wird die in Fig. 2A gezeigte Schichtstruktur hergestellt. Diese Halbleiterschichtstruktur hat den folgenden Aufbau: ein Siliziumdioxid-Film 22 dient als Tor. Er besteht aus einer verhältnismäßig dünnen Schicht aus Siliziumdioxid, die auf einem vorgegebenen Abschnitt der Substratoberfläche mit den Miller-Indizes (10O) vorgesehen ist. Auf dem Film 22 aus Siliziumdioxid ist eine Steuerelektrode (Tor) angeordnet, die au« polykristallinem Silizium besteht. Ein weiterer Film 26 aus Siliziumdioxid, der als Feldabdeckung dient, besteht aus einer verhältnisraäBig dicken Schicht aus Siliziumoxid und ist in dem Abschnitt des Feldbereichs auf dem Substrat angeordnet, der um eine vorgegeben· Strecke von dem die Steuerelektrode tragenden Film 22 aus Siliziumoxid entfernt ist. Die gesamte Oberfläche dieser Halbleiterschichtstruktur ist durch einen isolierenden Film 28 aus Siliziumdioxid abgedeckt.a) First, a p-conductive silicon substrate 20 is produced, the surface of which lies in a plane with the Miller indices (100); using conventional manufacturing methods for semiconductor devices, that shown in FIG. 2A becomes Layer structure made. This semiconductor layer structure has the following structure: a silicon dioxide film 22 serves as a Gate. It consists of a relatively thin layer of silicon dioxide, which is provided on a predetermined section of the substrate surface with the Miller indices (10O). A control electrode (gate), which consists of polycrystalline silicon, is arranged on the film 22 made of silicon dioxide. Another film 26 made of silicon dioxide, which serves as a field cover, consists of a relatively thick layer Silicon oxide and is arranged in the portion of the field region on the substrate which is a predetermined distance from the the control electrode supporting film 22 made of silicon oxide is removed. The entire surface of this semiconductor layer structure is covered by an insulating film 28 made of silicon dioxide.
b) Wie aus Fig. 2B ersichtlich ist, werden in einem zweitenb) As can be seen from Fig. 2B, in a second
809821/0968809821/0968
Herstelluncrsschritt durch Ätzen die Abschnitte des aus Siliziumdioxid bestehenden isolierenden Filmes 28 entfernt, die unterhalb der Abschnitte liegen, die zwischen dem Film 22 aus Siliziumdioxid für die Steuerelektrode und dem das Feld abdeckenden Film 26 aus Siliziumoxid liegen; anders gesagt: es werden die Bereiche des Films 28 entfernt, die später die Quelle und die Senke des Halbleiterbauelementes bilden sollen. Die in dem isolierenden Film 28 aus Siliziumdioxid erhaltenen Ausnehmungen dienen jeweils als Kontaktloch 30.Manufacturing step by etching the portions of the silicon dioxide existing insulating film 28 removed, which are below the portions that are between the film 22 from Silicon dioxide for the control electrode and the field covering film 26 of silicon oxide; in other words: it the regions of the film 28 which are later to form the source and the drain of the semiconductor component are removed. The recesses obtained in the insulating film 28 made of silicon dioxide each serve as a contact hole 30.
c) Wie aus Fig. 2C ersichtlich ist, wird in einem dritten Herstellungsschritt das Silizium-Substrat 20 dann unter Verwendung einer Ätzlösung anisotrop geätzt, wodurch in das Substrat 20 ein zweites Kontaktloch 32 hineingebohrt wird. Diese anisotrope Ätzlösung läßt sich dadurch herstellen, daß eine wässrige Lösung aus Wasser und Kaliumhydroxid mit einem Gewichtsverhältnis von 1:1 erhitzt wird oder daß eine wässrige Lösung aus Wasser, Kaliumhydroxid und Standard-Propanol im Gewichtsverhältnis von 20:5:4 erhitzt wird. Diese Ätzlösung wird zum Ätzen des Silizium-Substrates in der Ebene mit den Miller-Indizes (111) verwendet. In diesen freiliegenden Abschnitten des Substrates 20, die dem späteren Quellenbereich bzw. Senkenbereich entsprechen, werden auf diese Weise die zusätzlichen, zweiten Kontaktlöcher 32 gebohrt. Diese Kontaktlöcher 32 haben jeweils eine innere Begrenzungsfläche, die durch das anisotrope Ätzen mit der oben angegebenen Ätzlösung erhalten werden, welche in einer Ebene mit den Miller-Indizes (111) liegt. Hat daa erste Kontaktloch 30 quadratische Form, so erhalten die zweiten Kontaktlöcher 32 die Gestalt auf dem Kopf stehender Pyramiden. Werden die ersten Kontaktlöcher 30 mit rechteckiger Form hergestellt, so haben die Kontaktlöcher 32 die Gestalt eines auf dem Kopf stehenden Walmdaches, wobei die Firstlänge kürzer ist als die hierzu parallelen unteren Dachkanten.c) As can be seen from Fig. 2C, in a third manufacturing step the silicon substrate 20 is then anisotropically etched using an etching solution, thereby creating in the substrate 20 a second contact hole 32 is drilled. This anisotropic etching solution can be produced in that an aqueous Solution of water and potassium hydroxide with a weight ratio of 1: 1 is heated or that an aqueous solution is made Water, potassium hydroxide and standard propanol in a weight ratio of 20: 5: 4 is heated. This etching solution becomes the etching of the silicon substrate in the plane with the Miller indices (111). In these exposed sections of the substrate 20, which correspond to the later source area or sink area, become the additional, second ones in this way Contact holes 32 drilled. These contact holes 32 each have an inner delimitation surface, which is caused by the anisotropic etching can be obtained with the above-mentioned etching solution, which lies in a plane with the Miller indices (111). Has daa first Contact hole 30 square shape, the second contact holes 32 are given the shape of upside-down pyramids. If the first contact holes 30 are made with a rectangular shape, Thus, the contact holes 32 have the shape of an upside-down hipped roof, the ridge length being shorter than the lower roof edges parallel to this.
d) Wie aus Fig. 2D ersichtlich ist, wird in einem vierten Her-d) As can be seen from Fig. 2D, in a fourth generation
809821/0968 ./.809821/0968 ./.
Stellungsschritt eine zu η-Leitfähigkeit führende Verunreinigung in die zweiten Kontaktlöcher 32 hineindiffundiert; hierdurch erhält man einen Quellenbereich 34 und einen Senkenbereich 36 im Substrat 20.Positioning step an impurity leading to η conductivity diffuses into the second contact holes 32; a source region 34 and a sink region 36 in the substrate 20 are thereby obtained.
e) Schließlich auf den isolierenden Film 28 aus Siliziumdioxid Aluminium aufgebracht, das Aluminiumelektroden 38 und 40 für den Quellenbereich 34 bzw. den Senkenbereich 36 bilden. Diese Aluminiumelektroden 38, 40 erstrecken sich in die jeweils durch zwei kontinuierlich ineinander übergehende Kontaktlöcher 30, 32 gebildeten Ausnehmungen des Substrates hinein. Es wird jeweils ein Silizium/Aluminium-Eutektikum 42 bzw. 44 längs der inneren Begrenzungsfläche der beiden zweiten Kontaktlöcher 32 erhalten. Diese Eutektika 42 und 44 erhält man durch Erhitzen der in Fig. 2E gezeigten Halbleiterschichtstruktur.e) Finally applied to the insulating film 28 of silicon dioxide aluminum, the aluminum electrodes 38 and 40 for form the source area 34 and the sink area 36, respectively. These aluminum electrodes 38, 40 extend into the respective through two continuously merging contact holes 30, 32 formed recesses of the substrate into it. It will each a silicon / aluminum eutectic 42 or 44 along the inner boundary surface of the two second contact holes 32 are obtained. These eutectics 42 and 44 are obtained by heating the semiconductor layer structure shown in Fig. 2E.
Auf die oben beschriebene Art und Heise läßt eich ein erfindungsgemäße« η-Kanal-MOS-Bauelement herstellen. Bei diesem Bauelement besteht jedoch immer noch eine gewisse Gefahr, daß der Quellenbereich 34 und der Senkenbereich 36 zum Teil nicht unterhalb des die Steuerelektrode tragenden Filmes 22 aus Siliziumoxid angeordnet sind. Diese Gefahr ist durch eine Heiterbildung der Erfindung ausgeräumt, die nunmehr anhand von Fig. 3 erläutert wird.An η-channel MOS component according to the invention can be produced in the manner described above. In this component, however, there is still a certain risk that the The source region 34 and the drain region 36 are in part not arranged below the film 22 made of silicon oxide which carries the control electrode. This risk is eliminated by a further development of the invention, which is now illustrated with reference to FIG is explained.
Das in Flg. 3 gezeigt· MOS-Halblelterbaueleaent läßt sich dadurch herstellen, dal ausgehend von einer unter Verwendung eines herköswllchen Herstellungsverfahrens erhaltenen herkömmlichen Halbleiterschichtstruktur, wie si· in Fig. 4 gezeigt ist, die in den Flgn. 2B - 2E gezeigten Verfahrensechritte durchgeführt werden. Andere ale die in Flg. 2A gezeigte HaIbleiterschlchtetruktur ist die Halblelterechlchtetruktur nach Fig. 4 schon mit einem Quellenbereich 46 und einem Senkenbereich 48 versehen. HIe in Fig. 3 gezeigt let, erfolgt eine Diffusion von Dotierungsmaterial in die zweiten Kontaktlöcher 32 hinein, wobei der gleiche Verfahrensschritt durchgeführt, wieThe in Flg. The MOS semiconductor element shown in FIG. 3 can be manufactured by starting from a conventional semiconductor layer structure obtained using a conventional manufacturing method, as shown in FIG is that in the Flgn. 2B-2E can be performed. Others ale those in Flg. 2A is the semiconductor layer structure shown in FIG. 2A 4 already provided with a source area 46 and a sink area 48. As shown in FIG. 3, doping material diffuses into the second contact holes 32 into it, the same process step being carried out as
809821/0968809821/0968
obenstehend unter Bezugnahme au^ Fig. 2D ausgeführt. Auf diese Weise erhält man die zusätzliche Bildung des dotierten Quellenbereichs 34 und des dotierten Senkenbereichs 36, über die jeweils ein elektrischer Kontakt zwischen der Aluminiumelektrode 38 bzw. 40 und den jeweiligen Quellenbereichen 46 und Senkenbereichen 48 erhalten wird. Bei dem abgewandelten MOS-Halbleiterelement gemäß Fig. 3 befinden sich die Quellenbereiche 46 und die Senkenbereiche 48 schon zuvor unterhalb des die Steuerelektrode tragenden Filmes 22 aus Siliziumoxid. Wird die Steuerelektrode 24 mit einer höheren Spannung als der Grenzspannung beaufschlagt, so wird unterhalb des Filmes 22 ein Kanal erzeugt, und auf diese Weise kann das n-Kanal-MOS-Bauelement dann auf normale Weise arbeiten.Carried out above with reference to FIG. 2D. To this In this way, the additional formation of the doped source region is obtained 34 and the doped drain region 36, via each of which an electrical contact between the aluminum electrode 38 or 40 and the respective source areas 46 and drain areas 48 is obtained. In the modified MOS semiconductor element According to FIG. 3, the source areas 46 and the drain areas 48 are already located below the control electrode supporting film 22 made of silicon oxide. If the control electrode 24 has a voltage higher than the limit voltage applied, a channel is created below the film 22, and in this way the n-channel MOS device can then be on work normal way.
Bei dem wie oben beschrieben hergestellten MOS-Halbleiterbauelement kann das Problem der Aluminiumkanalbildung gelöst werden und zugleich können die Bereiche des Substrates insgesamt verkleinert werden, die durch die Kontaktlöcher eingenommen sind. Auf diese Weise kann der Integrationsgrad des Bauelementes vergrößert werden. Dieser mit der Erfindung erhaltene Vorteil soll nun anhand der nachstehenden experimentellen Ergebnisse substantiiert werden.In the MOS semiconductor device manufactured as described above the problem of aluminum channel formation can be solved and at the same time the areas of the substrate as a whole which are occupied by the contact holes. In this way, the degree of integration of the component be enlarged. This advantage obtained with the invention will now be considered on the basis of the experimental results below be substantiated.
In Fig. 5 ist ein Halbleiterbauelement gezeigt, bei dem die Oberfläche 6 des Substrates in einer Ebene mit den Miller-Indizes (100) liegt. Das Substrat hat einen Bereich 2 von einem ersten Leitfähigkeitstyp und einen Bereich 4 von einem zweiten Leitfähigkeitstyp, der dem ersten Leitfähigkeitstyp entgegengesetzt ist. Anders als das in Fig. 5 gezeigte Halbleiterbauelement ist das in Fig. 6 gezeigte Halbleiterbauelement ein zu Versuchszwecken hergestelltes Halbleiterbauelement, bei dem die Oberfläche 6 des Substrates aus Silizium in einer Ebene mit den Miller-Indizes (111) liegt. Auf den Bereichen 4 vom zweiten Leitfähigkeitstyp ist bei beiden Halbleiterbauelementen ein Kontaktloch 10 vorgesehen, das in die isolierende Schicht aus Siliziumdioxid hineingebohrt ist. Der Bereich 45 shows a semiconductor component in which the surface 6 of the substrate is in a plane with the Miller indices (100) lies. The substrate has a region 2 of a first conductivity type and a region 4 of a second Conductivity type that is opposite to the first conductivity type. Unlike the semiconductor component shown in FIG. 5 the semiconductor device shown in Fig. 6 is a semiconductor device manufactured for experimental purposes, at which the surface 6 of the substrate made of silicon lies in a plane with the Miller indices (111). On the areas 4 from second conductivity type, a contact hole 10 is provided in the two semiconductor components, which is in the insulating Layer of silicon dioxide is drilled into it. Area 4
809821/0968809821/0968
vom zweiten Leitfähigkeitstyp ist direkt mit der Aluminiumelektrode 12 verbunden, die in das in der Schicht 8 ausgebildete Kontaktloch 10 eingreift. Wie oben beschrieben worden ist, erfolgt die Herstellung eines elektrischen Kontaktes zwischen der Aluminiumelektrode 12 und dem Bereich 4 vom zweiten Leitfähigkeitstyp durch Bildung eines Silizium/Aluminium-Eutektikums zwischen dem Silizium des Bereiches 4 vom zweiten Leitfähigkeitstyp und dem Aluminium der Aluminiumelektrode 12. Wie aus den Fign. 5 und 6 ersichtlich ist, erhält man bei den Halbleiterbauelementen nach Fign. 5 und 6 eine unterschiedliche Art und Weise der Bildung des Eutektikums 14. Bei dem Halbleiterbauelement nach Fig. 5, bei dem die Oberfläche des Silizium-Substrats in einer Ebene mit den Miller-Indizes (100) liegt, ist das Eutektikum 14, wie auch aus Fig. 7 ersichtlich ist, nach der Herstellung nicht gleichförmig über die zur Innenseite des Kontaktloches 10 freie Oberfläche des Bereiches 4 verteilt. Obwohl die thermische Behandlung zur Bildung des Eutektikums nur über eine kurze, geschätzte Zeitspanne erfolgte, hat man eine lokalisierte, punktweise Eutektikumsbildung. Darüber hinaus erfolgt die Bildung des Eutektikums 14 derart, daß es sich in Form auf dem Kopf stehender Pyramiden tief in den Bereich 4 hineinerstreckt. Die Seitenflächen der Pyramiden entsprechen Ebenen mit den Miller-Indizes (111). Aus diesem Grunde erhält man somit eine Aluminiumkanalbildung. Bei dem in Fig. 6 gezeigten Halbleiterbauelement hat dagegen das Silizium-Substrat eine Oberfläche, die in einer Ebene mit den Miller-Indizes (111) liegt, wobei das Eutektikum 14, wie aus Fig.8 ersichtlich ist, auf der zur Innenseite des Kontaktloches 10 weisenden Oberfläche gleichförmig verteilt ist. Das Eutektikum reicht auch nicht so tief in den Bereich 4 hinein. Anders gesagt: das Eutektikum 14 wird hier in Form einer Schicht gebildet, die parallel zu einer Ebene mit den Miller-Indizes (111) verläuft und die Gestalt eines dünnen, rechteckigen Parallelepipeds hat. Die Oberfläche dieses Eutektikums 14 liegt im wesentlichen in der Ebene mit den Miller-Indizes (111), während die Seitenflächen des Eutektikums in Ebenen mit den Miller-In-of the second conductivity type is directly connected to the aluminum electrode 12, which engages in the contact hole 10 formed in the layer 8. As described above, an electrical contact is made between the aluminum electrode 12 and the region 4 of the second conductivity type by forming a silicon / aluminum eutectic between the silicon of the region 4 of the second conductivity type and the aluminum of the aluminum electrode 12. How from FIGS. 5 and 6 can be seen, one obtains with the semiconductor components according to FIGS. 5 and 6 a different one Manner of formation of the eutectic 14. In the semiconductor component according to FIG. 5, in which the surface of the silicon substrate lies in a plane with the Miller indices (100), If the eutectic 14, as can also be seen from FIG. 7, after production is not uniform over the surface of the area 4 free on the inside of the contact hole 10 distributed. Although the thermal treatment for the formation of the eutectic only took place over a short, estimated period of time, one has a localized, point-wise eutectic formation. In addition, the formation of the eutectic 14 takes place in such a way that it is in the form of upside-down pyramids deep inside the area 4 extends into it. The side faces of the pyramids correspond to planes with the Miller indices (111). For this Basically, one thus obtains an aluminum channel formation. In the semiconductor component shown in FIG. 6, on the other hand, the silicon substrate has a surface which lies in a plane with the Miller indices (111), the eutectic 14, as shown in FIG. 8 can be seen, on the surface facing the inside of the contact hole 10 is uniformly distributed. The eutectic does not extend so deep into area 4 either. In other words: the eutectic 14 is formed here in the form of a layer which is parallel to a plane with the Miller indices (111) and has the shape of a thin, rectangular parallelepiped. The surface of this eutectic 14 lies essentially in the plane with the Miller indices (111), while the side surfaces of the eutectic in planes with the Miller-In-
809821/0968809821/0968
dizes (110) liegen.dices (110).
Warum die Art und Weise der Bilduno des Silizium/Aluminium-Eutektikums sich mit dem Oberflächentyp des Silizium-Substrats ändert, ist darauf zurückzuführen, daß die Substratoberfläche mit Miller-Indizes (111) für Aluminium weniger reaktiv ist als eine Substratoberfläche mit den Miller-Indizes (110).Why the way the silicon / aluminum eutectic is formed changes with the surface type of the silicon substrate is due to the fact that the substrate surface with Miller indices (111) for aluminum is less reactive than a substrate surface with the Miller indices (110).
Wie aus dem obenstehend gegebenen Vergleich deutlich wird, wird bei dem in Fig. 6 gezeigten Halbleiterbauelement ein besserer und zuverlässigerer elektrischer Kontakt zwischen der Aluminiumelektrode 12 und dem eine zweite Dotierung enthaltenden Bereich 4 erhalten, da das Eutektikum 14 in der Ebene mit den Miller-Indizes (111) gleichförmig über die gesamte Oberfläche verteilt ist. Bei dem in Fig. 6 gezeigten Halbleiterbauelement besteht auch dann noch ein ausreichender elektrischer Kontakt zwischen der Aluminiumelektrode 12 und dem Bereich 4, wenn der zur Innenseite des Kontaktloches freie Oberflächenabschnitt des Substrats klein ist; man kann infolgedessen das Kontaktloch selbst verkleinern. Bei einem erfindungsgemäßen Halbleiterbauelement kann z.B. die Größe des Kontaktloches 6μ χ 6μ oder weniger betragen.As is clear from the comparison given above, the semiconductor device shown in FIG. 6 becomes better and more reliable electrical contact between the aluminum electrode 12 and the region containing a second dopant 4 obtained because the eutectic 14 is in the plane with the Miller indices (111) evenly distributed over the entire surface is. In the case of the semiconductor component shown in FIG. 6, there is still sufficient electrical contact between of the aluminum electrode 12 and the region 4, if the surface section of the substrate which is free to the inside of the contact hole is small; as a result, the contact hole itself can be made smaller. In the case of a semiconductor component according to the invention, E.g. the size of the contact hole be 6μ χ 6μ or less.
Wie oben beschrieben worden ist, wird durch die Erfindung ein Halbleiterbauelement geschaffen, das ein Kontaktloch aufweist, bei dem die Aluminiumkanalbildung ausgeräumt ist, wobei trotzdem der Integrationsgrad der Vorrichtung erhöht werden kann.As has been described above, the invention provides a semiconductor component which has a contact hole, in which the aluminum channel formation has been eliminated, and the degree of integration of the device can nevertheless be increased.
809821/0968809821/0968
ι '5·. Leerseiteι ' 5 ·. Blank page
Claims (10)
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP13920176A JPS5363983A (en) | 1976-11-19 | 1976-11-19 | Semiconductor device |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| DE2751667A1 true DE2751667A1 (en) | 1978-05-24 |
Family
ID=15239900
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| DE19772751667 Pending DE2751667A1 (en) | 1976-11-19 | 1977-11-18 | SEMICONDUCTOR COMPONENT |
Country Status (4)
| Country | Link |
|---|---|
| JP (1) | JPS5363983A (en) |
| DE (1) | DE2751667A1 (en) |
| FR (1) | FR2371778A1 (en) |
| GB (1) | GB1538650A (en) |
Cited By (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| DE2917165A1 (en) * | 1978-04-28 | 1979-11-22 | Hitachi Ltd | METHOD OF MANUFACTURING A SEMI-CONDUCTOR ARRANGEMENT BY CONNECTING A SILICON SUBSTRATE AND AN ELECTRODE, OTHER. TOGETHER WITH ALUMINUM |
| WO2001003195A1 (en) * | 1999-07-03 | 2001-01-11 | Robert Bosch Gmbh | Electric semiconductor element with a contact hole |
Families Citing this family (7)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US4443651A (en) * | 1981-03-31 | 1984-04-17 | Rca Corporation | Series connected solar cells on a single substrate |
| FR2503457B1 (en) * | 1981-03-31 | 1987-01-23 | Rca Corp | SOLAR CELL SYSTEM CONNECTED IN SERIES ON A SINGLE SUBSTRATE |
| JPS6161441A (en) * | 1984-09-03 | 1986-03-29 | Toshiba Corp | Manufacture of semiconductor device |
| FR2570880A1 (en) * | 1984-09-27 | 1986-03-28 | Rca Corp | METHOD FOR MANUFACTURING ISOLATED GRID FIELD EFFECT TRANSISTOR AND TRANSISTOR THUS OBTAINED |
| US4713680A (en) * | 1986-06-30 | 1987-12-15 | Motorola, Inc. | Series resistive network |
| US7045407B2 (en) * | 2003-12-30 | 2006-05-16 | Intel Corporation | Amorphous etch stop for the anisotropic etching of substrates |
| US7494858B2 (en) | 2005-06-30 | 2009-02-24 | Intel Corporation | Transistor with improved tip profile and method of manufacture thereof |
-
1976
- 1976-11-19 JP JP13920176A patent/JPS5363983A/en active Pending
-
1977
- 1977-11-16 GB GB47732/77A patent/GB1538650A/en not_active Expired
- 1977-11-18 DE DE19772751667 patent/DE2751667A1/en active Pending
- 1977-11-21 FR FR7734932A patent/FR2371778A1/en active Granted
Cited By (3)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| DE2917165A1 (en) * | 1978-04-28 | 1979-11-22 | Hitachi Ltd | METHOD OF MANUFACTURING A SEMI-CONDUCTOR ARRANGEMENT BY CONNECTING A SILICON SUBSTRATE AND AN ELECTRODE, OTHER. TOGETHER WITH ALUMINUM |
| WO2001003195A1 (en) * | 1999-07-03 | 2001-01-11 | Robert Bosch Gmbh | Electric semiconductor element with a contact hole |
| US6787905B1 (en) * | 1999-07-03 | 2004-09-07 | Robert Bosch Gmbh | Electric semiconductor element with a contact hole |
Also Published As
| Publication number | Publication date |
|---|---|
| GB1538650A (en) | 1979-01-24 |
| FR2371778B1 (en) | 1982-12-10 |
| FR2371778A1 (en) | 1978-06-16 |
| JPS5363983A (en) | 1978-06-07 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| DE1764056C2 (en) | Method for manufacturing a semiconductor device | |
| EP0239652B1 (en) | Method of producing a monolithic integrated circuit with at least one bipolar planar transistor | |
| DE3012363C2 (en) | Process for forming the channel regions and the wells of semiconductor components | |
| DE69535441T2 (en) | METHOD FOR PRODUCING A MOS-CONTROLLED COMPONENT WITH A REDUCED MASK NUMBER | |
| DE3780369T2 (en) | METHOD FOR PRODUCING A SEMICONDUCTOR STRUCTURE. | |
| DE4011276C2 (en) | Insulated gate field effect transistor (IGFET) and method for its manufacture | |
| DE3587231T2 (en) | METHOD FOR PRODUCING A DMOS SEMICONDUCTOR ARRANGEMENT. | |
| DE68911715T2 (en) | Thin film transistor for high voltage operation and its manufacturing process. | |
| DE2916364C2 (en) | ||
| DE2928923C2 (en) | ||
| DE2726003A1 (en) | METHOD OF MAKING MIS DEVICES WITH OFFSET GATE | |
| DE3326534A1 (en) | SCHOTTKYBARRIER MOS COMPONENTS | |
| DE19535140A1 (en) | Lateral MOSFET with high withstand voltage | |
| DE10296970B4 (en) | Semiconductor device and method of making the same | |
| DE2915024C2 (en) | Method of manufacturing a MOS transistor | |
| DE3334333A1 (en) | METHOD FOR PRODUCING A MOS DEVICE WITH SELF-ADJUSTED CONTACTS | |
| EP0038994B1 (en) | Contact for mis semiconductor device and method of making the same | |
| DE2404184A1 (en) | MIS SEMICONDUCTOR DEVICE AND METHOD FOR MANUFACTURING IT | |
| EP0150365B1 (en) | Semiconductor component with contact hole | |
| DE3709708A1 (en) | FIELD EFFECT TRANSISTOR WITH LOW DOPED DRAIN ARRANGEMENT AND METHOD FOR PRODUCING THE SAME | |
| DE3788470T2 (en) | Method of manufacturing an insulated gate field effect transistor. | |
| DE2807138A1 (en) | METHOD FOR PRODUCING A SEMICONDUCTOR COMPONENT | |
| DE3324332A1 (en) | METHOD FOR PRODUCING CMOS TRANSISTORS ON A SILICON SUBSTRATE | |
| DE2420239A1 (en) | METHOD FOR MANUFACTURING DOUBLE DIFFUSED LATERAL TRANSISTORS | |
| DE19641838A1 (en) | Termination structure for semiconductor components and method for producing such termination structures |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| OAP | Request for examination filed | ||
| OD | Request for examination |