DE2731442A1 - Speicherschaltung mit isolierschicht-feldeffekttransistoren - Google Patents
Speicherschaltung mit isolierschicht-feldeffekttransistorenInfo
- Publication number
- DE2731442A1 DE2731442A1 DE19772731442 DE2731442A DE2731442A1 DE 2731442 A1 DE2731442 A1 DE 2731442A1 DE 19772731442 DE19772731442 DE 19772731442 DE 2731442 A DE2731442 A DE 2731442A DE 2731442 A1 DE2731442 A1 DE 2731442A1
- Authority
- DE
- Germany
- Prior art keywords
- input
- amplifier
- input terminal
- belonging
- output
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Granted
Links
Classifications
-
- G—PHYSICS
- G11—INFORMATION STORAGE
- G11C—STATIC STORES
- G11C5/00—Details of stores covered by group G11C11/00
- G11C5/02—Disposition of storage elements, e.g. in the form of a matrix array
- G11C5/025—Geometric lay-out considerations of storage- and peripheral-blocks in a semiconductor storage device
-
- G—PHYSICS
- G11—INFORMATION STORAGE
- G11C—STATIC STORES
- G11C11/00—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor
- G11C11/21—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using electric elements
- G11C11/34—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using electric elements using semiconductor devices
- G11C11/40—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using electric elements using semiconductor devices using transistors
- G11C11/401—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using electric elements using semiconductor devices using transistors forming cells needing refreshing or charge regeneration, i.e. dynamic cells
- G11C11/403—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using electric elements using semiconductor devices using transistors forming cells needing refreshing or charge regeneration, i.e. dynamic cells with charge regeneration common to a multiplicity of memory cells, i.e. external refresh
- G11C11/404—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using electric elements using semiconductor devices using transistors forming cells needing refreshing or charge regeneration, i.e. dynamic cells with charge regeneration common to a multiplicity of memory cells, i.e. external refresh with one charge-transfer gate, e.g. MOS transistor, per cell
-
- G—PHYSICS
- G11—INFORMATION STORAGE
- G11C—STATIC STORES
- G11C11/00—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor
- G11C11/21—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using electric elements
- G11C11/34—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using electric elements using semiconductor devices
- G11C11/40—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using electric elements using semiconductor devices using transistors
- G11C11/401—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using electric elements using semiconductor devices using transistors forming cells needing refreshing or charge regeneration, i.e. dynamic cells
- G11C11/406—Management or control of the refreshing or charge-regeneration cycles
-
- G—PHYSICS
- G11—INFORMATION STORAGE
- G11C—STATIC STORES
- G11C11/00—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor
- G11C11/21—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using electric elements
- G11C11/34—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using electric elements using semiconductor devices
- G11C11/40—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using electric elements using semiconductor devices using transistors
- G11C11/401—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using electric elements using semiconductor devices using transistors forming cells needing refreshing or charge regeneration, i.e. dynamic cells
- G11C11/4063—Auxiliary circuits, e.g. for addressing, decoding, driving, writing, sensing or timing
- G11C11/407—Auxiliary circuits, e.g. for addressing, decoding, driving, writing, sensing or timing for memory cells of the field-effect type
- G11C11/409—Read-write [R-W] circuits
- G11C11/4091—Sense or sense/refresh amplifiers, or associated sense circuitry, e.g. for coupled bit-line precharging, equalising or isolating
-
- G—PHYSICS
- G11—INFORMATION STORAGE
- G11C—STATIC STORES
- G11C11/00—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor
- G11C11/21—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using electric elements
- G11C11/34—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using electric elements using semiconductor devices
- G11C11/40—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using electric elements using semiconductor devices using transistors
- G11C11/401—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using electric elements using semiconductor devices using transistors forming cells needing refreshing or charge regeneration, i.e. dynamic cells
- G11C11/4063—Auxiliary circuits, e.g. for addressing, decoding, driving, writing, sensing or timing
- G11C11/407—Auxiliary circuits, e.g. for addressing, decoding, driving, writing, sensing or timing for memory cells of the field-effect type
- G11C11/409—Read-write [R-W] circuits
- G11C11/4093—Input/output [I/O] data interface arrangements, e.g. data buffers
-
- H—ELECTRICITY
- H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
- H10B—ELECTRONIC MEMORY DEVICES
- H10B12/00—Dynamic random access memory [DRAM] devices
Landscapes
- Engineering & Computer Science (AREA)
- Microelectronics & Electronic Packaging (AREA)
- Computer Hardware Design (AREA)
- Dram (AREA)
- Semiconductor Memories (AREA)
- Read Only Memory (AREA)
- Static Random-Access Memory (AREA)
Description
der zu den jeweils gleichen Spalten gehörenden Spaltendekoder 15 verbunden und werden durch ein Ausgangssignal des Spaltendekoders 15 zusammen mit den Verknüpfungsgliedern 20 gesteuert. Zusätzlich dazu ist ein mit der I/0-Sammelleitung 13' verbundenes Schreib-Übertragungs-Verknüpf_ungsglied 19' vorgesehen, das durch ein Schreib-Zeitgebersignal gesteuert wird und dem
Speicherzelle 10, die durch den Spaltendekoder 15 und den
Zeilendekoder 18 ausgewählt wird, wird durch die dazu gehörige Bit-Leitung 16 ausgelesen. Gleichzeitig wird die zur zweiten Zeilengruppe 40 gehörende Pseudozelle 11 durch ein Signal auf der Auswahlleitung 21' ausgewählt. Wie oben be-
Claims (2)
- 273HA2PatentansprücheQ\J) Speicherschaltung mit Speicherzellen, die jeweils aus einem einzigen Feldeffekttransistor und einem Speicherkondensator bestehen und die in Zeilen und Spalten angeordnet sowie in eine erste und eine zweite Zeilengruppe aufgeteilt sind, dadurch gekennzeichnet , daß die Speicherschaltung zusätzlich aufweist:Differenzverstärker (12), deren erste Eingangsklemme (1) jeweils mit den zur ersten Zeilengruppe (30) gehörenden Speicherzellen (10) sowie einer Spalte und deren zweite Eingangsklemme (2) jeweils mit den zur zweiten Zeilengruppe (4o) gehörenden Speicherzellen (10·) und mit der gleichen Spalte wie die erste EingangskTemme (1) verbunden sind;einen Ausgangsverstärker (14) mit einer ersten und einer zweiten Eingangsklemme (4, 3);mehrere zu den entsprechenden Spalten gehörende erste und zweite Verknüpfungsglieder (20, 20·), wobei das erste Verknüpfungsglied (20) die erste Eingangsklemme (1) des ausgewählten Differenzverstärkers (12) mit der ersten Eingangsklemme (4) des Ausgangsverstärkers (14) und das zur gleichen opalte gehörende zweite Verknüpfungsglied (201) die zv/eite Eingangsklemme (2) des ausgewählten Differenzverstärkers (12) mit der zweiten Eingangsklemme (3) des masgangsverstärkers (14) verbinden können, und2'-")
7 0 9 R ft 3 /Π95?OÄÄtNAL INSPECTS)Steuereinrichtungen (15, 15') zur Steuerung der ersten und zweiten Verknüpfungsglieder (20, 20')» wobei die zur ^Leichen Spalte gehörenden ersten und zweiten Verknüpf ur.gsglieflsr durch r)ie gleiche Steuereinrichtung gesteuert werden. - 2. Speicherschaltung mit Speicherzellen, die in seilen und spalten angeordnet sowie in eine erste und eine zv/eite Zeilengruppe aufgeteilt sind, dadurch g e k e η η ζ e i c h net, daß die Speicherschaltung zusatzlich aufweist:Mehrere Differenzverstärker, deren erste Eingangsklemme jeweils mit den zur ersten Zeilengruppe gehörenden Speicherzellen sowie einer Spalte und deren zweite ningar^sklemme jeweils mit den zur zv/eiten Zeilen?;rupne gehörenden Speicherzellen und mit der gleichen Spalte v/ie die erste Eingangsklemme verbunden sind,eine erste und zweite Eingangs/Ausgangs-Sammelleitung,mehrere zu den entsprechenden Spalten geh_örende erste und zweite Verknüpfungsglieder, wobei das erste Verknüpfungsglied die erste Eingangsklemme des ausgewählten üifferenzverstärkers mit der ersten Eingangs/Ausgangs-Sammelleitung und das zur gleichen Spalte gehörende zweite Verknüpfungsglied die zweite Eingangsklemme des ausgewählten Differenzverstärkers mit der zweiten Eingangs/Ausgangs-Sammel]eitung verbinden kann,- 30 -0 9 8 8 3 / 0~32731U2Steuereinrichtungen zur Steuerung der ersten und zweiten Verknüpfungsglieder, wobei die zur gleichen Spalte gehörenden ersten und zweiten Verknüpfungsglieder jeweils durch die gleiche Steuereinrichtung gesteuert werden, undeine Einrichtung zum gleichzeitigen Anlegen eines der logischen "1" oder der logischen "0" entsprechenden Signales an die erste Eingangs/Ausgangs-Sammelleitung und des jeweils anderen Signales an die zweite Eingangs/Ausgangs-Sammelleitung, wenn die Speicherschaltung im Schreibbetrieb arbeitet.- 31 -70Ö883/09S7
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP8269376A JPS538528A (en) | 1976-07-12 | 1976-07-12 | Memory circuit |
Publications (2)
Publication Number | Publication Date |
---|---|
DE2731442A1 true DE2731442A1 (de) | 1978-01-19 |
DE2731442C2 DE2731442C2 (de) | 1990-05-10 |
Family
ID=13781482
Family Applications (2)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
DE2760030A Expired DE2760030C2 (de) | 1976-07-12 | 1977-07-12 | Speicherschaltung |
DE2731442A Expired DE2731442C2 (de) | 1976-07-12 | 1977-07-12 | Speicherschaltung mit Isolierschicht-Feldeffekttransistoren |
Family Applications Before (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
DE2760030A Expired DE2760030C2 (de) | 1976-07-12 | 1977-07-12 | Speicherschaltung |
Country Status (5)
Country | Link |
---|---|
US (1) | US4125878A (de) |
JP (1) | JPS538528A (de) |
DE (2) | DE2760030C2 (de) |
FR (1) | FR2358725A1 (de) |
GB (1) | GB1555043A (de) |
Cited By (4)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
US4266286A (en) * | 1978-11-22 | 1981-05-05 | Compagnie Internationale Pour L'informatique Cii-Honeywell Bull | Arrangement for extraction and receiving data for a refreshable memory |
DE3220273A1 (de) * | 1981-06-01 | 1983-05-26 | Hitachi Microcomputer Engineering Ltd., Tokyo | Halbleiterspeichervorrichtung |
USRE34060E (en) * | 1981-06-01 | 1992-09-08 | Hitachi, Ltd. | High speed semiconductor memory device having a high gain sense amplifier |
DE4343852C1 (de) * | 1993-12-22 | 1995-05-24 | Itt Ind Gmbh Deutsche | Verfahren zum Betrieb eines Leseverstärkers und Leseverstärker zur Durchführung des Verfahrens |
Families Citing this family (21)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
US4239993A (en) * | 1978-09-22 | 1980-12-16 | Texas Instruments Incorporated | High performance dynamic sense amplifier with active loads |
US4370575A (en) * | 1978-09-22 | 1983-01-25 | Texas Instruments Incorporated | High performance dynamic sense amplifier with active loads |
DE2855118C2 (de) * | 1978-12-20 | 1981-03-26 | IBM Deutschland GmbH, 70569 Stuttgart | Dynamischer FET-Speicher |
JPS59915B2 (ja) * | 1979-11-29 | 1984-01-09 | 富士通株式会社 | メモリ回路 |
JPS56101694A (en) * | 1980-01-18 | 1981-08-14 | Nec Corp | Semiconductor circuit |
JPS57164491A (en) * | 1981-04-02 | 1982-10-09 | Nec Corp | Semiconductor device |
JPS57172588A (en) * | 1981-07-24 | 1982-10-23 | Nec Corp | Memory circuit |
US4555776A (en) * | 1982-04-19 | 1985-11-26 | International Business Machines Corporation | Voltage balancing circuit for memory systems |
US4493056A (en) * | 1982-06-30 | 1985-01-08 | International Business Machines Corporation | RAM Utilizing offset contact regions for increased storage capacitance |
US4723228B1 (en) * | 1983-08-31 | 1998-04-21 | Texas Instruments Inc | Memory decoding circuitry |
JPH0795395B2 (ja) * | 1984-02-13 | 1995-10-11 | 株式会社日立製作所 | 半導体集積回路 |
JPS61110394A (ja) * | 1984-10-31 | 1986-05-28 | Mitsubishi Electric Corp | 半導体記憶装置 |
US5197033A (en) * | 1986-07-18 | 1993-03-23 | Hitachi, Ltd. | Semiconductor device incorporating internal power supply for compensating for deviation in operating condition and fabrication process conditions |
US4710902A (en) * | 1985-10-04 | 1987-12-01 | Motorola, Inc. | Technique restore for a dynamic random access memory |
US4740921A (en) * | 1985-10-04 | 1988-04-26 | Motorola, Inc. | Precharge of a dram data line to an intermediate voltage |
JPH0642537B2 (ja) * | 1985-11-15 | 1994-06-01 | 株式会社東芝 | 半導体装置 |
KR890003373B1 (ko) * | 1986-11-30 | 1989-09-19 | 삼성전자 주식회사 | 씨모오스 반도체 메모리 장치의 입출력 회로 |
GB8917835D0 (en) * | 1989-08-04 | 1989-09-20 | Inmos Ltd | Current sensing amplifier for a memory |
JPH02236893A (ja) * | 1990-02-23 | 1990-09-19 | Hitachi Ltd | 半導体メモリ装置 |
EP0496406B1 (de) * | 1991-01-25 | 1999-05-06 | Nec Corporation | Halbleiterspeicheranordnung |
JP3085803B2 (ja) * | 1992-11-26 | 2000-09-11 | 株式会社東芝 | 差動電流源回路 |
Citations (1)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
US3678473A (en) * | 1970-06-04 | 1972-07-18 | Shell Oil Co | Read-write circuit for capacitive memory arrays |
Family Cites Families (5)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
US3760381A (en) * | 1972-06-30 | 1973-09-18 | Ibm | Stored charge memory detection circuit |
US3838295A (en) * | 1973-02-05 | 1974-09-24 | Lockheed Electronics Co | Ratioless mos sense amplifier |
JPS5079224A (de) * | 1973-11-12 | 1975-06-27 | ||
JPS5539073B2 (de) * | 1974-12-25 | 1980-10-08 | ||
US4061999A (en) * | 1975-12-29 | 1977-12-06 | Mostek Corporation | Dynamic random access memory system |
-
1976
- 1976-07-12 JP JP8269376A patent/JPS538528A/ja active Pending
-
1977
- 1977-07-11 US US05/814,849 patent/US4125878A/en not_active Expired - Lifetime
- 1977-07-11 FR FR7721355A patent/FR2358725A1/fr active Granted
- 1977-07-12 DE DE2760030A patent/DE2760030C2/de not_active Expired
- 1977-07-12 GB GB29266/77A patent/GB1555043A/en not_active Expired
- 1977-07-12 DE DE2731442A patent/DE2731442C2/de not_active Expired
Patent Citations (1)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
US3678473A (en) * | 1970-06-04 | 1972-07-18 | Shell Oil Co | Read-write circuit for capacitive memory arrays |
Non-Patent Citations (5)
Title |
---|
Electronics, 13. Sept. 1973, S. 116-121 * |
IEEE Journal of Solid-State Circuits, Vol. SC-8, No. 5, Oktober 1973, S. 310-318 * |
ISSCC, 13. Februar 1975, Digest of Technical Papers, S. 102, 103 |
ISSCC, 19. Febr. 1976, Digest of Technical Papers, S. 140,141 * |
ISSCC, 1975, Digest of Technical Papers, S. 102/103 * |
Cited By (5)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
US4266286A (en) * | 1978-11-22 | 1981-05-05 | Compagnie Internationale Pour L'informatique Cii-Honeywell Bull | Arrangement for extraction and receiving data for a refreshable memory |
DE3220273A1 (de) * | 1981-06-01 | 1983-05-26 | Hitachi Microcomputer Engineering Ltd., Tokyo | Halbleiterspeichervorrichtung |
US4509147A (en) * | 1981-06-01 | 1985-04-02 | Hitachi, Ltd. | High speed semiconductor memory device having a high gain sense amplifier |
USRE34060E (en) * | 1981-06-01 | 1992-09-08 | Hitachi, Ltd. | High speed semiconductor memory device having a high gain sense amplifier |
DE4343852C1 (de) * | 1993-12-22 | 1995-05-24 | Itt Ind Gmbh Deutsche | Verfahren zum Betrieb eines Leseverstärkers und Leseverstärker zur Durchführung des Verfahrens |
Also Published As
Publication number | Publication date |
---|---|
DE2760030C2 (de) | 1986-04-03 |
FR2358725B1 (de) | 1984-05-18 |
FR2358725A1 (fr) | 1978-02-10 |
DE2731442C2 (de) | 1990-05-10 |
US4125878A (en) | 1978-11-14 |
GB1555043A (en) | 1979-11-07 |
JPS538528A (en) | 1978-01-26 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
DE2731442A1 (de) | Speicherschaltung mit isolierschicht-feldeffekttransistoren | |
DE2324965C3 (de) | Schaltungsanordnung zum Auslesen eines kapazitiven Datenspeichers | |
DE2912320C2 (de) | Leseverstärker | |
DE2634089B2 (de) | Schaltungsanordnung zum erfassen schwacher signale | |
DE2628383C2 (de) | Monolithisch integrierter dynamischer Halbleiterspeicher | |
DE2313476C2 (de) | Speicher mit direktem Zugriff | |
DE2720976A1 (de) | Elektrisch aenderbare verbindung | |
DE1462952B2 (de) | Schaltungsanordnung zur realisierung logischer funktionen | |
DE3937068A1 (de) | Dynamische halbleiterspeicheranordnung | |
DE2707456C3 (de) | ||
DE2557165C3 (de) | Decoderschaltung und ihre Anordnung zur Integrierung auf einem Halbleiterbaustein | |
DE3101520A1 (de) | Monolithisch integrierter halbleiterspeicher | |
DE2646653C3 (de) | ||
EP0056434A2 (de) | Monolithisch integrierter Halbleiterspeicher | |
DE3740314C2 (de) | ||
DE69124010T2 (de) | Halbleiterspeicherzelle | |
DE2431079A1 (de) | Dynamischer halbleiterspeicher mit zwei-tranistor-speicherelementen | |
DE2229123A1 (de) | Dynamisch betriebene feldeffekttransistoranordnung | |
DE3328042A1 (de) | Halbleiter-speichervorrichtung | |
DE2519323A1 (de) | Statisches drei-transistoren-speicherelement | |
DE2760086C2 (de) | ||
DE3332481A1 (de) | Halbleiterspeicher | |
DE2649309C3 (de) | Binärer getakteter Leseverstärker | |
DE2702830C2 (de) | ||
EP0045399B1 (de) | Monolithisch integrierter Halbleiterspeicher |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
OAR | Request for search filed | ||
OC | Search report available | ||
OD | Request for examination | ||
8172 | Supplementary division/partition in: |
Ref country code: DE Ref document number: 2760030 Format of ref document f/p: P |
|
AH | Division in |
Ref country code: DE Ref document number: 2760030 Format of ref document f/p: P |
|
Q171 | Divided out to: |
Ref country code: DE Ref document number: 2760030 |
|
D2 | Grant after examination | ||
8363 | Opposition against the patent | ||
AH | Division in |
Ref country code: DE Ref document number: 2760030 Format of ref document f/p: P |
|
8366 | Restricted maintained after opposition proceedings | ||
8305 | Restricted maintenance of patent after opposition | ||
AH | Division in |
Ref country code: DE Ref document number: 2760030 Format of ref document f/p: P |
|
D4 | Patent maintained restricted |