DE2707456C3 - - Google Patents

Description

Die Erfindung betrifft einen dynamischen RAM-Spei­ cher geringer Zugriffszeit mit einer Vielzahl von Speicherzellen und einem Abfrageverstärker zum Ermitteln des Speicherinhaltes von Speicherzellen sowie zum Verstärken der abgelesenen Daten, wobei der Abfrageverstärker eine zwischen ersten und zweiten Verknüpfungspunkten angeordnete Flip-Flop- Schaltung und einen Niederspannungsanschluß auf­ weist. Der RAM-Speicher weist weiterhin je erste und zweite, jeweils auf die ersten und zweiten Verknüp­ fungspunkte geführte Datenübertragungsleitungen und diesen zugeordnete, jeweils aus einer Vielzahl von Speicherzellen bestehende Speicherzellenreihen sowie den Speicherzellenreihen zugeordnete Blindzellen auf, die mit der zweiten bzw. der ersten Datenübertragungs­ leitung verbunden sind und Schaltmittel, welche die Verknüpfungspunkte mit einem relativ hohen Potential zu verbinden mögen, um die Datenübertragungsleitun­ gen auf den Pegel "1" zu heben, und eine dem Niederspannungsanschluß der Flip-Flop-Schaltung nachgeordneten Spannungseinstellschaltung, welche die Spannung ihres Niederspannungsanschlusses gesteuert auf den Pegel "0" zu senken vermag, sowie eine Vorrichtung zur Auswahl beliebiger Speicherzellen der ersten und der zweiten Reihe sowie einer der Blindzellen, um Daten von den entsprechenden Leitungen einzugeben oder über diese auszulesen, wobei die Blindzellen so ausgebildet und angeordnet sind, daß die ausgewählte der Blindzellen der zugeordneten Datenübertragungsleitung und deren Verknüpfungs­ punkt ein Potential übermittelt, das zwischen den Pegel "1" und "0" liegt. Derartige Direktzugriffspeicher werden in Verbindung mit elektronischen datenverarbeitenden Vorrichtungen verwendet.

Dynamische RAM-Speicher mit nur einen Transistor aufweisenden Speicherzellen sowie Blindzellen sind in den Zeitschriften IEEE Journal of Solid-State Circuits, Band 7, Nr. 5, Oktober 1972, Seiten 336 bis 340, und Electronics vom 13. September 1973, Seiten 116 bis 121, angegeben. Es wird hier der Übergang von mehrere Transistoren aufweisenden Speicherzellen zu solchen mit nur einem Transistor dargestellt und auf die Notwendigkeit von Leseverstärkern hoher Empfindlichkeit hinge­ wiesen, da im Interesse der Integrationsdichte des Speichers die einzelnen Zellen nur geringe Kapazitäten aufweisen sollen. Als Leseverstärker wird eine Flip-Flop-Schaltung empfohlen, dessen Verknüpfungspunkte vor der Messung durch einen Tran­ sistor miteinander verbunden und damit auf gleiches Potential gebracht werden, und die dann mit der auszulesenden Speicher­ zelle sowie einer auf halbes Potential vorgeladenen Blindzelle verbunden werden. Es besteht jedoch der Wunsch, den Stromver­ brauch der dort angegebenen Speicher zu senken, ihre Arbeits­ geschwindigkeit zu erhöhen sowie den je Speicherzelle erfor­ derlichen Platz weiterhin zu vermindern.

Aus der DE-OS 24 18 936 ist eine Regenerier- und Bewerterschaltung für Ein-Transistor-Speicherelemen­ te bekannt, die mit einer Flip-Flop-Schaltung ausgestat­ tet ist, deren Niederspannungsanschluß eine Span­ nungseinstellschaltung nachgeordnet ist. Da jedoch die der Flip-Flop-Schaltung vorgeordneten Transistoren praktisch jeweils gleichzeitig mit der Spannungseinstell­ schaltung leitend gemacht werden, ergeben sich bei einem relativ starken Stromverbrauch als unbefriedi­ gend empfundene Schaltzeiten, so daß die Zugriffszeit des Speichers unerwünscht hohe Werte aufweist. Zum Stande der Technik gehört weiterhin die US-PS 37 74 176, bei der ebenfalls Ein-Transistor-Ein-Konden­ sator-Speicherzellen vorgesehen sind, deren Datenaus­ gabe über einen Abfrageverstärker bewirkt wird. Da die an den Datenübertragungsleitungen bewirkten Span­ nungsänderungen sehr klein sind, muß der Abfragever­ stärker eine hohe Empfindlichkeit, beispielsweise eine Ansprechempfindlichkeit von 200 mV bis 300 mV aufweisen. Auch hier entsteht ein unerwünscht hoher Stromverbrauch, und der Leitwert des Verbraucher­ transistors läßt sich nicht erwünscht hoch auslegen, so daß die Arbeitsgeschwindigkeit zu wünschen übrig läßt. Beim Abfragen der Daten werden die Spannungen der Datenübertragungsleitung bis auf die Schwellenspan­ nungswerte der zur Flip-Flop-Schaltung gehörenden, kreuzweise gekoppelten MOS-Transistoren reduziert. Darüber hinaus sind auch die Streukapazitäten der Datenübertragungsleitungen unerwünscht groß, da als Datenübertragungsleitungen eindiffundierte Schichten verwendet werden, so daß auch aus diesem Grunde bei der Datenausgabe die Spannungsänderung in der Datenübertragungsleitung gering ist. Um dennoch die auf den Datenübertragungsleitungen bewirkten Span­ nungsänderungen auf einen gewünscht großen Pegel zu heben, muß auch der Kondensator jeder Speicherzelle groß ausgelegt werden, so daß die Integrationsdichte der Speicherschaltung unerwünscht verringert wird. Gleiche Nachteile treten bei Anordnungen nach der DE-OS 24 31 079 ein.

Die DE-OS 24 22 136 geht von dem Vorschlag aus, die Konden­ satoren der Blindzellen mit halber Kapazität derer der Speicherzellen auszuführen, um auf ein Zwischenpotential verzichten zu können. Es hat sich jedoch gezeigt, daß mit der weiteren Verringerung der Kapazität deren Toleranzen steigen, so daß damit den Tendenzen einer Erhöhung der Inte­ grationsdichte des Speichers engere Grenzen gezogen werden. In Verbindung mit Fig. 5 ist eine Anordnung verringerter Stromaufnahme beschrieben, welche sich jedoch nachteilig für die Erzielung einer wünschenswert hohen Arbeitsgeschwin­ digkeit auswirkt.

Auch die DE-OS 25 25 225 zeigt einen mit Teilspannung betriebene Blindzellen verwendenden dynamischen RAM-Speicher, dessen als Flip-Flop-Schaltung ausgebildeter Abfrageverstärker durch Taktimpulse gesteuert wechselweise mit den beiden Polen des speisenden Potentials verbunden wird, so daß ein durchgehender Stromkreis vermieden und damit die Stromaufnahme begrenzt werden. Es hat sich jedoch gezeigt, daß die sich hierbei für die Anschlüsse der Flip-Flop-Schaltung sich einstellenden Potentiale die Ansprechempfindlichkeit des Abfrageeverstärkers begrenzen, so daß damit auch der Verringerung der Kapazität der Speicherzellen vorzeitige Grenzen gesetzt sind.

In dem IBM Technical Disclosure Bulletin, Vol. 16, No. 9, Februar 1974, Seiten 2792, 2793, ist ein Abfrageverstär­ ker eines dynamischen RAM-Verstärkers dargestellt, der eine Verringerung von beim Aufschalten der Datenübertra­ gungsleitungen auftretenden Spannungsstreuungen bewirken soll. Als Abfrageverstärker ist eine Flip-Flop-Schaltung vorgeschlagen, die durch an deren Fußpunkt gelegte Takt­ signale, d. h., durch Potentialsteuerung ihres Nieder­ spannungsanschlusses, ein- und ausgeschaltet wird. Eine Spannungs-Voreinstellung oder ein Potentialabgleich ihrer beiden Verknüpfungspunkte sind nicht vorgesehen, so daß schon aus diesem Grunde die gewünschte hohe An­ sprechempfindlichkeit nicht erreichbar ist.

Die Erfindung geht daher von der Aufgabe aus, den Speicher der eingangs genannten Gattung so weiterzubilden, daß durch Steigerung der Ansprechempfindlichkeit der als Abfrage­ verstärkerschaltung vorgesehenen Flip-Flop-Schaltung und die hierdurch zugelassene Kapazitätsverringerung der Speicherzellen der Stromverbrauch gesenkt und in Verbindung hiermit die Arbeitsgeschwindigkeit sowie die Integrations­ dichte des Speichers erhöht werden.

Gelöst wird diese Aufgabe durch die im kennzeichnenden Teil des Patentanspruches genannten Merkmale.

Im einzelnen sind die Merkmale der Erfindung anhand der Beschreibung eines Ausführungsbeispieles in Verbindung mit dieses darstellenden Zeichnungen erläutert. Es zeigt

Fig. 1 einen Blockschaltplan eines dynamischen Direktzugriffspeichers, dem eine Abfrageverstärker­ schaltung zugeordnet ist.

Fig. 2 einen schematischen Stromlaufplan für einen Teil des mit Fig. 1 dargestellten Direktzugriffspeichers,

Fig. 3 einen Signal-Zeit-Plan, der die Wellenformen wiedergibt, die in den verschiedenen Punkten der mit Fig. 2 dargestellten Schaltung entstehen.

Fig. 4 ein Schaltbild, mit dem eine Spanungsregene­ rationsschaltung für den Schaltzustand "1" dargestellt wird.

Fig. 5 einen Signal-Zeit-Plan, der die Wellenformen für die mit Fig. 5 dargestellte Schaltung wiedergibt.

Zu dem mit Fig. 1 als Blockschaltbild dargestellten dynamischen Direktzugriffspeicher gehören die beiden Speicherzellenreihen 11 und 12, die jeweils aus der gleichen Anzahl von Speicherzellen bestehen. Eine jede Speicherzelle besteht, wie dies beispielsweise mit der allgemeinen Hinweiszahl 19 in Fig. 2 gekennzeichnet ist, aus einem Feldeffekttransistor mit isoliertem Steuergatt (der im weiteren Verlauf der Patentbeschrei­ bung als MOS-Transistor bezeichnet wird), und aus einem Kondensator. Die zu den Speicherzellengruppen 11 und 12 gehörenden Speicherzellen sind in Reihen angeordnet und mit gemeinsamen Datenübertragungs­ leitungen verbunden. Aus Fig. 1 ist zu erkennen, daß die Datenübertragungsleitungen DL 1 und DL 2 jeweils einer Reihe der Speicherzellengruppen 11 und 12 zugeordnet sind. Zu jeder Speicherzellenreihe gehört eine Abfrageverstärkerschaltung 10. Die Datenübertra­ gungsleitungen DL 1 und DL 2 sind auf einander entgegengesetzten Seiten auf die Abfrageverstärker­ schaltung 10 geführt. Mit den Datenübertragungsleitun­ gen DL 1 und DL 2 jeweils verbunden sind die Blindspeicherzellen. Diese Blindspeicherzellen, die im weiteren Verlaufe der Patentbeschreibung noch aus­ führlicher beschrieben und erörtert werden, werden zusammen mit den zu den Speicherzellengruppen 11 und 12 gehörenden Speicherzellen jeweils in Betrieb genommen. Für die Eingabe und Ausgabe von Daten ist eine Dateneingabe- und Datenausgabeschaltung 15 auf eine der Datenübertragungsleitungen, DL 1, geführt. Wenn dies in der Zeichnung auch nicht dargestellt ist, so weist im Falle eines dynamischen 4 K-Bit-Direktzugriff­ speichers, der aus 64×64 Speicherzellen besteht, jede Speicherzellenreihe 64 Speicherzellen auf und eine Abfrageverstärkerschaltung 10, wobei dann (wie dies aus Fig. 2 zu erkennen ist), eine jede der Datenübertra­ gungsleitungen DL 1 und DL 2 von 32 Speicheradres­ senleitungen in rechten Winkel gekreuzt wird.

Über die Speicheradressenleitungen werden die einzelnen Speicherzellen für eine Datenausgabe auf der dafür bestimmten Datenübertragungsleitung angesteuert und ausgewählt, und die Größe des Ausgabesignals wird mit einem vorbestimmten Potential, das von der entsprechenden Blindspeicherzelle 14 oder 13 auf der gegenüberliegenden Seite der Abfrageverstärkerschal­ tung 10 ausgegeben wird, verglichen. Nach der Verstärkung werden die von den Speicherzellen herausgegebenen Daten über die Eingabe- und Ausga­ beschaltung 15 ausgegeben. Das Eingeben der Datenin­ formationen erfolgt über die Dateneingabe- und Datenausgabeschaltung 15, und zwar für die ange­ steuerte und ausgewählte Speicherzelle der Speicher­ zellengruppe 11 direkt und für die angesteuerte und ausgewählte Speicherzelle der Speicherzellengruppe 12 über die Abfrageverstärkerschaltung 10.

In Fig. 2 wird die Speicherzellengruppe 12 darge­ stellt von der ersten Speicherzelle 19₁ der Reihe und von der darauf folgenden Speicherzelle 19. Laut Darstellung besteht jede Speicherzelle aus einem MOS-Transistor T, der zwischen der Datenübertragungsleitung DL 2 und einem Übergabeanschluß mit einem Kondensator C in Reihe geschaltet ist. Die vergleichende Blindspeicher­ zelle 13 für die Speicherzellengruppe 12 ist ähnlich den Speicherzellen 19 ausgeführt; zu ihr gehören ein MOS- Transistor TA₁ und ein Kondensator C _A, die als Reihenschaltung auf die Datenübertragungsleitung DL 1 geführt sind, des gleichen aber auch noch ein MOS-Transistor TA₂, der schal­ tungsmäßig zwischen dem Anschluß einer Spannungsquelle für die Referenzspannung V₀ und der Verbindung zwischen dem Transistor TA₁ und dem Kondensator C _A angeordnet ist. Bei der Referenzspannung V₀ handelt es sich um ein Potential, das zwischen den Werten für die Schaltzustände "1" und "0" des Systems liegt. Die Auswahl und Ansteuerung der Speicherzellen 19 wird über die Speicheradressenleitungen AL bewerkstelligt. Diese Speicheradressenleitungen sind so dargestellt, daß sie auf die Steuergattelektrode des jeweils betreffenden MOS-Transistors T geführt sind. In ähnlicher Weise wird die Ausgabe der Dateninforma­ tion aus der Blindspeicherzelle 13 durch die Speichera­ dressenleitung AL _A eingeleitet.

Die Abfrageverstärkerschaltung 10 besteht aus einer Flip-Flop-Schaltung 16, die zwischen den beiden Verknüpfungspunkten N _A und N _B angeordnet ist. Auf diese Verknüpfungspunkte sind jeweils auch die Datenübertragungsleitungen DL 1 und DL 2 geführt. Zur Flip-Flop-Schaltung gehören die über Kreuz miteinander verbundenen MOS-Transistoren Q₁ und Q₂ und ein Niederspannungsanschluß mit einem Potential V₁₈. Die Verknüpfungspunkte sind weiterhin über den MOS-Transistor Q₃ miteinander verbunden, wohinge­ gen die Verknüpfungspunkte über die MOS-Transisto­ ren Q₄ und Q₅ einzeln mit der Stromquelle oder Spannungsquelle V _DD in Verbindung stehen. Die Steuergattanschlüsse der Transistoren Q₄ und Q₅ sind zusammengefaßt an den Taktgeneratoranschluß Φ₂ geführt.

Die Niederspannungsanschlußklemme 18 der Flip- Flop-Schaltung 16 ist mit einer Spannungseinstellschal­ tung 17 ver­ bunden, zu der laut Darstellung die beiden MOS-Transi­ storen Q₆ und Q₇ gehören, die zwischen einer Stromquelle V _A und einem Erdungsanschluß V _ss in Reihe geschaltet sind. Der Anschluß 18 befindet sich zwischen den Transistoren Q₆ und Q₇. Die Steuergatt­ elektroden der Transistoren Q₆ und Q₇ sind auf die Taktgeneratoranschlüsse Φ₃ und Φ₅ geführt, und die Spannung der Stromquelle V _A wird auf einen Wert eingestellt, der um einen Betrag Δ V kleiner ist als (V _DD-2V _th ), so daß die eingestellte Spannung gleich (V _DD-2V _th-Δ V) ist, wobei die Bezeichnung V _th für die Schwellwertspannung des MOS-Transistors steht. Eine jede Reihe der Speicherzellengruppen kann eine eigene Spannungseinstellungsschaltung 17 haben, oder aber eine einzige Schaltung 17 kann mit allen Abfrageverstärkerschaltun­ gen 10 der Speicherzellenreihen verbunden werden. Wenn in Fig. 2 auch nicht dargestellt, so gehört zur Schaltung doch auch noch die Speicherzellengruppe 11, die ähnlich der Speicherzellengruppe 12 ausgeführt und mit der Datenübertragungsleitung DL 1 verbunden ist. Weiterhin gehört zu dieser Schaltung auch noch die Blindspeicherzelle 14, die ähnlich der Blindspeicherzelle 13 ausgeführt und mit der Datenübertragungsleitung DL 2 verbunden ist.

Nachstehend sollen nun die Funktion und die Arbeitsweise der mit Fig. 2 wiedergegebenen Schal­ tung anhand der mit dem Signal-Zeit-Plan nach Fig. 3 dargestellten Wellenformen - dies Wellenformen gelten für den Fall, daß alle MOS-Transistoren als N-Kanal-Transistoren oder N-leitende Transistoren ausgeführt sind - näher erläutert und beschrieben werden:

Zeitpunkt t₁

Zum Eingeben der Zwischenspannung V₀ in den Kondensator CA der Blindspeicherzelle 13 wird der Taktimpuls Φ₁ auf den Transistor TA₂ geschaltet.

Zeitpunkt t₂

Um die Spannungspotentiale der Datenübertragungs­ leitungen DL 1 und DL 2 auf den für den Schaltzustand "1" geltenden Wert zu bringen, wird der Taktimpuls Φ₂ auf die Steuergattelektroden der Transistoren Q₄ und Q₅ geschaltet. Die Spannungspotentiale der Datenübertra­ gungsleitungen DL 1 und DL 1 haben in der Tat den Wert (V _DD-V _th).

Zeitpunkt t₃

Dem MOS-Transistor Q₆, der zur Spannungseinstell­ schaltung 17 gehört, wird der Taktimpuls Φ₃ aufgeschaltet, dadurch wird die Spannung V₁₈ am Anschluß 18 gleich V _A d. h. diese Spannung nimmt den Wert (V _DD-2V _th-Δ V) an. Das wiederum hat zur Folge, daß die Spannung in den Datenübertragungsleitungen DL 1 und DL 2 abfällt, und zwar so lange, bis daß die Spannungsdifferenz zwischen der Steuerelektrodenspannung und der Emitterspan­ nung eines jeden der Transistoren Q₁ und Q₂ gleich der Schwellenspannung V _th wird. Das Spannungspotential der Datenübertragungsleitungen beträgt dann (V₁₈+V _th) oder (V _DD-V _th-Δ V). Anders ausgedrückt: Die Spannungspotentiale der Datenübertragungsleitun­ gen werden gegenüber dem beim Schaltzustand "1" gegebenen Wert um den Betrag Δ V verringert, wobei der Wert für Δ V so gewählt wird, daß die Abfragever­ stärkerschaltung 10 die größte Ansprechempfindlich­ keit erhält. Kurz nach dem Zeitpunkt t₃ wird dem Transistor Q₃ der Taktimpuls Φ₄ zugeschaltet, was wiederum dazu führt, daß die Datenübertragungsleitun­ gen DL 1 und DL 2 direkt miteinander verbunden werden und auf genau das gleiche Potential gebracht werden, so daß Spannungsschwan­ kungen, die durch die Eigenschaften der Transistoren Q₄ und Q₅ bedingt sind, vermieden und abgestellt werden.

Zeitpunkt t₄

Die Speicheradressenleitung AL der angesteuerten und ausgewählten Speicherzelle 19 und die Speicher­ adressenleitung AL _A werden auf das für den Schaltzu­ stand "1" geltende Potential gebracht, woraufhin dann die Vergleichsspannung V₀ und die Dateninformation jeweils aus der Blindspeicherzelle 13 und aus der ausgewählten Speicherzelle 19 herausgelesen werden, was wiederum zur Folge hat, daß in den Datenübertra­ gunsleitungen DL 1 und DL 2 kleinere Spannungs­ schwankungen aufkommen. Wie aus der Wellenform für den Taktimpuls Φ₄ klar zu erkennen ist, ist der Transistor Q₃ bereits zuvor in den Sperrzustand geschaltet worden. Nunmehr wird die Flip-Flop-Schal­ tung 16 in den einen oder den anderen seiner stabilen Schaltzustände geschaltet, wobei dies von dem Daten­ signal, das aus dem Speicher 19 herausgelesen wird, und dessen Spannungspegel im Hinblick auf die Vergleichs­ spannung V₀ abhängig ist. Wird beispielsweise dem Speicher 19 eine Dateninformation mit dem Spannungs­ pegel "1" entnommen, dann wird der Transistor Q₁ in den Durchlaßzustand geschaltet, der Transistor Q₂ hingegen in den Sperrzustand. In der Zwischenzeit vor dem Zeitpunkt t₅ wird die Datenübertragungsleitung mit dem geringeren Potential, d. h. die Datenübertragungs­ leitung DL 1 auf der Seite der Blindspeicherzelle, allmählich entladen und damit der Lesevorgang oder Abfragevorgang in der Speicherzelle vollendet. Wird zum Zeitpunkt t₄ die an der Niederspannungsklemme 18 anliegende Spannung V₁₈ etwas gesenkt, beispielsweise bis 0,5 Volt unter V _A, dann wird dadurch die Ansprechempfindlichkeit der Abfrageverstärkerschal­ tung 10 erhöht.

Zeitpunkt t₅

Der Taktimpuls Φ₃ wird abgeschaltet und bringt dadurch den Transistor Q₆ in den Sperrzustand, dem Transistor Q₁ wird der Taktimpuls Φ₅ aufgeschaltet und zugeführt. Wie aus Fig. 3 zu erkennen ist, hat der Taktimpuls Φ₅ eine schräge Anstiegsflanke, die bewirkt, daß die am Anschluß 18 anstehende Spannung allmählich auf das Erdungspotential V _ss abfällt. Dadurch fällt auch die Datenübertragungsleitung DL 1, die die kleinere Datenausgabespannung führt, allmählich im Potential bis auf das Erdungspotential V _ss ab, während die Datenübertragungsleitung DL 2, die die höhere Datenausgabespannung führt, auf der Spannung (V₁₈+V _th) gehalten wird.

Zeitpunkt t₆

Nunmehr hat der Taktimpuls Φ₅ den Wert "1" erreicht, und die Spannung der Datenübertragungslei­ tung ist auf das Erdungspotential abgesenkt worden. Damit ist die Verstärkung der ausgegebenen Datenin­ formation beendet, wobei sich die Datenübertragungs­ leitungen DL 1 und DL 2 nunmehr in den klar definierten Schaltzuständen "0" und "1" jeweils befinden, wobei dei Spannung (V _DD-V _th-Δ V) der Datenübertragungsleitung DL 2 in den Kondensator C der angesteuerten und ausgewählten Speicherzelle 19 eingegeben wird. Hat die aus dem Speicher 19 herausgelesene Dateninformation den Wert "0", dann wird die Datenübertragungsleitung DL 2 auf das Erdungspotential gebracht, die Datenübertragungslei­ tung DL 1 demgegenüber auf den für den Schaltzustand "1" gegebenen Wert. Das Erdungspotential der Datenübertragungsleitung DL 2 wird in den Kondensa­ tor C der Speicherzelle eingegeben, so daß in jedem Falle die Dateninformation in das entsprechende Potential umgeschrieben wird. Hat der Taktimpuls einen zu schnellen und zu steilen Anstieg, dann ist die Zeit, in der sich der Anschluß 18 entladen kann, zu kurz, und während des Wiedereingebens und Umschreibens eines Wertes "1" in die ausgewählte Speicherzelle liegt dann die Spannung DL 2 unter dem ursprünglichen Potential, was wiederum zur Folge hat, daß ein unvollständiger Spannungswert "1" in die Speicherzelle umschreibend eingegeben wird, so daß es aus diesem Grunde notwendig ist, die Zeit für die Anstiegsflanke des Taktimpulses entsprechend richtig einzustellen.

Aus der bisher gegebenen Funktionsbeschreibung der Schaltung ist zu erkennen, daß das über die Datenüber­ tragungsleitung DL 1 auf die Eingabe- und Ausgabe­ schaltung 15 geführte verstärkte Datenausgabesignal die Inversion oder Umkehrung des von der Speicherzel­ le ausgegebenen Signals ist. Das aber bedeutet, daß dann, wenn die Speicherzelle ein Signal mit dem Wert "1" ausgibt, die Datenübertragungsleitung auf den Wert "0" gebracht wird, daß dann aber, wenn von der Speicherzelle ein Signal mit dem Wert "0" herausgele­ sen wird, die Datenübertragungsleitung DL 1 auf den Wert "1" gebracht wird. Wird eine Dateninformation aus einer Speicherzelle der Speicherzellengruppe 11 ausgegeben, dann wird eine Inversion des Ausgabesi­ gnals nicht vorgenommen, dann wird die Datenübertra­ gungsleitung DL 1 entsprechend dem aus der Speicher­ zelle herausgelesenen Ausgabesignal auf den Verstär­ kungswert gebracht. Sonst aber funktioniert und arbeitet die für die Speicherzellengruppe 11 bestehende Schaltung in der für die Speicherzellengruppe 12 geltenden Weise, wobei in diesem Falle dann die Blindspeicherzelle 14, die mit der Datenübertragungslei­ tung DL 2 verbunden ist, über die entsprechende Speicheradressenleitung statt der Blindspeicherzelle 13 angesteuert und in Betrieb genommen wird.

Weil es bei der Ausgabe der Dateninformation aus einer der zur Speicherzellengruppe 12 gehörenden Speicherzelle zu einer Inversion kommt, muß bei der Dateneingabe in die Speicherzellen der Speicherzellen­ gruppe 12 eine ähnliche Inversion stattfinden. Bei der Auswahl einer für die Dateneingabe bestimmten Speicherzelle wird festgestellt, zu welcher Speicherzel­ lengruppe diese Speicherzelle gehört. Ist diese Speicherzellengruppe mit der Datenübertragungslei­ tung DL 1 verbunden, dann wird das Eingabesignal von der Dateneingabe- und Datenausgabeschaltung 15 aus unverändert aufgeschaltet. Gehört die Speicherzelle aber zur Speicherzellengruppe 12, die mit der Datenübertragungsleitung DL 2 verbunden ist, so wird das Eingabesignal von der Dateneingabe- und Daten­ ausgabeschaltung 15 als eine Inversion der Eingabeda­ ten auf die Datenübertragungsleitung DL 1 geschaltet. Fig. 3 zeigt, daß zur Zeit t₉ beide Datenübertragungslei­ tungen DL 1 und DL 2 auf gleiches Potential, nämlich entweder hohes oder niedriges Potential, gebracht sind. Während der Dateneingabe wird der Taktimpuls Φ₅ abgeschaltet. Zum Zeitpunkt t₉ wird der Taktimpuls Φ₄ auf den Transistor Q₃ geführt, was wiederum zur Folge hat, daß die Datenübertragungsleitungen DL 1 und DL 2 miteinander verbunden werden. Das von der Eingabe- und Ausgabeschaltung auf die Datenübertra­ gungsleitung DL 1 übertragene Signal kann dann in die Datenübertragungsleitung DL 2 gelangen und in die für die Dateneingabe vorgesehene Speicherzelle eingege­ ben werden.

Besser als bei der Dateneingabe in die Zellen der Speicherzellengruppe 12 können die aus den Speicher­ zellen dieser Speicherzellengruppe ausgelesenen Daten in der Eingabe- und Ausgabeschaltung 15 invertiert werden.

Aus der mit Fig. 2 wiedergegebenen Schaltung ist zu erkennen, daß es keinen direkten Strompfad zwischen den Anschlußklemmen der Abfrageverstärkerschaltung gibt. Der Taktimpuls Φ₂ wird vor dem Aufschalten des Taktimpulses Φ₃ auf die Transistoren Q₆ abgeschaltet, so daß die Verknüpfungspunkte N _A und N _B niemals mit der Spannungsquelle V _DD verbunden werden, während gegenüber liegt der Anschluß 18 an der Spannungsquel­ le V _A oder am Erdungspotential V _ss. Das aber hat zur Folge, daß der Stromverbrauch der Schaltung sehr klein ist. Zweitens wird der Potentialabfall der Datenübertra­ gungsleitung DL 1 auf den Signalwert "0" dadurch herbeigeführt, daß eine Entladung auf das Erdungspo­ tential erfolgt, was wiederum zur Folge hat, daß die Abfrageverstärkerschaltung schnell arbeitet. Zum Drit­ ten sind dann, wenn die Dateninformation abgefragt wird, beide Datenübertragungsleitungen auf dem Signalwert "1", so daß deshalb dann, wenn die Datenübertragungsleitungen wie üblich als eindiffun­ dierte Schichten hergestellt werden, die Streukapazitä­ ten wegen der großen Ausdehnung der Sperrschicht kleingehalten werden können, und die Spannung des Ausgabesignals relativ groß gemacht werden kann. Damit werden die angeführten Nachteile des bisher bekannten Direktzugriffspeicher vermieden, die An­ sprechempfindlichkeit der Abfrageverstärkerschaltung verbessert und die Integrationsdichte oder Packungs­ dichte der Speicherzellen erhöht.

Mit dem Direktzugriffspeicher nach Fig. 1 und Fig. 2 sind experimentell die nachstehend angeführten Resultate erzielt worden: ist das Verhältnis C _D/C der Streukapazitäten C _D = (C _D + C _{D 2}) zu der Kapazität einer Speicherzelle, also der Kapazität C₁ ungefähr gleich 10, und der Taktimpuls Φ₅ eine Anstiegszeit von 50 nsek, dann wird die Abfrageempfindlichkeit nicht größer als rund 220 mV sein, und der Abfall des Signalwertes "1" der Datenübertragungsleitung wäh­ rend der Ausgabe eines Ausgabesignals mit dem Signalwert "1" wird innerhalb von 10% der Gesamtam­ plitude, der Spannungsdifferenz zwischen den Signal­ werten "0" und "1", gehalten.

Fig. 4 zeigt nun eine Regenerationsschaltung für den Signalwert "1". Diese Schaltung besteht aus den beiden MOS-Transistoren Q₈ und Q₉, bei denen das Steuergatt des Transistors Q₉ mit dem Emitter des Transistors Q₈ verbunden ist, und bei denen weiterhin das Steuergatt des Transistors Q₈ und der Emitter des Trasistors Q₉ auf die Datenübertragungsleitung geführt sind. Die zu dieser Schaltung gehörenden Kondensatoren C₈ und C₉ sind jeweils schaltungsmäßig zwischen den Steuergatt­ elektroden und den Emitterelektroden angeordnet. Die Taktimpulse Φ₆ und Φ₇ werden jeweils den Kollektor­ elektroden der Transistoren Q₈ und Q₉ aufgeschaltet und zugeführt.

Die Wellenformen dieser Regenerationsschaltung sind in dem mit Fig. 5 wiedergegebenen Signal-Zeit- Plan dargestellt. Nur dann, und zwar nur dann, wenn die mit dieser Schaltung verbundene Datenübertragungslei­ tung den Signalwert "1" hat, werden die Taktimpulse Φ₆ und Φ₇ nacheinander zu den Zeitpunkten t₇ und t₆ zugeschaltet, so daß von den Transistoren Q₈ und Q₉ Bootstrap-Schaltvorgänge durchgeführt werden, und in der Datenübertragungsleitung auf diese Weise ein klar definierter Signalwert "1" regeneriert wird.

Bei Verwendung der mit Fig. 4 dargestellten Schaltung wird der Signalwert "1" genauer erreicht und kann der Anstieg des Taktimpulses Φ₅ für die Spannungseinstellschaltung beschleunigt werden, was wiederum dazu führt, daß die Dateneingabe und die Datenausgabe beschleunigt werden. Darüber hinaus kann die Kapazität der Speicherzellen so gering gehalten werden, daß sich eine größere Integrations­ dichte erreichen läßt. In der beschriebenen Schaltung arbeitet die Abfrageverstärkerschaltung dynamisch, so daß hierdurch ein hochempfindlicher und wirksamer Direktzugriffspeicher geschaffen wird.

Claims (1)

1. Dynamischer RAM-Speicher geringer Zugriffszeit mit einer Vielzahl von Speicherzellen und einem Abfrage­ verstärker zum Ermitteln des Speicherinhaltes von Spei­ cherzellen sowie zum Verstärken der abgelesenen Daten, wobei der Abfrageverstärker eine zwischen ersten und zweiten Verknüpfungspunkten angeordnete Flip-Flop- Schaltung und einen Niederspannungsanschluß aufweist, mit je ersten und zweiten, jeweils auf die ersten und zweiten Verknüpfungspunkte geführten Datenübertragungs­ leitungen und diesen zugeordneten, jeweils aus einer Vielzahl von Speicherzellen bestehenden Speicherzellen­ reihen sowie den Speicherzellenreihen zugeordneten Blind­ zellen, die mit der zweiten bzw. der ersten Datenübertra­ gungsleitung verbunden sind, und mit Schaltmitteln, welche die Verknüpfungspunkte mit einem relativ hohen Potential zu verbinden vermögen, um die Datenübertragungsleitungen auf den Pegel "1" zu heben, und mit einer dem Niederspan­ nungsanschluß der Flip-Flop-Schaltung nachgeordneten Span­ nungseinstellschaltung, welche die Spannung ihres Nieder­ spannungsanschlusses gesteuert auf den Pegel "0" zu senken vermag, sowie mit einer Vorrichtung zur Auswahl beliebiger Speicherzellen der ersten und der zweiten Reihe sowie einer der Blindzellen, um Daten von den entsprechenden Leitungen einzugeben oder über diese auszulesen, wobei die Blindzellen so ausgebildet und angeordnet sind, daß die ausgewählte der Blindzellen der zugeordneten Datenübertragungsleitung und deren Verknüpfungspunkt ein Potential übermittelt, das zwischen den Pegeln "1" und "0" liegt, dadurch gekennzeichnet, daß die Spannungseinstellschaltung (17) zwischen einem An­ schluß (V _A) mit relativ hoher, jedoch gegenüber der bei der Aufladung der Datenübertragungsleitungen (DL 1, DL 2) sich am Niederspannungsanschluß (18) der Flip-Flop-Schaltung (16) einstellenden Spannung (V _DD-2V _th) deutlich um einen mäßigen Betrag ( Δ V) abgesenkter Spannung und dem Niederspannungsanschluß (18) der Flip-Flop-Schaltung (16) einen Transistor (Q₆) aufweist, dessen Steuerelektrode auf einen Taktimpulsanschluß ( Φ₃) geführt ist, der den Transistor (Q₆) leitend macht, nachdem die die Aufladung der Datenübertragungs­ leitungen (DL 1, DL 2) bewirkenden Schaltmittel (Q₄, Q₅) ge­ sperrt sind, und diesen Transistor (Q₆) sperrt, bevor an den Datenübertragungsleitungen mittels der gewählten Speicher und Blindzelle (19, 13) bewirkte Spannungsänderungen durch die Flip-Flop-Schaltung (16) beim Absenken der Spannung ihres Niederspannungsanschlusses (18) auf den Pegel "0" ausge­ wertet sind.