DE2607203B2

DE2607203B2 - Feldeffekttransistor vom Anreicherungstyp

Info

Publication number: DE2607203B2
Application number: DE2607203A
Authority: DE
Inventors: Luke Marlton N.J. Dillon Jun.; William Frederick Norristown Pa. Heagerty
Original assignee: RCA Corp
Current assignee: RCA Corp
Priority date: 1975-05-27
Filing date: 1976-02-23
Publication date: 1979-05-23
Also published as: GB1525415A; FR2312860A1; DE2607203A1; IT1054547B; JPS51144586A; US4054894A

Description

Die Erfindung betrifft einen Feldeffekttransistor vom Anreicherungstyp mit isolierter Gate-Elektrode, bei dem auf einem elektrisch isolierenden Substrat eine Insel aus Halbleitermaterial angeordnet ist, in der eine Source- und eine Drain-Zone des einen Leitungstyps und dazwischen eine Zone des entgegengesetzten Leitungstyps ausgebildet sind, wobei die PN-Übergänge zwischen den Zonen bis zur Oberfläche und bis zu den Seitenflächen der Inseln reichen, und bei dem sich die isolierte Gate-Elektrode über die Oberseite der Zone vom entgegengesetzten Leitungstyp und wenigstens eine der Seitenflächen erstreckt.

Bei den Eigenschaften sowohl der N-Kanal- als auch der P-Kanal-Feldeffekttransistoren treten gewisse anomale Effekte auf, wenn eine Source-Zone und eine Drain-Zone durch Seitenflächen der Halbleiterinsel begrenzt sind und ein Teil einer Gate-Elektrode, die sich über die Seitenfläche herunter bis auf das Substrat erstreckt, unter sich Teile einer Source-Zone und einer Drain-Zone benachbart zum Oxid hat Bei einem typischen Bauteil wird beispielsweise eine Siliziuminsel auf einem Saphirsubstrat gebildet und eine Isolierschicht aus Siliziumdioxid benachbart zur insel und dem Substrat vorgesehen. Die Insel besitzt geneigte Seitenflächen.

Bei der Herstellung des Bauteils werden die Source- und Drain-Zonen durch in eine gewöhnlich aus Siliziumdioxid bestehende Maskenschicht geätzte öffnungen begrenzt Die Bereiche werden durch diese öffnungen erfolgende Fremdstoffdiffusion gebildet Die Bildung der Source- und Drain-Zonen begrenzt eine zusätzliche dazwischenliegende Kanal-Zone. Die wirksame Räche der Kanal-Zone liegt bei typischer Bauweise unter dem Gate und verbindet dabei die Source-Zone mit der Drain-Zone. Das Gate besteht aus einem Streifen aus leitendem Material, wie beispielsweise einem Metall oder einem hochdotierten, polykristallinen Silizium.

Bei der Herstellung des Bauteils begrenzen die öffnungen, durch welche Source- und Drain-Zonen in der Siliziuminsel gebildet werde·.,die Diffusion nicht auf die Hauptoberfläche der Siliziuminsel. Die Fremdstoffe aus der Source- und Drain-Diffusion treten vielmehr auch in eine oder mehrere der Seitenwände der Siliziuminsel ein. Da sich das Gate über die Seitenwand, die benachbart zur diffundierten Source- und Drain-Zone liegt, erstreckt, liegt das Gate auch über einer Kanalverlängerung zwischen Source- und Drain-Zonen, die auf der Seitenwand gebildet ist. Somit wird ein zusätzlicher Transistor gebildet, bestehend aus einer Seitenflächen-Source-Zone, einer Seitenflächen-Drain-Zone und einer Verlängerung der Kanal-Zone. Sobald eine Spannung an das Gate angelegt wird, wird gewöhnlich der Seitenflächentransistor, der aus den soeben erwähnten Seitenflächenzonen besteht, zuerst eingeschaltet und verursacht Instabilität sowie einen Hysterese-Effekt in dem I-V-Verhalten des Transistors; dieser Effekt ist instabil.

Der Erfindung liegt die Aufgabe zugrunde, die nachteilige Wirkung des in den Seitenflächen der Insel vorhandenen Transistors zu beseitigen. Diese Aufgabe wird erfindungsgemäß dadurch gelöst, daß der Abstand zwischen der Source- und der Drain-Zone an der von der Gate-Elektrode überquerten Seitenfläche größer als die Breite der Gate-Elektrode ist.

Anhand der in der Zeichnung dargestellten Ausführungsbeispiele wird die Erfindung nachfolgend näher erläutert Es zeigt

F i g. 1 eine erste bevorzugte Ausführungsform der Erfindung, in perspektivischer Darstellung,

Fjg.2 eine Draufsicht auf das in Fig. 1 dargestellte Ausführungsbeispiel,

F i g. 3 ein zweites Ausführungsbeispiel der Erfindung, in perspektivischer Darstellung, und

F i g. 4 eine Draufsicht auf das in F i g. 3 dargestellte Beispiel.

Das im Rahmen der vorliegenden Erfindung angewandte Konzept ist eine Verlagerung jeder Sperrschicht, die Jurch eine Seitenfläche eines Mesa-Transistors tritt, in einen von der Gate-Elektrode nicht bedeckten Bereich. Dadurch wird eine Kanalbildung auf der Seitenfläche der Mesa verhindert. Wenn die Gate-Elektrode die Zone entgegengesetzten Leitungstyps an der Seitenfläche der Mesa überlagert, könnte normalerweise eine geringere Spannung als sie für das Einschalten des Transistors auf der Hauptoberfläche erforderlich ist, die Zone entgegengesetzten Leitungstyps auf der Seitenfläche umkehren oder verarmen und somit ermöglichen, daß ein Seitenflächenbauteil arbeitet Die vorliegende Erfindung löst ein Seitenflächen-Sperrschichi-Prübiem und sorgt darüber hinaus, was noch wichtiger ist, dafür, daß ein Bauteil geschaffen wird, das die Sperrschichtkapazität und den Leckstrom, wenn überhaupt, nur unerheblich erhöht

In den Zeichnungen sind zwei bevorzugte Ausfühningsbeispiele der Erfindung dargestellt Die eine erfordert eine I-förmige Maske für die Zone entgegengesetzten Leitungstyps (s. Fig.2), während die andere eine kreuzförmige Maske für eine Halbleiterinsel in Kombination mit der I-förmigen Maske für die Zone n» entgegengesetzten Leitungstyps (s. F i g. 4) erfordert

Unter den hier verwendenten Begriff »Seitenflächen« fallen die Nebenoberflächen (geneigte Seitenwände) der Halbleiterinsel. Diese Nebenflächen sind die Teile der Halbleiterinsel zwischen einem Substrat und einer r. Haupt-ioberenJ-Oberfläche der Insel. Die Nebenflächen der Halbleiterinsel, die unter dem Gate liegen, enthalten die sogenannten »Seitenflächen-Sperrschichten«. Zum Beispiel besitzt gemäß Fig.] eine Nebenfläche 10 einer HalbleitL.insel 12, die unter einem Gate 14 liegt, einen PN-Übergang 16 und einen PN-Übergang 18 auf der Nebenfläche. Die an die Oberfläche 19 anstoßenden Übergänge 16 und 18 liegen nicht unter dem Gate 14, so daß nicht die gesamten Bereiche 20 und 22 durch das Gate 14 (durch Inversion) umgekehrt werden können. ■»>

Die hier verwendeten Ausdrücke »Linie« und »Liniensegment« bedeuten eine Schnittlinie zwischen der Hauptoberfläche und einer Fläche, die sich von der Hauptoberfläche der Halbleiterinsel zum Substrat erstreckt. Demzufolge können sich Source und Drain ^r> <> hierbei von der Hauptfläche der Halbleiterinsel, die sich im Abstand vom Substrat befindet, bis zu einer anderen Oberfläche der Halbleiterinsel, die benachbart zum Substrat ist, erstrecken.

Gemäß F i g. 2, einer Draufsicht auf den in F i g. 1 >. dargestellten Gegenstand, befindet sich auf einem Substrat 24 die Halbleiterinsel 12, auf deren Oberflächen ein Isolator 26 aus Siiiziumdioxid vorgesehen ist. Eine begrenzte Source-Zone und eine begrenzte Drain-Zone erstrecken sich bis zu den Seitenwänden und den Ecken m> der Halbleiterinsel IZ Source- 28 und Drain-Zone 30 besitzen T-Form und sind so angeordnet, daß sie eine Zone entgegengesetzten Leitungstyps 32 in I-Form begrenzen. Ein zentraler Teil der Zone entgegengesetzten Leitungs'.yps 32 wird durch parallel miteinander verlaufende Flächen begrenzt, deren obere Kanten durch die Linien '.A und 36 dargestellt sind, die gleichzeitig einen Teil der Grenzen für die Hauptoberflächen von Source 28 bzw. Drain 30 darstellen. Die Endteile der Zone entgegengesetzten Leitungstyps sind rechteckige Oberflächen, von denen jede in einer Ebene mit dem zentralen Teil liegt und quer zu diesem verläuft sowie zweiseitig mit diesem verbunden ist Die rechteckigen Endteile der Zone entgegengesetzten Leitungstyps 32 sind außerdem durch zusätzliche Grenzen der Source- und Drain-Zone definiert, die als zwei Seiten 38, 42 bzw. 40, 44 von jeder von zwei rechteckigen Oberflächen charakterisiert werden können. Liniensegment 38 schneidet die Grenzlinie 34 und Liniensegment 40 schneidet die Grenzlinie 36. Weitere Grenzen von Source 28 und Drain 30, nämlich Liniensegment 42 bzw. 44 bilden zwei weitere Seiten der beiden rechteckigen Endteile. Die Liniensegmente 42 und 44 verlaufen parallel zum Gate 14 und sind nur mit dem Isolator 26 abgedeckt Die Segmente 42 und 44 liegen nicht unter dem Gate 14. Die Segmente 38 und 40 stoßen an das Gate 14 (sie können bei Bauteilen mit nicht selbst ausrichtendem Gatr auch teilweise unter dem Gate liegen). Die Grenzen der Drain-Zone 30 sind ein Spiegelbild der Grenzen der Source-Zone 28. Die Zonen 28 und 30 sind bezüglich dem Gate 14 zweiseitig angeordnet Die Drain-Zone 30 ist außerdem durch die Nebenflächen 10, 46 und 48 der Halbleiterinsel 12 begrenzt Parallele Liniensegmente 50 und 52 erstrekken sich senkrecht zur Seitenfläche 10, entlang der Hauptoberfläche der Insel parallel zum Gate 14 und sind mit Grenzliniensegmenten 54 und 56 verbunden, die sich unter das Gate 14 erstrecken und mit den zugeordneten Grenzlinien 34 bzw. 36 verbunden sind, wodurch zwei zusätzliche Endteile benachbart zum Zentralbereich gebildet werden.

Die Sperrschichtkapazität des erfindungsgemäßen Transistors ist gegenüber bekannten Ausbildungen nur durch die Summe der Sperrschichtflächen, die durch die nach unten in die Halbleiterinsel an den Grenzliniensegmenten 38, 40, 42, 44, 50, 52, 54 und 56 erfolgende Diffusion entstehen, erhöht Diese letztgenannten Segmente machen typischerweise eine Länge von 2,5 bis ⁷,5 μπι aus. Die aktive Zone entgegengesetzten Leitungstyps berindet sich zwischen den Grenzlinien 34 und 36. Bei typischer Ausführungsform sind die beiden letztgenannten Linien miteinander gleich und mindestens 7JS μπι lang. Der Absiand zwischen den Segmenten 34 und 36 beträgt mindestens 7,5 μπι.

Die Teile der Hauptfläche der Siliziuminsel 12, die die Source- und Drain-Zonen neben und senkrecht zu den Grenzlinien 42, 44, 50 und 52 umfassen, sind unwesentlich. Daher ist es nicht notwendig, die übliche rechteckige Maske für die Insel 12 zu verwenden. Eine kreuzförmige Maske zum Begrenzen der Halbleiterinsel el'HMniert die erwähnten überflüssigen Teile der Insel 12. Ein Ausführungsbeispiel der Erfindung, bei dem eine solche Maske benutzt wird, um die Hnlbleitei insel zu begrenzen, ist in F i g. 3 dargestellt, die eine auf einem Saphirsubstrat 60 angeordnete Siliziuminsel 58 in kreuzförmigem Aufbau zeigt.

Das Ausfüh. ungsbeispiel 62 arbeitet in derselben Weise wie das in F i g. 2 gezeigte. Der Unterschied besteht darin, daß die unnötigen Flächen der Source- und Drain-Zonen entfernt wurden. Source- und Drain-Zonen 64 und 66 sind somit rechteckförmig. Diese Form für die Source- und Drain-Zonen 64 und 66 wird durch Einschnitte bzw. Ausnehmungen 68, 70, 72 und 74 anstelle von Ecken der Insel 58 erreicht. Bei Betrachtung des in Fig.3 dargestellten Bauteils von oben, wie dies in F i g. 4 dargestellt ist, kann festgestellt

werden, daß ein aktiver Bereich einer Zone entgegengesetzten Leitungstyps 76 durch ein Grenzliniensegment 78 einer Sourcc-Zone 64 und ein Grenzliniensegment 82 einer Drain-Zone 66 begrenzt wird. Wie beim zuvor beschriebenen Ausführungsbeispiel besitzt die Zone entgegengesetzten Leitungstyps 761-Form mit Paaren von Endteilen 86 und 88, die sich beidseitig von einem Gate 94 aus wegerstrecken.

Das in Fig. 1 dargestellte Mesa-Bauteil kann in der gezeigten Weise hergestellt werden, indem eine Insel 12 in eine auf einem Substrat 24 gebildete Halbleiterschicht geätzt wird. Die Insel 12 kann aus einem Halbleiter, wie beispielsweise Silizium, bestehen. Das Substrat 24 kann aus einkristall^? η Material, wie beispielsweise Saphir, hergestellt sein, halbleitermaterial, entweder P-Ieitendes oder N-Ieitendes Einkristall-(100)-Silizium kann mittels Pyrolyse von Silan und Wasserstoff bei ungefähr 960°C auf die (1 IO2)-Fläche eines polierten Saphirsubtrats, das in Wasserstoff, H2, vorerhitzt wurde, aufgewachsen werden. Die isolierte Siliziuminsel 12 kann aus diesem Material durch bekannte, selektive Ätzverfahren hergestellt werden. Die N-dotiertcs Silizium kann die Insel 12 bis auf ungefähr 1.5 χ 10¹⁵Cm ³ mit einem N-Dotiermittel, wie beispielsweise Phosphor, dotiert werden. Für P-dotiertes Silizium kann Bor in die Insel bis zu einer Dichte von 1.2 χ 10¹⁵ Atome/cm³ diffundiert werden. Die im vorliegenden Beispiel erwähnten Diffusionen können bei 1000⁰C in Helium durchgeführt werden. Der Gate-Isolator, der aus einem Dielektrikum, wie beispielsweise Siliziumdioxid besteht, wird typischerweise bis zu einer Dicke von 120 nm bei ungefähr 900" C > in einem HCI-Dampfsystem aufgewachsen. Alternativ kann ein SiO₂-lsolator bei ungefähr 940⁰C in Sauerstoff-Naßgas aufgewachsen und in Helium bei ungefähr 1000° C wärmebehandelt werden. Der Isolator ist benachbart zu den Oberflächen der Insel 12, die dem

in Substrat 24 nicht benachbart sind. Das Gate 14 wird im Vakuumverfahren aufgebracht und kann beispielsweise aus hochreinem Aluminium bestehen. Polykristallines Silizium kann ebenfalls aufgewachsen und als Gatekontakt verwendet werden. Bei einem typischen Ausfiih-

i) rungsbeispiel ist der Aluminiumniederschlag für das Gate ungefähr 1400 nm dick. Die Form des Gates wird durch Standard-Fotoresistmasken und -Ätzverfahren erreicht.

PN-Übcrgänge sind tatsächlich nicht scharf definiert

-'Ii und bei Vergrößerung stellen sich Gates und Gateoxide nicht scharf begrenzt dar. Es ist daher verständlich, daß die l.iniensegmente und Grenzen, die in der vorstehenden Beschreibung erwähnt und in den Figuren gezeigt sind, Näherungen darstellen und zur Vereinfachung

.'■' einer erläuternden Beschreibung der Betriebsweise und geometrischen Ausbildung des Feldeffekttransistors benutzt werden.

Hierzu 1 Blatt Zeichnuniien

Claims

Patentansprüche:

1. Feldeffekttransistor vom Anreicherungstyp mit isolierter Gate-Elektrode, bei dem auf einem elektrisch isolierenden Substrat eine Insel aus s Halbleitermaterial angeordnet ist, in der eine Source- und eine Drainzone des einen Leitungstyps und dazwischen eine Zone des entgegengesetzten Leitungstyps ausgebildet sind, wobei die PN-Übergänge zwischen den Zonen bis zur Oberfläche und ι ο bis zu den Seitenflächen der Inseln reichen, und bei dem sich die isolierte Gate-Elektrode über die Oberseite der Zone vom entgegengesetzten Leitungstyp und wenigstens eine der Seitenflächen erstreckt, dadurch gekennzeichnet, daß s der Abstand zwischen der Source- (28; 64) und der Drainzone (30; 66) an der von der Gate-Elektode (14; 94) überquerten Seitenfläche (10) größer al:; die Breite der Gate-Elektrode ist

2. Transistor nach Anspruch 1, dadurch gekennzeichnet, daß die Zone (32) entgegengesetzten Leitungstyps in wenigstens einem Randbereich der Insel (12) um mindestens einen an die Seitenfläche (10) und an jeweils einen der PN-Übergänge (16,18) angrenzenden Bereich erweitert ist, dessen Oberfläehe an der Oberseite der Insel und an der Seitenfläche nicht von der Gate-Elektrode (14) bedeckt ist.

3. Transistor nach Anspruch 1 oder 2, dadurch gekennzeichnet, daß die Zone (32) vom entgegengesetzten L.itungstyp I-förmig mit einem an seinen Längsenden beidseitig symmetrisch um je zwei nicht von der Gate-Elektrode bedeckten Bereichen ausgebildet ist.

4. Transistor nach Anspruch 2 oder 3, dadurch r> gekennzeichnet, daß jeder der nicht von der Gate-Elektrode bedeckten Bereiche mit einem Isolator (26) abgedeckt ist.

5. Transistor nach einem oder mehreren der Ansprüche 2 bis 4, dadurch gekennzeichnet, daß je zwei nicht von der Gate-Elektrode (14) bedeckte Bereiche zu der Source-Zone (28) und der Drain-Zone (30) benachbart sind und daß jeder der Bereiche an einen Teil des oberen Umfangs der Insel (12) angrenzt.

6. Transistor nach einem oder mehreren der Ansprüche I bis 5, dadurch gekennzeichnet, daß die Insel (12) aus Silizium, der Isolator (26) aus einem Siliziumoxid und die Gate-Elektrode (14) aus einem Metall bestehen. w

7. Transistor nach einem oder mehreren der Ansprüche I bis 6, dadurch gekennzeichnet, daß die Insel (12) im wesentlichen kreuzförmig ausgebildet ist.

8. Transistor nach einem oder mehreren der Vi Ansprüche 1 bis 7, dadurch gekennzeichnet, daß das Substrat (24) aus Saphir besteht.

9. Transistor nach einem oder mehreren der Ansprüche 1 bis 8, dadurch gekennzeichnet, daß die Gate-Elektrode (14) aus Aluminium oder polykristal- w) linem Silizium besteht.