DE2705780A1 - Wiederholungsvorrichtung zum empfang und senden von datensignalen - Google Patents
Wiederholungsvorrichtung zum empfang und senden von datensignalenInfo
- Publication number
- DE2705780A1 DE2705780A1 DE19772705780 DE2705780A DE2705780A1 DE 2705780 A1 DE2705780 A1 DE 2705780A1 DE 19772705780 DE19772705780 DE 19772705780 DE 2705780 A DE2705780 A DE 2705780A DE 2705780 A1 DE2705780 A1 DE 2705780A1
- Authority
- DE
- Germany
- Prior art keywords
- devices
- signals
- frequency
- counter
- frequency divider
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Granted
Links
- 230000005540 biological transmission Effects 0.000 claims description 15
- 230000007704 transition Effects 0.000 claims description 12
- 241001233037 catfish Species 0.000 claims description 5
- 238000001514 detection method Methods 0.000 claims description 2
- 230000008929 regeneration Effects 0.000 description 5
- 238000011069 regeneration method Methods 0.000 description 5
- 230000001360 synchronised effect Effects 0.000 description 5
- 238000012937 correction Methods 0.000 description 4
- 238000004891 communication Methods 0.000 description 3
- 238000000034 method Methods 0.000 description 3
- 238000012986 modification Methods 0.000 description 3
- 230000004048 modification Effects 0.000 description 3
- 230000002093 peripheral effect Effects 0.000 description 3
- 238000012546 transfer Methods 0.000 description 3
- 238000010586 diagram Methods 0.000 description 2
- 238000012545 processing Methods 0.000 description 2
- 238000011084 recovery Methods 0.000 description 2
- 241000209761 Avena Species 0.000 description 1
- 235000007319 Avena orientalis Nutrition 0.000 description 1
- 239000000654 additive Substances 0.000 description 1
- 230000000996 additive effect Effects 0.000 description 1
- 230000009286 beneficial effect Effects 0.000 description 1
- 230000009633 clock regulation Effects 0.000 description 1
- 230000000295 complement effect Effects 0.000 description 1
- 230000003247 decreasing effect Effects 0.000 description 1
- 238000006073 displacement reaction Methods 0.000 description 1
- 238000010899 nucleation Methods 0.000 description 1
- 230000001629 suppression Effects 0.000 description 1
Classifications
-
- H—ELECTRICITY
- H03—ELECTRONIC CIRCUITRY
- H03L—AUTOMATIC CONTROL, STARTING, SYNCHRONISATION OR STABILISATION OF GENERATORS OF ELECTRONIC OSCILLATIONS OR PULSES
- H03L7/00—Automatic control of frequency or phase; Synchronisation
- H03L7/06—Automatic control of frequency or phase; Synchronisation using a reference signal applied to a frequency- or phase-locked loop
- H03L7/08—Details of the phase-locked loop
- H03L7/099—Details of the phase-locked loop concerning mainly the controlled oscillator of the loop
- H03L7/0991—Details of the phase-locked loop concerning mainly the controlled oscillator of the loop the oscillator being a digital oscillator, e.g. composed of a fixed oscillator followed by a variable frequency divider
- H03L7/0992—Details of the phase-locked loop concerning mainly the controlled oscillator of the loop the oscillator being a digital oscillator, e.g. composed of a fixed oscillator followed by a variable frequency divider comprising a counter or a frequency divider
- H03L7/0993—Details of the phase-locked loop concerning mainly the controlled oscillator of the loop the oscillator being a digital oscillator, e.g. composed of a fixed oscillator followed by a variable frequency divider comprising a counter or a frequency divider and a circuit for adding and deleting pulses
-
- H—ELECTRICITY
- H04—ELECTRIC COMMUNICATION TECHNIQUE
- H04L—TRANSMISSION OF DIGITAL INFORMATION, e.g. TELEGRAPHIC COMMUNICATION
- H04L7/00—Arrangements for synchronising receiver with transmitter
- H04L7/02—Speed or phase control by the received code signals, the signals containing no special synchronisation information
- H04L7/033—Speed or phase control by the received code signals, the signals containing no special synchronisation information using the transitions of the received signal to control the phase of the synchronising-signal-generating means, e.g. using a phase-locked loop
- H04L7/0331—Speed or phase control by the received code signals, the signals containing no special synchronisation information using the transitions of the received signal to control the phase of the synchronising-signal-generating means, e.g. using a phase-locked loop with a digital phase-locked loop [PLL] processing binary samples, e.g. add/subtract logic for correction of receiver clock
Landscapes
- Engineering & Computer Science (AREA)
- Computer Networks & Wireless Communication (AREA)
- Signal Processing (AREA)
- Synchronisation In Digital Transmission Systems (AREA)
- Stabilization Of Oscillater, Synchronisation, Frequency Synthesizers (AREA)
- Dc Digital Transmission (AREA)
Description
NCR CORPORATION Dayton, Ohio (V.St.A.)
WIEDERHOLUNGSVORRICHTUNG ZUM EMPFANG UND SENDEN VON DATENSIGNALEN
Die Erfindung betrifft eine Wiederholungsvorrichtung zum Empfang und zur übertragung von Datensignalen.
Vorrichtungen der obengenannten Art finden in Datenkommunikationssystemen zwischen einem zentralen
Rechner und einer Vielzahl von peripheren Einheiten Einsatzmöglichkelten. Die peripheren Einheiten können
z. B. elektronische Registrierkassen oder Bankterminale sein, wie sie In Bank- und Kreditinstituten Verwendung
finden können.
Aus der US-Patentschrift 3 072 744 1st bereits eine Wiederholungsvorrichtung der vorangehend beschriebenen
Art bekannt» 1n der Datensignale einen bistabilen Kreis triggern, dessen Ausgang zur Steuerung eines Sendeverstärkers
verwendet wird. Dieser bekannte Wiederholer weist den Nachteil auf, daß Verschiebungen 1n der
relativen Zeitsteuerung der Eingangssignale sich Über
die übertragungsleitung durch den Wiederholer fortpflanzen,
so daß Im Ergebnis am Bestimmungsort des übertragenen Signals ein wesentlicher Synchronisationsfehler auftreten kann.
7. Februar 1977
709833/0860
Es 1st eine Aufgabe der vorliegenden Erfindung, eine Wiederholungsvorrichtung der 1m Oberbegriff des
Patentanspruchs 1 spezifizierten Art aufzuzeigen, in dem die vorangehend erwähnten Nachtelle nicht auftreten
können.
Diese Aufgabe wird gemäß dem kennzeichnenden Teil des Patentanspruchs 1 gelöst. Weitere vorteilhafte
Ausgestaltungen sind in den Unteransprüchen enthalten.
Es 1st ersichtlich, daß die erfindungsgemäße
Wiederholungsvorrichtung eine exakte Synchronisation der durch diese zu Übertragenden Daten ermöglicht, da
die Wiederholungszeittaktsignale in bezug auf die
empfangenen Datensignale sehr genau synchronisiert sind.
Im folgenden wird die Erfindung anhand eines Beispiels mit Bezug auf die beillegenden Zeichnungen
beschrieben. In diesen zeigen
Fig. 1 ein Blockschaltbild eines Datenkommunikationssystems;
Fig. 2 ein Blockschaltbild eines in dem
System nach Fig. 1 enthaltenen Wiederholers;
Fig. 3A bis 3H Wellenformen zur Darstellung einer ersten Arbeitsart des Wiederholers gemäß Fig. 2;
Fig. 4A bis 4H Wellenformen zur Darstellung einer zweiten Arbeitsweise der Wiederholungsvorrichtung
gemäß F1g. 2;
Fig. 5A und 5B bilden zusammen die Schaltung
des in Fig. 2 gezeigten Wiederholers 1n detaillierterer Form;
Flg. 6 eine Schaltung eines Empfangskrelses,
der in dem Wiederholer gemäß Fig. 2 verwendet wird; und
F1g. 7 eine Schaltung eines Obertragungskreises,
der in dem Wiederholer gemäß Flg. 2 verwendet wird.
7. Februar 1977
709833/0860
In Fig. 1 1st ein MuItiterminaldatenkommunikationssystem
100 dargestellt. Eine Vielzahl von Datenterminaien 102.
104. 106 und 108 sind an verschiedenen Orten von einer Zentraleinheit 110 entfernt angeordnet. Die Terminale können
z. B. elektronische Registrierkassen, elektronische Obertragungsvorrichtungen
oder andere periphere Vorrichtungen sein, in denen digitale Informationen erzeugt werden können,
die zu der Zentraleinheit Übertragen werden und wobei von der Zentraleinheit Informationen Über eine übertragungsleitung
114 an die Terminale gelangen. Die Zentraleinheit 110 kann z. B. einen Rechner enthalten. Die in Fig. 1
bezüglich der Anzahl dargestellten Terminale und ihrer
örtlichen Anordnung dienen lediglich als Beispiel. Ein Wiederholer 112 Übertragt Daten, die in den verschiedenen
Terminalstellen erzeugt wurden Über eine gemeinsame Sammelleitung 114 zu der Zentraleinheit 110, nachdem eine
Retaktierung vorgenommen wurde, während ein Wiederholer
die in der Zentraleinheit 110 erzeugten Daten nach einer Retaktierung an die Terminale überträgt. In jedem Wiederholer
1st ein Zeitregenerierungskreis zur Retaktierung der Daten vorgesehen, die an diesen angelegt werden,
wonach eine Wiederaussendung der Daten entweder zu der Zentraleinheit 110 oder zu einem bestimmten Terminal
erfolgt. Der Ze1twiedergewinnungskreis 118 1st 1m
Zusammenhang mit dem Wiederholer 112 beschrieben und der zugeordnete Empfänger 120 und der zugeordnete
übertrager 122 wird hler nicht Im Detail beschrieben.
Allgemein gesagt erfolgt eine Retransmission durch den Wiederholer 112 In einem 40 Bit phasenmodulierten Code,
1n dem die Zeichen (einschließlich der Vorlaufzeichen
und Synchronisationszeichen) codiert sind In asynchroner
Welse Innerhalb von Zeltintervallen zwischen 40 und
100 Mikrosekunden mit einer Obertragungsrate von 1,25 Megabit
pro Sekunde. Unter einem Phasenmodulationscode wird
7. Februar 1977 709833/0860
.ν
ein Code verstanden, in dem binare "0" und "1" durch
SignalUbergangspegei dargestellt werden, die von einem
ersten nach einem zweiten Pegel und von einem zweiten Pegel zu einem dritten Pegel wechseln.
Der Wiederholer 116 wird nun mit dem diesem
zugeordneten Ze1tregenerierungskreis 124 sowie dem
zugeordneten Empfänger 126 und dem zugeordneten Sender 128 Im Detail beschrieben. Letztere ermöglichen einen
fortlaufenden Empfang, eine Retaktierung und eine
Zurlicksendung der in dem Phasenmodulationscode modulierten Daten von der Zentraleinheit 110 zu den
Terminalen.
Der Wiederholungskreis 116 1st In F1g. 2 dargestellt. Daten mit einer geeigneten Obertragungsfrequenz
von z. B. 1,25 MHz werden von der Zentraleinheit HO kommend Über die Leitung 111 einem
AmpHtudenentzerrerkreis 200 zugeführt. Der
Amp11tudenentzerrerkre1s 200 wird Im Zusammenhang mit Fig. 6 1m Detail beschrieben. Er kompensiert die
Frequenzverzerrungscharakteristik der übertragungsleitung und enthalt ein Tiefpaßfilter zur Reduzierung
des Hochfrequenzstörbandes. Die am Ausgang des Entzerrers 200 auftretenden ampl1tudenmaßig entzerrten
Datenwellenformen 1n dem Phasenmodulationscode werden
einem NullUbergangsdetektor zugeleitet, der z. B. ein
Differential vergleicher 202 sein kann und der Über eine Leitung 203 eine Null-Volt-Bezugsspannung erhHlt
und dessen Ausgang jeweils umgeschaltet wird, wenn die
bipolaren Eingangssignale vom Entzerrer 200 den Nullreferenzpegel Überqueren. Das Vergleichere1ngangss1gnal
1st vorzugsweise auf einen entsprechenden Pegel gebracht, so daß eine geeignete Zwischenverbindung von dem
Vergleicherausgang und der TTL (Transistor-Transistor-Logik), an die der Ausgang geschaltet 1st, Möglich wird.
7. Februar 1977 709833/0860
Des weiteren wird dadurch ein Sperrschwellenwertpegel
gebildet, der eine Iaauni tat gegen Hintergrundstörungen bewirkt.
Wahrend des Betriebs 1st der Zeitwiedergewinnungskreis «1t einer digitalen Phasensperrschieife
verbunden, in der die Datenübergabe Mit synchronisierten
Zeitsignalen verglichen werden, wobei eine Phasentaktreguüerung In kontinuierlicher Heise stattfindet, so
daß eine ainiaale Zeltabweichung zwischen den beiden
Signalen erreicht wird. Dadurch erfolgt eine Koapensierung
eines jeglichen Phasenfehlers und der Bitverschiebungen in den ankörnenden Oaten.
Der Ausgang des Vergleichers 202 wird in dem
Differentiator 204 differenziert und dessen Ausgang wird zur Triggerung eines nonostabüen Multivibrators
206 (one shot) verwendet, dessen Periode drei Viertel einer Bitperiode (600 Nanosekunden) betrügt. Die
Triggeriapulse zur Steuerung des Multivibrators 206 sind koinzident alt den festgestellten NuI!übergängen,
während die Impulsdauer des digitalen Multivibratorausgangs
ausreichend 1st, un nichtsignifikante überginge in den Daten, die phasenmoduliert sind, auszublenden.
Ein 20 MHz Geräteoszillator 208 1st alt einen Frequenzteiler
verbunden, der eine Frequenztellersteuervorrichtung 212 und einen Frequenzteiler 210 enthalt.
Die Flanken der aa Multivibrator 206 auftretenden !■pulse und die bereits frequenzgeteilten Ausgangssignale
auf der Leitung 211 werden bein Starten eines Differenzzahlers 214 verglichen bezüglich der Vorderkante
der Multivibratorausgangssignale. Die Za'hlung
des Differenzzahlers 214 wird alt den Vorderflanken
der synchronen Taktiapulse gestoppt. Der DifferenzzXhler
214 erzeugt digitale ZShisuaaen, die Ubereinstiaaen
alt der Spitzenverschiebung oder dea Phasen-
7. Februar 1977 709833/0860
fehler der Datenzeitsteuersignaie in bezug auf die örtliche
Taktierung. Der Differenzzählerausgang wird abgetastet, um die Anzahl von 20 MHz Taktimpulsen zu bestimmen, die
zwischen den beiden vorangehend erwähnten Vorderkanten auftreten. Dies geschieht durch Abtastung der Tore 216
und 218. Wenn die Differenz (das 1st die Anzahl der gezählten 20 HHz Taktimpulse) kleiner als zwei Zählungen
(SO bis 100 Nanosekunden) 1st, erfolgtkeine Korrektur
des Frequenztellers 210. Wenn jedoch die Impulszählung
größer als zwei, aber kleiner als acht Zählungen 1st (100 bis 400 Nanosekunden), wird ein extra Impuls an den
Frequenzteller 210 geliefert und es erfolgt eine Steuerung der Addition-Subtraktion-Logik 220. Durch diese
erfolgt die Erzeugung eines zusätzlichen Impulses in dem Steuerkreis 212, wodurch ein zusätzlicher Impuls erzeugt
wird. Dadurch wird eine Vorverschiebung der Frequenzteilerausgangssignalkante
um 50 Nanosekunden bewirkt. Wenn die Differenzzählung größer als acht Zählungen
(400 Nanosekunden) 1st, werden durch ein Abtast-Tor 218 die Addition-Subtraktion-Logik 220, eine Serie von NAND-Toren
und die Steuerschaltung 212 wirksam und es wird ein
Impuls von dem Frequenzteller 210 abgezogen, so daß die
Synchrontaktkante um 50 Nanosekunden langsamer wird. Die
vorangehend beschriebene Technik bewirkt, daß fortlaufend der Differenzzählerausgang auf einem Wert von weniger als
zwei Zählungen des 20 MHz Takts gehalten wird. Der maximal
mögliche Fehler, der durch die Differenz zwischen den Vorderflanken dargestellt wird, 1st 400 Nanosekunden fUr
den Fall, daß der Frequenztellerausgang und die Datensignale
um 180° von der Phase wegliegen. Dies wUrde eine 8-B1t-Per1ode erfordern, um eine M1n1m1s1erung der
Differenz zwischen den entsprechenden FUhrungskanten zur Resynchronisierung des Frequenztellers'zu bewirken,
7. Februar 1977
709833/0860
da 400 : 50 » 8 1st. Der Frequenzteller 210 mit einem
Ausgang von 1,25 MHz 1st mit dem Differenzzähler
gekoppelt. Ein anderer Ausgang des Frequenztellers liefert eine Frequenz von 2,5 MHz und 1st mit dem
Datenresynchronisationskreis 224 verbunden, der den Datenausgang vom Vergleicher 202 mit einer zeitkorrigierten
Taktfrequenz zu dem Sender 128 taktet, in dem die Daten Invertiert werden und transformatorgekoppelt
auf die übertragungsleitung zur übertragung zu den Datenterminals gegeben werden.
Im folgenden werden die Wellenformen der Fig. 3A bis 3H beschrieben. Die verschiedenen Wellenformen,
die durch Hinzufügung eines Impulses an den Frequenzteiler 210 erzeugt wurden, sind dargestellt.
Die Wellenformen der Fig. 4A bis 4H wurden durch Subtraktion eines Impulses 1m Frequenzteller 210
erzeugt.
Zunä'chst wird der zusätzliche Vorgang betrachtet. Fig. 3A zeigt die 20 MHz Taktimpulse,
Fig. 3B zeigt den Ausgang des monostabilen Multivibrators 206 (one shot). Die FUhrungskante 152 des
ersten digitalen Mult1v1bratorausgangs1mpu1ses, der in Fig. 3B gezeigt 1st, 1st um 175 Nanosekunden
außerhalb der Synchronisation mit der FUhrungskante des 1,25 MHz Frequenztellerausganges, der in Flg. 3H
gezeigt 1st. Dies ergibt sich aus einer Bedingung, in der mehr als zwei von den 20 MHz Taktimpulsen von
Fig. 3A In dem Differenzzähler 214 gezählt werden. Wie aus der Zeichnung ersichtlich 1st, können dies
z. B. drei gezahlte Taktimpulse sein. Dadurch wird
der Zähler-Zwei-Kreis 216 wirksam gemacht, der den
ersten In F1g. 3C gezeigten Impuls erzeugt, welcher Immer entsteht, wenn mehr als zwei 20 MHz Taktimpulse
7. Februar 1977
709833/0860
gezählt werden. Es wird ein Signal fUr den Add1t1onste1l
des Addition-Subtraktionskreises, wie 1n Flg. 3D gezeigt
1st, durch den Za"hler-Zwe1-Kre1s 216 erzeugt, wodurch bewirkt wird, daß ein extra Impuls 156 1n den Frequenzteller
eingesetzt wird, was aus Flg. 3E hervorgeht. Oer Impulszug des Frequenztellers wird durch zwei geteilt,
wie In Fig. 3F dargestellt 1st. Der extra Impuls bewirkt
eine Vorverschiebung des 2,5 MHz Retaktierungssignals
um 50 Nanosekunden, was Fig. 3G zeigt. Die zweite FUhrungskante 158 des monostabilen MuItivibratorausganges
(Fig. 3B) und die zweite FUhrungskante 160 des
1,25 MHz Frequenztellerausganges (Flg. 3M) sind noch
125 Nanosekunden aus der Phase. Somit wird die vorangehend
beschriebene Arbeltswelse wiederholt, Indem ein
zweiter extra Impuls 162 (Flg. 3E) wiederum eine Vorverschiebung des 2,5 MHz Retaktierungssignals um
weitere 50 Nanosekunden bewirkt. Die nächste FUhrungskante
164 des monostabilen Multivibrators 1st somit nur noch 75 Nanosekunden aus der Phase In bezug zur FUhrungskante
166 des 1,25 MHz Frequenztellerausganges (Flg. 3H) und somit wird ein dritter extra Impuls 168 hinzugefügt
(Flg. 3E) durch Setzen des Zähler-Zwei-Kreises. Hie nun ersichtlich 1st, erfolgt eine Retaktierung gradweise bis
die Retakt1erungss1gnale mit den DatenUbergXngen synchronisiert
sind und keine weitere Korrektur (zur Vorverschiebung des Frequenztellerausganges) erforderlich
1st.
Als nächstes wird der Subtraktionsvorgang unter
Bezugnahme auf die Wellenformen In den Flg. 4A bis 4E
beschrieben. Flg. 4A zeigt wiederum den 20NHz Taktimpuls.
Die erste FUhrungskante 172 des Multivibrator- 206 ausganges (F1g. 4B) schaltet den DifferenzzUhler 214 ein
und mehr als acht 20 MHz Zählungen Infolge der abliegenden
7. Februar 1977
709833/0860
Synchronisation In bezug zur nächsten 1,25 MHz Frequenzteilerführungsflanke
174 (Flg. 4H) gegenüber der Führungskante, die durch die Stricheiung gekennzeichnet
1st» werden festgestellt. So«1t werden dreizehn 20 MHz
Inpulse gezahlt, was besagt, daß der Phasenfehler 175 Nanosekunden betrügt. So«1t wird der "Größer-alsacht-Za'h1ungen"-Kre1s
218 gesetzt, da «ehr als acht Zahlungen (Flg. 4C) durchgeführt wurden. Der Kreis 218
erzeugt einen Subtraktionsiapuls (Flg. 40), wodurch
bewirkt wird· daß der Steuerkreis 212 eine Modifizierung
des Frequenztellereinganges verursacht, was in F1g. 4E durch den Modifizierungsinpuls 176 dargestellt 1st,
der korrespondiert alt der Reduzierung eines Inpulses,
der an den Frequenzteller 210 geliefert wird. Nachdem
Ir Zurücktakt1erungskre1s 225 eine Teilung durch zwei
durchgeführt wurde, werden die 2,5 MHz RUcktaktierungslapulse
von Flg. 46 und die 1,25 MHz Taktiepulse von
Flg. 4H um 50 Nanosekunden verringert, so daß der neue Phasenfehler 125 Nanosekunden betrügt. Die nächste
MuItivibratorfQhrungskante 177 1st In Flg. 4B gezeigt.
Ein zusätzlicher Mod1f1z1erungs1apuls 178 wird wiederua
an den Frequenztellereingang geliefert. Dadurch hat die FUhrungskante des dritten aonostabilen Multivibratorausgangsiapulses
180 von F1g. 4B nur noch einen Phasenfehler von 75 Nanosekunden. MIe ersichtlich 1st, wird
bein Erreichen eines Fehlers von kleiner als 50 Nanosekunden
(zwei 20 MHz Taktiapulse) keine weitere Korrektur «ehr vorgenoamen, es sei denn, die Daten
und der Frequenztellerausgang laufen wieder aus den Synchronisnus heraus.
7. Februar 1977
709833/0860
In Fig. 6 1st ein geeigneter Entzerrer 200 und ein Differentialvergleicher 202 gezeigt. Datensignale
werden von einer übertragungsleitung kommend Über einen
Transformator 302 gekoppelt und in einen Transistoremi tterfoiger 304 gepuffert und anschließend in eine«
Bandpaßfilter 306 gefiltert und araplitudenentzerrt.
Spannungsschutzdioden 308 und 310 schlitzen den Vergleicher 312 von extremen Eingangsspannungen. Wie
vorangehend bereits erwähnt wurde» wird der Eingang des Vergleichers 312 vorgespannt, was gegenüber
Störungen einen Schutzschwellenwert bietet. Die Null-Volt-Referenzspannung
des Differential vergleichers 312 1st geerdet, so daß eine Nullübergangserkennung der
bipolaren Eingangssignale ermöglicht wird und ein Ausgangssignal erzeugt wird, das Über die Leitung 314
dem Differentiator 204 und dem Datenretaktierer 224 zugeleitet wird.
Die Fig. 5A und 5B zeigen zusammen eine geeignete, im Detail dargestellte logische Darstellung
des Kreises, der im Zusammenhang mit Flg. 2 beschrieben wurde. Die beiden Figuren bilden durch Aneinanderfügen
der stark gestrichelten Linie eine gemeinsame Schaltung. Es versteht sich, daß im Zusammenhang mit dem erfindungsgemäßen
Prinzip auch andere logische Schaltungen verwendet werden können und der hler beschriebene Schaltkreis
nur als beispielhafte Erläuterung anzusehen 1st, die besonders fUr die erfindungsgemäße Ausführung
geeignet 1st. Der Vergleicherausgang wird Über die
Leitung 314 mit dem Differentiator 204 gekoppelt, der ein D-F11pf1op 402 enthält, welches ein Paar komplementärer
Ausgänge aufweist, die mit einem Paar Invertern 404 und
1n entsprechender Welse verbunden sind. Die Ausgänge der
Inverter bilden die beiden Eingänge zu einem Zwe1-E1ngang-NAND-Tor
408. Der Ausgang des NAND-Tores 408 triggert
7. Februar 1977 709833/0860
den 3/4-BIt- (600 Nanosekunden)digitalmulti vibrator 206,
der ein D-FHpflop 410 enthält, welches an den NAND-Torausgang
gekoppelt 1st. Der Löschausgang des Fiipfiops
(clear) 1st nit dem Ausgang eines NAND-Tores 412 verbunden.
Vier weitere D-F11pflops 414, 416, 418 und 420 liefern die
600 Nanosekundenzeit und dienen als Eingang für das NAND-Tor
412. Der Rücksetzeingang (reset) zu den vier zusätzlichen Fiipflops wird beliefert durch den Ausgang des
Flipflops 410 Über die Leitung 443. Ein 20 MHz Oszillator
422 1st mit dem Differenzzähler 214 Über ein Puffer-NAND-Tor
427 gekoppelt und der Frequenzteiiersteuerkreis
und der Frequenzteiler 210 liegen an der Leitung 442, wobei in dieser die 20 MHz Takte auf 1,25 MHz Takte
heruntergeteilt werden. Der Steuerkreis 212 enthält ein
Paar D-F11pf1ops 428 und 430 und ein Paar Zwe1-E1ngangs-NAND-Tore
432 und 434. Der Frequenzteiler 210 enthalt drei D-Flipflops 436, 438 und 440. Die MuItfyibratorausgangsimpulsfUhrungsfianken
und die Synchronisationstaktflanken werden verglichen, wie vorangehend beschrieben
wurde, Indem der Differenzzähler 214 gestartet wird,
mit der MultivibratorsignaifUhrungskante. Das Stoppen
der Zählung erfolgt mit dem 1,25 MHz FrequenzteilerfUhrungskantenimpuls.
Der Differenzzähler 214 weist die vorangehend beschriebenen Ausgänge auf, die mit den
Leitungen 443 und 426 verbunden sind.
Der Differenzzähler 214 enthält ein Vier-Bitzählermodul
446. Die Zählersteuerung wird durch eine
Serie von D-F11pf1ops 448, 450, 452, 454, 456 und 458
gebildet. Die Ausgänge der Fiipflops 456 und 458 sind
in der dargestellten Welse mit NAND-Toren 460 und 462
verbunden. Der Ausgang des NAND-Tores 460 wird In einem
Inverter 464 Invertiert, der mit dem FHpflop 452 gekoppelt
1st. Die Differenzzählerausgänge von dem Zählermodul
7. Februar 1977
709833/0860
werden In Invertern 466 und 468 Invertiert, alt dem Ausgang
des Inverters 468 an den "Zähler-Zwei-ICreis" 216 von Fig.
angelegt* der ein D-F11pf1op 470 enthält und der Ausgang
des Inverters 466 mit dem "Zähler-Acht-Kreis" 218 von Flg.2
verbunden, der ein D-Flipflop 472 enthält.
Der Ausgang des FHpflops 470 1st mit dem Impulsadditionstell
des Addition-Subtraktion-Logikkreises 220 verbunden, während der Ausgang des FHpflops 472 mit dem
Impulssubtraktionsteii des Addition-Subtraktion-Logikkreises
220 verbunden 1st. Der Add1t1on~Subtrakt1on-Log1kkreis 220 enthält ein Paar NAND-Tore 474 und 476. Die
NAND-Tore 474 liefern auf einer Leitung 478 ein Ausgangssignal,
wenn ein Impuls an den 10 NHz Frequenzteller hinzugefügt werden soll und das NAND-Tor 476 erzeugt einen
Ausgangsimpuls auf einer Leitung 480, wenn ein Impuls von dem 10 MHz Frequenztellertreiber abgezogen werden soll.
Das "Add1t1ons1mpuls"-s1gnal auf der Leitung 478 wird der
Zählersteuerung zugeführt und dient als Signal für einen
Eingang zum NAND-Tor 462, während das "Subtraktionsimpuls"-signai
auf der Leitung 480 der Zählersteuerung zugeführt wird und einem anderen Eingang des NAND-Tores 462 zugeleitet
wird, der bewirkt, daß ein SubtraktionsunterdrUckungs·
Impuls erzeugt wird, daß der zusätzliche Rücksetzimpuls
erzeugt wird oder wenn ein Nichtkorrekturimpuls erzeugt
wird, bewirkt, daß der 10 NHz Frequenzteilertreiber
unverändert bleibt.
Der 2,5 NHz Retaktierungssteuersignalausgang
des FHpflops 438 In dem Frequenzteiler 210 1st mit dem
Datenzeitregenerierungskreis 224 verbunden. Der ZeItregenerierungskreis
224 enthält ein D-F11pflop 482. Die Eingangstastung wird durch einen Inverter 484 gebildet
und durch aufeinanderfolgende Tore 486 und 488. Die
7. Februar 1977
709833/0860
Ausgänge der FHpflops 440 und 438 sind mit den Eingängen
des NAND-Tores 486 verbunden. Die 1,25 HHz Daten werden
dem FHpflop 482 von dem FHpflop 402 zugeführt und zeitlich
durch den Ze1tregener1erungskre1s 224 zur übertragung Über die Leitung 490 zum Sender 128 regeneriert.
In Fig. 7 1st ein Sender 128 gezeigt, der fUr die RlickUbertragung der regenerierten Daten auf der
dargestellten übertragungsleitung geeignet 1st. Eingehende zeitlich regenerierte Daten gelangen In das Eingangsnetzwerk 500. Sie werden in einem Verstärker pegelkonvertiert.
Der Verstärker enthält Transistoren 502 und 504, denen ein Paar TransnHttertreiber nachgeschaltet
sind, die aus den Transistoren 506 und 508 sowie 510 und 512 bestehen. Die pegelkonvertierten Daten werden Über
einen übertrager 514 auf eine übertragungsleitung gegeben,
die zwischen den Sender und die Terminale geschaltet 1st. Die Vorspannung wird in herkömmlicher Welse durch die
dargestellten Widerstandsnetzwerke gebildet.
7. Februar 1977
709833/0860
Leerseite
Claims (1)
- Patentansprüche:Iy Wiederholungsvorrichtung zum Empfang und zur bertragung von Datensignalen, gekennzeichnet durch Empfangsvorrichtungen flir Eingangsdatensignale und zur Lieferung von Zeitsteuersignalen, die die Zeitsteuerung der genannten Eingangsdatensignale repräsentieren; Taktsignalerzeugungsvorrichtungen (208) zur Erzeugung von Taktsignalen; Frequenztellervorrichtungen (210, 211), die mit den genannten Taktsignalerzeugungsvorrichtungen (208) verbunden sind und Retaktierungssignale erzeugen; Zahlervorrichtungen (214), die mit den genannten Frequenzteilervorrichtungen (210, 212), den Taktsignalerzeugungsvorrichtungen (208) und den Empfangsvorrichtungen (200-206) verbunden sind, so daß die genannten Taktsignale gezählt werden, um eine Zählsumme zu bilden, die ein Maß flir die Phasendifferenz zwischen den genannten Taktsteuersignalen und den Tellerausgangssignalen an einem Ausgang der genannten Frequenzteilervorrichtungen (210, 212) darstellt; übert.agungsvorrichtungen (224, 128), die mit den genannten Frequenztellervorrichtungen und der genannten Empfangsvorrichtung 1n der Welse verbunden sind, daß Datensignale übertragen werden, deren Zeitsteuerung von den genannten Retaktierungssignaien abhängt; Logikvorrichtungen (216, 218, 220), die mit den Zählervorrichtungen (214) und den genannten Frequenztellervorrichtungen (210, 212) verbunden sind, um eine Steuerung der Frequenztellervorrichtung (210, 212) In Abhängigkeit von den genannten Zählsummen 1n der Weise zu steuern, daß eine Synchronisierung der Zählerausgangssignale und der genannten Zeltsteuersignale bewirkt wird.7. Februar 1977709833/0860ORIGINAL INSPECTED2. Wiederholungsvorrichtung nach Anspruch I1 dadurch gekennzeichnet, daß die genannte Frequenzte1lervorr1chtung einen Frequenzteiler (210) und Frequenztellersteuervorrichtungen (212) enthält» die mit den genannten Logikvorrichtungen (216, 218, 220) und den genannten Taktsignalerzeugungsvorrichtungen (208) verbunden sind, daß die Frequenzteilersteuervorrichtung (212) frequenzgeteilte Eingangssignale von den genannten Taktsignalen an den Frequenzteller (210) liefert und daß ein zusätzliches Frequenzteilereingangssignal erzeugt wird, wenn die Zähl summe in der Zählervorrichtung (214) zwischen einem ersten und einem zweiten vorbestimmten Wert Hegt und daß ein kleineres Frequenzteilereingangssignal geliefert wird, wenn die Zählsumme der genannten Zählervorrichtung (214) größer als der zweite vorbestimmte Wert 1st.3. Wiederholungsvorrichtung nach Anspruch 2, dadurch gekennzeichnet, daß die genannten Log1kvorr1chtungen erste (216) und zweite (218) bistabile Vorrichtungen enthalten, die gesetzt werden, wenn die Zählung der Zählervorrichtung (214) den ersten und zweiten vorbestimmten Wert in entsprechender Welse erreicht und daß Torschaltungen (220) mit der ersten und zweiten bistabilen Vorrichtung (216, 218) verbunden sind.4. Wiederholungsvorrichtung nach einen der vorangehenden Ansprüche, dadurch gekennzeichnet, daß das Eingangssignal In Form eines 1n einer Phasenmodulationscodierung vorliegenden Datensignals empfangen wird, 1n dem signifikante und nichtsignifikante Obergänge enthalten sind und daß die Empfangsvorrichtungen eine NuI lilbergangserkennungsvorrichtung (202) enthalten, durch die Obergänge in den Dateneingangssignalen erkannt werden und daß ein7. Februar 1977 709833/0860.3-Differentiator (204) mit der NulldetektorUbergangsvorrichtung verbunden 1st und Obergangsinpulssignale erzeugt, die mit den erkannten übergängen korrespondieren und daß eine monostabile MuItivibratorschaitung (one shot) (206) mit dem genannten Differentiator (204) verbunden 1st* wobei die MuIt1v1bratorschaltung (206) eine unstabile Zeltperiode mit einer Dauer aufweist, die so bemessen 1st, daß der Multivibrator (206) die genannten Ze1tsteuers1gna1e in Reaktion auf die 0bergangs1mpulss1gna1e, die von den signifikanten Übergängen abgeleitet werden, erzeugen kann.7. Februar 1977709833/0860
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| US05/657,425 US4031317A (en) | 1976-02-12 | 1976-02-12 | Data communications system with improved digital phase-locked loop retiming circuit |
Publications (3)
| Publication Number | Publication Date |
|---|---|
| DE2705780A1 true DE2705780A1 (de) | 1977-08-18 |
| DE2705780B2 DE2705780B2 (de) | 1978-08-31 |
| DE2705780C3 DE2705780C3 (de) | 1979-05-03 |
Family
ID=24637137
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| DE2705780A Expired DE2705780C3 (de) | 1976-02-12 | 1977-02-11 | Wiederholungsvorrichtung zum Empfang und Senden von Datensignalen |
Country Status (5)
| Country | Link |
|---|---|
| US (1) | US4031317A (de) |
| JP (1) | JPS6046868B2 (de) |
| CA (1) | CA1080310A (de) |
| DE (1) | DE2705780C3 (de) |
| GB (1) | GB1535893A (de) |
Families Citing this family (20)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US4375693A (en) * | 1981-04-23 | 1983-03-01 | Ford Aerospace & Communications Corporation | Adaptive sweep bit synchronizer |
| US4375694A (en) * | 1981-04-23 | 1983-03-01 | Ford Aerospace & Communications Corp. | All rate bit synchronizer with automatic frequency ranging |
| GB2199469A (en) * | 1986-12-23 | 1988-07-06 | Philips Electronic Associated | Clock signal generator |
| US4841551A (en) * | 1987-01-05 | 1989-06-20 | Grumman Aerospace Corporation | High speed data-clock synchronization processor |
| FR2616024B1 (fr) * | 1987-05-26 | 1989-07-21 | Quinquis Jean Paul | Systeme et methode de controle de flux de paquets |
| US4815109A (en) * | 1987-06-25 | 1989-03-21 | Racal Data Communications Inc. | Sampling clock synchronization |
| US5440594A (en) * | 1993-12-09 | 1995-08-08 | Bell Communications Research, Inc. | Method and apparatus for joint optimization of transmitted pulse shape and receiver timing in digital systems |
| TW379293B (en) * | 1994-04-01 | 2000-01-11 | Ibm | Apparatus and method for generating a clock in a microprocessor |
| US5557224A (en) * | 1994-04-15 | 1996-09-17 | International Business Machines Corporation | Apparatus and method for generating a phase-controlled clock signal |
| US5663992A (en) * | 1996-03-14 | 1997-09-02 | Trimble Navigation Limited | Method and apparatus for correction of GPS carrier phase measurement |
| JP3461484B2 (ja) | 2000-04-05 | 2003-10-27 | 埼玉日本電気株式会社 | 無線通信装置及びその無線周波数補正方式 |
| JP2002027633A (ja) * | 2000-07-07 | 2002-01-25 | Development Bank Of Japan | 二線式配線ケース |
| GB0111300D0 (en) | 2001-05-09 | 2001-06-27 | Mitel Knowledge Corp | Method and apparatus for synchronizing slave network node to master network node |
| WO2010074666A1 (en) | 2008-12-22 | 2010-07-01 | Thomson Licensing | Phase locking for multiple serial interfaces |
| US9998360B2 (en) | 2014-11-17 | 2018-06-12 | Honeywell International Inc. | Minimizining message propagation times when brief datalink interruptions occur |
| US9660719B2 (en) * | 2014-11-17 | 2017-05-23 | Honeywell International Inc. | Minimizing propagation times of queued-up datalink TPDUs |
| WO2017189796A1 (en) * | 2016-04-29 | 2017-11-02 | Megachips Technology America Corporation | Data transmission method and data transmission system |
| JP6493347B2 (ja) * | 2016-09-29 | 2019-04-03 | 京セラドキュメントソリューションズ株式会社 | 画像形成装置、通信方法 |
| US11038511B2 (en) | 2017-06-28 | 2021-06-15 | Analog Devices International Unlimited Company | Apparatus and methods for system clock compensation |
| US10749535B2 (en) | 2017-06-28 | 2020-08-18 | Analog Devices, Inc. | Apparatus and methods for distributed timing using digital time stamps from a time-to-digital converter |
Family Cites Families (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| FR2115685A5 (de) * | 1970-11-30 | 1972-07-07 | Labo Cent Telecommunicat | |
| US3953674A (en) * | 1975-04-04 | 1976-04-27 | Nasa | Telemetry Synchronizer |
-
1976
- 1976-02-12 US US05/657,425 patent/US4031317A/en not_active Expired - Lifetime
-
1977
- 1977-01-21 CA CA270,208A patent/CA1080310A/en not_active Expired
- 1977-02-01 GB GB4019/77A patent/GB1535893A/en not_active Expired
- 1977-02-09 JP JP52012590A patent/JPS6046868B2/ja not_active Expired
- 1977-02-11 DE DE2705780A patent/DE2705780C3/de not_active Expired
Also Published As
| Publication number | Publication date |
|---|---|
| CA1080310A (en) | 1980-06-24 |
| JPS5298436A (en) | 1977-08-18 |
| DE2705780B2 (de) | 1978-08-31 |
| JPS6046868B2 (ja) | 1985-10-18 |
| US4031317A (en) | 1977-06-21 |
| DE2705780C3 (de) | 1979-05-03 |
| GB1535893A (en) | 1978-12-13 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| DE2705780C3 (de) | Wiederholungsvorrichtung zum Empfang und Senden von Datensignalen | |
| DE68923207T2 (de) | Schaltung zur Verhinderung eines metastabilen Zustandes. | |
| DE2534141A1 (de) | Computer-schnittstellensystem | |
| DE3643384C2 (de) | Schaltung zum Resynchronisieren von Impulssignalen, insbesondere für die Peripherie eines Mikroprozessors | |
| DE2460979A1 (de) | Verfahren und schaltungsanordnung zur kompensation von impulsverschiebungen bei der magnetischen signalaufzeichnung | |
| EP0345564B1 (de) | Verfahren und Schaltungsanordnung zur Rückgewinnung eines Bittaktes aus einem empfangenen digitalen Nachrichtensignal | |
| DE1960491A1 (de) | Rahmensynchronisierverfahren | |
| DE3442613C2 (de) | ||
| DE2616380C3 (de) | ||
| DE2705779C3 (de) | Wiederholer für den Empfang und die Übertragung von Daten | |
| DE2514529A1 (de) | Digitales dekodiersystem | |
| DE2719309C3 (de) | Serielle Datenempfangsvorrichtung | |
| DE3435097C2 (de) | ||
| DE2714219C2 (de) | ||
| EP0141946B1 (de) | Schaltungsanordnung zum Synchronisieren der Flanken von Binärsignalen mit einem Takt | |
| DE2848803A1 (de) | Schaltungsanordnung zur uebertragung eines digitalen datensignals | |
| DE2141887A1 (de) | Phasensynchronisiersystem | |
| DE2613930C3 (de) | Digitaler Phasenregelkreis | |
| DE10084674B4 (de) | Verfahren und Anordnung zum Verhindern von Metastabilität | |
| DE3832330C2 (de) | Schaltungsanordnung zur Ableitung von horizontalfrequenten und veritikalfrequenten Impulsen | |
| DE2628907A1 (de) | System zur gleichzeitigen uebertragung eines hauptpulses und zweier hiervon abgeleiteter hilfspulsationen | |
| DE1914873C3 (de) | Schaltung zur Unterscheidung zwischen Daten- und Steuerzeichen für digitale Rechenautomatensysteme | |
| DE2710270B2 (de) | Schaltungsanordnung zur Erzeugung von mit eintreffenden Datenimpulsen synchronisierten Taktimpulsen | |
| DE2521797A1 (de) | Schaltungsanordnung zur horizontal-synchronisation in einem fernsehempfaenger | |
| CH656037A5 (de) | Verfahren und vorrichtung zum synchronisieren eines binaeren datensignals. |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| C3 | Grant after two publication steps (3rd publication) | ||
| 8320 | Willingness to grant licences declared (paragraph 23) | ||
| 8327 | Change in the person/name/address of the patent owner |
Owner name: NCR INTERNATIONAL INC., DAYTON, OHIO, US |
|
| 8328 | Change in the person/name/address of the agent |
Free format text: KAHLER, K., DIPL.-ING., 8948 MINDELHEIM KAECK, J., DIPL.-ING. DIPL.-WIRTSCH.-ING., 8910 LANDSBERG FIENER, J., PAT.-ANWAELTE, 8948 MINDELHEIM |
|
| 8339 | Ceased/non-payment of the annual fee |