CH656037A5 - Verfahren und vorrichtung zum synchronisieren eines binaeren datensignals. - Google Patents

Description

Die vorliegende Erfindung betrifft einerseits ein Verfahren zum Synchronisieren eines ankommenden binären Datensignals gemäss dem Oberbegriff des Patentanspruchs 1 und andererseits eine Vorrichtung zur Durchführung dieses Verfahrens gemäss dem Oberbegriff des Patentanspruchs 2.

Das binäre Datensignal kann dabei entweder ein sogenanntes RZ-Signal (Rückkehr auf Null) oder ein sogenanntes NRZ-Signal (keine Rückkehr auf Null) sein.

Das Synchronisierproblem tritt bei allen Datenübertragungen auf und wird je nach Anwendung, Anforderung an Genauigkeit usw. auf verschiedene Arten gelöst. Wenn z.B. auf der Sender- und der Empfängerseite Taktsignale synchronisiert sind, möglichst gegenüber einer gemeinsamen Bezugsgrösse, so stellt natürlich das Feststellen oder Auffinden von Daten auf der Empfängerseite keine Probleme dar. Das Synchronisieren eines Empfängertaktsignals kann dabei so geschehen, dass die Zeitsteuerinformation aus dem übertragenen Datesignal extrahiert wird, z.B. durch Zeitbestimmung ihrer Nulldurchgänge, worauf anschliessend ein Signal entsprechend der Zeitsteuerinformation einen steuerbaren, empfängerseitigen Taktsignalgenerator betätigen kann. Anforderungen bezüglich Übergangszeit und zulässigem Fehler in der Datenübertragung beeinflussen dabei natürlich auch die Auswahl des Synchronisierverfahrens.

Das korrekte Auffinden einer auf den Empfänger übertragenen Botschaft mit Hilfe eines Signals, das zum Datensignal asynchron ist, unter der Bedingung, dass das Hinzufügen oder Wegfallen eines Binärzeichens in der Botschaft keine Auswirkung hat, stellt ein technisches Problem dar, das einerseits in einem redundanten System gelöst ist, in dem dieselbe Botschaft aus einer festen Zahl von Bits nacheinander wiederholt gesendet wird und der Empfänger unter der Bedingung aufnimmt, dass er dieselbe Botschaft während einer vorgegebenen Zeit eine bestimmte Anzahl von Malen ermitteln kann. Wenn das Hinzufügen oder Wegfallen eines Binärzeichens im Datensignal relativ selten auftritt, dann wird ein solches gelegentliches Vorkommen die korrekte Bestimmung der Botschaft auf der Empfängerseite nicht beeinflussen.

Andererseits beschreiben die DE-Al-2836 422 und die JAPS- 54-51710 Synchronisationsverahren, bei denen das ankommende Datensignal zuerst mit einem phasenkorrigierten Taktsignal und dann mit einem unkorrigierten Taktsignal getaktet werden. Diese Verfahren weisen aber den Nachteil auf, dass sie nur bei synchroner Datenübertragung anwendbar sind.

Der vorliegenden Erfindung liegt die Aufgabe zugrunde, ein verbessertes Synchronisationsverfahren und eine Vorrichtung zur Durchführung dieses Verfahrens vorzuschlagen, die die Nachteile der bekannten Verfahren und Vorrichtungen nicht aufweisen. Dabei muss das Taktsignal, das asynchron ist, nicht notwendigerweise anzeigen, dass zwischen Datensignal und Taktsignal eine zu grosse Frequenzabweichung vom korrektem Wert vorliegt und eine Frequenzabweichung in der Grössenord-nung von 1/1000 Anlass zum Hinzufügen oder Wegfallen von Information in ungefähr jeder tausendsten Bit-Position sein, was in vielen Anwendungsfällen hingenommen werden kann.

Erfindungsgemäss wird diese Aufgabe einerseits durch ein Verfahren gemäss dem Patentanspruch 1 und andererseits einer Vorrichtung gemäss dem Patentanspruch 2 gelöst. Der wesentliche Vorteil der Erfindung liegt in der äussersten Einfachheit der Vorrichtung und deren sehr geringem Leistungsbedarf.

Die Erfindung wird nun anhand einiger Ausführungsbeispiele mit Bezug auf die Zeichnung beschrieben, in der

Fig. 1 ein Blockschaltbild einer vorteilhaften Vorrichtung gemäss der Erfindung darstellt,

Fig. 2 eine Phasenumkehrschaltung zeigt, die in der Vorrichtung nach Fig. 1 enthalten ist,

Fig. 3 eine erste Abtastschaltung aus der Vorrichtung nach Fig. 1 illustriert,

Fig. 4 die Zeitfolge mehrerer Signale in der Vorrichtung nach Fig. 1 darstellt und

Fig. 5 dieselben Signale wie Fig. 4, aber für ein anderes Ausführungsbeispiel der Vorrichtung, zeigt.

s io

15

20

25

30

35

40

45

50

55

60

65

3

656 037

Fig. 1 zeigt ein Blockschaltbild einer erfindungsgemässen Vorrichtung. Zwischen einem Dateneingang 4 und einem Datenausgang 6 liegen eine erste Abtastschaltung 1 und eine zweite Abtastschaltung 2, die in Reihe geschaltet sind. Eine Phasenumkehrschaltung 3 ist zwischen eine Taktsignal-Zuführung 5 und den Taktsignaleingang der ersten Abtastschaltung 1 eingefügt. Die zweite Abtastschaltung 2 wird direkt von der Taktsignal-Zuführung 5 beaufschlagt. Das von Sender übertragene Datensignal wird dem Dateneingang 4 zugleitet. Es sei hier angenommen, dass es sich um ein binärcodiertes Signal des RZ-oder NRZ-Typs handelt, wie oben erwähnt. Das Datensignal wird mit Hilfe des Taktsignals an der Taktsignal-Zuführung 5 abgetastet, wobei das Taktsignal bezüglich des Datensignals entsprechend den Annahmen asynchron ist, so dass sich am Datenausgang ein mit dem Taktsignal synchrones und dem Eingangsdatensignal entsprechendes Signal ergibt.

Die Phasenumkehrschaltung 3, die weiter unten genauer beschrieben wird, kehrt die Phase des Taktsignals zur ersten Abtastschaltung um, wenn als Ergebnis der Frequenzdifferenz zwischen Datensignal und Taktsignal positive und negative Flanken im entsprechenden Signal zusammenzufallen drohen.

Bei dem beschriebenen bevorzugten Ausführungsbeispiel einer erfindungsgemässen Vorrichtung sind die Abtastschaltun-gen 1 und 2 durch gewöhnliche, durch positive Flanken getrig-gerte D-Flipflops gebildet. Das Taktsignal sei mit 50%iger Impulsrate angenommen, und ferner soll es sich bei den Eingangsdaten um ein Signal des NRZ-Typs handeln. Zu diesen Annahmen zeigt Fig. 4 die zeitliche Folge für eine Vielzahl von Signalen in der Vorrichtung der Fig. 1.

Fig. 2 zeigt ein vorteilhaftes Ausführungsbeispiel der Phasenumkehrschaltung 3. Die Schaltung besitzt einen Dateneingang 12, einen Taktsignaleingang 11 und einen Taktsignalaus-gang 13. Das Exklusiv-ODER-Glied 10 kann als gesteuerte Invertierschaltung betrachtet werden. Wenn der Eingang 20 nämlich Null ist, passiert das Taktsignal vom Eingang 11 unbeein-flusst, mit Ausnahme einer in diesem Zusammenhang aber nicht interessierenden Verzögerung. Zwei Impulsformerschaltungen 7 sind mit ihren Eingängen mit dem Ausgang des Exklusiv-ODER-Gliedes bzw. dem Dateneingang 12 verbunden. Sie sind so ausgebildet, dass sie an ihrem Ausgang einen Rechteckimpuls von bestimmter Dauer abgeben, wenn das Eingangssignal eine positive Flanke hat. Die Impulslänge ist gering in Bezug auf den Stellen-Zeitschlitz des in Rede stehenden Datensignals. Ein Koinzidenzdetektor in Gestalt eines UND-Gliedes 8, dessen Eingänge mit den Ausgängen der Impulsformerschaltungen verbunden sind, gibt an seinem Ausgang einen Impuls ab, wenn die Ausgangssignale der Schaltungen 7 einander überlappen. Ein derartiger Koinzidenzimpuls kann ein von Positivflanken getriggertes D-Flipflop 9 takten, das als Binärzähler verbunden ist. Der Q-Ausgang des Flipflop ist mit dem Eingang 20 des Exklusiv-ODER-Gliedes verbunden. Diese Anordnung bedeutet, dass ein geringer Abstand zwischen einer positiven Datenflanke und der Flanke eines positiven Taktsignals die Phase im Signal am Ausgang 13 um 180° umkehrt.

In Fig. 4 zeigt das Signal A den Eingangsdatenstrom vom NRZ-Typ. Dieses Signal wird somit im Empfänger mit Hilfe des empfängerseitigen asynchronen Taktsignals B festgestellt. Die Bit-Folge für Daten ist als konstant dargestellt, wie auch die Frequenz des Taktsignals. Ganz allgemein können diese Grössen jedoch auch zueinander driften.

Es wird sofort deutlich, dass es nicht möglich ist, die Eingangsdaten direkt mit dem Taktsignal B zu synchronisieren. Gemäss dem in Verbindung mit Fig. 2 beschriebenen Erfindungsgedanken werden nun positive Impulse C erzeugt, wenn in den Eingangsdaten A positive Flanken festgestellt werden. Positive Impulse D werden auf dieselbe Weise gebildet, wenn in dem möglicherweise phasenverschobenen Taktsignal am Ausgang vom Exklusiv-ODER-Glied 10 gemäss Fig. 2 positive

Flanken festgestellt werden. Für die positive Flanke, die zuerst in den Eingangsdaten aufttritt, wird bei Überlappung Koinzidenz zwischen den so gebildeten positiven Impulsen erhalten. Dies ist durch den Impuls des Signals E gezeigt. Entsprechend s obiger Darlegung steuert dieser Impuls die Phasenumkehr des ankommenden Taktsignals, das dem Eingang 11 gemäss Fig. 2 zugeführt wird. Zwei weitere Koinzidenzen sind im Signal E markiert. Das durch die Phasenumkehr korrigierte Taktsignal ist mit Signal F dargestellt, gemäss früheren Ausführungen io stellt dieses Signal das Taktsignal für die erste Abtastschaltung 1 dar. Das Ausgangssignal von dieser Abtastschaltung ist mit G bezeichnet.

Nach dem Erfindungsgedanken wird dieses Signal nun in der zweiten Abtastschaltung 2 mit Hilfe des unbeeinflussten 15 Taktsignals im Empfänger getaktet. Das aus der zweiten Abtastschaltung stammende Ausgangssignal, das so das synchronisierte Datensignal darstellt, hat die Bezeichnung H erhalten. Man erkennt, dass die zweite Phasenumkehr des Taktsignals zu einer Verformung des Datensignals in der Weise führt, dass ein 20 Bit hinzugefügt wird, was in der Figur schraffiert angedeutet ist. Tatsächlich tritt eine solche Verformung bei jeder zweiten Phasenverschiebung des Taktsignals auf. Die asynchrone Beziehung ist zur Erläuterung der Arbeitsweise der Erfindung übersteigert dargestellt, so dass Phasenumkehrungen sehr kurz auf-25 einander folgen. Bei der tatsächlichen Anwendung der Erfindung treten diese Phasenumkehrungen mit einem Zeitabstand auf, der um mehrere Zehnerpotenzen grösser ist als gezeigt.

In einem zweiten Ausführungsbeispiel der erfindungsgemässen Vorrichtung, das für Eingangsdaten in Form eines RZ-Ty-30 pensignals vorgesehen ist, ist die erste Abtastschaltung 1 in Gestalt eines einfachen D-Flipflop durch eine Schaltung gemäss Fig. 3 ersetzt.

Diese Schaltung weist einen Dateneingang 17, einen Taktsignaleingang 18 und einen Ausgang 19 auf, der zur zweiten Ab-35 tastschaltung 2 führt. Die Funktion der Schaltung wird nachfolgend mit Bezug auf Fig. 5 beschrieben, die gleichzeitige Werte von mehreren Signalen in dieser Vorrichtung zeigt.

Das Signal A in Fig. 5, das das Eingangssignal zur ersten Abtastschaltung 1 zeigt, ist ein solches RZ-Typen-Eingangs-40 datensignal. Dieses Signal wird im Empfänger mit Hilfe eines empfängerseitigen synchronen Taktsignals B festgestellt und in ein mit B synchrones NRZ-Signal umgewandelt.

Die obere Impulsformerschaltung 7 in Fig. 2 hat, wie zuvor, zum Zweck, einen kurzen positiven Impuls an der positiven 45 Flanke des Signals A zu erzeugen. Wenn das Eingangssignal vom RZ-Typ ist, kann man vielleicht ermessen, dass diese Impulsformerschaltung nicht nötig ist, da das RZ-Signal aus kurzen Impulsen besteht. In allen Fällen, in denen die Impulsfolge des ankommenden RZ-Signals äusserst klein oder sehr gross ist, so ist diese Impulsformerschaltung jedoch nötig. In dem in Fig. 5 beschriebenen Fall wird der Einfacheit halber angenommen, dass das Ausgangssignal von der Impulsformerschaltung mit dem Signal A übereinstimmt, d.h., in diesem besonderen Fall ist die Schaltung überflüssig.

55 Eine Verzögerungsschaltung 14 ist mit dem Dateneingang 17 in der Schaltung der Fig. 3 verbunden. Die Verzögerung ist im Vergleich zu der Verzögerung des D-Flipflop 15 gross, im Vergleich zur Dauer der Impulse von der Schaltung 7 in Fig. 2 jedoch klein. Das verzögerte Signal ist bei A' gezeigt. In der in 60 Fig. 5 gezeigten Folge hat die Verzögerung keine Bedeutung, weshalb ihre Funktion später erläutert wird.

Der Funktionsblock in Fig. 2 ist bereits beschrieben worden. Die Signale D, E und F in Fig. 5 entsprechen den Signalen mit derselben Bezeichnung in der Fig. 4.

65 Wenn RZ-Impulse A' am Takteingang des D-Flipflops 15 in Fig. 3 eintreffen, wird das Flipflop in «EINS»-Zustand gesetzt, und das Ausgangssignal am Q-Ausgang entspricht dem Signal I in Fig. 5. Eine feste Spannung entsprechend einem lo-

656 037

4

gischen Wert «EINS» wird dem Dateneingang des Flipflops die ganze Zeit zugeführt. Nach einiger Zeit wird das Flipflop durch ein Signal an seinem R-Eingang rückgesetzt, welches vom Ausgang 13 in Fig. 2 stammt. Dieses Signal ist mit F in Fig. 5 bezeichnet. Feststellung und Phasenumkehr bei Koinzidenz zwischen A und D verhindern, dass das Flipflop 15 unmittelbar nach oder gleichzeitig mit seinem Takten rückgesetzt wird. Koinzidenz tritt eine ausreichende Zeit bevor die vorderen Flanken der Signale D und A übereinstimmen ein, und Koinzidenz bringt das Signal E hervor, das seinerseits Phasenverschiebung im Signal D erzeugt.

Das Signal D hat auch den Zweck, das Flipflop 16 in Fig. 3 zu takten. Da die Zeitverzögerung zwischen den Signalen R und Q am Flipflop 15 viel grösser als die Zeit ist, in der Daten am D-Eingang des Flipflops 16 stabil bleiben müssen, besteht kein Problem darin, Daten in das Flipflop 16 einzutakten, bevor sie verschwinden. Dies trifft unter der Voraussetzung zu, dass die Flipflop 15 und 16 aus der gleichen Schaltungsfamilie stammen.

Wenn kein Impuls im Signal A auftritt, d.h. eine logische «NULL» gesendet worden ist, bleibt der Q-Eingang des Flipflops 16 auf Null, was zur Folge hat, dass eine «NULL» in dieses Flipflop eingetaktet wird. Das Signal G tritt am Ausgang 19 des Flipflops 16 auf, und am Ausgang von Flipflop 2 in Fig. 1 erscheint das Signal H.

Die Bezeichnungen P im Signal H in Fig. 5 bezeichnen Datenfehler. Bei beiden Kennzeichnungen sollten diese Daten «EINS» sein. Unabhängig davon, welche Werte das Signal A in den entsprechenden Zeiten hat, wird im Signal H für abwechselnde Impulse im Signal E eine Null erhalten.

Die Kennzeichnung R im Signal H bezeichnet ein Extra-Bit, analog dem schraffierten Extra-Bit in Fig. 4.

s Die Notwendigkeit, eine Verzögerungsschaltung 14 zu verwenden, ist nicht unmittelbar aus der Fig. 5 ersichtlich. Die Verzögerungsfunktion ist nur erforderlich, wenn die Frequenz des Taktsignals B niedriger als die Bit-Frequenz des Datensignals ist, d.h. für die entgegengesetzte Situation, verglichen mit io Fig. 5.

Man nehme einmal an, dass die Taktfrequenz B kleiner als die Bit-Frequenz ist. Weiter sei angenommen, dass die Verzögerungsschaltung 14 umgangen wird, um zu starten. Die Rück-flanke der Impulse im Signal D nähert sich dann allmählich der 15 vorderen Flanke des Impulses im Signal A.

Um das Signal D in der Phase zu verschieben, müssen sich die Signale A und D etwas überlappen, damit der Impuls E ausreichend lang ist. Diese Situation unmittelbar vor der Phasenumkehr bereitet Probleme, da das D-Flipflop 15 getaktet wird, 20 während gleichzeitig das Signal am R-Eingang «EINS» ist.

Durch Einführen der Verzögerungsschaltung 14 wird dieses Problem behoben, da auf diese Weise eine Phasenumkehr erzielt wird, bevor die positive Flanke des Signals A' und die negative Flanke des Signals D übereinstimmen. Eine Vorausset-25 zung ist natürlich, dass die Verzögerung ausreichend lang ist, damit das Signal E Zeit hat, die Phasenverschiebung hervorzurufen, bevor die Flanken übereinstimmen.

v

3 Blätter Zeichnungen

Claims (4)

656 037

1. Verfahren zum Synchronisieren eines ankommenden binären Datensignals (A) mit einem empfängereigenen Taktsignal (B) in einem Empfänger für binärkodierte Datensignale, welches Taktsignal (B) im Empfänger zur Verfügung steht, dadurch gekennzeichnet, dass das Datensignal (A) mit einem phasenkorrigierten Taktsignal (F) getaktet wird, das durch Phasenverschiebung des empfängereigenen Taktsignals (B) um 180° gebildet wird, wenn eine Flanke im phasenkorrigierten Taktsignal (F) und eine Flanke der gleichen Art im ankommenden Datensignal (A) aufgrund gegenseitigen Drifts zusammenzufallen trachten, und dass das sich daraus ergebende Signal erneut mit dem unkorrigierten Taktsignal (B) getaktet wird.

2. Vorrichtung zur Durchführung des Verfahrens nach Anspruch 1, dadurch gekennzeichnet, dass sie eine erste und eine zweite Abtastschaltung (1, 2) und eine Phasenumkehrschaltung (3) enthält, wobei jede Abtastschaltung (1, 2) mit einem Dateneingang, einem Datenausgang und einem Takteingang und die Phasenumkehrschaltung (3) mit einem ersten und einem zweiten Eingang und einem Ausgang versehen sind, derart, dass der Dateneingang der vorerwähnten ersten Abtastschaltung (1) den Eingang (4) der Vorrichtung darstellt und dafür vorgesehen ist, das am Empfänger ankommende Datensignal aufzunehmen, wogegen sein Datenausgang mit dem Dateneingang der zweiten Abtastschaltung (2) verbunden ist, wobei der Datenausgang der vorerwähnten zweiten Abtastschaltung (2) den Ausgang (6) der Vorrichtung darstellt, und dass sein Takteingang zur Aufnahme des empfängereigenen Taktsignals (B) vorgesehen ist und der erste Eingang der vorerwähnten Phasenumkehrschaltung (3) zur Aufnahme des Taktsignals (B) und ihr zweiter Eingang zur Aufnahme des Datensignals (A) vorgesehen sind, wobei ihr Ausgang mit dem Takteingang der ersten Abtastschaltung (1) verbunden ist, um diesem ein korrigiertes Taktsignal (F) in Abhängigkeit von der relativen Position zwischen den Impulsflanken des Datensignals (A) und des Taktsignals (B) zuzuführen.

2

PATENTANSPRÜCHE

3. Vorrichtung nach Anspruch 2, dadurch gekennzeichnet, dass die erste und zweite Abtastschaltung durch Positivflanken getriggerte D-Flipflops sind.

4. Vorrichtung nach Anspruch 2, dadurch gekennzeichnet, dass die Phasenumkehrschaltung (3) eine gesteuerte Invertierschaltung (10) mit einem ersten und einem zweiten Eingang und einem Ausgang, eine erste und eine zweite Impulsformerschaltung (7), jede mit einem Eingang und einem Ausgang, ein Koinzidenzdetektor (8) mit zwei Eingängen und einem Ausgang und ein durch Positivflanken getriggertes D-Flipflop mit einem Taktsignaleingang, einem Dateneingang (D), einem Datenausgang (Q) und einem invertierten Datenausgang (Q), umfasst, wobei der erste Eingang der Invertierschaltung (10) mit dem Taktsignaleingang (11) der Phasenumkehrschaltung (3) und ihr Ausgang mit dem Taktsignalausgang (13) der Phasenumkehrschaltung (3) verbunden sind, wogegen der Eingang der ersten Impulsformerschaltung (7) mit dem Dateneingang (12) der Phasenumkehrschaltung (3) und der Eingang der zweiten Impulsformerschaltung (7) mit dem Ausgang der Invertierschaltung (10) verbunden sind und die Eingänge des Koinzidenzdetektors (8) mit den Ausgängen der Impulsformerschaltungen (7) verbunden sind, wogegen der Taktsignaleingang des D-Flipflops mit dem Ausgang des Koinzidenzdetektors (8), sein Dateneingang (D) mit sejnem invertierten Datenausgang (Q) und sein Datenausgang (Q) mit dem zweiten Eingang der Invertierschal-tung (10) verbunden sind.