DE2600389B2 - Speicherschaltung mit logischer ansteuerung - Google Patents

Speicherschaltung mit logischer ansteuerung

Info

Publication number
DE2600389B2
DE2600389B2 DE19762600389 DE2600389A DE2600389B2 DE 2600389 B2 DE2600389 B2 DE 2600389B2 DE 19762600389 DE19762600389 DE 19762600389 DE 2600389 A DE2600389 A DE 2600389A DE 2600389 B2 DE2600389 B2 DE 2600389B2
Authority
DE
Germany
Prior art keywords
transistor
npn transistor
memory circuit
base
hand
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Granted
Application number
DE19762600389
Other languages
English (en)
Other versions
DE2600389C3 (de
DE2600389A1 (de
Inventor
Ichiro Yokohama; Okuhara Shinzi Fujisawa; Takeshita Tetsuo Yokohama; Ohhinata (Japan)
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Hitachi Ltd
Original Assignee
Hitachi Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Priority claimed from JP50004938A external-priority patent/JPS5744995B2/ja
Priority claimed from JP50056072A external-priority patent/JPS51132730A/ja
Application filed by Hitachi Ltd filed Critical Hitachi Ltd
Publication of DE2600389A1 publication Critical patent/DE2600389A1/de
Publication of DE2600389B2 publication Critical patent/DE2600389B2/de
Application granted granted Critical
Publication of DE2600389C3 publication Critical patent/DE2600389C3/de
Expired legal-status Critical Current

Links

Classifications

    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03K—PULSE TECHNIQUE
    • H03K3/00—Circuits for generating electric pulses; Monostable, bistable or multistable circuits
    • H03K3/02—Generators characterised by the type of circuit or by the means used for producing pulses
    • H03K3/26—Generators characterised by the type of circuit or by the means used for producing pulses by the use, as active elements, of bipolar transistors with internal or external positive feedback
    • H03K3/28—Generators characterised by the type of circuit or by the means used for producing pulses by the use, as active elements, of bipolar transistors with internal or external positive feedback using means other than a transformer for feedback
    • H03K3/281—Generators characterised by the type of circuit or by the means used for producing pulses by the use, as active elements, of bipolar transistors with internal or external positive feedback using means other than a transformer for feedback using at least two transistors so coupled that the input of one is derived from the output of another, e.g. multivibrator
    • H03K3/286—Generators characterised by the type of circuit or by the means used for producing pulses by the use, as active elements, of bipolar transistors with internal or external positive feedback using means other than a transformer for feedback using at least two transistors so coupled that the input of one is derived from the output of another, e.g. multivibrator bistable
    • H03K3/288—Generators characterised by the type of circuit or by the means used for producing pulses by the use, as active elements, of bipolar transistors with internal or external positive feedback using means other than a transformer for feedback using at least two transistors so coupled that the input of one is derived from the output of another, e.g. multivibrator bistable using additional transistors in the input circuit
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C11/00—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor
    • G11C11/21—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using electric elements
    • G11C11/34—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using electric elements using semiconductor devices
    • G11C11/40—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using electric elements using semiconductor devices using transistors
    • G11C11/41—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using electric elements using semiconductor devices using transistors forming static cells with positive feedback, i.e. cells not needing refreshing or charge regeneration, e.g. bistable multivibrator or Schmitt trigger
    • G11C11/411—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using electric elements using semiconductor devices using transistors forming static cells with positive feedback, i.e. cells not needing refreshing or charge regeneration, e.g. bistable multivibrator or Schmitt trigger using bipolar transistors only
    • G11C11/4113—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using electric elements using semiconductor devices using transistors forming static cells with positive feedback, i.e. cells not needing refreshing or charge regeneration, e.g. bistable multivibrator or Schmitt trigger using bipolar transistors only with at least one cell access to base or collector of at least one of said transistors, e.g. via access diodes, access transistors
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03K—PULSE TECHNIQUE
    • H03K3/00—Circuits for generating electric pulses; Monostable, bistable or multistable circuits
    • H03K3/02—Generators characterised by the type of circuit or by the means used for producing pulses
    • H03K3/35—Generators characterised by the type of circuit or by the means used for producing pulses by the use, as active elements, of bipolar semiconductor devices with more than two PN junctions, or more than three electrodes, or more than one electrode connected to the same conductivity region
    • H03K3/352—Generators characterised by the type of circuit or by the means used for producing pulses by the use, as active elements, of bipolar semiconductor devices with more than two PN junctions, or more than three electrodes, or more than one electrode connected to the same conductivity region the devices being thyristors

Landscapes

  • Engineering & Computer Science (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Computer Hardware Design (AREA)
  • Power Engineering (AREA)
  • Static Random-Access Memory (AREA)

Description

Die Erfindung betrifft eine Speicherschaltung mit logischer Ansteuerung von Einschalt-, Ausschalt- und Selbsthalte-Zustand über drei Logik-Eingänge, mit einem Halbleiterbauelement als Speicherelement mit
,0 Vierschicht-PNPN-Ersatzschaltbild und einem Steueranschluß und mit mindestens einem PNP-Transistor und mindestens einem NPN-Transistor zur logischen Ansteuerung.
Für Speicher sind im wesentlichen zwei Schaltungs-
,5 anordnungen bekannt, nämlich eine symmetrische Schaltung, wie ein Flipflop, das sowohl im Einschalt- als auch im Ausschalt-Zustand Leistung verbraucht, und eine asymmetrische Schaltung, die im Ausschalt-Zustand keine Leistung verbraucht unter Ausnutzung eines Selbsthalte-Effekts, den ein Halbleiterbauelement mit Vierschicht-PN PN-Aufbau besitzt. Die erstere Speicherschaltung wird häufig wegen ihrer besonderen Eigenschaften, wie stabiler Betrieb, hohe Ansprechgeschwindigkeit usw, verwendet, wobei auch die letztere Speicherschaltung einen besonderen Speicher mit vielen Vorteilen ermöglicht, insbesondere bei Verwendung in einem Feld, in dem niedriger Leistungsverbrauch gefordert wird, während hohe Ansprechgeschwindigkeit geringe Bedeutung besitzt.
Beispielsweise besitzt der Speicher, der in einer Halte- oder Belegungs-Schaltung zum Sprechweg-Umschalten bei einem Fernsprech-Vermittlungssystem verwendet wird, meistens Nicht-Belegungszustand, weshalb niedriger Leistungsverbrauch gefordert wird und hohe Ansprechgeschwindigkeit geringere Bedeutung besitzt. Eine in einer Belegungs-Schaltung für die Sprechweg-Durchschaltung verwendete, bekannte Speicherschaltung ist in F i g. 1 dargestellt (vgl. z. B. IEEE Journ. of Solid-State Circuits, Bd. SC-IO, Nr. 2 [April 1975], S. 117-133). Die Speicherschaltung wirkt gemäß der in F i g. 2 dargestellten logischen oder Wahrheitstabelle und besitzt die besondere Eigenschaft, daß sowohl der Logik-Eingangsabschnitt, der einen Transistor Qi und einen Widerstand Ri aufweist, als auch das Speicherelement mit Transistoren Qi, Q3 und einem Widerstand R2, jeweils einen Null-Leistungsverbrauch im Nicht-Belegungszustand haben. Nachteilig ist jedoch, daß wegen der zwei Eingangsanschlüsse stets eines der Speicherelemente des Speichers angesteuert ist. Denn der Speicher ist in Matrixform geschaltet, um die Speicherkapazität zu vergrößern, und es ist ein Decodierer zum Ansteuern der x-y-Eingänge in der vorhergehenden Stufe angeschlossen. Zur Beseitigung dieses Nachteils könnte bei dem Speicher neben dem x- und dem y-Eingang zusätzlich ein z-Eingang vorgesehen sein, der so wirkt, daß die in F i g. 4 dargestellte Wahrheitstabelle erfüllt ist.
Mehrere Speicherschaltungen Mn bis Mm„ können in einer Matrix angeordnet sein (vgl. F i g. 3). In F i g. 3 sind die Ausgangskreise der Speicherschaltungen nicht dargestellt; wenn aber diese für Sprechweg-Schalter verwendet werden, enthalten sie Ausgangskreise, die aus einem Schaltglied, wie einem Transistor, bestehen, der abhängig von einem Ausgangssignal der Speicnerschaltung ein- oder ausgeschaltet bzw. durchgeschaltet oder gesperrt wird.
Eine Möglichkeit, den z-Eingangsanschluß vorzusehen, ist die Verwendung bekannter, logischer integrier-
26 OO
ter Schaltungen (zum Beispiel 7TL, DTL), deren Verwendung jedoch den Nachteil hat, zu unwirtschaftlichem Leistungsverbrauch beim Ansteuern der Speicherschaltung im Selbsthalte-Zustand zu führen. Außerdem nimmt die Anzahl der ICs mit zunehmender s Speicherkapazität zu.
Es ist Aufgabe der Erfindung, eine Speicherschaltung mit einen; Halbleiterbauelement mit Vierschicht-PNPN-Ersatzschaltbild vorzusehen, die geringen oder Null-Leistungsverbrauch bei Nicht-Belegung bei logischer Ansteuerung über drei Logik-Eingänge besitzt.
Die Aufgabe wird erfindungsgemäß dadurch gelöst, daß der PNP-Transistor kollektorseitig mit der Basis des NPN-Transistors und der N PN-Transistor kollek-Ujrseitig mit dem Steueranschluß des Halbleiterbauelements verbunden sind und daß der Emitter und die Basis des PNP-Transistors den y- bzw. z-Eingang sowie der Emitter des NPN-Transistors den x-Eingang der drei Logik-Eingänge bilden.
Die Aufgabe wird erfindungsgemäß ebenfalls dadurch gelöst, daß neben dem einen PNP-Transistor und dem einen ersten NPN-Transistor ein weiterer zweiter NPN-Transistor vorhanden ist, daß der PNP-Transistor basisseitig mit dem Kollektor des ersten NPN-Transistors und kollektorseitig mit dem Steueranschluß des Halbleiterbauelements verbunden ist, daß der erste NPN-Transistor emitterseitig mit dem Kollektor des zweiten NPN-Transistors verbunden ist, daß der zweite NPN-Transistor emitterseitig geerdet ist und daß der Emitter des PNP-Transistors den x-Eingang sowie die Basen des ersten und des zweiten NPN-Transistors den y- bzw. den z-Eingang der drei Logik-Eingänge bilden.
Die Erfindung wird anhand der in der Zeichnung dargestellteii Ausführungsbeispiele näher erläutert. Es zeigt
Fig. 1 ein Schaltbild einer bekannten Speicherschaltung mit einem Halbleiterbauelement mit Vierschicht-PNPN-Ersatzschaltbild und zwei Eingängen,
Fig.2 eine Wahrheitstabelle der Speicherschaltung mit zwei Eingängen,
Fig.3 ein Blockschaltbild von in Matrix angeordneten Speicherschaltungen mit Ansteuerung über einen dritten Logik-Eingang,
Fi g. 4 eine Wahrheitstabelle einer Speicherschaltung mit drei Eingängen,
F i g. 5 bis 9 Schaltbilder von fünf Ausführungsbeispielen einer Speicherschaltung gemäß der Erfindung.
Die F i g-1 bis 4 wurden bereits eingangs erläutert.
Die F i g. 5 zeigt ein erstes Ausführuiigsbeispiel einer Speicherschaltung gemäß der Erfindung. Ein NPN-Transistor Qi und ein PNP-Transistor Q4 bilden einen logischen Eingangsabschnitt zum Ansteuern einer Speicherzelle oder eines -elements, ein Widerstand R\ bestimmt den in den logischen Eingangsabschnitt fließenden Strom; ein PNP-Transistor Q2 und ein NPN-Transistor Q3 bilden ein Speicherelement eines Halbleiterbauelements mit Vierschicht-PNPN-Ersatzschaltbild; ein Widerstand Ri bestimmt den Einschalt-Halte- oder Belegungs-Strom des Speicherelements; ein Anschluß Vcc liegt an einer Spannungsversorgung; Logik-Eingänge x, y, ζ und ein Ausgangsanschluß bzw. Ausgang Q sind vorgesehen. Die Schaltung wirkt gemäß der in F i g. 4 dargestellten Wahrheitstabelle. Dabei ist festzustellen, daß der z-Eingang eine invertierte »1« bzw. eine invertierte »0« empfängt, jedoch treten dadurch keine Probleme auf, wenn die Inversion oder Umkehr vor der Anlage am z-Eingang erfolgt.
Die Speicherschaltung besitzt Null-Leistungsver-
brauch, da das Speicherelement aus dem Halbleiterbauelement mit Vierschicht-PNPN-Ei satzschaltbild aufgebait ist. Wenn weiter der logische Eingangsabschnitt im »1«-Haltezustand für den z-Eingang ist, so sind der PNP-Transistor Q4 und der NPN-Transistor Q, gesperrt, so daß der logische Eingangsabschnitt ebenfalls Null-Leistungsverbrauch aufweist. Andererseits sind der PNP-Transistor Q4 und der NPN-Transistor Q, gesperrt bei z-Eingang »0« und einem »O«-Haltezustand des y-Eingangs. D. h„ daß eine Speicherschaltung mit Null-Leistungsverbrauch in sowohl dem Speicherelement als auch dem logischen Eingangsabschnitt im Nicht-Halte- oder Nicht-Beiegungszustand des Speicherelements geschaffen ist, das ein Halbleiterbauelement mit Vierschicht-PNPN-Ersatzschaltbild verwendet.
Fig.6 zeigt eine Weiterbildung der Speicherschaltung gemäß F i g. 5, bei der ein Widerstand Ri zur Entladung in die Verbindung zwischen den Transistoren Qi und Q4 geschaltet ist. Die anderen Bauelemente und deren Betriebsweise sind die gemäß F i g. 5.
In F i g. 7 ist eine weitere Weiterbildung der Speicherschaltung gemäß F i g. 5 dargestellt, bei der eine Pegelschiebe-Diode Di am z-Eingang angeschlossen ist, um die Rauschfestigkeit der Schaltung zu erhöhen. Es ist zu bemerken, daß die Pegelschiebe-Vorrichtung auch an die anderen Eingänge oder den Emitter des NPN-Transistors Q3, dem einen Bauteil des Halbleiterbauelements, angeschlossen werden kann.
Die F i g. 8 zeigt ein zweites Ausführungsbeispiel der Speicherschaltung gemäß der Erfindung, bei dem ein PNP-Transistor Q2 und ein NPN-Transistor Q3 das Speicherelement des Halbleiterbauelements mit Vierschicht-PNPN-Ersatzschaltbild bilden, bei dem ein PNP-Transistor Q4 sowie NPN-Transistoren Q5 und Q6 den logischen Eingangsabschnitt zum Ansteuern des Speicherelements bilden, bei dem Widerstände Ri, Ri, R5 den Strom an den logischen Eingängen x, y, ζ bestimmen, bei dem ein Widerstand R2 den Einschalt-Halte- oder Belegungs-Strom des Speicherelements bestimmt und bei dem Pegelschiebe-Dioden Di, Ch einen Pegel, abhängig vom logischen Eingangsabschnitt, bilden. Weiter sind dargestellt ein Anschluß VCc für die Spannungsversorgung, die Logik-Eingänge x, y, ζ und der Ausgang Q. Diese Schaltung wirkt gemäß der Wahrheitstabelle in Fig. 4. Bei dieser Speicherschaltung verbraucht das Speicherelement keine Leistung im Ausschalt- oder Nicht-Belegungszustand, da es ein Halbleiterbauelement mit Vierschicht-PNPN-Ersatzschaltbild hat. Im logischen Eingangsabschnitt sind andererseits die Transistoren Q4, Q5 und Qf, im »O«-Haltezustand des z-Eingangs gesperrt, weshalb ebenfalls Null-Leistungsverbrauch vorliegt. Die gewünschte Speicherschaltung mit Null-Leistungsverbrauch kann deshalb bei einem z-Eingang mit »0« und bei Ausschalt-, Halte- oder Nicht-Belegungszustand der Speicherzelle erreicht werden. Bei einem z-Eingang mit Pegel »1« und bei »0«-Halte- oder Belegungszustand des y-Eingangs besitzt die Schaltung Leistungsverbrauch wegen des vom z-Eingang in die Basis des NPN-Transistors Q5 fließenden Stroms, jedoch ist dieser zu dieser Zeit sehr gering, da der Transistor Q5 gesperrt ist, weshalb am Transistor Q6 kein Kollektorstrom fließt. Es ist daher möglich, auch im Nicht-Belegungszustand besonders geringen LeistungEverbrauch vorzusehen. Geringer Leistungsverbrauch kann bei Verwendung dieser Speicherschaltung wirksamer erreicht werden, wenn eine Logik gewählt ist, durch die die meisten
26 OO 389
Halte- oder Belegungszustände durch den z-Eingang auf Pegel »0« verwirklicht werden.
Die Fig.9 zeigt eine Weiterbildung der Speicherschaltung gemäß Fig.8, bei der eine Pegelschiebe-Diode Eh am z-Eingang angeschlossen ist, um die Rauschfestigkeit der Schaltung zu erhöhen.
Bei jedem in F i g. 5 bis 9 dargestellten Ausführungsbeispiel können die Widerstände Rt, A4 und R5 entfernt sein, wenn der Eingangsstrom von einer Ansteuerschaltung in einer vorhergehenden Stufe begrenzt ist. Weiter sind Pegelschiebe-Dioden Dt und D2 bei den Ausführungsbeispielen gemäß F i g. 8 und F i g. 9 an der Seite des Halbleiterbauelements angeschlossen, sie können jedoch ebenso durch Transistoren oder dergleichen ersetzt sein. Weiter kann ein Transistor zur Aufnahme des Ausgangssignals am Ausgang Q angeschlossen sein, obwohl das Signal vom Kollektor des NPN-Transistors Q3 abgeleitet ist, der im Halbleiterbauelement mit Vierschicht-PNPN-Ersatzschaltbild in jedem der Ausführungsbeispiele enthalten ist.
Wie erwähnt, ermöglicht die Speicherschaltung gemäß der Erfindung, die den logischen Steuer-Eingangsabschnitt mit den drei Eingängen x, y und ζ besitzt, verbesserte Wirkung und niedrigen Leistungsverbrauch, mit Null-Leistungsverbrauch im logischen Eingangsabschnitt bei vom z-Eingang erzeugten Belegungszustand und mit Null-Leistungsverbrauch bei Nicht-Belegung im Speicherelement. Durch Verwendung der Speicherschaltung gemäß der Erfindung ist ein Speicher großer Kapazität gemäß dem Blockschaltbild in Fig.3
ίο aufbaubar. In diesem Fall muß der logische Eingangsabschnitt, der die Transistoren Q4, φ enthält, und das Speicherelement, das die Transistoren Qi, Qi enthält, abhängig von der gewünschten Speicherkapazität vervielfacht werden, jedoch ist lediglich ein Transistor Qi notwendig, um die Ladung (Logikpegel) des z-Eingangs zu erfassen. Das heißt, daß der Kollektor des Transistors Qe mit dem Emitter des Transistors Qs in Mehrfachverbindung zusammengefaßt werden kann zui Bildung des Speichers gemäß F i g. 3, wodurch sich eine Einsparung bei der Bauelementezahl ergibt.
Hierzu 2 Blatt Zeichnungen

Claims (6)

26 OO 389 Patentansprüche:
1. Speicherschaltung mit logischer Ansteuerung von Einschalt-, Ausschalt- und Selbsthalte-Zustand über drei Logik-Eingänge, mit einem Halbleiterbauelement als Speicherelement mit Vierschicht-PNPN-Ersatzschaltbild und einem Sieueranschluß und mit mindestens einem PNP-Transistor und mindestens einem NPN-Transistor zur logischen Ansteuerung, dadurch gekennzeichnet, daß der PNP-Transistor (Qa) kollekiorseitig mit der Basis des NPN-Transistors (Qi) und der N'PN-Transistor (Q\) kollektorseitig mit dem Steueranschluß des Halbleiterbauelements (Qi, Qi) verbunden sind und daß der Emitter und die Basis des PNP-Transistors (Qa) den y- bzw. z-Eingang sowie der Emitter des NPN-Transistors (Qt) den x-Eingang der drei Logik-Eingänge (x, y, z) bilden (F i g. 5,6; 7).
2. Speicherschaltung nach Anspruch 1, gekennzeichnet durch einen Widerstand (Rz), der einerseits an der Basis des NPN-Transistors (Qi) angeschlossen und andererseits geerdet ist (F i g. 6,7).
3. Speicherschaltung nach Anspruch 1, gekennzeichnet durch zwei Widerstände (Ri, Rj), deren einer (Ri) einerseits an der Basis des PNP-Transistors (Qa) angeschlossen und andererseits entsprechend den z-Eingang bildet und deren anderer Widerstand (R3) einerseits an der Basis des NPN-Transistors (Qi) angeschlossen und andererseits geerdet ist (F i g. 6,7).
4. Speicherschaltung nach Anspruch 3, gekennzeichnet durch eine Diode (Di) zwischen der Basis des PNP-Transistors (Qa) und dem ersteren Widerstand (Ri) (F i g. 7).
5. Speicherschaltung mit logischer Ansteuerung von Einschalt-, Ausschalt- und Selbsthalte-Zustand über drei Logik-Eingänge, mit einem. Halbleiterbauelement als Speicherelement mit Vierschicht-PNPN-Ersatzschaltbild und einem Steueranschluß und mit mindestens einem PNP-Transistor und mindestens einem NPN-Transistor zur logischen Ansteuerung, dadurch gekennzeichnet, daß neben dem einen PNP-Transistor (Qa) und dem einen ersten NPN-Transistor (Qs) ein weiterer zweiter NPN-Transistor (Qt) vorhanden ist, daß der PNP-Transistor (Qa) basisseitig mit dem Kollektor des ersten NPN-Transistors (Qs) und kollektorseitig mit dem Steueranschluß des Halbleiterbauelements (Qi, Qi) verbunden ist, daß der erste NPN-Transistor (Qs) emiuerseitig mit dem Kollektor des zweiten NPN-Transistors (Qb) verbunden ist, daß der zweite NPN-Transistor (Q6) emiuerseitig geerdet ist und daß der Emitter des PNP-Transistors (Qa) den x-Eingang sowie die Basen des ersten und des zweiten NPN-Transistors (Qs, Qi) den y- bzw. den z-Eingang der drei Logik-Eingänge (x, y, z) bilden (F ig. 8,9).
6. Speicherschaltung nach Anspruch 5, gekennzeichnet durch drei Widerstände (Ru Rs, Ra) und eine Diode (Du), wobei der erste Widerstand (Rt) einerseits mit dem Emitter des PNP-Transistors (Qa), der zweite Widerstand (Rs) einerseits mit der Basis des ersten NPN-Transistors (Qs) und der dritte Widerstand (Ra) über die Diode (D1) einerseits mit der Basis des zweiten NPN-Transistors (Qi) verbunden sind und wobei die Widerstände (Ri, Ra, Rs) andererseits entsprechend den x-, den y- bzw. den z-Eingang bilden (F i g. 9).
DE2600389A 1975-01-10 1976-01-07 Speicherschaltung mit logischer Ansteuerung Expired DE2600389C3 (de)

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
JP50004938A JPS5744995B2 (de) 1975-01-10 1975-01-10
JP50056072A JPS51132730A (en) 1975-05-14 1975-05-14 Memory circuit

Publications (3)

Publication Number Publication Date
DE2600389A1 DE2600389A1 (de) 1976-07-15
DE2600389B2 true DE2600389B2 (de) 1977-11-03
DE2600389C3 DE2600389C3 (de) 1978-06-22

Family

ID=26338801

Family Applications (1)

Application Number Title Priority Date Filing Date
DE2600389A Expired DE2600389C3 (de) 1975-01-10 1976-01-07 Speicherschaltung mit logischer Ansteuerung

Country Status (2)

Country Link
US (1) US4031413A (de)
DE (1) DE2600389C3 (de)

Families Citing this family (9)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US4891683A (en) * 1977-05-02 1990-01-02 Advanced Micro Devices, Inc. Integrated SCR current sourcing sinking device
US4288862A (en) * 1977-12-21 1981-09-08 Nippon Telegraph And Telephone Public Corp. Memory circuit
JPS582513B2 (ja) * 1978-03-03 1983-01-17 株式会社日立製作所 ネットワ−ク駆動方式
FR2445071A1 (fr) * 1978-12-19 1980-07-18 Thomson Csf Element de logique sequentielle
JPS5847093B2 (ja) * 1980-05-29 1983-10-20 富士通株式会社 シュミットトリガ回路
US4749884A (en) * 1980-12-22 1988-06-07 Unisys Corporation Low power, high level driver
GB8621357D0 (en) * 1986-09-04 1986-10-15 Mcallister R I Hinged barrier semiconductor integrated circuits
US5251173A (en) * 1991-02-06 1993-10-05 International Business Machines Corporation High-speed, low DC power, PNP-loaded word line decorder/driver circuit
US9269422B2 (en) * 2013-09-30 2016-02-23 Simon Peter Tsaoussis Two transistor ternary random access memory

Family Cites Families (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US3740730A (en) * 1971-06-30 1973-06-19 Ibm Latchable decoder driver and memory array
US3806894A (en) * 1971-10-01 1974-04-23 Co Int Pour L Inf Binary data information stores
US3918033A (en) * 1974-11-11 1975-11-04 Ibm SCR memory cell

Also Published As

Publication number Publication date
DE2600389C3 (de) 1978-06-22
DE2600389A1 (de) 1976-07-15
US4031413A (en) 1977-06-21

Similar Documents

Publication Publication Date Title
DE1499843A1 (de) Speicherzelle
DE2600389C3 (de) Speicherschaltung mit logischer Ansteuerung
DE2302137B2 (de) Leseschaltung zum zerstörungsfreien Auslesen dynamischer Ladungs-Speicherzellen
DE1094497B (de) Elektronischer Stufenschalter
DE1449715A1 (de) Leseverstaerker
DE2008065B2 (de)
DE2444060A1 (de) Treiberschaltung
DE1807219B2 (de) J-k-master- slave flip-flop
DE1814213B2 (de) J-K-Master-Slave-Flipflop
DE1537236B2 (de) Im Takt geschalteter ein und ruck stellbarer FUp Flop
DE2855342C2 (de) Speicherschaltung
DE3853182T2 (de) Speicherzelle mit gesättigtem schnellem Schreiben.
EP0134270B1 (de) Phasenteiler mit Verriegelung
DE3318957A1 (de) Monolithisch integrierbare, bistabile multivibratorschaltung mit einem in einen vorzugszustand einstellbaren ausgang
DE2237559A1 (de) Monolithisch integrierte spannungsstabilisierungsschaltung
DE1285529B (de) Aus mindestens zwei Dioden-Transistor-Logikelementen aufgebauter ODER-Schaltkreis
DE2132560C3 (de)
DE1964791C3 (de) Leseeinheit
DE1963225B1 (de) Monolithisch integrierbare Flipflop-Schaltung
DE1774928B2 (de) Lese- und schreibschaltung fuer einen matrixspeicher
DE2246756A1 (de) Elektronischer datenspeicher
DE1537329A1 (de) Bistabile Logikschaltung
DE1246027B (de) Logische Schaltung aus zwei in Stromuebernahme-schaltung geschalteten Transistoren
DE1963225C (de) Monolithisch integrierbare Flipflop-Schaltung
DE2260389C3 (de) Abtastverstärker mit einer Differenzeingangstufe aus Transistoren gleichen Leistungstyps

Legal Events

Date Code Title Description
C3 Grant after two publication steps (3rd publication)
8339 Ceased/non-payment of the annual fee