DE1774928B2 - Lese- und schreibschaltung fuer einen matrixspeicher - Google Patents

Lese- und schreibschaltung fuer einen matrixspeicher

Info

Publication number
DE1774928B2
DE1774928B2 DE19681774928 DE1774928A DE1774928B2 DE 1774928 B2 DE1774928 B2 DE 1774928B2 DE 19681774928 DE19681774928 DE 19681774928 DE 1774928 A DE1774928 A DE 1774928A DE 1774928 B2 DE1774928 B2 DE 1774928B2
Authority
DE
Germany
Prior art keywords
transistor
memory
read
circuit
write
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Granted
Application number
DE19681774928
Other languages
English (en)
Other versions
DE1774928A1 (de
Inventor
Borys Somerville N.J. Zuk (V.StA.)
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
RCA Corp
Original Assignee
RCA Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by RCA Corp filed Critical RCA Corp
Publication of DE1774928A1 publication Critical patent/DE1774928A1/de
Publication of DE1774928B2 publication Critical patent/DE1774928B2/de
Granted legal-status Critical Current

Links

Classifications

    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03K—PULSE TECHNIQUE
    • H03K3/00—Circuits for generating electric pulses; Monostable, bistable or multistable circuits
    • H03K3/02—Generators characterised by the type of circuit or by the means used for producing pulses
    • H03K3/26—Generators characterised by the type of circuit or by the means used for producing pulses by the use, as active elements, of bipolar transistors with internal or external positive feedback
    • H03K3/28—Generators characterised by the type of circuit or by the means used for producing pulses by the use, as active elements, of bipolar transistors with internal or external positive feedback using means other than a transformer for feedback
    • H03K3/281—Generators characterised by the type of circuit or by the means used for producing pulses by the use, as active elements, of bipolar transistors with internal or external positive feedback using means other than a transformer for feedback using at least two transistors so coupled that the input of one is derived from the output of another, e.g. multivibrator
    • H03K3/286—Generators characterised by the type of circuit or by the means used for producing pulses by the use, as active elements, of bipolar transistors with internal or external positive feedback using means other than a transformer for feedback using at least two transistors so coupled that the input of one is derived from the output of another, e.g. multivibrator bistable
    • H03K3/288—Generators characterised by the type of circuit or by the means used for producing pulses by the use, as active elements, of bipolar transistors with internal or external positive feedback using means other than a transformer for feedback using at least two transistors so coupled that the input of one is derived from the output of another, e.g. multivibrator bistable using additional transistors in the input circuit
    • H03K3/2885—Generators characterised by the type of circuit or by the means used for producing pulses by the use, as active elements, of bipolar transistors with internal or external positive feedback using means other than a transformer for feedback using at least two transistors so coupled that the input of one is derived from the output of another, e.g. multivibrator bistable using additional transistors in the input circuit the input circuit having a differential configuration
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C11/00—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor
    • G11C11/21—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using electric elements
    • G11C11/34—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using electric elements using semiconductor devices
    • G11C11/40—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using electric elements using semiconductor devices using transistors
    • G11C11/41—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using electric elements using semiconductor devices using transistors forming static cells with positive feedback, i.e. cells not needing refreshing or charge regeneration, e.g. bistable multivibrator or Schmitt trigger
    • G11C11/411—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using electric elements using semiconductor devices using transistors forming static cells with positive feedback, i.e. cells not needing refreshing or charge regeneration, e.g. bistable multivibrator or Schmitt trigger using bipolar transistors only
    • G11C11/4116—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using electric elements using semiconductor devices using transistors forming static cells with positive feedback, i.e. cells not needing refreshing or charge regeneration, e.g. bistable multivibrator or Schmitt trigger using bipolar transistors only with at least one cell access via separately connected emittors of said transistors or via multiple emittors, e.g. T2L, ECL
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C11/00—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor
    • G11C11/21—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using electric elements
    • G11C11/34—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using electric elements using semiconductor devices
    • G11C11/40—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using electric elements using semiconductor devices using transistors
    • G11C11/41—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using electric elements using semiconductor devices using transistors forming static cells with positive feedback, i.e. cells not needing refreshing or charge regeneration, e.g. bistable multivibrator or Schmitt trigger
    • G11C11/413—Auxiliary circuits, e.g. for addressing, decoding, driving, writing, sensing, timing or power reduction
    • G11C11/414—Auxiliary circuits, e.g. for addressing, decoding, driving, writing, sensing, timing or power reduction for memory cells of the bipolar type
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C11/00—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor
    • G11C11/21—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using electric elements
    • G11C11/34—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using electric elements using semiconductor devices
    • G11C11/40—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using electric elements using semiconductor devices using transistors
    • G11C11/41—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using electric elements using semiconductor devices using transistors forming static cells with positive feedback, i.e. cells not needing refreshing or charge regeneration, e.g. bistable multivibrator or Schmitt trigger
    • G11C11/413—Auxiliary circuits, e.g. for addressing, decoding, driving, writing, sensing, timing or power reduction
    • G11C11/414—Auxiliary circuits, e.g. for addressing, decoding, driving, writing, sensing, timing or power reduction for memory cells of the bipolar type
    • G11C11/416—Read-write [R-W] circuits 

Landscapes

  • Engineering & Computer Science (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Computer Hardware Design (AREA)
  • Power Engineering (AREA)
  • Semiconductor Memories (AREA)
  • Static Random-Access Memory (AREA)
  • Read Only Memory (AREA)

Description

Die Erfindung betrifft eine Lese- und Schreibschalt»ng für einen Matrixspeicher, dessen Speicherzellen je ein Paar über Kreuz gekoppelter bipolarer Transistoren mit mehreren Emittern aufweisen, wobei die Lese- und Schreibschaltung -nindestens einem der Speicherzellentransistoren jedes Paares zugeordnet ist und einen ersten Transistor, dessen Kollektor an eine Last und dessen Basis an ein erstes Bezugspotential angeschlossen ist, ferner einen zweiten Transistor, uessen Basis Eingangssignale zuführbar sind, und eine Konstantstromquelle enthält.
Bei einer bekannten Schaltung dieser Art ist die Leseleitung mit der Basi* eines Eingangstransistors der Leseschaltung und außerdem mit dem Kollektor eines Schreibtransistors der Schreibschaltung verbunden. Die Leseschaltung und die Schreibschaltung sind hierbei völlig getrennt und arbeiten unabhängig voneinander. Das Einschreiben von Daten mit Hilfe der Schreibschaltung in die Speicherzelle erfolgt durch Einschalten des Schreibtransistors in seinen SättigungszustanJ. Zum Ausschalten des Transistors ist dabei eine relativ lange Zeit erforderlich. Der Speicherzustand der Speicherzelle wird durch Abfühlen jeglicher Änderung des Basisstroms des Eingangstransistors der Leseschaltung festgestellt.
Von großer Bedeutung bei solchen Matrixspeichern ist die Zeit, weiche für das Einspeichern und das Auslesen der Information benötigt wird. Diese Zeit wird durch die Umschaltzeit der bistabilen Kippschaltungen, welche die Speicherelemente darstellen, bestimmt. Befindet sich bei einer solchen Schaltung der jeweils leitende Transistor im Sättigungszustand, so dauert es beim Umschalten des Speicherzustandes relativ lange, bis die Minoritätsträger, weiche sich in der Basiszone des betreffenden Transistors angesammelt haben, abgezogen sind. Wird der Transistor dagegen nur bis kurz vor den Eintritt der Sättigung ausgesteuert, so erfolgt das Umschalten der bistabilen Schaltung wesentlich schneller.
Die Aufgabe der Erfindung besteht in der Schaffung einer Lese- i.ncl Schreibschaltting, welche eine sicherere Abfühlimg des Speicherziistandes der Matrixspeicherzcllen erlaubt, als es bei der bekannten Schaltung über das Abfiililcn des relativ kleinen Bar.is-Emittcr-Stromes möglich ist, und welche insbesondere eine Überprüfung des Zustandes der Speicherelemente be.ή Einschreiben von Informationen ermöglicht und somit eine Kontrolle darüber erlaubt, ob das Speicherelement auch tatsächlich den gewünschten Speicherzustand einnimmt.
Diese Aufgabe wird bei einer Lese- und Schreibschaltung für einen Matrixspeicher, dessen Speicherzellen je ein Paar über Kreuz gekoppelter bipolarer
ίο Transistoren mit mehreren Emittern aufweisen, wobei die Lese- und Schreibschaltung mindestens einem der Speicherzellentransistoren jedes Paares zugeordnet ist und einen ersten Transistor, dessen Kollektor an eine Last und dessen Basis an ein erstes Bezugspotential angeschlossen ist, ferner einen zweiten Transistor, dessen Basis Eingangssignaie zuführbar sind, und eine Konstantstromquelle enthält, erfindungsgomäß dadurch gelöst, daß die Konstantstromquelle unmittelbar mit den Emittern des ersten und des zweiten Transiao stors und mit einem der Emitter des Speicherzellentransistors verbunden ist.
Hierbei erfolgt das Abfühlen des Speicherzustandes unter Zuhilfenahme einer Stromteilung, wobei infolge der Wirkung der Konstantstromquelie jede Stromänderung auf der mit dem Emitter des Speicherzellentransistors verbundenen Ziffernleitung eine entsprechend umgekehrte Stromänderung in der den ersten Transistor enthaltenden Leseschaltung zur Folge hat. Die Anwendung dieses Stromteilungs-
prinzips erlaubt ein wesentlich zuverlässigeres Abfühlen des Speicherzustandes.
Die Erfindung ist im folgenden an Hand der Darstellungen eines Ausführungsbeispiels näher beschrieben. Es zeigt
F i g. 1 das Blockschaltschema eines Speicheraufbaus, bei welchem die Erfindung anwendbar ist, und
F i g. 2 ein Schaltbild einer der bekannten bistabilen Kippschaltungen des Speichers nach Fig. 1, zusammen mit der dazugehörigen erfindungsgemäßen Lese- und Schreibschaltung.
Die binären Speichei elemente mit der dazugehörigen Lese- und Schreibschaltung können mit üblichen Transistoren — im dargestellten Beispiel seien es npn-Siliziumtransistoren — entweder mit diskreten Bauelementen oder in integrierter Schaltungsweise aufgebaut werden.
Die in F i g. 1 gezeigte Speicheranordnung enthält beispielsweise eine Anzahl von in einer Matrix aus vier Zeilen und vier Spalten angeordneten binären Speichel elementen 10. Das Wählen eines bestimmten Speicherelementes 10 für einen Lese- oder einen Schreibvorgang erfolgt durch koinzidente Ansteuerung einer .Y-Wählleitung (Zeilenleitung) und einer y-Wählleitung (Spaltenleitung). Hierzu sind die Speicherelemente jeder Zeile an je eine der A^-Wählleitunr^n 11-1, 11-2, 11-3 und 11-4 und die Speicherelemente jeder Spalte an je eine der F-Wählieitungen 12-1, 12-2. 12-3 und 12-4 angeschlossen. Für die ,V-Wählleitungen ist je ein .V-Wähltreiber 13-1, 13-2, 13-3 bzw. 13-4 vorgesehen, und die ,V-Wähltreiber werden jeweils durch entsprechende ,V-Wählsignale XX, Xl, X3 bzw. X4 angesteuert. Entsprechend steuern K-Wähltreibei 14-1, 14-2, 14-3 und 14-4 bei Empfang entsprechende!
r-Wählsignale Kl. Yl, Y 3 und YA die /-Wählleitungen an.
Jedem Speicherelement 10 der Matrix ist eine I-Ziffernlcitiing 15 und eine O-Ziffernlcitiing 16 züge-
.ii.i
ordnet Die 1-Ziffemleitung 15 ist an einen Schreib- schaltet. Der Kollektor 54c liegt an Mass* upd die
Sber 17 angeschlossen, während die O-Ziffernleitung Basis 54b ist über einen »«^^^Τ^^
Wibib 18 hl it Die mit der eW^«ÄSi
Sber 17 angeschlossen, während die OZiffernlg
an einenWibtreiber 18 angeschlossen ist. Die mit der ^teÄSoi Schreibtreiber 17 und 18 erhalten während der Schreib- Ϊ -w^gn^i »^uhlJ »^J dem ^Wahlperiode des Speicherzyklus selektiv Schreibbefehl- 5 trans1Storen 50 und 5^ S^w ι Γι in Fig- I-SafeVo bzi. fn/nm Information in ein be- treiber 13-1 bzj* demJ-Wah ^^^^ thnmtes Speicherelement 10 einzuschreiben Die Lese- «^ S"s™n sf J^ 30 J 40 ein
Die 1-Ziffernleitung 15 ist außerdem an einen Lese- element bildet mit dessen ^nsistore -eS
verstärker^ angeschlossen, während die O-Ziffern- Paar vor,Stroms {^««^"SSAAm enthUt
leitung 16 außerdem an einen Leseverstärker 20 ange- io steuerschaltung fur «"J^^JrLfetQ,. 60, den
erbsen ist. Die Leseverstärker 19 und 20 erlauben die l^^tung den Scnreibtran*gor ,
während der Leseperiode des Speicherzyklus das zer- Lesetransistor 63 und^ einals im [
störungsfreie Auslesen des Zustandes eines bestimmten que ηαΛη^^^?!^^^°^ aea S
S Speich8erelementes, wobei Ausgangssignale Rl bzw. ^^ ^tÄÄ, den ^
RQ erzeugt werden. 1S transistor w euu±^^ · t 73 und den strom-
Das in Fig. 2 gezeigte Schaltbild sei das binäre transistor70, den Lesetransistor7J un Speicherelement 10 in der ersten Zeile und der ersten ^summenden J™*J «· ist gkicnartig ausge-Spalte (links, untere Ecke) der Matrix nach F ι g. 1. Die 1 Lese scnreiu und £m_ Das Speicherelement 10 enthält zwei Mehren-itter- b.ldet wie dκ 0-Les^h^0 ™e a mM* sind mit transistoren 30 und 40, die durch Verbindung des *o ander entsPreC n he"f.\^i1fd U en S„leichen Einerziffern Kollektors 42 mit der Basis 31 und des Kollektors 32 ^nummer"nmt gfi^&^ d,r LSchalmit der Basis 41 über Kreuz zu einer b.stab.len K.pp- bezeichnet. D.e f «gütern ο iff 7 ,.nd 9 ^haltung vereinigt sind. An die Kollektoren 32 und 42 ^-.^ J^^d ϊ£η der Gleichist ferner je ein Arbeite- oder Kollektorwiderstand 36 ^^^^^»^ wirf hier nur die
^ 'Γ^^^* der Strom-
^ini^^SdesTransistors.istn.t.er Γ^^^ der Strom-
1-Ziffernleitungl5 verbunden, während der betref- In der V^^™?.^ E^g itter 65. über den
fende Emitter 43 des Transistors 40 mit der O-Ziffern- que lentransistoi 65 mit seinem |™« He Vps
e tune 16 verbunden ist. Die Emitter 34 und 44 sind Emitterwiderstand 66 an Q.e ganr^g4 ^
S Jr .V-Wählleitungll-1 verbunden, während die 30 angeschiossen und m.t ιη^Γ^^ί0Γ5 60 bzw.
anderen Emitter 35 und 45 mit der ^ah leitung Emitt röOe un ^ 63, des b !.Ziffernleitung
12-1 verbunden sind. Die 1- und 0-Z.ffernle.tungen des ^trans'store 63 sov istors 30 ange-
sind in entsprechender Weise an sämtliche Speicher- an den Emitter M oes ^pe
elemente der Matrix angeschlossen, während die schloss f.. ω Heet mit seinem Kollektor A'-Wähllekung 11-1 und die r-Wählleiiung 12-1 in 35 Der Schreibtrans stör °υ ^ieg Bis6o:, über einen
entsprechender Weise an die anderen Speicherelemente 60c an Masse und, is _m t seiner Ba ß
d deichen Zeile bzw. Spalte angeschlossen sind. Die ^»^^^„«„rÄreibperiode des
Speicherelemente der übrigen Spalten und Ze.len sind angesch ossen an> der vva^mnd ^ ^ ^
in entsprechender Weise an die betreffenden X- und Speicherzyklus l bcnre g ^ Kol,ektor
r-Wählleitungen angeschlossen. 40 den Der L«etran«stor^63 g widerstand 64
Die Kollektorstromwege der Transistoren 30 und 40 63c^te■ «nen Arbate ο ^^ ^ Bezugs_
verlaufen über einen gemeinsamen vViderstand 37, in- an Masse una
dem die Kollektorwiderstände 36 und 46 am Schal- SP«J K«':p u Vref stammt von einer Bezugstungspunkt38 zusammengeschaltet und über den £h,,nB dlfd« 1-und der O-Lese-Schreib-Schaltung Widerstand 37 mit einem Punkt festen Bezugspoten- 45 schal un«. d« d« \un^ widerstand 100, Dioden 101 tials, z. B. Masse verbunden sind. Der Widerstand 37. fme ^^™^"^ und 104, sowie eine Diode sorgt dafür, daß der jeweils leitende Transistor der und ^WlJer *£B nten Reihenfolge in Re.he Kippschaltung nicht gesättigt wird JOS enth:alt diel"«e ^ Vps und Masse ge-Die .V-Wählleitung ll-l ist m.t dem Emitter 50c zwischen die spannu |4 k wird vom eine Emitterfolgertransistors 50 verbunden. Ein Em,t- 5c .-c.al« «°J· ^^ WiLstä'nde 103 und 104 terwiderstand 51 ist zwischen den Emitter 50e und Verbindung^5 punk 1«^J und 75ft der Strom den negativen Pol einer Spannungsquelle Vp ge- ^™'st0^ sind an den Verbindungspunkt 107 schaltet, deren anderer Pol an Masse hegt und die eine ^™£^^α 103 und der Diode 102; anbeliebige Gleichspannungsquelle z. B. e.ne Batterie zwischen aern^ iqi ^0 1M und def Wld
erhält. Das Y-Wählsignal Xl kann von externen und 75. 63 des !.Lesetransistors 63 ist ferner
Schaltungsstufen stammen, wobei die induktmtat der 60 De^f^f10, ^transistoren 80, 81 und 84 ange-
Leitungsverbimlung zur Klemme 53 cm Schxvmgen .^n^e.ne S.u . ™' Slromschaltcr mit ausgangsseitiger
des Emitterrolgers 50 verursachen kann. Der Bas.s- s^°sse"; ™ (virtuelle ODER-Schaltung) ausge-
widerstand 52 ist so bemessen, daß er d.ese Schwmgun- OD^M^nkUonJv.rt^ ^ ^ ^^^ ßf
cen dämpft. , _ . , eA Re iw, un/, des Transistors 80 angeschlossen. Der KoI-
^ Die K-Wähllcitu^ 12-1 ist m.t dem EmUterMc 65 Bas.s 80ft des 1^ Dic^mitter 80, und 81c
eines weiteren Emitlcrfolgertrans.stors 54 verbunden ek^o r 80c hegt a n^ ^n EmiUenvidcr.
^i^^:f::^iS=Pät Α!??,? 5ii Span, „uCc K. angesch.osse,,
Die Basis 81/? erhält über die Verbindungsleitiing 108 die Bezugsspannung Vref- Der Kollektor 81 c liegt über den Kollektorwiderstand 83 an Masse.
Der Kollektor 81c ist ferner mit der Basis 84/? des Emitterfolger-Ausgangstransistors 84 verbunden. Der Kollektor 84c1 liegt an Masse, und der Emitter 84e ist an eine Ausgangsklenime 85 angeschlossen, an der 1-Leseausgangssignale Λ1 anstehen. Ein Emitterwiderstand 86 für den Transistor 84 ist mit seinem einen Ende an die Spannungsquelle VPS angeschlossen und mit seinem anderen Ende 87 ohne Anschluß. Das anschlußfreie Ende 87 ist an die Ausgangsklemme 85 anschließbar, so daß ein Emitterwiderstand für den Transistor 84 allein oder ein gemeinsamer Emitterwiderstand für mehrere Emitterfolgertransistoren zur ausgangsseitigen Bildung der ODER-Funktion bereitsteht.
Für die nachstehende Beschreibung ist ein Ausführungsbeispiel gewählt, bei dem der Speicher mit handelsüblichen integrierten Stromsteuerschaltungen zusammenarbeiten kann, beispielsweise mit den integrierten ECCSL-Schaltungen vom Typ CD 2150, CD 2151, CD 2152 der RCA, beschrieben in der »RCA Integrated Circuits Application Note, ICAN-5025«, veröffentlicht 1965 von der RCA Electronics Components and Devices, Harrison, New Jersey, USA.
Die Wählsignale Xl und Yl und die Schreibsignale WO und Wl können von derartigen integrierten Schaltungen, stammen, während die Lesesignale RO und Rl solche Schaltungen ansteuern können. Typische Signale mit einem niedrigen Pegel (L) und einem hohen Pegel (H) sind in F i g. 2 bei den Wählsignalen Xl und Yl, den Schreibsignalen WO und Wl und den Lesesignalen RO und Rl gezeigt. Nachstehend sei angenommen, daß die Pegel L und H den Wert —1600 mV bzw. —800 mV haben. Die Spannung der Quelle Vps beträgt 5,0 V. Außerdem beträgt der Spannungsabfall (Vbe) am Basis-Emitter-Übergang für sämtliche Transistoren 800 mV.
Die Arbeitsweise des Speicherelementes und der Lese-Schreib-Schaltungen kann zweckmäßigerweise an Hand der Vorgänge des Vorspannens eines nicht gewählten Speicherelementes, des Einschreibens von Information in das und des Auslesens von Information aus dem Speicherelement erläutert werden.
Ist ein Speicherelement nicht gewählt, so haben die Signale Xl, Yl, WO und Wl sämtlich den niedrigen Pegel von —1600 mV. Die Emitterfolgertransistoren 50 und 54 leiten und übertragen mit Pegelverschiebung (1 Vbe oder 800 mV) die Wählsighale Xl und Yl in die Wählleitungen H-I bzw. 12-1, so daß die Spannungen in diesen Leitungen den gleichen Wert von -240OmV haben.
Die Widerstände 100, 103 und 104 für die Lese-Schreib-Schaltungen sind so bemessen, daß die Bezugsspannung V„f zwischen den Signalpegeln L und H, vorzugsweise in der Mitte zwischen diesen Pegeln liegt. Im vorliegenden Fall beträgt daher Vref = 1200 mV. Wenn beide Schreibsignale WO und Wl den niedrigen Pegel von —1600 mV führen, sind die Transistoren 60 und 70 gesperrt und die Transistoren 63 und 73 leitend. Im wesentlichen der gesamte Strom des Stromquellentransistors 75 wird über die Kollektor-Emitter-Strecke des Transistors 73 durch den Kollektorwiderstand 74 gesteuert. Entsprechend wird im wesentlichen der gesamte Strom des Stromquellentransistors 65 über den Transistor 63 durch den Kollcktorwiderstand 64 gesteuert. Es werden daher die O-Ziffernleitung und die l-Ziffernleitung über die Basis-Emitter-Übergänge der Transistoren 73 bzw. 63 an eine Spannung von —2000 mV angeklemmt.
Da die Wählleitungen 11-1 und 12-1 auf einen gegenüber den —2000 mV der 0- und 1-Ziffernleitungen niedrigeren Pegel, nämlich —2400 mV gespannt sind, liefern die Wählleitungen ΑΊ und YX Anstcuerstrom für das Speicherelement 10. Es findet
ίο daher kein nennenswerter Stromfluß in den 0- und 1-Ziffernleitungen statt.
Für die Erläuterung der Vorspannzuständc des Speicherelementes sei zunächst derjenige Zustand betrachtet, bei dem der Transistor 30 leitend und der Transistor 40 gesperrt ist. In diesem Fall fließt ein Strom im konventionellen Sinne von Masse über den Widerstand 37, den Widerstand 36, den Kollektor 32, beide Emitter 34 und 35 und die dazugehörigen Emitterwiderstände 51 bzw. 55 zur Spannungsquelle — Vi's. Der Strom durch die Widerstände 36 und 37 erzeugt eine Vorspannung am Schaltungspunkt 38. Der Basisstrom des Transistors 30 ist verhältnismäßig klein (in der Größenordnung von einigen Mikroampere), so daß der Spannungsabfall am Widerstand 46 vernachlässigbar ist. Folglich führen der Schaltung«;'unkt 38 und die Basis 31 des Transistors 30 im wesentlichen die gleiche Spannung. Diese Spannung beträgt ungefähr 800 mV (1 VEb) über dem Potential der Wählleitungen Xl und /1, so daß der Schaltungs-
punkt 38 eine Spannung von —1600 mV führt, wenn die Schaltung sich im stabilen Zustand befindet. Der Widerstand 46 bewirkt eine Gegenkopplung zum leitenden Transistor 30, durch die der Arbeitspunkt des Transistors stabilisiert wird.
Die Widerstände 36, 37 und 46 sind so bemessen, daß die Stromleitung des Transistors 30 so weit stabilisiert wird, daß die Sättigung vermieden wird. Bei einer speziellen Schaltungsausführung sind die Widerstände so bemessen, daß der Spannungsabfall am Widerstand 36 nur 400 mV beträgt. Die Kollektorspannung des Transistors 30 beträgt dann —2000 mV, so daß die resultierende Durchlaßspannung für den Kollektor-Basis-Übergang des Transistors 30 den Wert 400 mV hat. Da ein Siliciumtransistor sich erst bei einer Kollektor-Basis-Spannung von ungefähr 700 bis 800 mV sättigt, wird die Stromleitung des Transistors 30 auf einem Punkt kurz vor der Sättigung stabilisiert.
Ähnliche Überlegungen gelten für den anderen Speicherzustand, bei dem der Transistor 40 leitend und der Transistor 30 gesperrt ist. In diesem Zustand wird der Spannungsabfall am Widerstand 37 übet den Widerstand 36 gegengekoppelt, so daß der Transistor 40 auf einem nichtgesättigten Leitungszustand stabilisiert wird.
Im Falle eines Halbwählvorgangs (d. h. wenn entweder eine ^-Leitung oder eine 7-Leitung, jedoch nicht beide, den hohen Pegel führt) bleiben die zur gewählten Leitung gehörigen Speicherelemente an die entsprechenden nicht gewählten Leitungen, die eint niedrigere Spannung führen, angeklemmt. Wenn beispielsweise die Leitung 71 gewählt (auf eine Spannung von —1600 mV angehoben) wird und sämtliche .^-Leitungen auf dem Nichtwählpegel von —2400 m\ bleiben, bleiben sämtliche zur Wäh.'leitung 71 ge hörigen Speicherelemente 10 an die entspiechendei A'-Wählleitungen angeklemmt. Halbgewählte Speicher elemente bleiben daher von den Lese-Schreib-Schal
tunge„ ab^haUct, so. daß kein
Ablesen von diesen Speiche,elementen fi
Wie bereits erwähnt u.rd die H fön 'l'°"a S Speicherelement durch koinz.dcnte Ansteuerung A-'-Wähllcitung (Zeilenleilung und "c( leitunP (Spallenlc.lung ausgelese., Zum
glc ^ J^ Bci dem Speiche.-element noch
F j ß ? wcrdcn dic wähllcitungen Xl und Π w.c Auslcscvorgang angesteuert, wobei die Spannun- ^n d£*r LdJ8Cn vom niedrige« Pegel -240OmV g ^ _lfiQ(J my anisehobcn wcrdcn.
nte siη e
ΛΊ-Wählleitung 11-1 und n^dh"clt"F*0 „d1. -240On1V auf -1600 ^V «nrte^ D.e£ und 1 Ziffernle.'ungen sind je zt nicdnge voJB P (-2000 mV) als die Xl- ι nd Jl Warn einng (-160OmV), so daß der SP^e^ je nach dem Zustand des
nder die 0- oder die A^^^ jenigen Zustand, bei dem der Trans sw ^ erfolgt der Stromfluß vom f^^„„^ογ 65. 1-Ziffernleitung und den | ^^^^i dlrch Dieser Stromfluß .n de 1-Zffernie, ung
die Leseverstarkerschaltung in der toigenoe
wahrgenommen. «,mmmiellentransistors 65
Der Kollektorstrom <»es ""^^^S in ist im wesentlichen konstant so daß der Mronwuu der l-Ziffernleitung einen AjJ
des leitenden Trans.stors 63,und"'n n™s p 63 bewirkt AUf„ii^«K-r>llpktorstroms des Transistors OJ oewirKi.
π"111" "— u-nrl Hpinpren SnannungS-
Dies hat einen entsprechend Weineren Spannung
abfall am Kollektorw.derstand 64Iz J F° f^ d^ em den binären 1-Zustand der SpeichexzeMe des Lesesignal erzeugt wird. Dieses }-j*f*S durch das Stromschaltertransistorpaar 80 und „
den Emitterfolgertransistor 84 ^iterge»5ben so es als Signal Al an der Klemme 85 erschemt^
Beim anderen Spe.cherzus_tand bei *^ ™J«t stör 40 Idtet und der Transistor 30 gpspem IS^ meui
ein Strom in der O-Z.ffernle. ung, «jn« das Specher^ element gewählt wird. Der Swmfluß in der 0 Z.ffem leitung wird durch den ™"SIStor t" ß ■ d Weise wahrgenommen w«Jj J1™1™^ ^ l-Ziffernleitung; durch den l^J^ Speicherzustand. Dal ^/""^^1 q Zus?and des scheinende Signal zeigt den bna J™ ^ Speicherelementes an. P««^^ V undΓ den das StromsteuertransistorpaarM und »L un Emitterfolgertransistor 94 verstarKi, so Lesesignal RO an der Klemme ^s. erscnein ·
Das Ei-fh^^ST««1 iöiSdÄ" element ertoigi wie ei >
leilung Von -2000 mV auf -1600 mV ansteigt. Die 'Sffrnleitung bIeibt auf dem niedrigeren Span-
nungspegel -2000 mV, so daß das Speicherelement 10 b H β wir ^„^ t.Zustand anzunehmen. bei
Sem deF Transistor 30 leitet und der Transistor 40 ge-
Umschalten des Speicher» KnS. ausreichenden Zeit kehrt das Signal^l ^^ _ 16(χ) my zurück Das ElI1.
schreiben einer »0« erfolgt in entsprechender Weise durch Eingeben eines Impulssignals WO -n den Schreibtransistor 60.
^ ^ bemerkenswerter Vorteil der beschriebenen Schaltung besteht darin, daß der Zustand des Speicher-
elementes beim Einschreiben von Information überkann ^^ ^ ß eine b;näre >y] (, m das
P lement eingeschrieben wird, fließt ein Strom
lediglich in der l-Ziffernleitung. Dieser Stromfluß wird a '™ β λι ;„ « h™.„nmmi.n nnH durch
λ__ι _ „;„„. «
aiirtiiucui-säniaiuiiaiui w
g. Dieser S
,„h™.„nmmi.n nnH durch aiirtiiucui-säniaiuiiaiui w u—o
Stromsteuertransistoren 80 und 81 und den
Emitterfolgertransistor 84 verstärkt, so daß gleichdem Ejnschreiben der binären )>1(( ein Slgna
Λ1 frzeugt wird. Außerdem bewirkt ein Schreibsignal
^ g Transistor70 lcitend und der Transistor
^ wjrd Die Kollektorspannung des Jransi-
BW jnd ^.^^ daß die Stromsteuer.
ansistorenlo und 91 und der Emitterfolgertransistor Signal «0 liefern. Ähnliche Überlegungen V4 g Einschreiben einer binären »0<«, wöbe.
^ sjgnaie ^ ^ ^
führen wenn entweder eine »1« oder eine »0« in de Zelle eingeschrieben wird. Für die Fehlerkontrolle kann entweder das Signal Al oder das Signal Λ0 oder eine beliebige Kombination dieser Signale in Verbindung mit anderweitigen Schaltungen verwendet werden. Beispielsweise können die Signale RO und IU ^5 Eingangsgrößen eines Koinzidenzgatters, z.B. ^^ UND.Gatters> verWendet werden, um eine Ausgangsgrö3e dann und nur dann zu erzeugen, wenr beidgegSignale ^O und «1 den hohen Pegel haben.
Hierzu 1 Blatt Zeichnungen

Claims (1)

  1. Patentanspruch:
    Lese- uud Schreibschaltung für einen Matrixspeicher, dessen Speicherzellen je ein Paar über Kreuz gekoppelter bipolarer Transistoren mit mehreren Emittern aufweisen, wobei die Lese- und Schreibschaltung mindestens einem der Speicherzellentransistoren jedci Paares zugeordnet ist und einen ersten Transistor, dessen Kollektor an eine Last und dessen Basis an ein erstes Bezugspotential angeschlossen ist, ferner einen zweiten Transistor, dessen Basis Eingangssignaie zuführbar sind, und eine Konstantstromquelle enthält, dadurch gekennzeichnet, daß die Konstantstromquelle (65,66) unmittelbar mit den Emittern (63 e, 6Oe) des ersten und des zweiten Transistors (63 bzw. 60) und mit einem der Emitter (33) des Speicherzellen.ransistors (30) verbunden ist.
DE19681774928 1967-10-02 1968-09-30 Lese- und schreibschaltung fuer einen matrixspeicher Granted DE1774928B2 (de)

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
US67208967A 1967-10-02 1967-10-02

Publications (2)

Publication Number Publication Date
DE1774928A1 DE1774928A1 (de) 1972-03-02
DE1774928B2 true DE1774928B2 (de) 1972-11-30

Family

ID=24697099

Family Applications (1)

Application Number Title Priority Date Filing Date
DE19681774928 Granted DE1774928B2 (de) 1967-10-02 1968-09-30 Lese- und schreibschaltung fuer einen matrixspeicher

Country Status (4)

Country Link
US (1) US3529294A (de)
DE (1) DE1774928B2 (de)
FR (1) FR1583362A (de)
GB (1) GB1203178A (de)

Families Citing this family (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US3685025A (en) * 1970-06-25 1972-08-15 Richard W Bryant Sense amplifier/bit driver for semiconductor memories
US4006469A (en) * 1975-12-16 1977-02-01 International Business Machines Corporation Data storage cell with transistors operating at different threshold voltages
DE3578476D1 (de) * 1985-04-05 1990-08-02 Fairchild Semiconductor Anordnung und verfahren zum freigeben oder sperren eines speicherbetriebs mit einer gesplittenen vorspannung.
EP0216264A1 (de) * 1985-09-19 1987-04-01 Siemens Aktiengesellschaft Schaltungsanordnung zur Schreib-Lese-Steuerung in einem ECL-Speicher

Family Cites Families (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
NL278881A (de) * 1961-05-31
US3226574A (en) * 1963-09-20 1965-12-28 Martin Marietta Corp Power saving storage circuit employing controllable power source
US3423737A (en) * 1965-06-21 1969-01-21 Ibm Nondestructive read transistor memory cell
US3436738A (en) * 1966-06-28 1969-04-01 Texas Instruments Inc Plural emitter type active element memory

Also Published As

Publication number Publication date
GB1203178A (en) 1970-08-26
DE1762960B2 (de) 1972-06-29
DE1774928A1 (de) 1972-03-02
DE1762960A1 (de) 1971-02-11
US3529294A (en) 1970-09-15
FR1583362A (de) 1969-10-24

Similar Documents

Publication Publication Date Title
DE1817510C3 (de) Monolithischer Halbleiterspeicher mit Speicherzellen aus Transistoren
DE2460146C3 (de) Bipolare Leseschaltung für integrierte Speichermatrix
DE2925925C2 (de) Informationsspeicher
DE2460225C3 (de) Schreib-Lese-Verstärker
DE2429771A1 (de) Speichermatrix mit steuerbaren vierschichthalbleitern
DE2302137B2 (de) Leseschaltung zum zerstörungsfreien Auslesen dynamischer Ladungs-Speicherzellen
DE2008065C3 (de) Nichtlineare Impedanzeinrichtung für bistabile Speicherzellen mit kreuzgekoppelten Transistoren
DE2129166A1 (de) Halbleiterspeicher
DE1774928B2 (de) Lese- und schreibschaltung fuer einen matrixspeicher
DE3853182T2 (de) Speicherzelle mit gesättigtem schnellem Schreiben.
DE1918667A1 (de) Datenspeicher mit Dioden
DE2246756C3 (de) Elektronischer Datenspeicher
EP0064188B1 (de) Monolithisch integriertes Treiberschaltungssystem für die Wortleitungen eines Matrixspeichers
DE1499698B2 (de) Elektronisches speicherelement und speichervorrichtung mit mehreren speicherelementen
DE1499674B2 (de) Speicheranordnung für Binärdaten
DE2024451C (de) Leseverstärker-Schreibtreiberschaltung
DE1499744A1 (de) Elektronisches Speicherelement
DE1178896B (de) Matrix-Waehlanordnung
DE2002708C3 (de) Speicheranordnung mit bistabilen Kippschaltungen
DE2155802C3 (de) Monolithisch integrierte Speicheranordnung
DE1474443B2 (de) Wortorganisierter speicher
DE2209426C3 (de) Speichereinrichtung willkürlicher Zugriffsmöglichkeit
DE1499744C (de) Elektronisches Speicherelement mit zwei Transistoren
DE1474443C (de) Wortorganisierter Speicher
DE1524766C3 (de) Elektrische Schaltvorrichtung zum Betreiben einer merklich reaktanzbehafteten Last

Legal Events

Date Code Title Description
C3 Grant after two publication steps (3rd publication)