DE1807219B2 - J-k-master- slave flip-flop - Google Patents

Description

Ausgehend von diesem Stand der Technik, liegt der Masse verbunden.

Erfindung die Aufgabe zugrunde, bei einem Flip-Flop 60 Der Spannungszustand der an den Emitteranschlüsder betrachteten Art die Möglichkeit einer genauen sen des Transistors 7] anliegenden Signale bestimmt, ob Einstellung des Schwellwerts der Eingangsspannung zu der Transistor T₀ sperrt bzw. mehr oder weniger Strom ermöglichen. zieht, da der Strom des Transistors T₁- entweder über die

Diese Aufgabe wird durch ein/-/f-Master-Slave-Flip- PN-Grenzschicht von der Basis zum Kollektor oder Flop der eingangs beschriebenen Art gelöst, welches 65 über eine PN-Grenzschicht von der Basis zu einem der gemäß der Erfindung dadurch gekennzeichnet ist, daß Emitter fließt. Führen alle Emitter-Eingangssignal-Leidas Master-Flip-Flop und die Eingangsgatter über eine tungen Plus-Spannung, so liegen alle Basis-Emitter-Diode an Masse gelegt sind. Übergänge in Sperrichtung, so daß der Strom über den

3 ¹⁸⁰⁷

Basis-Kollcktor-Übergang zur Basis des Transistors T₁, fließt und damit letzteren stromziehend macht. Ist dagegen auch nur eines der Emitter-Eingangssignale 0, se wird die betreffende Basis-Emitter-Strecke leitend, und der Strom des Transistors T₁ fließt über diesen Emitter und nicht mehr über den Kollektor wie zuvor. Damit erreicht die Basis des Transistors 7'„ kein Steuerstrom mehr, wodurch dieser Transistor sperrt.

Die Schwellenspannung zur Charakterisierung eines Plus-Eingangs wird durch die Belastung des Ausgangstransistors T₀ sowie durch dessen Basis-Emitter-Spannung Vbc bestimmt, jede Eingangs-Emitter-Spannung unter diesem Schwellwert macht den betreffenden Basis-Emiuer-Übergang leitend. Liegen dagegen alle Emitter-Eingangsspannungen oberhalb dieses Schwell-Werts, so genügt der Basisstrom am Transistor T₀ zu dessen Aussteuerung und Sättigung, wodurch die Kollektorspannung absinkt bzw. gegen 0 geht. Erreicht die Basis des Transistors T₀ kein Aussteuerstrom, so sperrt dieser Transistor, wodurch seine Koilektorspannung gegen den Wert V_x ansteigt. Die Kollektorspannung am Transistor T₀ stellt das Ausgangssignal eines NAND-Gattersdar.

Die Transistoren Ti bis T₈ sind vom NPN-Typ und haben eine geeignete Sättigungscharakteristik zum Gebrauch als Schalttransistor. Die Diode D ist eine PN-Übergangshalbleiterdiode.

Die Wirkungsweise des /-/C-Master-Slave-Flip-Flops der vorliegenden Erfindung kann am besten erklärt werden, indem von einem bestimmten Zustand ausgegangen wird, worauf die Eingänge mit einem bestimmten Prüfmuster beaufschlagt werden. Als Ausgangspunkt sei Q=L und Q = O, also der »Ein«-Zustand des Flip-Flops angenommen. Das daraufhin angelegte Prüfmuster sei J\ bis y₃ = L, K\ bis Kz = L, »Lösehen« = L sowie »Vorabsetzen« = L. Daraus ergibt sich nach Abklingen eines Taktimpulses Q = O und Q = L, also das Komplement des vereinbarten Ausgangszustands. Wie im folgenden erläutert, muß für den Zustand O=L der Transistor Ti leitend, der Transistor T₂ sperrend, das Gatter G₃ am Ausgang Plus und das Gatter G₄ am Ausgang 0 sein.

Erscheint die positive Vorderflanke eines Taktimpulses und befinden sich die J- und /^-Eingänge in dem oben als Prüfmuster angegebenen Zustand, dann ist am Gatter Gi wegen O = O die UND-Bedingung am Eingang nicht erfüllt, weshalb sein Ausgang Plus führt. Dagegen haben alle Eingangsleitungen zum Gatter Gi Plus, wodurch der Basis-Kollektor-Übergang des Transistors Tn des Gatters Gi leitend wird und Strom an die Basis des Transistors T_o2 führt. Entsprechend seinem Basissteuerstrom beginnt also der Transistor T₀₂ Kollektorstrom zu ziehen, wodurch seine Kollektorspannung gegen 0 geht. Ist letztere genügend klein geworden, beginnt der mit dem Kollektor des Transistors T₀₂ verbundene Emitter des Transistors Tu Strom zu ziehen, wodurch die Basis des Transistors T₀₄ stromlos gemacht wird und letzterer sperrt. Sobald Transistor T04 sperrt, wird seine Kollektorspannung angehoben, was bedeutet, daß der mit dem Kollektor des Transistors T₀₄ verbundene Emitter-Anschluß des Transistors Ta Plus wird. Ein zweiter Emittcranschluß des Mehrfachemittertransistors Ta, der mit dem Kollektor des Transistors T_oi verbunden ist, hat ebenfalls Plus, und ebenso dessen dritter Emitteran-Schluß, der an den Anschluß »Vorabsetzen« führt, der vereinbarungsgemäß »Plus« sein soll. Somit zieht keiner Her drei Emitter des Transistors Ta Strom, wodurch der 219

Transistors T₀₃ leitend wird. Infolgedessen geht der Ausgang von Gatter G₃ auf 0, wodurch rückwirkend über die Verbindung des Kollektars T₀₃ zu einem Emitteranschluß von T* das Gatter G₄ in seinem Flus-Ausgangszustand bleibt. Das Master-Flip-Flop bleib· damit bis auf weiteres, d. h. bis zum nächsten Taktimpuls, in dem erreichten Zustand.

Während dieses Ladevorgangs des Master-Flip-Flops isolieren die Transistoren Ti und Ti wirksam das Slave-Flip-Flop vom Master-Flip-Flop und umgekehrt. Wie oben erwähnt, war der Transistor Ti schon vor Erscheinen der positiven Taktimpulsflanke leitend. Wenn jedoch der Transistor T₀₄ sperrt, wird der Emitter des Transistors Ti, der mit dem Kollektor des Transistors T₀₄ verbunden ist, positiver, so daß der Basis-Emitter-Übergang des Transistors Ti und damit der Transistor Ti sperrt und an seinem Kollektor »Plus« erscheint. Letzteres wirk! sich jedoch auf das Slave-Flip-Flop nicht aus, da an den beiden UND-Eingängen seines Gatters Ge außer der Kollektorspannung des Transistors 71 noch die Spannung der Leitung Q liegt. Da nämlich Q auf 0 verbleibt, bewirkt die Änderung des Zustandes des Transistors Ti keine Veränderung am Ausgang des Gatters G5.

Vor Erscheinen des Taktimpulses war der Transistor T₂ nichtleitend, da sein Emitter mit dem Kollektor des Transistors T₀₃ verbunden ist und letzterer sperrte. Wird nun Transistor T₀₃ im Verlaufe der positiven Taktpulsvorderflanke leitend, bleibt dennoch Transistor T₂ gesperrt, da seine mit dem Kollektor T_o2 verbundene Basis durch letzteren annähernd 0 Volt hat. Um Transistor T₂ leitend zu machen, müßte seine Basisspannung den Wert

Vbe2 +

ysaturation 2

über der Spannung der Referenzdiode erreichen, wenn Vbc2 die Basis-Emitter-Spannung des Transistors T₂ in Leitrichtung und V_satumj_on2 die Basisspannung ist, die zum Betrieb des Transistors T₂ im Sättigungsbereich erforderlich wäre. Nun ist die Basisspannung des Transistors T₂ identisch mit der Kollektorspannung des Transistors T₀₂. Sie ist annähernd 0 Volt und genügend klein, um aus dem Mehrfachemitter-Transistor T* über dessen einen Emineranschluß Strom zu ziehen. Besagte Spannung muß deshalb unter dem Wert

über dem Spannungsfall der Referenzdiode D liegen, wenn Vi_e4 der Basis-Emitter-Spannungsfall des Transistors Ti4 und VoflieM die Differenz zwischen dem Basis-Emitter-Spannungsfall in Leitrichtung und dem Basis-Kollektor-Spannungsfall in Leitrichtung des Transistors Tm ist. Solange der Wert von

vbe2 + Vsaturation2

gleich oder größer dem von V_oe4 - V_o/y_i<;,₄ ist, liegt die Basisspannung des Transistors T₂ unterhalb des Wertes, der erforderlich wäre, den Transistor T₂ niederohmig zu machen, bevor der Transistor 7',, 3 leitend gemacht ist. Die niedrige Emitterspannung, die der Transistor T₂ hat, sobald der Transistor T,,:) leitend wird; wirkt sich auf ersteren nicht aus, so daß der Transistor T₂ nichtleitend bleibt und eine Beeinflussung des Slave-Flip-Flops durch Setzen oder Rücksetzen des Master-Flop-Flops unterbunden ist. Die Isolation zwischen Master- und Slave-Flip-Flop wird also durch die Differenz der zwei Spannungen

Vbe2 + Vnniniion?Und Vbe* — VoflicM

gewährleistet. Das /-/C-Master-Slave-Flip-Flop 9 ist frei von jeglichen internen Zeitbedingungen, wobei speziell die Weitergabetransistoren Ti, T₂ den Signaltransport zur nicht erwünschten Zeit völlig zu unterbinden in der Lage sind. Unerwünschter Signaltransport wird selbst in dem Fall unterbunden, in dem die obigen zwei Spannungen gleich wären, indem die Durchschaltzeit durch die Gatter G< und Gj die Zeitspanne darstellt, die das Absinken des Emitterpotentials des Transistors T2 verzögert.

Dieselben Beziehungen wie zwischen den Transistoren T₂, Tdi und Ta existieren auch zwischen den Transistoren Ti, T₀) und Ta infolge der Spiegelbildlichkeit der Schaltung. Die Kollektorspannung des Transistors Toi muß unter dem entsprechenden Wert

Vbel + Vsa/ural/on 1

liegen, um zu verhindern, daß der Transistor Ti bei abgesunkenem Emitterpotential leitend wird. Das Master-Flip-Flop enthält also die neu eingebrachte Information, während das Slave-Flip-Flop noch den bisherigen Informationswert beibehalten hat. Die Transistoren T₁ und T₂ isolieren beide Flip-Flops gegenseitig.

Jederzeit nach der Beladung des Master-Flip-Flops kann die negative Rückflanke des Taktpulses auftreten. In entsprechend der Figur gebauten Schaltkreisen ergab die Prüfung der zum Beladen des Master-Flip-Flops erforderlichen Zeit einen Wert von 7 ns. Während der Zeit der negativen Rückflanke bleibt wegen des Blockiereffekts durch Q = 0 das Ausgangssignal aus dem Gatter G\ unverändert. Dagegen wird der an die Taktpulsleitung 13 führende Emitter des Transistors Tn leitend, wodurch seinerseits der Transistor T₀₂ sperrend wird, so daß dessen Kollektorspannung auf Plus geht. Sobald letztere den Wert

Vfie₂ + Vsatuntion2

erreicht, wird Transistor T₂ leitend. Der mit dem Kollektor des Transistors T₂ verbundene Emitter des Mehrfachemitter-Transislors Ts erhält dadurch Masse-Potential, so daß ein Strom über ihn, den Transistor T₂, den Transistor T& und die Diode D nach Masse fließt. Der Schwellwert zum Schalten des Gatters Gj wird durch Transistor Ts sowie die Widerstände R» und Rn bestimmt, während der Spannungsfall über die Transistoren T₂, T₀₃ sowie die Diode D über O bzw. L am Eingang des Gatters Gs entscheidet. Durch den über die Emitterdiode nach Ti abgeführten Strom des Transistors Te wird der nachgeschaltete Transistor Ta stromlos und hochohmig. Dadurch werden die Transistoren Ts und T4 leitend, jedoch Ts sperrend. Die über den Arbeitswiderstand Λ12 angelegte Speisespannung Vca bewirkt somit am Ausgang Q daß dort Plus-Spannung erscheint. Zur gleichen Zelt ist Transistor Tm sperrend, so daß der Transistor 7\ einen geöffneten Schaltkreis darstellt. Die Eingänge Q₁ T\ und »Vorabset· zen« des Gatters Ge sind alle Plus, so daß der Transistor Τ* leitend und seine Kollektorspannung gegen O wird. Damit wird Transistor Te leitend, dagegen werden die Transistoren T₆ und T? sperrend, wodurch an der Ausgangsleitung Q-O entsteht. Die Informationsübertragung aus dem Master-Flip-Flop zum Slave-Flip-Flop ist beendet, an den Ausgängen erscheint P-O sowie Q" - L. Es ist zu ersehen, daß als ursprünglich Q-L war, das Gatter Ge über Ti einmal Null erhalten haben muß so wie das Gatter Gs über T₂ Plus erhielt, was bedeutet, daß der Transistor Ti leitend und der Transistor T₂ sperrend war. Damit der Transistor Ti leitend ist, muß der S Ausgang des Gatters d Null sein, und damit Transistor T₂ sperrt, muß der Ausgang des Gatters Gi Plus sein, was bedeutet, daß dessen Transistor T₀₃ sperrt. Die ist die Rechtfertigung für die Annahme, daß im Ausgangszustand des Flip-Flops der obigen Beschreibung Ti leitend ist, T₂ sperrt, G3 Plus und G* Null abgibt.

Die Wirkungsweise der /-K-Master-Slave-Flip-Flops bei anderen Eingangssignalkombinationen sowie bei Anlegen des Signals »Löschen« bzw. »Vorabsetzen« ist ähnlich der soeben beschriebenen. Es ist zu beachten, daß bei Q = Null im Ausgangszustand das Gatter G₂ blockiert und das Gatter Gi freigegeben wird, während mit Q = Null als Ausgangszustand das Gatter G₂ freigegeben, Gi jedoch blockiert wird. Ohne vollständige UND-Bedingung an einem der beiden Eingangsgatter ist keine Zustandsänderung der im Flip-Flop gespeicherten Information möglich. Eine spezielle Erwähnung verdienen die Eingänge »Löschen« sowie »Vorabsetzen«. Eine Leitung »Vorabsetzen« verzweigt sich an die Eingänge der Gatter G₂, Gs und Ge, wobei mit etwa null Volt auf dieser Leitung das Master- sowie das Slave-FIiPjJ⁷IOp gleichzeitig gesetzt wird, so daß Q=L und Q = Null am Ausgang des Flip-Flops erscheinen. Die Leitung »Löschen« läuft an die Eingänge der Gatter Gi, G4 und Gs, wobei null Volt auf dieser Leitung ein gleichzeitiges Zurücksetzen des Master- und Slave-Flip-Flops bewerkstelligt, so daß am Ausgang Q = Null und ^=L auftreten. Bei normalem Betrieb des Flip-Flops mittels der /-K-Eingänge und des Taktpulses befinden sich die Leitungen »Löschen« sowie »Vorabsetzen« auf Pluspotential, wodurch sie den Informationsfluß nicht beeinträchtigen. Umgekehrt werden die Signale »Löschen« bzw. »Vorabsetzen« im Null-Zustand wirksam, wie zuvor erwähnt. Die davon betroffenen Emitterleitungen werden auf diese Weise leitend gemacht, wodurch am Ausgang der betroffenen TTL-Gatter Plus erscheint.

Durch den Anschluß der Weitergabetransistoren Ti. Ti an die Eingabe-UND-Schalter Gi, G₂ und an die Gatter Gj, Ga sowie kollektor- oder ausgangsseitig an die Gatter Gs, Gt des Slave-Flip-Flops werden viele Vorteile erzielt. Zum ersten benötigt das /-K-Master-Slave-Flip-Flop der vorliegenden Erfindung keine Taktpulsleitung an die Weitergabetransistoren. Die Taktpulsleitung führt lediglich an die Eingänge der Gatter Gi, G₂. Dies bedeutet für das Taktpulssignal eine sehr geringe Belastung, was einen entscheidenden Vorteil bei einer großen Anzahl Flip-Flops in einem logischen System darstellt. Dadurch aber, daß die Taktpulsanschlüsse auf die UND-Eingänge der Gatter

Gi, G₂ beschränkt sind, lassen sich gleichzeitig mehrere Taktpulssignale an einen Teil der y-K-Elngänge mitanlegen. Die Taktpulssignale werden dort untereinander und mit den jeweiligen Informationssignalen in UND-Bedlngung gebracht. Dies ist bei einem In

integrierter Technik hergestellten Schaltkreis besonders wichtig, da nach dem Herstellungsprozeß zusätzliche Verbindungen zu Weitergabe-UND-Schaltem nicht durchführbar wären, Dann bewerkstelligen die Weltergabetransistoren Ti,

Tt aufgrund Ihrer Verknüpfung eine Isolation zwischen Master- und Slave-Flip-Flop 10 bzw. 13 während der Zelt, In der das Mastei'-Flip-Flop beladen wird und so lange, bis die negative Rückflanke des Taktimpulses

kommt. Die Anordnung gemäß der Erfindung macht Gebrauch von den Spannungsabfällen innerhalb der Transistoren der Gatter G\ bis Gi₁ bzw. 71 und T₂, die als Übergangs- oder Sättigungsspannungen auftreten, wodurch eine gänzliche Beseitigung interner Zeitbedingungen bzw. unerwünschter Informationsflüsse bei einem Minimum an Bauteilen erzielt wird.

Infolgedessen ist das /-/(-Master-Slave-Flip-Flop gemäß der vorliegenden Erfindung besonders für die Anwendung in großen Logikanordnungen geeignet, wo mehrere Taktimpulsleitungen zur Lieferung von Taktimpulsen an viele /-K-Master-Slave-Flip-Flops benötigt werden. Aus Gründen der Ausbreitungsverzögerung oder anderer Ungleichheiten in Taktpulsleitungen und Flip-Flops tritt eine leichte seitliche Verschiebung der Taktpulse auf. Dagegen ist das vorliegende /-K-FHp-Flop relativ unempfindlich. Erreichen die /-/(-Informationssignale die Gatter Gi, G2 bevor der Taktpuls ankommt, so tritt doch keine Zustandsänderung innerhalb des Flip-Flops bis zur Ankunft des Taktpulses ein.

Während der Abwesenheit eines Plus-Taktimpulssignals können die /-K-Informationssignale beliebige Werte annehmen bzw. sich ändern, ohne den Zustand des Flip-Flops zu ändern. Die einzige Erfordernis für einen korrekten Funklionsablauf des Flip-Flops ist, daß während der Zeit des Taktimpulses die /-K-Informationseingänge ihren Zustand beibehalten. Da der Taktimpuls jedoch eine Dauer von nur 7 ns haben kann, ist letzterer Forderung hinsichtlich der Stabilität des Flip-Flops nicht schwerwiegend.

Die Referenzdiode D erlaubt die Einstellung des Schwellwerts der Eingangsspannung des Flip-Flops innerhalb eines großen Gleichspannungsbereichs. Die Schwellenspannung, die ein L-Eingangssignal mindestens haben muß, wird bestimmt durch den Diodenspannungsfall K-Diode der Referenzdiode D plus dem Spannungsfall V/,_t. des Transistors T_o\ oder T_oi, d. h. erforderliche Schwellenspannung gleich V-Diode plus Vbe von Toi oder T₀₂. Soll also ein Eingangssignal als L erkannt werden, muß dessen Spannung über der so bestimmten Schwellspannung liegen, um die Basis-Kollektor-Strecke der Transistoren Tn bzw. Ta leitend zu machen. Die Referenzdiode D gestattet also eine relativ hohe Gleichstromschwelle am Eingang bei einem Minimum an Bauteilen zu errichten, wobei die Gatter G\ bis Gi₁ eine rechtwinklige Übertragungscharakteristik, wie sie für viele Logikanorclnungen gewünscht wird, aufweisen.

In der vorstehenden Beschreibung wurden Signalhübe zwischen O Volt und einer bestimmten positiven Spannung »Plus« angegeben. Es ist auch möglich, den Signalpegel potentialmäßig entsprechend anzuheben oder abzusenken.

Hierzu 1 Blatt Zeichnungen

709 632/320

Claims (1)

1. Der entscheidende Vorteil dieser Ausgestaltung eines

   Patentanspruch: /-K-Master-Slave-Flip-Flops besteht darin, daß der

   Schwellwert der Eingangsspannung mit Hilfe der als

   y-K-Master-Slave-Flip-Flop mit einer vereinfach- Referenzdiode dienenden Diode innerhalb eines großen ten TTL-Gatter-Anordnung bestehend aus einem 5 Gleichspannungsbereichs eingestellt werden kann.
   Master-Flip-Flop, aus zwei mit den Eingängen Die Erfindung wird nachstehend anhand einer

   desselben verbunden Eingangs-Gattern, deren einer Zeichnung noch näher erläutert, deren einzige Figur ein Eingang jeweils mit einer Taktimpulsquelle verbun- Schaltbild eines bevorzugten Ausführungsbewpiels den ist, aus einem Slave-Flip-Flop, aus zwei eines erfindungsgemäßen y-K-Master-Slave-Flip-Flops Weitergabe-Gattern zur Weitergabe der lnforma- 10 zeigt.

   tion aus dem Master-Flip-Flop an das Slave-Flip- Das in der Zeichnung gezeigte /-K-Master-Slave-

   Flop und aus Ausgangs-Schaltungen, die mit den Flip-Flop setzt sich aus 6 TTL N AN D-Gattern Gi-G₆, Ausgängen des Slave-Flip-Flops verbunden sind, um zwei Weitergabetransistoren T₁ und T₂, sechs Ausgangsdie in diesem gespeicherte Information auszugeben, transistoren T₃- Ts, 16 Widerständen R\ - R_i6 und einer dadurch gekennzeichnet, daßdas Master- J₅ Referenzdiode D zusammen; es wird von zwei Flip-Flop (10) und die Eingangsgatter (G\, G₂) über Spannungen Kvi und V_ca gespeist. Die Gatter G₁ und G₂ eine Diode (D)an Masse gelegt sind. mit den Widerständen /?i - Ra stellen die zwei Eingabe-

   UND-Schalter zur Beschickung des Master-Flip-Flops

   dar. Die Gatter Gj und G₄ mit den Widerständen A₅ und

   jo R₆ bilden das Master-Flip-Flop, das entsprechend der an den /-/^-Eingängen anstehenden Information zum

   Die Erfindung betrifft ein /-K-Master-Slave-Flip- Zeitpunkt der Taktpulsvorderflanke beladen wird. Die Flop mit einer vereinfachten TTL-Gatter-Anordnung, Gatter Gi-G₄ sind über die Referenzdiode D mit bestehend aus einem Master-Flip-Flop, aus zwei mit den Masse verbunden.

   Eingängen desselben verbundenen Eingangs-Gattern, 25 Die Transistoren Γι und T₂ stellen Weitergabe-UND-deren einer Eingang jeweils mit einer Taktimpulsquelle Schalter dar. Sie gestatten einen Informationsfluß aus verbunden ist, aus einem Slave-Flip-Flop, aus zwei dem Master-Flip-Flop 10 zum Slave-Flip-Flop 15, indem Weitergabe-Gattern zur Weitergabe der Information sie zur Zeit der Vorderflanke des Taktimpulses auf einer aus dem Master-Flip-Flop an das Slave-Flip-Flop und Taktimpulsleitung 13 und des Beladens des Master-Flipaus Ausgangsschaltungen, die mit den Ausgängen des 30 Flops 10 das Master-Flip-Flop 10 vom Slave-Flip-Flop Slave-Flip-Flops verbunden sind, um die in diesem 15 trennen und andererseits zur Zeit der Rückflanke des gespeicherte Information auszugeben. Taktimpulses den Informationsfluß vom Master-Flip-

   J-K-FWp-Flops dieser Bauart sind bekannt und Flop 10 zum Slave-Flip-Flop 15 ermöglichen,
   beispielsweise beschrieben in: »Elektronische Rechen- Die Gatter Gs und Ge mit den Widerständen Ri-R\₀

   anlagen«, 1967, Heft 1, Seite 10/11; »Der Elektroniker«, 35 bilden das Slave-Flip-Flop 15, das zum Zeitpunkt der März 1967, Seite 108/109; »IEE Transactions on Taktpulsrückflanke die binäre Information des Master-Electronic devices«, Dezember 1964, Seite 557/558. Flip-Flops über die Transistoren T\ und T₂ erhält. Die Insbesondere beschreibt die Zeitschrift »Der Elektroni- Transistoren T₃- Te bilden zusammen mit den Widerker« an der angegebenen Stelle ein /-K-Flip-Flop, das ständen Kn-Ki₆ Ausgangstreiber, die dem Flip-Flop nach dem Master-Slave-Prinzip aufgebaut ist und zwei 40 eine niedrige Ausgangsimpedanz und damit die gleichspannungsgekoppelte, intern verbundene, bistabi- Fähigkeit, hohe kapazitive Last zu treiben, sowie Ie Kippstufen (»Master« und »Slave«) aufweist. Das geringe Störanfälligkeit verleihen. Die binären AuS₁ »Master«-Flip-Flop besitzt dabei zwei Eingabe-UND- gangssignale des Flip-Flops an dessen Ausgängen Q, Q Schalter, die über eine Taktimpulsquelle ansteuerbar sind mit den Ausgangssignalen dieser Ausgangstreiber sind und deren Information bzw. Schaltzustand über 45 identisch.

   Kopplungsglieder in Form von Weitergabe-UND- Die sechs gestrichelt umrandeten NAND-Gatter

   Schaltern an das Slave-Flip-Flop übertragbar ist. Gi - G₆ haben jeweils einen Eingangstransistor Ti, einen Letzeres besitzt Ausgänge, die durch die Kollektoren Ausgangstransistor T₀ sowie die Arbeitswiderstände R_a von Invertern in Form von Transistorschaltungen und Rb. Jeder Eingangstransistor Ti ist ein Mehrfachgebildet werden. 50 emitter-Transistor, dessen Emitteranschlüsse die Ein-NachteÜig an den bekannten/-/C-Master-Slave-Flip- gänge des NAND-Gatters darstellen. Die Basis des Flops ist es. daß der Schwellwert der für die Transistors Ti führt über den Arbeitswiderstand R₃ zur Schaltvorgänge erforderlichen Eingangsspannung nicht Speisespannung Vm während der Kollektor mit der oder nicht genau genug eingestellt werden kann, was Basis des Ausgangstransistors T₀ verbunden ist. Der besonders in umfangreicheren logischen Schaltungen zu 55 Kollektor des letzteren führt über den Arbeitswider-Schwierigkeiten führen kann, wo durch einen Ausgang stand Rb zur Speisespannung V«.; sein Emitter dagegen des Flip-Flops die Eingänge zahlreicher weiterer ist über die Diode D (im Falle der Gatter Gi - G₄) oder Schaltungen angesteuert werden. über einen passiven Widerstand (Gatter G₅, G₆) mit