DE2537937C2 - Synchronisationsschaltung, die durch Ermittlung eines günstigen Abtastzeitpunktes den Empfang von in einem gestörten Eingangssignal enthaltenen Impulsen ermöglicht - Google Patents

Synchronisationsschaltung, die durch Ermittlung eines günstigen Abtastzeitpunktes den Empfang von in einem gestörten Eingangssignal enthaltenen Impulsen ermöglicht

Info

Publication number
DE2537937C2
DE2537937C2 DE2537937A DE2537937A DE2537937C2 DE 2537937 C2 DE2537937 C2 DE 2537937C2 DE 2537937 A DE2537937 A DE 2537937A DE 2537937 A DE2537937 A DE 2537937A DE 2537937 C2 DE2537937 C2 DE 2537937C2
Authority
DE
Germany
Prior art keywords
pulses
input
counter
output
circuit
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Expired
Application number
DE2537937A
Other languages
English (en)
Other versions
DE2537937A1 (de
Inventor
Pierre Montrouge Laurent
Ljubimko Paris Milosevic
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Thales SA
Original Assignee
Thomson CSF SA
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Thomson CSF SA filed Critical Thomson CSF SA
Publication of DE2537937A1 publication Critical patent/DE2537937A1/de
Application granted granted Critical
Publication of DE2537937C2 publication Critical patent/DE2537937C2/de
Expired legal-status Critical Current

Links

Classifications

    • HELECTRICITY
    • H04ELECTRIC COMMUNICATION TECHNIQUE
    • H04LTRANSMISSION OF DIGITAL INFORMATION, e.g. TELEGRAPHIC COMMUNICATION
    • H04L7/00Arrangements for synchronising receiver with transmitter
    • H04L7/02Speed or phase control by the received code signals, the signals containing no special synchronisation information
    • H04L7/033Speed or phase control by the received code signals, the signals containing no special synchronisation information using the transitions of the received signal to control the phase of the synchronising-signal-generating means, e.g. using a phase-locked loop
    • H04L7/0337Selecting between two or more discretely delayed clocks or selecting between two or more discretely delayed received code signals
    • H04L7/0338Selecting between two or more discretely delayed clocks or selecting between two or more discretely delayed received code signals the correction of the phase error being performed by a feed forward loop

Landscapes

  • Engineering & Computer Science (AREA)
  • Computer Networks & Wireless Communication (AREA)
  • Signal Processing (AREA)
  • Synchronisation In Digital Transmission Systems (AREA)
  • Manipulation Of Pulses (AREA)

Description

- mit einem Taktgeber, der Taktimpulse mit einer Wiederholperiode von TIn erzeugt (n ganzzahlig und > 1)
- und mit einer Abtastschaltung, die dem Eingangssignal Abtastwerte im Abstand TIn der Taktimpulse entnimmt und die periodisch jeweils η aufeinanderfolgende Abtastwerte an η verschiedenen Ausgänge verteilt,
gekennzeichnet durch
20
- einen Frequenzteiler (4, der mit dem Taktgeber (1) verbunden ist und Impulse mit einer entsprechend einem vorgegebenen Teilerverhältnis niedrigeren Frequenz als die Taktgeberfrequenz liefert,
- η Aufwärts/Abwärts-Impulszähler (2.1 bis l.n) mit je einem Aufwärtszähleingang, der mit dem entsprechenden Ausgang der Abtastschaltung (2, 1.1,1.2, . . . l.n) verbunden ist und mit je einem Abwärtszähleingang, die alle mit dem Teiler (4) verbunden sind, sowie mit je einem Ausgang, der nach Erreichen eines vorgegebenen Zählerstandes Impulse abgibt, die synchron zu den Taktgeberimpulsen sind,
- und eine ODER-Schaltung (5) mit « Eingängen, die mit den Ausgängen der Impulszähler verbunden sind, sowie mit einem die Synchronisierimpulse liefernden Ausgang (S).
2. Schaltung nach Anspruch 1, dadurch gekennzeichnet, daß die Abtastschaltung ein n-stufiges Schieberegister (2) enthält, dessen Ausgang mit seinem Eingang verbunden ist, an dessen Takteingang die Taktimpulse (2b) anliegen und ein gespeichertes Bit periodisch hindurchschieben, und das η Abtast-Wertausgänge hat, und daß die Abtastschaltung weiterhin η UND-Glieder (1.1 bis l.n) hat, deren erster Eingang jeweils mit dem Signaleingang (E) verbunden ist, deren zweiter Eingang mit dem entsprechenden Abtastwert-Ausgang des Schieberegisters (2) verbunden ist, und deren Ausgänge mit den entsprechenden Aufwärtszähleingängen der Impulszähler (2.1 bis 2.n) verbunden sind.
3. Schaltung nach Anspruch 2, dadurch gekennzeichnet, daß η weitere UND-Glieder (3.1 bis 3.n) mit ihrem ersten Eingang mit dem Ausgang des entsprechenden Impulszählers (2.1 bis l.n) und mit ihrem zweiten Eingang mit dem entsprechenden Abtastwert-Ausgang des Schieberegisters (2) verbunden sind, und daß die Ausgänge der weiteren UND-Glieder (3.1 bis 3.n) mit den entsprechenden Eingängen der ODER-Schaltung (5) verbunden sind.
4. Schaltung nach Anspruch 1, dadurch gekennzeichnet, daß zwischen den Taktgeber (1) und den Frequenzteiler (4) ein Verzögerer (3) geschaltet ist, der die Abwärtszählimpulse gegenüber den Taktimpulsen um ein Zeitintervall verzögert, das kleiner als
eine Taktimpuls-Wiederholperiode ist.
5. Schaltung nach Anspruch 1, dadurch gekennzeichnet, daß jeder Aufwärts-/Abwärts-Impulszähler N bistabile Kippstufen (51) umfaßt, deren Ausgänge mit einer ersten Erkennungsschaltung (52) für den Zählerstand 2""' und mit einer zweiten Erkennungsschaltung (54) für den Zählerstand 0 verbunden sind, daß ein erstes UND-Glied (53) zwischen den Aufwärts-Zähleingang des Impulszählers und den entsprechenden Ausgang der Abtastschaltung geschaltet ist, wobei der zweite Eingang des UND-Gliedes (53) mit dem Ausgang der ersten Erkennungsschaltung (52) verbunden ist, und daß ein zweites UND-Glied (55) zwischen den Abwärts-Zähleingang des Impulszählers und den Ausgang des Frequenzteilers (4) geschaltet ist, wobei der zweite Eingang dieses UND-Gliedes (55) mit dem Ausgang der zweiten Erkennungsschaltung (54) verbunden ist.
6. Schaltung nach Anspruch 1, dadurch gekennzeichnet, daß jeder Aufwärts-/Abwärts-Impulszähler (2.1 bis 2.n) ein 2"-stufiges Schieberegister (41, 42) umfaßt, dessen erste Stufe einen Setzeingang (RA. 1) hat, der mit einer ersten Verzögerungsschaltung (44) verbunden ist und dessen letzte Stufe einen Rücksetzeingang (RAZ) hat, der mit einer zweiten Verzögerungsschaltung (43) verbunden ist, und daß der Steuereingang (DD) für die eine Schieberichtung und der Eingang der ersten Verzögerungsschaltung (44) nrt dem entsprechenden Ausgang der Abtastschaltung, der Steuereingang (DG) für die andere Schieberichtung und der Eingang der zweiten Verzögerungsschaltung (43) mit dem Ausgang des Frequenzteilers (4) verbunden sind.
Die Erfindung betrifft eine Synchronisationsschaltung der im Oberbegriff des Anspruches 1 angegebenen Art.
Eine derartige Synchronisationsschaltung ist aus der Zeitschrift Telecommunications, 24 (1970), Nr. 11, Seiten 48-53 bekannt. Sie enthält eine Abtastschaltung, die aus Torschaltungen aufgebaut ist, die von einem Schieberegister zyklisch angesteuert werden. Die Abtastschaltung weist mehrere parallele Ausgänge auf, die an mehrere parallele Korrelationskanäle angeschlossen sind. Im übrigen ist der Synchronisationsschaltung ein Optimalfilter zur Unterdrückung von farbigem Rauschen vorgeschaltet.
Demgegenüber geht die Erfindung von einem in digitaler Form synchron übertragenen Signal aus, das bei ungestörter Übertragung aus einer Serie von Impulsen konstanter Dauer und konstanter, bekannter Wiederholperiode besteht, während bei gestörter Übertragung einzelne Impulse verschwinden, während andere zeitlich verschoben und mit Störimpulsen gemischt auftreten.
Der Erfindung liegt die Aufgabe zugrunde, eine Synchronisationsschaltung der einleitend angegebenen Gattung zu schaffen, die ausgehend von den vorstehend genannten Gegebenheiten das gesendete Synchronisiersignal (oder die Nutzimpulse) so gut als möglich wiederherstellt.
Diese Aufgabe ist erfindungsgemäß durch die im Kennzeichen des Anspruches 1 angegebenen Merkmale gelöst.
Die Unteransprüche betreffen vorteilhafte Ausfüh-
rungsformen und Weiterbildungen der Synchronisationsschaltung nach dem Anspruch 1.
In der Zeichnung ist die Schaltung nach der Erfindung anhand von Blockschaltbildern und einem Diagramm in beispielsweise gewählten Ausfühiungsformen veranschaulicht. Es zeigt
Fig. 1 ein Ausführungsbeispiel einer Schaltung nach der Erfindung,
Fig. 2 ein Diagramm der an verschiedenen Punkten der Schaltungen auftretenden Signalformen,
Fig. 3 ein Ausführungsbeispiel für einen Zähler und Fig. 4 ein weiteres Ausfühmiigsbeispiel des Zählers.
Es wird von einem Signal ausgegangen, das aus Impulsen konstanter Dauer r und ebenfalls konstanter Wiederholperiode T besteht. Dieses Signal kann ein von einer Sendesteile zu einer Empfangsstelle übertragenes Synchronisationssignal sein. Im Verlauf der Übertragung ist das Signal Störungen ausgesetzt. Einzelne Impulse des gesendeten Signals können verschwinden, andere sind zeitlich verschoben und außerdem können sich einzelne Störimpuise zwischen zwei Nutzimpulse schieben. Das empfangene Signal ist folglich als Synchronisationssignal nicht mehr verwendbar.
Gegenstand der Erfindung ist die Abtrennung der Nutzimpulse.
Das Prinzip der Erfindung beruhl auf dem Umstand, daß die durch Störungen verursachten Störimpulse sich zeitlich nicht genau mit der Periode T wiederholen. Lediglich die Nutzimpulse können sich mit dieser Periode mit der statistisch größeren Häufigkeit als die Störimpulse wiederholen.
Jede Periode T wird nun in η Intervalle mit einer Dauer kleiner oder gleich derjenigen der Impulse zerlegt. Wenn ein Nutzimpuls sich in einem dieser Intervalle befindet, werden sich auch alle anderen Nutzimpulse in jeder Periode T in demselben Intervall befinden. Dagegen werden sich die Störimpulse in irgendeinem beliebigen Intervall in zufälliger und nichtperiodischer Weise verteilt befinden.
Zur Gewinnung der Nutzimpulse und zur Unterdrükkung der Störimpulse umfaßt die Schaltung nach der Erfindung daher Einrichtungen zur Zählung der in jedem der Intervalle vorhandenen Impulse. Die Nutzimpulse füllen sehr viel schneller den entsprechenden Zähler als die Störimpuise. Es genügt daher, den vollsten oder den am schnellsten vollen Zähler festzustellen, um das Intervall jeder Periode T zu ermitteln, in dem sich jeder Nutzimpuls befindet; anschließend werden die Nutzimpulse diesem Zähler zur Synchronisierung eines Taktgebers mit derselben Periodendauer T entnommen.
Fig. 1 zeigt ein Ausführungsbeispiel einer Schaltung nach der Erfindung. Sie umfaßt einen Taktgeber 1, der Impulse liefert, die eine Wiederholperiode Tm haben. Diese Impulse liegen an einem η-stufigen Schieberegister 2 an, dessen Ausgang mit dem Eingang verbunden ist, so daß ein Bit »1« in dem Schieberegister zyklisch mit derselben Wiederholperiode Γ umläuft, die auch die Nutzimpulse haben, von denen der Ankun^szeitpunkt mit einem Fehler von etwa TIn gesucht ist. Jeder der Ausgänge der η Stufen des Schieberegisters ist mit dem ersten Eingang eines UND-Gliedes verbunden. Es sind daher η UND-Glieder 11,12, ... In vorhanden, die in jeder Periode T während eines Intervalls TIn ein Signal von ihrem zweiten Eingang auf ihren Ausgang übertragen können. Das empfangene Synchronisationssignal mit seinen Nutz- und Störimpulsen liegt an einem Anschluß E der Schaltung an. Dieser Anschluß E ist mit
10
15
20
25
30
35
60
65 sämtlichen zweiten Eingängen der UND-Glieder 11,12, ... In verbunden. Die UND-Glieder zerlegen nun jede Periode des empfangenen Signals in η Intervalle. Jedes Glied liefert folglich eine »1«, wenn in dem entsprechenden Intervall ein Impuls vorhanden ist und eine »0« im gegenteiligen Fall. Die η UND-Glieder sind einzeln mit η Zählern 21,22,... 2n verbunden. Um zu vermeiden, daß nach Ablauf einer gewissen Zeit sämtliche Zähler voll sind, liegen an ihnen regelmäßig wiederkehrende Abwärtszählimpulse an. Diese Abwärtszählimpulse werden aus den Impulsen des Taktgebers 1 mit Hilfe einer Verzögerungsschaltung 3 und eines Teilers 4 erzeugt. Der Verzögerer 3 hat den Zweck, die Abwärtszählimpulse in bezug auf die Zählimpulse zu verzögern, da andernfalls die Zähler offensichtlich nicht ordnungsgemäß arbeiten könnten. Das Teilungsverhältnis des Teilers 4 ist derart festgelegt, daß die Abwärtszählimpulse mit einer Wiederholperiode erzeugt werden, die im Mittel kleiner als diejenige der Störimpulse ist, die jedoch sehr viel größer als die Periode T ist. Somit ist lediglich der die Nutzimpulse aufnehmende Zähler ständig gefüllt und die übrigen /i-l-Zähler sind stets nahezu leer. Diese Zähler besitzen darüber hinaus eine Besonderheit: Wenn ihr Inhalt beim Eintreffen eines Abwärtszählimpulses Null ist, bleibt er auf Null. Und wenn ihr Inhalt beim Eintreffen eines Zählimpulses ein Maximum ist, bleibt er ein Maximum. Ausführungsbeispiele für diese Zähler werden später beschrieben.
Die Ausgänge der Zähler sind einzeln mit η weiteren UND-Gliedern 31, 32, ... 3n verbunden. Jedes dieser UND-Glieder ist außerdem mit seinem anderen Eingang mit dem entsprechenden Ausgang des Schieberegisters verbunden. Die zwei zusammengehörigen UND-Glieder vor und nach jedem Zähler werden somit synchron gesteuert, so daß ein Signal zur gleichen Zeit nur am Ausgang eines einzigen UND-Gliedes auftreten kann. Alle Ausgänge der UND-Glieder 31 bis 3n sind mit entsprechenden Eingängen eines ODER-Gliedes 5 verbunden, dessen Ausgang 5 lediglich die Nutzimpulse liefert, die zur Synchronisierung eines nicht dargestellten Taktgebers dienen.
Fig. 2 zeigt die Form der an verschiedenen Punkten der Schaltung auftretenden Signale.
Fig. 2a zeigt das am Anschluß E anliegende Eingangssignal. Es umfaßt sich mit der Wiederholperiode T wiederholende Nutzimpulse, die teilweise fehlen und mit Störimpulsen gemischt sind.
Fig. 2b zeigt die nacheinander an das Schieberegister angelegten Impulse. Zur Vereinfachung der Figur wurde η gleich 3 gewählt. Diese Impulse werden auf drei Zähler 21, 22 und 23, jeweils in Verbindung mit ihren eingangsseitigen und ausgangsseitigen UND-Gliedern, verteilt. Die unter den Impulsen stehenden Ziffern 1, 2 und 3 geben an, daß alle Impulse 1 für den Zähler 21, alle Impulse 2 für den Zähler 22 und alle Impulse 3 für den Zähler 23 bestimmt sind.
Fig. 2c zeigt die an allen Zählern anliegenden Abwärtszählimpulse.
Schließlich zeigen die Fig. 2d, 2e und 2f den Inhalt der Zähler 21, 22 und 23, wobei angenommen ist, daß dieser Inhalt vor dem ersten Impuls der Fig. 2a Null war. Man erkennt, daß der Zähler 21 sich gleichmäßig füllt, während die Zähler 22 und 23 praktisch leer bleiben.
Fig. 3 zeigt ein erstes Ausführungsbeispiel des Zählers. Er umfaßt zwei Schieberegister 41 und 42 mit je acht Stufen, die in Serie geschaltet sind, um bis zu 16 Impulsen aufnehmen zu können. Diese zwei Schiebere-
gister besitzen Steuereingänge für die Aufwärtszählung und die Verschiebung nach Rechts (Anschlüsse DD) und für die Abwärtszählung und die Verschiebung nach links (Anschlüsse DG).
Die von dem eingangsseitigen UND-Glied, das dem Zähler (Anschluß C) vorgeschaltet ist, gelieferten Impulse liegen an den zwei Eingängen DD der Schieberegister und an einer Verzögerungsschaltung 44 an, deren Ausgang mit einem Eingang (RAl) zur Rückstellung der ersten Stufe des Registers 41 auf 1 verbunden ist. Die erste Stufe des Registers 41 wird somit bei jedem Steuerimpuls auf den Zustand 1 zurückgestellt. Jeder Aufwärtszählimpuls vermehrt die Zahl der in den Zustand 1 gebrachten Stufen um eine Einheit.
Die Abwärtszählimpulse (Anschluß D) liegen an den zwei Eingängen DG der Register und an einer Verzögerungsschaltung 43 an, deren Ausgang mit dem Eingang (RAZ) zur Rückstellung der letzten Stufe des Registers 42 auf Null verbunden ist. Jeder Abwärtszählimpuls vermindert somit die Zahld er im Zustand 1 befindlichen Stufen um eine Einheit.
Den Ausgang des Zählers (Anschluß F) bildet die Verbindung zwischen den zwei Registern 41 und 42. Diese Wahl des Ausganges entspricht einem Schwellwert. Solange nämlich das Register 41 nicht gefüllt ist, ergibt sich kein Ausgangssignal. Sobald jedoch die Zahl der gezählten Impulse den Wert 8 überschreitet, befindet sich der Ausgang F im Zustand 1. Dies ist gleichbedeutend mit einer Serie von Impulsen der Dauer 77« und der Wiederholperiode T am Ausgang S der Gesamtschaltung, die sich im Synchronismus mit dem gesendeten Synchronisationssignal befindet.
Fig. 4 zeigt ein anderes Ausführungsbeispiel des Zählers nach der Erfindung. Er umfaßt einen Zähler 51 mit vier Bits, zusammengesetzt aus vier bistabilen Kippstufen und somit in der Lage, 16 Impulse aufzunehmen. Dieser Zähler besitzt einen Zähleingang CC, einen Abwärtszähleingang DC und acht Ausgänge, die die A.usgänge Ql, Ql, Qi und 04 der Kippstufen und ihre invertierten Ausgänge Ql, Ql, Qi und Q4 sind. Die Ausgänge Ql bis Q4 sind mit den Eingängen eines NAND-Gliedes 52 verbunden.
Der Ausgang dieser Schaltung ist mit einem Eingang eines UND-Gliedes 53 verbunden, dessen anderer Eingang die Zählimpulse (Anschluß C) erhält und dessen Ausgang mit dem Zähleingang_des Zählers 51 verbunden ist. Die Ausgänge Ql bis ß4 sind mit den Eingängen eines NAND-Gliedes 54 verbunden. Ein zweites UND-Glied 55 ist mit seinem einen Eingang mit dem Anschluß D für die Abwärtszählimpulse, mit seinem anderen Eingang mit dem Ausgang des NAND-Gliedes 54 und mit seinem Ausgang mit dem Abwärtszähleingang des Zählers 51 verbunden.
Als Ausgang F des Zählers dient der Ausgang 04, der sich auf dem Zustand 1 befindet, sobald acht Impulse gezählt sind. Die Glieder 52 und 53 haben den Zweck, Abwärtszählimpulse zu blockieren, solange der Zähler voll ist. Ebenso sperren die Glieder 54 und 55 die Abwärtszählimpulse, solange der Zähler leer ist.
Hierzu 2 Blatt Zeichnungen
65

Claims (1)

Patentansprüche:
1. Synchronisationsschaltung, die durch Ermittlung eines günstigen Abtastzeitpunktes den Empfang von in einem gestörten Eingangssignal enthaltenen Impulsen mit vorgegebener Pulsdauer und Wiederholperiode T ermöglicht,
DE2537937A 1974-08-27 1975-08-26 Synchronisationsschaltung, die durch Ermittlung eines günstigen Abtastzeitpunktes den Empfang von in einem gestörten Eingangssignal enthaltenen Impulsen ermöglicht Expired DE2537937C2 (de)

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
FR7429294A FR2283592A1 (fr) 1974-08-27 1974-08-27 Dispositif extracteur de synchronisation et systeme de transmission d'informations comportant un tel dispositif

Publications (2)

Publication Number Publication Date
DE2537937A1 DE2537937A1 (de) 1976-03-11
DE2537937C2 true DE2537937C2 (de) 1986-10-02

Family

ID=9142610

Family Applications (1)

Application Number Title Priority Date Filing Date
DE2537937A Expired DE2537937C2 (de) 1974-08-27 1975-08-26 Synchronisationsschaltung, die durch Ermittlung eines günstigen Abtastzeitpunktes den Empfang von in einem gestörten Eingangssignal enthaltenen Impulsen ermöglicht

Country Status (4)

Country Link
US (1) US4027261A (de)
DE (1) DE2537937C2 (de)
FR (1) FR2283592A1 (de)
GB (1) GB1513029A (de)

Families Citing this family (22)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
FR2377729A1 (fr) * 1977-01-14 1978-08-11 Thomson Csf Dispositif de decodage de signaux numeriques, et systeme comportant un tel dispositif
US4201885A (en) * 1978-10-26 1980-05-06 Gte Automatic Electric Laboratories Incorporated Routinable clock circuit
US4240111A (en) * 1979-04-04 1980-12-16 Rca Corporation Vertical sync separator
NL183214C (nl) * 1980-01-31 1988-08-16 Philips Nv Inrichting voor het synchroniseren van de fase van een lokaal opgewekt kloksignaal met de fase van een ingangssignaal.
DE3215074A1 (de) * 1982-04-22 1983-10-27 Siemens AG, 1000 Berlin und 8000 München Anordnung zur anpassung einer pruefeinrichtung an einen pruefling
FR2527031A1 (fr) * 1982-05-17 1983-11-18 Sintra Alcatel Sa Circuit d'acquisition de l'horloge d'un message binaire code en nrz
NL8202685A (nl) * 1982-07-05 1984-02-01 Philips Nv Kloksignaalregenerator met hoge stabiliteit.
US4578666A (en) * 1983-03-23 1986-03-25 Tektronix, Inc. Method of comparing data with asynchronous timebases
US4667333A (en) * 1983-12-22 1987-05-19 Motorola, Inc. Automatic clock recovery circuit
DE3627135C2 (de) * 1986-08-09 1994-11-24 Philips Patentverwaltung Bitsynchronisation eines Datenblocks in einem Empfänger
US4748348A (en) * 1986-12-29 1988-05-31 Tektronix, Inc. Multi-level pattern detector for a single signal
US4872155A (en) * 1987-03-13 1989-10-03 Pioneer Electronic Corporation Clock generator circuit and a synchronizing signal detection method in a sampled format system and a phase comparator circuit suited for generation of the clock
EP0390958A1 (de) * 1989-04-07 1990-10-10 Siemens Aktiengesellschaft Verfahren zur Datentaktregenerierung für Datensignale und Schaltungsanordnung zur Durchführung des Verfahrens
FR2738383B1 (fr) * 1995-09-05 1997-10-03 Thomson Csf Procede de quantification vectorielle de vocodeurs bas debit
FR2778041A1 (fr) * 1998-04-24 1999-10-29 Thomson Csf Procede de neutrodynage du tube d'un emetteur
FR2788390B1 (fr) 1999-01-12 2003-05-30 Thomson Csf Emetteur de radiodiffusion en ondes courtes a haut rendement optimise pour les emissions de type numerique
FR2790343B1 (fr) 1999-02-26 2001-06-01 Thomson Csf Systeme pour l'estimation du gain complexe d'un canal de transmission
US7412018B1 (en) * 1999-05-26 2008-08-12 Alcatel Usa Sourcing, L.P. Rapid acquisition synchronization sequences for direct sequence spread spectrum systems using code time offsets
FR2799592B1 (fr) 1999-10-12 2003-09-26 Thomson Csf Procede de construction et de codage simple et systematique de codes ldpc
US6906571B1 (en) * 2003-07-11 2005-06-14 Xilinx, Inc. Counter-based phased clock generator circuits and methods
JP4763049B2 (ja) * 2006-05-24 2011-08-31 シャープ株式会社 カウンタ回路を備える制御信号生成回路ならびに表示装置
DE102012216002B3 (de) * 2012-05-18 2013-09-12 Leica Microsystems Cms Gmbh Schaltung und Verfahren zum Erzeugen von periodischen Steuersignalen sowie Mikroskop und Verfahren zum Steuern eines Mikroskops

Family Cites Families (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US3588709A (en) * 1968-09-26 1971-06-28 Westinghouse Electric Corp Synchronous timing system having failure detection feature
US3619662A (en) * 1970-11-23 1971-11-09 Canadian Patents Dev Data receiver and synchronizing system
US3916324A (en) * 1971-07-01 1975-10-28 Sanders Associates Inc Method and apparatus for producing a baud timing signal from a modulated carrier signal
US3893033A (en) * 1974-05-02 1975-07-01 Honeywell Inf Systems Apparatus for producing timing signals that are synchronized with asynchronous data signals

Also Published As

Publication number Publication date
FR2283592B1 (de) 1977-03-25
DE2537937A1 (de) 1976-03-11
US4027261A (en) 1977-05-31
FR2283592A1 (fr) 1976-03-26
GB1513029A (en) 1978-06-01

Similar Documents

Publication Publication Date Title
DE2537937C2 (de) Synchronisationsschaltung, die durch Ermittlung eines günstigen Abtastzeitpunktes den Empfang von in einem gestörten Eingangssignal enthaltenen Impulsen ermöglicht
DE2740347A1 (de) Vorrichtung zum einfuegen und ausblenden von zusatzinformation in einen bzw. aus einem digitalen informationsstrom
DE2716488A1 (de) Empfangseinrichtung
DE2726277A1 (de) Abtastsignaldetektor
DE2924922C2 (de)
DE2437390B2 (de) Verfahren zur Übertragung von binären Daten
DE2147565C3 (de) Schaltungsanordnung zum Herstellen und Überwachen des wertmäßigen Gleichlaufs zwischen den Abtastimpulsen eines Datenempfängers und den in diesem eintreffenden Daten
DE1616356B1 (de) Schaltungsanordnung zur Synchronisation in einem Zeitmultiplex-System
DE2613930C3 (de) Digitaler Phasenregelkreis
DE1591825A1 (de) Zeitwiedergewinnungs-Schaltung
DE3246211C2 (de) Schaltungsanordnung zur Detektion von Folgen identischer Binärwerte
DE1766413B1 (de) Synchronisation eines Zeitmultiplex-UEbertragungssystems
DE1591258A1 (de) Vorrichtung zur Messung der Verzerrung einer telegraphischen Modulation
DE2331591A1 (de) Mit ultraschall arbeitendes unterwasser-uebertragungssystem
DE2603844A1 (de) Verfahren und vorrichtung zum synchronisieren eines empfangsseitigen schluesselgenerators mit einem sendeseitigen schluesselgenerator
DE2242639B2 (de) Zeitmultiplex-telegrafie-system fuer zeichenweise verschachtelung
DE2051940A1 (de) Selbsttätiger Baud Synchronisierer
DE955965C (de) Anordnung zur Synchronisierung des Empfaengers mit dem Sender in Impuls-Multiplexanlagen
DE2715939C2 (de) Verfahren zur Erzeugung eines Taktvielfaches
EP0065062B1 (de) Verfahren zur Erzeugung von digitalen periodischen Zeitfunktionssignalen
DE3515572C2 (de)
DE2941702C3 (de) Synchronisierungs-Einrichtung
DE3806981A1 (de) Binaerzaehler
DE2845842C2 (de) Verfahren und Schaltungsanordnung zur Fehlerratenmessung in PCM-Übertragungssystemen
DE1283885B (de) Synchronisierkodeempfaenger fuer Zeitmultiplex-UEbertragungssysteme nach dem Puls-Kode-Modulationsverfahren

Legal Events

Date Code Title Description
8110 Request for examination paragraph 44
D2 Grant after examination
8364 No opposition during term of opposition
8339 Ceased/non-payment of the annual fee