DE2845842C2 - Verfahren und Schaltungsanordnung zur Fehlerratenmessung in PCM-Übertragungssystemen - Google Patents

Description

b_n = a₍„ -?»-·■)

ist die resultierende zu übertragende Signalfolge (AB)mh der Taktfrequenz /V eine Quasizufaüsfoige mit gleichem Bildungsgesetz ist und die aus der Signalfolge (AB) entstehende, mit Übertragungsfehlern behaftete Signalfolge (AB)* in A* und B* empfangsseitig getrennt wird, dadurch gekennzeichnet, daß en pfangsseitig aus der Folge A* eine Folge B** mit Hilfe einer Exklusiv-ODER-Verknüpung gewonnen wird, wobei das ßildungsgesetz demjenigen der sendeseitigen Verknüpfung zur Bildung der Folge B aus der Folge A entspricht _.id nachfolgend £?*und B"bitweise zur Bestimmung der Feh'errate miteinander verglichen werden.

2. Verfahren nach Anspruch 1, dadurch gekennzeichnet, daß die gemessene Fehlerzahl entsprechend der bei der Erzeugung der Folge B" auftretenden Fehlervergrößerung korrigiert wird.

3. Verfahren nach Anspruch 2, dadurch gekennzeichnet, daß bei Bestimmung der Folge B** durch eine Exklusiv-ODER-Verknüpfung von zwei Grö-Ben das angezeigte ermittelte Ergebnis mit einem

Korrekturfaktor^ multipliziert wird.

4. Verfahren nach Anspruch 2, dadurch gekennzeichnet, daß bti Bestimmung der Folge B" durch eine Exklusiv-ODER-Verknüpfung von drei Größen das angezeigte ermittelte Ergebnis mit einem Korrekturfaktor multipliziert wird.

5. Verfahren nach einem der vorhergehenden Ansprüche, dadurch gekennzeichnet, daß die empfangsseitig ausgewertete Quasizufallsfolge maximaler Länge eine Unterfolge der tatsächlich übertragenen gleichartigen Quasizufallsfolge darstellt.

6. Schaltungsanordnung zur Durchführung des Verfahrens nach einem der vorhergehenden Antpriiche. dadurch gekennzeichnet, daß ein mil der Taktfrequenz fy12 betriebenes Schieberegister (SRE 1 in F i g. 2) vorgesehen ist, dessen Ausgang (RG 22) zusammen mit einer ersten Anzapfung (RG 1) des Schieberegisters zu einer ersten Exklusiv-ODER-Schaltung (EOR 2) geführt ist, deren Ausgang mit dem Eingang des Schieberegisters (SREi) verbunden ist, daß eine zweite Anzapfung (RG 12) zusammen mit der ersten Anzapfung (RG 1) an eine zweite Exklusiv-ODER-Schaltung (EOR 3) geführt ist, deren Ausgang mit dem einen Eingang eines mit der Taktfrequenz /r arbeitenden Multiple-

xers (MXS) verbunden ist und die Signalfolge B überträgt, daß die erste Anzapfung [RG 1) an den zweiten Eingang des Multiplexers geführt ist und die Signalfolge A überträgt, daß empfangssettig ein mit der Taktfrequenz fr betriebener Demultiplexer (MXE) vorgesehen ist, an dessen einen, die Ausgangssignalfolge A* liefernden Ausgang ein Schieberegister (SRE2) angeschlossen ist, dessen Aus- und Eingang mit einer dritten Exklusi' -ODER-Schaltung (EOR 5) verbunden ist, das seinerseits ausgangsseitig an eine vierte als Vergleicher arbeitende Exklusiv-ODER-Schaltung (AD 1) angeschlossen ist, deren zweiter Eingang an dem zweiten, die Signalfolge B* übertragenden Ausgang des Demultiplexers (MXE) liegt und daß die Ausgangssignale der vierten Exklusiv-ODER-Schaltung (AD 1) einer Zählschaltung (FZ)zugeführt sind.

7. Schaltungsanordnung nach Anspruch 6, dadurch gekennzeichnet, daß vor der Zählschaltung (FZ) eine Korrekturschaltung (RS) eingeschaltet ist

Die Erfindung bezieht sich auf ein Verfahren zur Fehlerratenmessung in PCM-Systemen unter Verwendung einer Quasizufallsfolge maximaler Länge, wobei diese Quasizufallsfofge eine erste gleichartige Quasizufallsfolge A und eine gegen diese um 2f^N-v Bis verzögerte zweite Quasizufallsfolge B mit jeweils der Taktfrequenz /7/2 enthält, wobei die verzögerte zweite Signalfolge B aus dem ein JV-stelliges Schieberegister aufweisenden Quasi-Zufalls-Generator für die Folge A durch eine Exklusiv-ODER-Verknüpfung zwischen bestimmten Registerstellen des Schieberegisters abgeleitet wird, die Bits a„-i, a_r„ a_n+\,... der Signalfolge A und bn-u b„, b„+1, ... der Signalfolge B in der Reigenfolge a_n-\.bn.an. £>„+1,... verschachtelt wei den.

" In - Γ )

ist die resultierende zu übertragende Signalfolge (AB) mit der Taktfrequenz /V eine Quasizufallsfolge mit gleichem Bildungsgesetz ist und die aus der Signalfolge (AB) entstehende, mit Übertragungsfehlern behaftete Signalfolge (A B)* in A 'und B*empfangsseitig getrennt wird.

Aus der Zeitschrift »Siemens Forschungs- und Entwicklungsberichte«, Band 3 (1974), Nr. 4, S. 218 - 224, ist es bekannt, sendeseitig eine Quasizufallsfolge (nachfolgend QZF genannt) zu benutzen, bei der aus einer Signalfolge A eine weitere gleichartige, aber phasenverschobene Signalfolge Sin einem Quasizufallsgenerator durch eine Exklusiv-ODER-Verknüpfung abgeleitet wird. Hierzu ist ein /V-stelliges Schieberegister vorgesehen, das mindestens zwei Anzapfungen aufweist, von denen die eine am Ende des Schieberegisters und die andere im Abstand von * (bzw. y, ζ usw.) Registerstellen vom Eingang liegt. Zur Erzeugung von Quasizufallsfolgen maximaler Länge mit 2^N- 1 Bis sind nur bestimmte Werte von χ (bzw. y. ? usw.) zulässig. Diese Anzapfungen sind mit den Eingängen einer Exklusiv-ODER-Schaltung verbunden, deren Ausgang zum Eingang des Schieberegisters geführt ist. Die gesuchte Quasizufallsfolge steht mit entsprechender zeitlicher Verzögerung an jedem beliebigen Punkt der Schaltung zur Verfügung. Es sind darüber hinaus auch noch abweichende Realisierungen von Quasizufallsgeneratoren bekannt.

Wie sich zeigen läßt, können bezüglich einer ursprünglichen Folge A beliebig phasenverschobene weitere Quasizufallsfolgen B, C usw. durch Exklusiv-ODER-Verknüpfungen de·· Folgen an geeigneten Abgriffen des Schieberegisters eines Quasizufallsgenerators erzeugt werden (Schiebe- und Addiereigenschaft der QZF).

Es läßt sich ferner zeigen, daß bei Auswahl jedes Z, 4, 6. usw. Bits eine QZF wiederum die selbe QZF entsteht. Allgemein ausgedrückt gilt:

Wenn {a*} eine QZF ist, so ist la,*} = {a*|, wobei allerdings eine Phasenverschiebung auftritt Dabei beschreibt k die zeitliche Aufeinanderfolge der einzelnen Bits der QZF und q = 1, 2, ... %»-'). Die geschweiften Klammern bezeichnen eine Folge von Werten. In Umkehrung dieser Gesetzmäßigkeit muß sich eine QZF auch durch Ineinanderschachteln von q geeignet gegeneinander phasenverschobenen aber sonst gleichartigen QZF erzeugen lassen. Die hierfür notwendigen Gesetzmäßigkeiten sind für die praktisch relevanten Werte q = 2 und q = 4 in der vorgenannten Arbeit behandelt. Dort wird gezeigt, daß für eine Ineinanderschachtelung von zwei QZF eine relative Phasenverschiebung der beiden QZF um 2^N-¹) Bit notwendig ist, wenn die selbe QZF mit der doppelten Bitfolgefrequenz erzeugt werden soll.

Aus der Zeitschrift »Review of the Electrical Communication Laboratories«, Band 24, Nr. 9-10, Sept-Okt. 1976, S. 799-813, ist ein Verfahren zur Fehlerratenmessung bei PCM-Übertragungisystemen bekannt, bei welchem ein beliebiges PCM-Signal A, mit der halben Übertragungstaktrate (/V2) erzeugt wird. Dieses Α-Signal wird um m Bit verzögert und so ein neues Signal gebildet (nachfolgend als Signal B bezeichnet). Die Zahl m ist frei wählbar. Durch vollständige bitweise und fortlaufende Verschachtelung des Signals A mit dem Signal B entsteht ein durchgehendes PCM-Signal mit der Taktrate fr. welches als Testsignal der Übertragungsstrecke zugeführt wird. Auf der Empfangsseite werden die beiden Signale durch DemultipleAen wieder getrennt. Das auf das ursprüngliche Signal A zurückgehende, empfangsseitig mit A * bezeichnete Signal wird um die gleiche Zah! von m Bit verzögert, wie auf der Sendeseite. Das verzögerte Signal heiße B*. Daraufhin werden die empfangenen. auf die ursprünglichen Signalfolgen A und B zurückgehenden Signale A* und B* bitweise miteinander verglichen. Ein Fehler in einem Bit ergibt einen Fehler am Ausgang der Vergleichsschaltung. Auf diese Weise können Fehler, welche bei der Übertragung zustande gekommen sind, erkannt werden, ausgenommen solche Fehler, bei denen sowohl das Bit im Signal A * als auch das jeweilige Bit im Signal B* gleichzeitig falsch sind. Die Wahrscheinlichkeit, daß eine derartige gleichzeitige Abweichung sowohl beim Signal A * als auch beim Signal B* auftritt, ist bei den üblichen PCM-Übertragungssystemen, welche mit außerordentlich geringen Fehlerraten arbeiten, äußerst gering. Mit diesem Verfahren ist eine Art empfangsseitiger Synchronisation durchführbar, weil es möglich ist. die Zuordnung der Signale A * und B* zum richtigen Kanal zu finden, d. h. die Verschiebung um die m Bit herzustellen. Dies kann dadurch erfolgen, daß empfangsseitig eine Kontrolle der Fehlerrate vorgenommen wird und die Signale A 'und ß*(gegebenenfalls durch Unterdrücken t>5 eines Taktimpuls·;:: im Demultiplexer) über der empfangenen Folge verschoben werden, bis die Fehlerrate ein Minimum erreicht. Ei!· falscher Zuordnung wird dagegen die Fehlerrate sofort extrem groß.

Der Nachteil dieses Prüfungsverfahrens besteht darin, da (J mittels eines Schieberegisters nur eire begrenzte Verzögerung um m Bits möglich ist, weil für sehr große Verzögerungen sehr lange Schieberegister benötigt würden. Die Prüfung von hochratigen PCM-Übertragungssystemen erfolgt aber normalerweise mit Quasizufallsfolgen von extrem großer Länge. Beispielsweise werden 2^M-1 » 4,2 10⁶ Bit innerhalb einer Periode verwendet Bei der sendeseitigen Verzögerung einer Signalfolge A um eine nur geringe Anzahl von m Bit ist aber die Bildung einer derartig langen gleichartigen Quasizufallsfolge durch Verschachteln der Signalfolgen A und B mit tragbarem Aufwand nicht mehr möglich. Hierzu wäre nämlich eine Verzögerung des Signals A um 2C-") Bit (im gewählten Beispiel ca. 2,1 - ΙΟ" Bit) notwendig. Dabei ist N die Anzahl der Registerstellen im Schieberegister des Quasizufallsgenerators.

Der Erfindung liegt die Aufgabe zugrunde, ein Verfahren der eingangs genannten '.-t so weiterzubilden, daß die Prüfung der FehicrbAufigkeil von PCM-Übertragunseinrichtungen trotz der Verwendung von Quasizufallsfolgen sehr großer Länge mit geringem Aufwand durchgeführt weiden kann. Gemäb der Erfindung wird dies dadurch erreicht, daß empfangsseitig aus der Folge A * eine Folge B" mit Hilfe einer Exklusiv-ODER-Verknüpfung gewonnen wird, wobei das Bildungsgesetz demjenigen der sendeseitigen Verknüpfung zur Bildung der Folge B jus der Folge A entspricht und nachfolgend B* und B" bitweise zur Bestimmung der Fehlerrate miteinander verglichen werden.

Dieses Verfahren hat den Vorteil, daß die zu übertragende PCM-Folge eine Quasizufallsfolge ist und gleichzeitig eine empfangsseitige Synchronisation bzw. ein synchron laufender QZF-Generator überflüssig ist. Wegen der Verwendung einer QZF kann besser und infolge des Wegfalls der Notwendigkeit der Syn< hronisation zusätzlich einfacher gemessen werden.

Die Erfindung betrifft weiterhin eine Schaltungsanorc.iiung zur Durchführung des vorstehend genannten Verfahrens, welche dadurch gekennzeichnet ist, daß ein mit der Taktfrequenz /7/2 betriebenes Schieberegister vorgesehen ist. dessen Ausgang zusammen mit einer ersten Anzapfung des Schieberegisters zu einer ersten Exklusiv-ODER-Schaltung geführt ist, deren Ausgang mit dem Eingang des Schieberegisters verbunden ist. daß eine zweite Anzapfung zusammen mit der ersten Anzapfung an eine zweite Exklusiv-ODER-Schaltung geführt ist, deren Ausgang mit dem einen Eingang eines mit der Taktfrequenz /V arbeitenden Multiplexers verbunden ist und die Signalfolge B überträgt, daß die erste Anzapfung an den zweiten Eingang des Multiplexers geführt ist und die Signalfolge A überträgt, daß empfangsseitig ein mit der Taktfrequenz f, betriebener Demultiplexer vorgesehen ist. an dessen einen, die Ausgangssignalfolge A * liefernden *\usgang ein Schieberegister angeschlossen ist. dessen Aus- und Eingang mit einer dritten Txklusiv-ODER-Schaltung verbunden ist. das seinerseits ausgangsseitig an eine vierte als Vergleicher arbeitende Exkusiv-ODER-Schaltung angeschlossen ist, deren zweiter Eingang an dem zweiten, die Signalfolge B*übertragenden Ausgang des Demultiplexers liegt und daß die Ausgangssignale der vierten Exklusiv-ODER-Schaltung einer Zählschaltung zugeführt sind.

Weiterbildungen der Erfindung sind in den Unteran-

Sprüchen wiedergegeben.

Die Erfindung wird nachfolgend anhand von Zeichnungen näher erläutert. Es zeigt

Fig. I den prinzipiellen Aufbau eines Quasizufalls-Generators,

F i g. 2 ein Ausführungsbeispiel für den Aufbau d;r Sendeseite einer PCM-Prüfschaltung nach der Erfindung,

F i g. 3 den prinzipiellen Aufbau einer empfangsseitigen Schaltung zur Bildung der zum Vergleich benötigten Signalfolge,

F i g. 4 ein Ausführungsbeispiel für den Aufbau der Empfangsseite einer PCM-Prüfschaltung nach der Erfindung,

F i g. 5 ein weiteres Ausführiingsbeispiel für die Ausgestaltung der Empfangsseite.

In F i g. 1 ist ein Schieberegister SREi mit N Registerzellen RG 1 bis RGN dargestellt, wobei die Taktfrequenz frl2 beträgt und jede Registerzelle eine Vei/.ögeiung vun T — 2//V bewiiki. Die Ausgänge üei Registerzellen RCx sowie RCN (und ggf. weiterer Registerstellen z. B. RGy) sind mit den Eingängen einer Exklusiv-ODER-Schaltung EOR1 verbunden, deren Ausgang an den Eingang des Schieberegisters SRE I angeschlossen ist. Das Signal a_n erscheint mit entsprechender zeitlicher Verzögerung an den Ausgängen der einzelnen Registerzellen. Dabei bedeutet <■)„-, eine Verzögerung um die Zeit χ ■ T. Die entstehende Quasizufallsfolge QZF steht an jedem Punkt der Schaltung, z. B. am Eingang des Schieberegisters SRE \ zur Verfügung. Sie weist das Bildungsgesetz

H_n = H_{n r} Θ (J_n-ν

auf. wobei Cb eine Addition modulo zwei bedeutet. Die Herstellung einer geeigneten Startbedingung (es dürfen nicht lauter Nullen im Schieberegister SRE 1 stehen) ist nicht dargestellt. Entsprechende Verfahren sind bekannt.

Die zu übertragende QZF kann sendeseitig auf beliebige Weise erzeugt werden. Zum besseren Verständnis wird aber im folgenden davon ausgegangen, daß diese QZF durch Ineinanderschachteln zweier gleichartiger, um 2<^v->> Bit gegeneinander verschobener. QZF gebildet wird. Ein Ausführungsbeispiel ist in F i g. 2 dargestellt. Das mit dem Schieberegister SR I in F i g. 1 funktionsgleiche Schieberegister enthält in diesem Ausführungsbeispiel 22 Registerzellen RC 1 bis RG 22. Die Ausgänge der Registerzellen RGI und RG 22 sind mit den Eingängen der Exklusiv-ODER-Schaltung EOR 2 verbunden. Der Ausgang der Schaltung EOR 2 ist zum Eingang des Schieberegisters SRE1 geführt Das Schieberegister SRE \ wird mit der Frequenz /V/2 getaktet. Durch die bisher beschriebenen Schaltungsteile wird ein Quasizufallsgenerator zur Erzeugung einer QZF mit dem Bildungsgesetz

a„ = a„-, © a„-22

gebildet.

Wie bereits in der eingangs genannten Veröffentlichung »Siemens Forschungs- und Entwicklungsberichte« beschrieben, !äßt sich cine QZF durch Ineinanderschachteln zweier geeignet gegeneinander phasenverschobener gleichartiger Quasizufallsfolgen herstellen. Beispielsweise können die einander zeitlich jeweils zugeordneten Elemente

"n-i und a_f„ y '■ μ

mit Hilfe eines Multiplexers MXS miteinander vcv schachtelt werden und es läßt sich zeigen, daß am Ausgang dieses Multiplexers dann die gleiche QZF mit der doppelten Taktfrequenz /V entsteht. Im Alisführungsbeispiel nach F i g. 2 wird die phasenverschobene Folge

»IM

durch Exklusiv-ODER-Verknüpfiing der Größen a_n-\ (Anzapfung RGI) und a_n-\i (Anzapfung RG 12) mit Hilfe der Exklusiv-ODER-Schaltung EOR 3 gebildet. Die resultierende, in F i g. 2 mit b„~ \ bezeichnete Folge

S wird aii ucii liiii (i) uc£cici"iiicici'i Eingang -;nie;>

Multiplexers MXS gelegt. Dem zweiten Eingang (2) dieses Multiplexers MXS wird die mit A bezeichnete Folge a„- ι zugeführt. Der Multiplexer Λ/XWwird mit der Taktfrequenz /> betrieben, so daß eine bitweise Verschachtelung der Folgen A und ß erreicht wird. Am Ausgang des Multiplexers MXWerscheint als Sendesignal (AB) die gewünschte QZF. Das Multiplexen soll in der Reihenfolge (1), (2) erfolgen, d. h. wenn die Bits a„-1 und b„ ■ gleichzeitig an den Eingängen liegen, soll am Ausgang des Multiplexers MXSzuerst das Bit t\_n- η und dann das Bit aj_n-i) erscheinen. Ein notwendiger Laufzeitausgleich infolge der Gatterlaufzeiten wird als im Multiplexer MXS enthalten vorausgesetzt. Es sei aber ausdrücklich darauf hingewiesen, daß die sendeseitige QZF mit der Taktfrequenz /> auch auf beliebige andere Weise erzeugt werden kann.

Die Quasizufallsfolge (AB) wird auf den PCM-Übertragungskanal gegeben und ist auf der Empfangsseite mit Übertragungsfehlern behaftet, weshalb empfangsseitig eine Ermittlung der Zahl der Übertragungsfehler innerhalb einer bestimmten Zeiteinheit erforderlich wird, um die Übertragungsqualität beurteilen zu können. Die Ermittlung der Fehlerrate erfolgt auf folgendem Weg:

Auf der Empfangsseite werden durch Demultiplexen wiederum zwei Folgen A * und ß* gewonnen. Aus der Folge A* wird eine Folge B" mit Hilfe einer Exklusiv-ODER-Schaltung gewonnen, wobei das Bildungsgesetz demjenigen der sendeseitigen Verknüpfung zur Bildung der Folge Saus der Folge A entspricht, ß'und B" werden bitweise miteinander verglichen. Im fehlerfreien Fall ist A" gleich A, B" gleich ?. Im Fehlerfall ergibt der bitweise Vergleich die Übertragungsfehler, welche in einem Fehlerzähler innerhalb eines bestimmten Zeitintervalls gezählt werden.

F i g. 3 zeigt die prinzipielle Schaltung zur Bildung der Folge ß**aus der Folge A*. Die Folge A*besteht aus Elementen a„*, wobei η wie bereits erwähnt die Zählvariable darstellt welche aufeinanderfolgende Bits dieser Folge bezeichnet Für B" und b„** gilt eine entsprechende Zuordnung. Die Folge B" wird aus der Folge A* mit Hilfe der in Fig.3 dargestellten Anordnung gewonnen. Die Folge A* wird an den Eingang eines Schieberegisters SRE 2 angelegt welches wiederum mit der halben Taktfrequenz /V/2 der übertragenen Folge (A B) getaktet wird. Das Schieberegister SRE2 enthält ν Registerstellen, welche mit RG i, RGu, bis RGv bezeichnet sind. An den Ausgängen der

Registerstellen RCu und RGv stehen zu einem bestimmten Zeitpunkt die Bits aj_„ und e*~v zur Verfügung und werden den Eingängen der Exklusiv-ODER-Schaltung EOR 4 zugeführt. Bei richtiger Wahl der Abgriffe u und ν des Schieberegisters SRE2 erscheint am Ausgang der Schaltung EORA die gesuchte Folge B".

Einer der Eingänge der Schaltung EOR 4 kann auch π.¹., dem Eingang des Schieberegisters SRE2 verbunden sein. Auch können mehr als zwei Abgriffe durch die Exklusiv-ODER-Schaltung verknüpft sein.

Im allgemeinen wird die Anordnung der Abgriffe u, ν dieselbe wie auf der Sendeseite sein. Beispielsweise kann in Fi g. 3 u = I, ν = 12 gewählt werden, um eine gleichartige Verknüpfung wie in Fig. 2 zu erzielen. Es ist dann

Dabei Wurde angenommen, daß a„*_ ι = a„-i ist, d. h. daß die Zuordnung an den Ausgängen des zur Gewinnung von ai und bl notwendigen Demultiplexers richtig gewählt wurde. Hierauf wird im folgenden noch näher eingegangen werden. Im allgemeinen wird man das Schieberegister SRE2 so kurz wie möglich wählen, um Aufwand zu sparen. Es ist daher sinnvoll, wenn irgend möglich u = 0 zu wählen.

Ein entsprechendes Ausführungsbeispiel für die Auslegung der Empfangsseite ist in F i g. 4 dargestellt. Das empfangene, ggf. Mit Fehlern behaftete Signal ist I er mit (AB)* bezeichnet und dem Eingang eines Demultiplexers MXE zugeführt, welcher mit der Taktfrequenz /rder empfangenen Folge betrieben wird. Die einzelnen Bits der Empfangsfolge werden abwechselnd auf die beiden Ausgänge des Demultiplexers gegeben und erzeugen hier die Folgen .4"und B*. Ein erforderlicher Laufzeitausgleich sei wiederum als im Demultiplexer MYEenthalten vorausgesetzt. Die Folge A 'wird dem Eingang eine eines Schieberegisters SRE2 zugeführt, welches funktionsgleich mit dem Schieberegister SRE2 in F i g. 3 ist. Im beschriebenen, den Zahlenwerten von F i g. 2 entsprechenden Ausführungs-Deispiei entnait dieses Schieberegister elf Zeilen RG i bis RGW. Der Eingang und der Ausgang des Schieberegisters SRE2 sind mit den Eingängen einer Exklusiv-ODER-Schaltung EOR 5 verbunden, also analog zum Schieberegister SRE1 in F i g. 1 oder 2 geschaltet. An den Eingängen dieser Exklusiv-ODER-Schaltung EOR 5 liegen somit zu einem bestimmten Zeitpunkt die Bits ajder Eingangsfolge A 'und aS-n der um elf Bit verschobenen Folge. Wie in der bereits genannten Arbeit in »Siemens Fcrschungs- und Entwicklungsberichte« gezeigt wird, entsteht am Ausgang der Exklusiv-ODER-Schaltung EOR 5 dann das Bit

Wie ebenfalls bereits erläutert wurde, ist im Fall einer fehlerfreien Übertragung jedes am zweiten Ausgang des Demultiplexers MXE auftretenden Bit b% gleich bff, da sich die zeitverschobene Folge aus einer Quasizufallsfolge sowohl durch Demultiplexen als auch durch logische Verknüpfung wie in F i g. 4 dargestellt ableiten läßt Zur Ermittlung der Übertragungsfehler wird daher der zweite Ausgang des Demultiplexers MXE, an welchem die Folge B* erscheint, mit dem einen Eingang eines Vergleichers AD 1 verbunden, während die aus den Bits b„** gebildete Folge S"dem zweiten Eingang dieses Vergleichers -4Dl (welcher ebenfalls eine Exklusiv-ODER-Schaltung darstellt) zugeführt wird. -, Beim Auftreten von Übertragungsfehlern sind zwei Fälle zu unterscheiden:

Wenn ein Übertragungsfehler in einem Bit der Folge B* erscheint, so erscheint auch am Ausgang des Vergleichers AD 1 genau ein Fehler. Wenn dagegen ein

ίο Bit der Folge A 'verfälscht wird, so durchläuft dieses Bit das Schieberegister SRE2 und erscheint somit an sämtlichen (hier zwei) Eingängen der Exklusiv-ODER-Schaltung EOR 5. Die resultierende Folge B" enthält somit bei m Eingängen der Exklusiv-ODER-Schaltung

r, EOR 5 jeweils die /η-fache Zahl von Übertragungsfehlern (im vorliegenden Beispiel mit m = 2 also die doppelte Fehlerzahl). Bei diesem Verfahren kann also eine Fehlererhöhung auftreten. Da bei statistischem Testsignal das Auftreten von Fehlern in den beiden

CnUon Λ * „nJ P' öle

häuf irr αη(ΤΑΠΛΠ

werden kann, wird am Ausgang des Vergleichers AD 1 im geschilderten Beispiel im Mittel eine Erhöhung der Fehlerrate um einen Faktor 1,5 auftreten. Dieser Faktor kann mit Hilfe der in F i g. 4 gestrichelt eingezeichneten

2, Schaltung RS herausgerechnet werden, bevor die ermittelten Fehler dem Fehlerzähler FZ zugeführt werden, welcher über ein durch eine Zeitbasis gesteuertes Intervall die auftretenden Fehler zählt und zur Anzeige bringt. In vielen Fällen genügt aber bereits

so eine verminderte Meßgenauigkeit, da die ermittelte Fehlerrate sowieso keine konstante, sondern eine statistische Größe ist, und eine Abweichung um den Faktor 1,5 in der Meßgenauigkeit meist vernachlässigt werden kann.

Soll der Effekt der Fehlererhöhung vermieden werden, so ist eine gewisse Vereinfachung der auf Empfangsseite erforderlichen Schaltung dadurch möglich, daß die Bildung der Folge B** auf die Exklusiv-ODER-Verknüpfung von drei Größen zurückgeführt ist Ein entsprechendes Ausführungsbeispiel ist in Fig.5 dargestellt Die empfangene fehlerbehaftete Folge (AB)* ist wiederum dem Eingang des Demultiplexers MXE zugeführt, welcher mit der Taktfrequenz /r beirieben wird. Die Foige A' wird cbciifaiis einem Schieberegister SRE2' zugeführt, welches aber jetzt 22 Registerzellen RGi bis RG 22 enthält, also genauso viele wie das sendeseitige Schieberegister. Wie in der bereits genannten Veröffentlichung in »Siemens Forschungs- und Entwicklungsberichte« gezeigt ist ergibt die Verknüpfung der Ausgänge der Registerzellen AG 1, AG 11 und RG 22 ebenfalls die Foige S". Dies ist wegen

a* = β*., Θ α;_₂₂

im fehlerfreien Fall leicht einzusehen. Die Ausgänge dieser Registerzellen sind daher den Eingängen einer Exklusiv-ODER-Schaltung EOR 6 zugeführt Der Ausgang dieser Exklusiv-ODER-Schaltung EOR 6 und der zweite Ausgang des Demultiplexers MXE, welcher die Folge B* beliefert, sind wiederum mit den Eingängen des ebenfalls eine Exklusiv-ODER-Schaltung darstellenden Vergleichers AD 1 verbunden. Da zur Bildung der Folge B" aber jetzt drei Größen ai_i, HS-u und aS-22 verwendet werden, ergibt sich bei Auftreten eines Fehlers in einem bit der Folge A * eine Verdreifachung der Fehler in der Folge B". Am Ausgang des

Vergleichers AD 1 treten daher im Mittel doppelt so viele Fehler wie in der empfangenen Folge (AB)* auf. Eine Korrektur kann daher einfach durch Halbieren der gemessenen Fehlerrate, beispielsweise mit Hilfe eines Flip-Flops in der Schaltung RS', erfolgen, welche in Fig.5 wiederum gestrichelt eingezeichnet dem Ausgang des Vergleichers ,4Dl nachgeschaltet ist. Der Ausgang der Schaltung RS' wird dem Fehlerzähler FZ zur Anzeige zugeführt. Die Schaltung /?5bzw. /?S'kann mit langsam arbeitender, billiger Logik realisiert werden.

Ein Vorteil der Anordnung nach den F i g. 2 bis 5 besteht darin, daß Folgen A* und B* auf der empfangsseite ohne zusätzliche Synchronisation gebildet werden können, ohne daß hierdurch eine Verfälichung des Meßergebnisses auftritt. Eine eindeutige Zuordnung der beiden Folgen entsprechend der beim Ineinanderschachteln auf der Sendeseite realisierten gilt im fehlerfreien Fall

b(n

ίο

2^ty "\ = «tn - 2*1

ι-Γ2* I]-I) = «„-ι

CfniL·»!!!· /twio K«i Ae*m in Hpr Vi»röff(antliohiincr in

»Review of the Electrical Communication Laboratories«, beschriebenen Verfahren) ist hier nicht erforderlich. Eine empfangsseitige Synchronisation, welche bei einem Verfahren nach dem Stand der Technik durch eine Kontrolle der Fehlerrate und richtige Zuordnung der Folgen ggf. durch Unterdrückung eines Taktimpul· »es im Demultiplexer notwendig wird, ist beim erfindungsgemäßen Verfahren daher nicht erforderlich.

Dies wird im folgenden bewiesen:

Der Multiplexer MXS in F i g. 2 und 3 führt eine Parallel-Serien-Wandlung durch. Die übertragene Folge entstand durch Verschachteln von zwei QZF in der Reihenfolge

Die einzelnen Bits treffen in dieser Reihenfolge am Eingang des Demultiplexers ein und sind ggf. mit Fehlern behaftet Wird empfangsseitig (im fehlerfreien Fall)

aus den Elementen der Folge S* gebildet Wegen

(Periodizität der QZF).

Somit wird im allgemeinen Fall

/>*,„- 2·*-'1= «"ι ^mit "?-l

verglichen.

Dieser Vergleich ist ebenso richtig wie der erstgenannte, d. h. die Zuordnung auf der Empfangsseite ist völlig gleichgültig, eine Zuordnung ganz bestimmter Bits zu jeder der beiden Folgen A * und B* wie bei der Literaturstelle »Review of the Electrical Communication Laboratories« ist nicht erforderlich. Es muß nur die rjrhtigp 7P'.tlirhe Reihenfolge beachtet werden.

Dies rührt daher, daß die Zuordnung von a„ willkürlich zu jedem beliebigen Bit der QZF erfolgen kann. Eine QZF weist kein bestimmtes Anfangs- oder Endbit auf. Eine Verschiebung der Zuordnung um ein Bit muß daher zum gleichen Ergebnis führen. Allgemein gilt im fehlerfreien Fall, daß ein spezielles Bit der QZF aus den Bits der Unterfolge, die durch Wahl jedes zweiten Bits entsteht und in welcher dieses spezielle Bit nicht enthalten ist, bestimmt werden kann.

Eine Erweiterung des Verfahrens besteht darin, die Idee der Verschachterlung von zwei Quasizufallsfolgen auf die Verschachtelung von 2? Quasizufallsfolgen zu erweitern. Ein praktisch relevanter Fall ergibt sich beispielsweise für q = 2. In diesem Fall kann die Fehlerrate in einer »Unterfolge« bei der Frequenz /7/2 ermittelt werden, welche z. B. die Folgen

a* und a1„_y*-n,

mit der Frequenz /7/4 empfangsseitig auswertet. Die andere Unterfolge ergibt sich aus den Folgen

aus den Elementen der Folge A * gebildet, und mit f>i verglichen, so ist alles in Ordnung. Dabei erscheint b* am Eingang des Multiplexers zeitlich vor aS, wie vorne erläutert wurde.

Dabei wurde davon ausgegangen, wie in der F i g. 4 und 5 angedeutet, daß zu einem festen Zeitpunkt am Ausgang (1) des Demultiplexers MXE das (früher eingetroffene) Bit b*_B und am Ausgang (2) das (später eingetroffene) Bit a$ liegt Der Demultiplexer MXE führt eine Serien-Parallel-Wandlung durch. Da die Zuordnung der Folgen A*, B* zu den Ausgängen des Demultiplexers MXE zunächst nicht bekannt ist, kann durch Verschieben um ein Bit zu einem bestimmten Zeitpunkt am Ausgang (1) des Demultiplexers MXE aber auch das Bit aj_i und am Ausgang (2) das Bit b*„ auftreten. Dies ist aus der zeitlichen Aufeinanderfolge der einzelnen Bits leicht erkennbar. Dann wird die Größe

fl*|,-i?!-^!'l ^{und fl}*(n - 2"-²V

Es können entweder die Fehler in nur einer Unterfolge oder (durch Addition der Fehler in zwei parallelen Auswerteschaltungen) alle Fehler erfaßt werden. Bei Auswertung aller Unterfolgen ist aber zu beachten, daß eine stärkere Fehlervervielfachung auftritt (in S'und in B*% da jetzt u. U. beide Folgen durch Exklusiv-ODER-Verknüpfung gestörter Folgen gebildet werden. Der Grad der Fehlervervielfachung ist hier in jedem Einzelfall zu prüfen.

Zum Zusammensetzen einer QZF aus den angegebenen vier Unterfolgen sei wiederum auf die Literaturstelle in den »Siemens Forschungs- und Entwicklungsberichten« verwiesen.

Das erfindungsgemäße Verfahren weist somit gegenüber den Verfahren nach dem Stand der Technik vor allem den Vorteil auf, daß die übertragene PCM-Folge eine mit einfachen Mitteln realisierbare echte QZF maximaler Länge ist und damit den tatsächlichen Eigenschaften praktisch übertragener Signale wesentlich besser angepaßt ist Eine empfangsseitige Synchronisation oder ein synchronlaufender QZF-Generator ist überflüssig.

Hierzu 2 Blatt Zeichnungen

Claims (1)

1. Patentansprüche:

   t. Verfahren zur Fehlerratenmessung in PCM-Systemen unter Verwendung einer Quasizufallsfolge maximaler Länge, wobei diese Quasizufallsfolge eine erste gleichartige Quasizufallsfolge A und gegen diese eine um 2'"-') Bit verzögerte zweite Quasizufallsfolge B mit jeweils der Taktfrequenz W enthält, wobei die verzögerte zweite Signalfolge B aus dem ein Anstelliges Schieberegister aufweisenden Quasi-Zufalls-Generator für die Folge A durch eine Exklusiv-ODER-Verknüpfung zwischen bestimmten Registerstellen des Schieberegisters abgeleitet wird,

   die Bits a„-1, a_a a_n+ der Signalfolge A und b„-i,

   bn, b_n+ \,... der Signalfolge B in der Reihenfolge a_B-u ba> an. b„+1,... verschachtelt werden,