DE2503800C2

DE2503800C2 - Sperrschicht-Feldeffekttransistor

Info

Publication number: DE2503800C2
Application number: DE19752503800
Authority: DE
Inventors: Akiyasu Atsugi Kanagawa Ishitani
Original assignee: Sony Corp
Current assignee: Sony Corp
Priority date: 1975-01-30
Filing date: 1975-01-30
Publication date: 1984-02-16
Also published as: DE2503800A1

Description

Die Erfindung betrifft einen Sperrschicht-Feldeffekttransistor entsprechend dem Oberbegriff des Anspruches 1.

Ein Sperrschicht-Feldeffekttransistor mit den Merkmalen des Oberbegriffes des Anspruches 1 ist durch die DE-OS 23 39 444 bereits bekannt und wird anhand von F i g. 1 noch im einzelnen erläutert.

Der Erfindung liegt die Aufgabe zugrunde, einen Sperrschicht-Feldeffekttransistor der im Oberbegriff des Anspruches 1 vorausgesetzten Art so auszubilden, daß der spezifische Widerstand des Sourcebereiches verringert wird, ohne daß hierbei jedoch die Durchbruchspannung zwischen Source und Gate verkleinert wird.

Diese Aufgabe wird erfindungsgemäß durch die kennzeichnenden Merkmale des Anspruches 1 gelöst.

Die Erfindung wird im folgenden anhand der Zeichnung näher erläutert. Es zeigt

F i g. 1 einen Schnitt durch den eingangs genannten bekannten Sperrschicht-Feldeffekttransistor,

F i g. 2 einen Schnitt durch ein Ausführungsbeispiel des erfindungsgemäßen Sperrschicht-Feldeffekttransistors,

Fig.3 eine Aufsicht auf die Ausführung gemäß F ig· 2,

Fig. 4 bis 13 Schemadarstellungen zur Erläuterung der Herstellung des Sperrschicht-FET gemäß den Fig. 2 und 3.

Der in Fig. 1 dargestellte bekannte Sperrschicht-FET enthält ein den Drainbereich bildendes Halbleitersubstrat 1 aus Silizium des N~-Typs. Ein gitterförmiger Gatebereich 2 des P+-Typs ist durch Diffusion auf der Oberseite des Substrats 1 ausgebildet Die Gitterfenster dieses Gatebereiches 2 werden vom Substrat 1 ausgefüllt und bilden eine Vielzahl von Kanälen 3. Auf dem Gatebereich 2 ist deckungsgleich eine gittenförmige Isolierschicht 4 vorgesehen, deren Gitterfenster jedoch kleiner als die des Gatebereichs 2

ίο sind.

In den Fenstern der Isolierschicht 4 sind hochdotierte Sourcebereiche 5 des N+-Typs ausgebildet Weiterhin ist eine Sourceelektrode 6, eine Gateelektrode 7 und eine Drainelektrode 8 vorhanden. Der hochdotierte N+-Be>eich im unteren Teil des Substrats 1 dient dem Zweck, einen guten Ohnj'schen Kontakt zwischen der Drainelektrode 8 und dem Hauptteil des N--Halbleitermateriales herzustellen, das den Drainbereich des FET bildet

Bei der Weiterentwicklung dieses bekannten Sperrschicht-FET hat es sich als schwierig erwiesen, den spezifischen Widerstand des Source-Bereiches zu verringern, ohne gleichzeitig die Durchbruchspannung zwischen dem Gatebereich 2 und dem Source-Bereich 5 zu verkleinern.

F i g. 2 zeigt ein Ausführungsbeispiel der Erfindung, bei dem dieses Problem gelöst ist

Der Sperrschicht-FET 25 gemäß Fig.2 enthält ein Substrat 110 mit einem N--Halbleiterbereich aus Silizium, der auf einem N+-Bereich 14 ausgebildet ist.

Ein Gatebereich 16 des P+-Typs ist in die Oberseite des Substrates 10 unter einer Isolierschicht 19 eindiffundiert.

Eine Vielzahl von ersten Sourcebereichen 205 aus

hochdotiertem N+-Typ Silizium reicht von der Außenfläche der Isolierschicht 19 in deren Gitterfenstern nach unten bis zu einem Punkt kurz vor dem Boden der Gitterfenster der Isolierschicht 19. Eine Anzahl von zweiten Sourcebereichen 2OA aus mitteldotiertem N-Typ Silizium sind im übrigen unteren TeiF' der Gitterfenster der Isolierschicht 19 ausgebildet und besitzen Zungen, die nach unten in die Kanäle 21 des gitterförmigen Gatebereiches 16 hineinreichen.

Die Aufsicht in Fig.3 läßt die Gitterform der Isolierschicht 19 und des Gatebereiches 16 erkennen.

Der vom ersten Sourcebereich 20ß und vom zweiten Sourcebereich 20/t gebildete gesamte Source-Bereich ist mit dem Bezugszeichen 20 gekennzeichnet.

Die bevorzugten Dotierungs-Konzentrationen der einzelnen Bereiche sind wie folgt: Das Substrat 10 des N~-Typs, das auch die Kanäle 21 bildet, ist vorzugsweise auf einen Wert von 10^M bis 10¹⁵ Atome/cm³ dotiert. Der zweite Sourcebereich 20Λ des N-Typs besitzt eine Dotierung von 10¹⁶ bis 10¹⁸ Atome/cm³. Die Dotierung des ersten Sourcebereiches 2OS(N+ -Typ) ist vorzugsweise größer als 5 · 10¹⁹ Atome/cm³. Liegt die Dotierungs-Konzentration des zweiten Sourcebereiches 20Λ am oberen Ende des genannten Bereiches, d. h. bei 10¹⁸ Atome/cm³, so kann man das Substrat 10 und die Kanäle 21 mit 10¹⁶ Atome/cm³ dotieren. Die vorstehend

so erläuterte Struktur ergibt gute Dioden-Eigenschaften.

Das verwendete Silizium-Substrat 10 des N-Typs ist mit Phosphor (P) leicht dotiert, wobei wie bereits erwähnt, die Störstellen-Konzentration etwa ΙΟ¹⁴ bis 10¹⁵ Atome/cm³ beträgt. Dieses Substrat bildet den Drainbereich des FET. Auf die Bodenfläche des Substrates 10 wird ein hochdotierter N-Typ-Bereich 14 diffundiert, der eine genügend hohe Störstellen-Konzentration besitzt, um einen guten Ohm'schen Kontakt

für die Drainelektrode zu gewährleisten. Vorzugsweise ist die Störstellen-Konzentration höher als 5 · 10'⁹ Atome/cm³.

EineSourceelektrode 22 wird auf der Überfläche der Isolierschicht 19 in Kontakt mit den oberen Enden der Sourcebereiche 2OB ausgebildet Eine Gateelektrode 23 erstreckt sich durch die Isolierschicht 19 hindurch und steht in Kontakt mit dem Gatebereich 16. Eine Drainelektrode 24 ist auf der Unterseite des N+-Bereiches 14 vorgesehen.

Anhand der F i g. 4 bis 13 sei nun die Herstellung des Sperrschicht-FET gemäß den Fig.2 und 3 näher erläutert

Wie Fig.4 zeigt werden eine erste Isolierschicht 11, beispielsweise aus Siliziumdioxyd (S1O2), eine zweite Isolierschicht 12, beispielsweise aus Siliziumnitrid (313N.,) und eine dritte Isolierschicht 13, beispielsweise aus Siliziumdioxyd (SiO₂), in der genannten Reihenfolge auf die Oberseite des N-Typ Substrates 10 aufgebracht. Die erste Schicht Il wird so gewählt, daß sie physikalisch gut mit dem SiHziumsubstrat 10 zusammenpaßt Die zweite Schicht 12 wird so gewählt daß ihre chemische Ätzcharakteristik von der der ersten Schicht

11 abweicht und daß sie gegen thermische Oxydation beständig ist. Siliziumnitrid (S13N4) ist ein bekanntes Material zur Verwendung als Oxydationsmaske. Die dritte Schicht 13 wird so gewählt, daß sie eine gute Ätzmasken-Charakteristik für den chemischen Ätzprozeß der zweiten Isolierschicht besitzt. Eine Resistschicht ist bekanntlich als Ätzmaske für die Nitridschicht wegen deren Härte nicht ausreichend. Aus diesem Grunde wird S1O2 als dritte Schicht 13 gewählt.

Fig.5 zeigt den zweiten Schritt, in dem die drei Isolierschichten 11, 12 und 13 selektiv in einem gitterartigen Muster geätzt werden. Die zweite Schicht

12 wird mit der dritten Schicht 13 als Maske geätzt. Die erste Schicht 11 wird mit der zweiten Schicht 12 als Maske geätzt.

Ein P⁺-Typ-Gatebereich 16 wird durch selektive Diffusion durch die Fenster 15 der drei Isolierschichten 11, 12 und 13 hergestellt. Der Gatebereich 16 wird gitterartig entsprechend dem Muster der Isolierschichten erzeugt.

Fig.5 zeigt in Verbindung mit Fig.4, daß der P-Typ-Gate-Bereich 16 Gitterstruktur besitzt. Seine Störstellen-Konzentration ist verhältnismäßig hoch und liegt vorzugsweise zwischen 10¹⁸ und 10²⁰ Atome/cm³.

Im dritten Verfahrensschritt, der in F i g. 6 dargestellt ist, wird ein äußerer Teil 17 der zweiten und dritten Isolierschicht weiter geätzt, während der innere Teil verbleibt. Sodann wird die dritte Isolierschicht 13 geätzt und ohne Maske entfernt; gleichzeitig wird die erste Isolierschicht 11 selektiv mit der Isolierschicht 12 als Maske geätzt (vgl. F i g. 7). Durch Steuerung der Ätzzeit wird ein Teil der ersten Isolierschicht 11 unter der Isolierschicht 12 etwas geätzt, wie F i g. 7 zeigt. Auf diese Weise wird die Grenzschicht zwischen dem P⁺-Typ-Gatebereich 16 und dem N~-Substrat 10 teilweise freigelegt.

Sodann wird das Substrat 10 und der P+-Typ-Gatebereich 16 selektiv mit der Ätzmaske der ersten Isolierschicht 11 von der Oberseite her geätzt (vgl. F i g. 8). Es entsteht dadurch im Substrat eine Rille 18 mit Gitterstruktur, deren Tiefe sorgfältig überwacht wird.

F i g. 9 zeigt den nächsten Verfahrensschritt in dem die freigelegte Oberfläche der Rille thermisch oxydiert wird. Die zweite Isolierschicht 12 wirkt hierbei als Oxydationsmaske, wenn das Silizium-Substrat einer Dampfatmosphäre von 900 bis 110O⁰C ausgesetzt wird. Die Bodenfläche soll hierbei mit einer anderen Maske abgedeckt sein. Die durch thermische Oxydation entstandene Isolierschicht 19 aus Siliziumdioxyd wächst in der genannten Rille. Die Oberfläche der Isolierschicht

in 19 ist nahezu eben und liegt auf gleicher Höhe wie die ursprüngliche Silizium-Oberfläche. Die Isolierschicht 19 besitzt eine Stärke von 1 bis 2 μΐη.

Die Isolierschichten 11 und 12 werden sodann

entfernt (Fig. 10), wobei nur die Isolierschicht 19

π zurückbleibt Damit sind eine Vielzahl von Bereichen 10A aus N-Typ-Silizium freigelegt, die von der gitterförmigen Isolierschicht 19 umgeben sind.

Die zweiten Sourcebereiche 2OA werden von der Oberseite der Bereiche 10Λ in Richtung auf die Kanäle 21 diffundiert (Fig. 11). Die Störstellen-Konzentration der zweiten Sourcebereiche 2OA liegt zwischen 10¹⁶ und 10¹⁸ Atome/cm³, vorzugsweise 10¹⁷ Atome/cm³. Vorzugsweise reichen die unteren Enden der zweiten Sourcebereiche 2OA als Zungen in die Kanäle 21.

Aufgrund dieser Anordnung der z-weiten Sourcebereiche 20/4 ist die Kanallänge sehr kurz und ergibt eine gute Triodencharakteristik. Die unteren Enden der zweiten Sourcebereiche 20/4 liegen vorzugsweise sehr nahe am Gatebereich 16. Eine N~-Grenzschicht

3(i zwischen dem N--Kanal 21 und dem zweiten Sourcebereich 20/4 endet an der Rillenoberfläche und liegt der Isolierschicht 19 gegenüber.

Die zweiten Sourcebereiche 2OA müssen nicht unbedingt durch Diffusion erzeugt werden, sondern können auch durch Ionen-Implantation hergestellt werden.

Fig. 12 zeigt einen zweiten Diffusionsschritt zur Bildung der ersten Sourcebereiche 20ß auf den Bereichen 10/4. Die Isolierschicht 19 wirkt auch bei diesem Diffusionsprozeß als Diffusionsmaske. Die ersten Sourcebereiche 205 besitzen eine höhere Störstellenkonzentration als die zweiten Sourcebereiche 20/4, beispielsweise höher als 5 ■ 10¹⁹ Atome/cm³. Die N-N+-Grenzschicht zwischen dem zweiten Sourcebereich 20/4 und dem ersten Sourcebereich 20ß liegt der Isolierschicht 19 gegenüber. Die Tiefe der ersten Sourcebereiche 20ß ist so gewählt, daß diese Bereiche kurz vor dem Boden der Fenster der Isolierschicht 19 enden.

Wie Fig. 13 zeigt, wird auf zwei Oberflächen der Anordnung ein leitendes Material, wie Aluminium, aufgebracht. Durch selektives Ätzen des Aluminiums werden drei Elektroden gebildet, nämlich eine Sourceelektrode 22, eine Gateelektrode 23 und eine Drainelektrode 24. Die Sourceelektrode 22 überdeckt und berührt alle ersten Sourcebereiche 2OB und zugleich die Isolierschicht 19.

Statt der als Bodenelektrode vorgesehenen Drainelektrode 24 kann auch am Umfang ein hochdotierter Bereich als Drainelektrode vorgesehen werden.

Wenngleich vorstehend ein N-Kanal-FET beschrieben wurde, so versteht es sich doch, daß die Erfindung in gleicher Weise auch auf P-Kanal-FET anwendbar ist.

Hierzu 3 Blatt Zeichnungen

Claims

Patentansprüche:

1. Sperrschicht-Feldeffekttransistor mit einem den Drainbereich bildenden Halbleitersubstrat des einen Leitfähigkeitstyps und mit niedriger Störstellenkonzentration, einem gitterförmigen Gatebereich des entgegengesetzten Leitfähigkeitstyps in der Oberseite des Substrats, dessen Gitterfenster mit dem Substrat gefüllt sind, einer deckungsgleichen gitterförmigen Isolierschicht auf dem Gatebereich, deren Gitterfenster kleiner als die des Gatebereichs sind, einem ersten Sourcebereich des einen Leitfähigkeitstyps mit hoher Störstellenkonzentration, der innerhalb der Gitterfenster der Isolierschicht angeordnet ist und bis etwa zum Boden der Gitterfenster der Isolierschicht nach unten reicht, dadurch gekennzeichnet, daß zwischen dem ersten Sourcebereich (20B) und dem Drainbereich (10) ein zweiter Sourcebereich (20A) ausgebildet ist, dessen Störstellenkonzentration zwischen derjenigen des Drainbereichs (10) und derjenigen des ersten Sourcebereichs (20B) liegt

2. Sperrschicht-Feldeffekttransistor nach Anspruch 1, gekennzeichnet durch einen Drainbereich aus N-Typ Silizium mit einer Störstellen-Dotierung von 10'f bis 10¹⁵ Atome/cm³, einen ersten Sourcebereich (20B) aus N-Typ Silizium mit einer Störstellen-Dotierung von mehr als 5- 10¹⁹ Atome/cm³ und einen zweiten Sourcebereich (2OA) aus N-Typ Silizium mit einer Störstellen-Dotierung von 10¹⁶ bis 10¹⁸ Atome/cm³.

3. Sperrschicht-Feldeffekttransistor nach Anspruch 1, dadurch gekennzeichnet, daß der zweite Sourcebereich (2OA) in die Kanäle (21) des gitterförmigen Gatebereiches (16) hineinreicht.