DE69403251T2 - Halbleiterbauelement mit semi-isolierender Schicht für hohe Durchbruchspannungen - Google Patents

Halbleiterbauelement mit semi-isolierender Schicht für hohe Durchbruchspannungen

Info

Publication number
DE69403251T2
DE69403251T2 DE69403251T DE69403251T DE69403251T2 DE 69403251 T2 DE69403251 T2 DE 69403251T2 DE 69403251 T DE69403251 T DE 69403251T DE 69403251 T DE69403251 T DE 69403251T DE 69403251 T2 DE69403251 T2 DE 69403251T2
Authority
DE
Germany
Prior art keywords
semi
semiconducting region
semiconducting
region
electrode
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Expired - Fee Related
Application number
DE69403251T
Other languages
English (en)
Other versions
DE69403251D1 (de
Inventor
Takuya Fukuda
Susumu Murakami
Yoshiteru Shimizu
Yoshitaka Sugawara
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Hitachi Ltd
Original Assignee
Hitachi Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Hitachi Ltd filed Critical Hitachi Ltd
Publication of DE69403251D1 publication Critical patent/DE69403251D1/de
Application granted granted Critical
Publication of DE69403251T2 publication Critical patent/DE69403251T2/de
Anticipated expiration legal-status Critical
Expired - Fee Related legal-status Critical Current

Links

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/40—Electrodes ; Multistep manufacturing processes therefor
    • H01L29/402—Field plates
    • H01L29/404—Multiple field plate structures
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/02—Semiconductor bodies ; Multistep manufacturing processes therefor
    • H01L29/06—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/02—Semiconductor bodies ; Multistep manufacturing processes therefor
    • H01L29/06—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions
    • H01L29/0603—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions characterised by particular constructional design considerations, e.g. for preventing surface leakage, for controlling electric field concentration or for internal isolations regions
    • H01L29/0607—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions characterised by particular constructional design considerations, e.g. for preventing surface leakage, for controlling electric field concentration or for internal isolations regions for preventing surface leakage or controlling electric field concentration
    • H01L29/0611—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions characterised by particular constructional design considerations, e.g. for preventing surface leakage, for controlling electric field concentration or for internal isolations regions for preventing surface leakage or controlling electric field concentration for increasing or controlling the breakdown voltage of reverse biased devices
    • H01L29/0615—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions characterised by particular constructional design considerations, e.g. for preventing surface leakage, for controlling electric field concentration or for internal isolations regions for preventing surface leakage or controlling electric field concentration for increasing or controlling the breakdown voltage of reverse biased devices by the doping profile or the shape or the arrangement of the PN junction, or with supplementary regions, e.g. junction termination extension [JTE]
    • H01L29/0619—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions characterised by particular constructional design considerations, e.g. for preventing surface leakage, for controlling electric field concentration or for internal isolations regions for preventing surface leakage or controlling electric field concentration for increasing or controlling the breakdown voltage of reverse biased devices by the doping profile or the shape or the arrangement of the PN junction, or with supplementary regions, e.g. junction termination extension [JTE] with a supplementary region doped oppositely to or in rectifying contact with the semiconductor containing or contacting region, e.g. guard rings with PN or Schottky junction
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/02—Semiconductor bodies ; Multistep manufacturing processes therefor
    • H01L29/06—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions
    • H01L29/0603—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions characterised by particular constructional design considerations, e.g. for preventing surface leakage, for controlling electric field concentration or for internal isolations regions
    • H01L29/0607—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions characterised by particular constructional design considerations, e.g. for preventing surface leakage, for controlling electric field concentration or for internal isolations regions for preventing surface leakage or controlling electric field concentration
    • H01L29/0611—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions characterised by particular constructional design considerations, e.g. for preventing surface leakage, for controlling electric field concentration or for internal isolations regions for preventing surface leakage or controlling electric field concentration for increasing or controlling the breakdown voltage of reverse biased devices
    • H01L29/0615—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions characterised by particular constructional design considerations, e.g. for preventing surface leakage, for controlling electric field concentration or for internal isolations regions for preventing surface leakage or controlling electric field concentration for increasing or controlling the breakdown voltage of reverse biased devices by the doping profile or the shape or the arrangement of the PN junction, or with supplementary regions, e.g. junction termination extension [JTE]
    • H01L29/0626—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions characterised by particular constructional design considerations, e.g. for preventing surface leakage, for controlling electric field concentration or for internal isolations regions for preventing surface leakage or controlling electric field concentration for increasing or controlling the breakdown voltage of reverse biased devices by the doping profile or the shape or the arrangement of the PN junction, or with supplementary regions, e.g. junction termination extension [JTE] with a localised breakdown region, e.g. built-in avalanching region
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/02—Semiconductor bodies ; Multistep manufacturing processes therefor
    • H01L29/36—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by the concentration or distribution of impurities in the bulk material
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/40—Electrodes ; Multistep manufacturing processes therefor
    • H01L29/408—Electrodes ; Multistep manufacturing processes therefor with an insulating layer with a particular dielectric or electrostatic property, e.g. with static charges or for controlling trapped charges or moving ions, or with a plate acting on the insulator potential or the insulator charges, e.g. for controlling charges effect or potential distribution in the insulating layer, or with a semi-insulating layer contacting directly the semiconductor surface
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/86—Types of semiconductor device ; Multistep manufacturing processes therefor controllable only by variation of the electric current supplied, or only the electric potential applied, to one or more of the electrodes carrying the current to be rectified, amplified, oscillated or switched
    • H01L29/861—Diodes
    • H01L29/8611—Planar PN junction diodes

Landscapes

  • Engineering & Computer Science (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Physics & Mathematics (AREA)
  • Ceramic Engineering (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Computer Hardware Design (AREA)
  • Electrodes Of Semiconductors (AREA)
  • Thyristors (AREA)
  • Formation Of Insulating Films (AREA)

Description

  • Die vorliegende Erfindung betrifft ein Halbleiterbauelement mit einer semi-isolierenden Schicht. Der Begriff "semi-isolierend" wird verwendet, um darauf hinzuweisen, daß Materialien Widerstände aufweisen, die sich in einem Bereich zwischen den Widerständen von Halbleitermaterialien und den Widerständen von Isolatormaterialien befinden.
  • In JP-A-52-27032 ist ein Halbleiterbauelement in Form einer Diode vom planaren Typ offenbart. Die offenbarte Diode weist einen ersten halbleitenden Bereich eines ersten Leitfähigkeitstyps und einen zweiten Bereich eines zweiten Leitfähigkeitstyps auf, der sich in den ersten Bereich hinein erstreckt. Elektroden kontaktieren den ersten und den zweiten Bereich, wobei der erste halbleitende Bereich einen hochdotierten Teil aufweist, durch den er die Elektrode kontaktiert, um die elektrische Verbindung zwischen ihnen zu verbessern.
  • Bei einer solchen Diode vom planaren Typ ist zwischen dem ersten und dem zweiten halbleitenden Bereich ein pn- Übergang gebildet. Wenn an den pn-Übergang in Sperrichtung eine Spannung angelegt wird, erstreckt sich eine Verarmungszone vom pn-Übergang ausgehend, und die Ausbreitung dieser Verarmungszone beeinflußt die Durchbruchspannung der Diode. In JP-A-52-27032 ist vorgeschlagen, daß die Elektroden durch eine semi-isolierende Schicht miteinander verbunden werden, wobei diese semi-isolierende Schicht durch eine Isolationsschicht vom ersten halbleitenden Bereich getrennt ist.
  • In WO 85/03167 ist eine Halbleiterstruktur mit einer widerstandsbehafteten Schicht offenbart. Die widerstandsbehaftete Schicht hat eine gleichmäßige Dicke und ist strukturiert auf die Oberfläche der Halbleiterstruktur aufgebracht.
  • In EP-A-0 182 422, die dem Oberbegriff des Anspruchs 1 entspricht, ist ebenfalls ein Halbleiter offenbart, der von einer widerstandsbehafteten Schicht mit einer im wesentlichen gleichmäßigen Dicke bedeckt ist.
  • Es gab zahlreiche andere Vorschläge zur Verbesserung der Durchbruchspannung von Halbleiterdioden vom planaren Typ, bei denen keine semi-isolierenden Schichten verwendet werden. Es ist bekannt, einen oder mehrere dritte halbleitende Bereiche, die den gleichen Leitfähigkeitstyp aufweisen wie der zweite halbleitende Bereich, vorzusehen, die diesen zweiten halbleitenden Bereich umgeben, aber nicht in Kontakt mit diesem stehen. Es können dann Elektroden vorgesehen werden, die den dritten halbleitenden Bereich kontaktieren. In JP-A-59-141267 ist vorgeschlagen, daß die dritten halbleitenden Bereiche Vorsprünge aufweisen, die sich in radialer Richtung nach innen und/oder nach außen erstrecken. In JP-A- 59-76466 ist vorgeschlagen, daß es mehrere solcher dritter halbleitender Bereiche gibt und daß sich die diesen zugeordneten Elektroden in radialer Richtung über den inneren Rand des dritten halbleitenden Bereichs hinaus über den ersten halbleitenden Bereich erstrecken. Um einen direkten Kontakt zwischen den dritten Elektroden und dem ersten halbleitenden Bereich zu verhindern, befindet sich zwischen diesen ein Isolationsmaterial. In ähnlicher Weise ist in JP-A-57-155773 offenbart, daß sich die dritten Elektroden in radialer Richtung nach außen erstrecken können und wiederum einen Teil des ersten halbleitenden Bereichs mit einem sich dazwischen befindenden Isolationsmaterial bedecken. In JP-A-63-38259 ist etwas Ähnliches offenbart.
  • Es sei auch bemerkt, daß in JP-A-52-27032 ringförmige dritte halbleitende Bereiche ohne Elektroden unterhalb der semi-isolierenden Schicht offenbart sind und daß in JP-A-61- 127184 eine Anordnung offenbart ist, die JP-A-52-27032 ähnelt, bei der die ringförmigen dritten halbleitenden Bereiche jedoch unterschiedliche Breiten aufweisen und wobei sich zwischen ihnen unterschiedliche radiale Abstände befinden.
  • Schließlich ist in der US-Patentanmeldung 4 691 223 die Verwendung einer semi-isolierenden Schicht in einer Transistorstruktur offenbart, wobei die semi-isolierende Schicht den Emitter und den Kollektor verbindet.
  • Es ist normal, daß Halbleiterbauelemente vom planaren Typ, wie die vorhergehend erörterten Halbleiterdioden, zur Passivierung mit einer Isolationsschicht bedeckt sind. Diese Passivierungsschicht kann aus Harz oder aus einem Plastikmaterial bestehen. Wenn sich jedoch elektrische Ladungen an der Außenfläche der Passivierungsschicht aufbauen, die die gleiche oder entgegengesetzte Polarität haben, wie die Ladungsträger des halbleitenden Bereichs unter der Passivierungsschicht, können elektrische Ladungen der umgekehrten Polarität in diesem halbleitenden Bereich induziert werden, die dann die Durchbruchspannung des Halbleiterbauelements beeinflussen. Die Durchbruchspannung hängt vom elektrischen Feldgradienten im halbleitenden Bereich ab, und es ist leicht ersichtlich, daß durch das Induzieren von Ladung in einem Teil dieses Bereichs lokale Konzentrationen der elektrischen Felddichte erzeugt werden können, die zu einem Durchbruch führen. Solche Ladungen werden auf der Oberfläche der Passivierungsschicht beispielsweise durch darauf befindliche Wassertröpfchen oder sogar durch hohe Feuchtigkeitswerte, beispielsweise eine relative Feuchtigkeit von 90 % oder mehr, sehr leicht hervorgerufen.
  • Falls eine Passivierungsschicht über dem in JP-A-52- 27032 offenbarten Halbleiterbauelement gebildet ist, bewirkt die semi-isolierende Schicht, daß die halbleitenden Bereiche gegenüber auf der Oberfläche der Passivierungsschicht befindlichen Ladungen abgeschirmt werden. Wenn an das Halbleiterbauelement in Sperrichtung eine Spannung angelegt ist, fließt ein Strom aus der semi-isolierenden Schicht. Dieser Strom bewirkt, daß das Potential in der semi-isolierenden Schicht konstant ist, so daß die halbleitenden Bereiche gegenüber der Wirkung äußerer Ladungen abgeschirmt werden.
  • Es hat sich jedoch herausgestellt, daß es bei einer solchen Anordnung zwei mögliche Schwächen gibt.
  • Erstens muß die semi-isolierende Schicht durch eine Isolationsschicht von den darunterliegenden halbleitenden Bereichen getrennt sein. Es ist daher ein kapazitives Element gebildet, und das Potential in der semi-isolierenden Schicht wird daher nicht sofort gleichmäßig werden, wenn eine schnell ansteigende Spannung an das Bauelement angelegt wird. Unter diesen Umständen geht die Abschirmwirkung der semi-isolierenden Schicht verloren.
  • Zweitens wurde in JP-A-52-27032 angenommen, daß der Schichtwiderstand der semi-isolierenden Schicht gleichmäßig war. Daher wäre auch die Potentialänderung entlang der semi- isolierenden Schicht zwischen den Elektroden gleichmäßig. Das Potential an der Oberfläche des halbleitenden Bereichs unterhalb der semi-isolierenden Schicht ändert sich jedoch nicht gleichmäßig. Es kann daher im halbleitenden Bereich ein lokaler Aufbau an elektrischer Feldstärke auftreten, was zu geringeren Durchbruchspannungen führt.
  • Die vorliegende Erfindung sieht ein Halbleiterbauelement vor, das folgendes aufweist:
  • einen ersten halbleitenden Bereich eines ersten Leitfähigkeitstyps mit einer ersten Hauptoberfläche,
  • einen zweiten halbleitenden Bereich eines zweiten Leitfähigkeitstyps, der sich, ausgehend von der ersten Hauptoberfläche, in den ersten halbleitenden Bereich hinein erstreckt, wobei zwischen dem ersten und dem zweiten halbleitenden Bereich ein pn-Übergang auftritt,
  • eine erste und eine zweite Elektrode, die den ersten bzw. den zweiten halbleitenden Bereich kontaktieren,
  • eine die erste und die zweite Elektrode verbindende semi-isolierende Schicht,
  • eine erste Isolationsschicht zwischen der semi- isolierenden Schicht und der ersten Hauptoberfläche des ersten halbleitenden Bereichs,
  • eine zweite, die semi-isolierende Schicht und die erste und die zweite Elektrode bedeckende Isolationsschicht zur Passivierung, und
  • zumindest einen dritten halbleitenden Bereich, der vom zweiten Leitfähigkeitstyp ist, sich seitlich in einem Abstand zum zweiten halbleitenden Bereich befindet und sich ausgehend von der ersten Hauptoberfläche in den ersten halbleitenden Bereich hinein erstreckt, so daß er den zweiten halbleitenden Bereich umschließt,
  • wobei die erste Isolationsschicht zumindest eine Öffnung aufweist,
  • sich eine dritte, gegenüber der semi-isolierenden Schicht isolierte Elektrode durch zumindest eine der Öffnungen erstreckt, so daß sie zumindest einen dritten halbleiten den Bereiche kontaktiert,
  • sich die zweite Elektrode über den pn-Übergang erstreckt und einen ersten Teil des ersten halbleitenden Bereichs, angrenzend an den pn-Übergang an der ersten Hauptoberfläche, bedeckt, wobei sich die erste Isolationsschicht mit einem ersten Abschnitt zwischen der zweiten Elektrode und dem ersten Teil des ersten halbleitenden Bereichs befindet, und
  • sich zumindest eine dritte Elektrode in radialer Richtung sowohl nach innen als auch nach außen über den dritten halbleitenden Bereich hinaus erstreckt und
  • zweite Teile des ersten halbleitenden Bereichs, angrenzend an den dritten halbleitenden Bereich an der ersten Hauptoberfläche, bedeckt, wobei die erste Isolationsschicht zumindest einen zweiten Abschnitt zwischen der zumindest einen dritte Elektrode und dem zweiten Teil des ersten halbleitenden Bereichs aufweist.
  • Es wurde erkannt, daß die beiden mit den vorhergehend beschriebenen Systemen aus dem Stand der Technik verbundenen Probleme gelöst oder wenigstens gemildert werden können, indem der Schichtwiderstand des semi-isolierenden Films geändert wird. Dies ist daher ein bevorzugtes Merkmal der vorliegenden Erfindung.
  • Der Schichtwiderstand des semi-isolierenden Films wird vorzugsweise so geändert, daß sich dessen Potential in einer Art ändert, die der Änderung der Feldstärke innerhalb des halbleitenden Bereichs unterhalb der semi-isolierenden Schicht entspricht. Um dies zu erreichen, nimmt der Schichtwiderstand der semi-isolierenden Schicht normalerweise zwischen den Elektroden einen Maximalwert an. Dieser Maximalwert ist vorzugsweise zumindest doppelt so groß wie der Schichtwiderstand benachbart zu den Elektroden und kann bis zu fünfmal so groß sein wie dieser.
  • Der Wert des Schichtwiderstands hängt vom detaillierten Aufbau des Bauelements ab und kann daher so ausgewählt werden, daß das gewünschte Ziel der vorliegenden Erfindung erreicht wird. Der Schichtwiderstand muß geringer sein als der Schichtwiderstand des Passivierungsfilms und ist daher normalerweise geringer als 10¹&sup5; Ω/ . Vorzugsweise ist der Schichtwiderstand erheblich geringer als dieser Wert und liegt beispielsweise im Bereich von 10¹³ Ω/ . Der Minimalwert des Schichtwiderstands der semi-isolierenden Schicht wird durch andere Faktoren beeinflußt. Falls der Schichtwiderstand zu gering ist, verhält sich die Schicht natürlich überhaupt nicht wie eine semi-isolierende Schicht. Oberhalb dieses Werts sind die Haupteinflüsse durch den maximal zulässigen Leckstrom des Halbleiterbauelements gegeben. Da die semi- isolierende Schicht die Elektroden des Bauelements verbindet und das Fließen eines Stroms zwischen ihnen ermöglicht, fließt ein Leckstrom, der durch den Schichtwiderstand der semi-isolierenden Schicht beeinflußt wird. Der maximal zulässige Leckstrom hängt jedoch von der Verwendung des Halbleiterbauelements ab.
  • Wie vorhergehend erwähnt wurde, ist es wünschenswert, daß sich der Schichtwiderstand der semi-isolierenden Schicht so ändert, daß dessen Potential mit der Feldänderung des halbleitenden Bereichs unterhalb der semi-isolierenden Schicht übereinstimmt. Es ist daher in dieser Hinsicht vorzuziehen, daß sich der Schichtwiderstand allmählich ändert. Es ist jedoch zur Erleichterung der Herstellung möglich, daß sich der Schichtwiderstand der semi-isolierenden Schicht stufenweise ändert.
  • Wie vorhergehend erwähnt wurde, befindet sich zwischen der semi-isolierenden Schicht und den darunterliegenden halbleitenden Bereichen eine Isolationsschicht. Wenngleich diese Isolationsschicht aus einem einzigen Isolationsfilm bestehen kann, besteht sie vorzugsweise aus mehr als einem Film. Dies ist besonders vorteilhaft, wenn dritte halbleitende Bereiche und entsprechende dritte Elektroden vorgesehen sind. Ein Isolationsfilm der Isolationsschicht kann sich dann zwischen den Elektroden und dem halbleitenden Material erstrecken, wobei sich die Elektroden durch Öffnungen in diesem Film erstrecken, so daß die dritten halbleitenden Bereiche kontaktiert werden, und es kann sich ein weiterer Film über den dritten Elektroden erstrecken, um die dritten Elektroden von der semi-isolierenden Schicht zu trennen.
  • Auf diese Weise ermöglicht die vorliegende Erfindung die Erhöhung der Durchbruchspannung eines Halbleiterbauelements, wie eines Halbleiterbauelements vom planaren Typ, wodurch die Leistungsfähigkeit des Halbleiterbauelements verbessert wird.
  • Nun werden Ausführungsformen der vorliegenden Erfindung durch Beispiele, Bezug nehmend auf die begleitende Zeichnung, detailliert beschrieben, wobei
  • die Figuren 1(a) und 1(b) schematische Schnittansichten und Draufsichten eines Halbleiterbauelements vom planaren Typ mit einer hohen Durchbruchspannung gemäß einer ersten Ausführungsform der vorliegenden Erfindung sind und die Figur 1(a) entlang der Linie A-A¹ in Fig. 1(b) dargestellt ist;
  • Fig. 2 ein Flußdiagramm eines Beispiels eines Verfahrens zur Herstellung des Halbleiterbauelements aus Fig. 1 ist;
  • Fig. 3 eine schematische Schnittansicht eines Halbleiterbauelements vom planaren Typ mit einer hohen Durchbruchspannung gemäß einer zweiten Ausführungsform der vorliegenden Erfindung ist;
  • Fig. 4 ein Flußdiagramm eines Beispiels eines Verfahrens zur Herstellung des Halbleiterbauelements aus Fig. 3 ist;
  • Fig. 5 eine schematische Schnittansicht eines Halbleiterbauelements vom planaren Typ mit einer hohen Durchbruchspannung gemäß einer dritten Ausführungsform der vorliegenden Erfindung ist;
  • die Figuren 6(a) bis 6(c) Diagramme zur Darstellung des Schichtwiderstands eines semi-isolierenden Films, des Oberflächenpotentials eines Halbleitersubstrats und der Verteilungen des Potentials und des elektrischen Felds in einem semi-isolierenden Film sind;
  • die Figuren 7(a) und 7(b) Diagramme zur Darstellung der Schichtwiderstandsverteilungen eines semi-isolierenden Films sind, der in einem Halbleiterbauelement vom planaren Typ mit einer hohen Durchbruchspannung gemäß der vorliegenden Erfindung verwendet werden kann;
  • die Figuren 8(a) bis 8(d) ein Flußdiagramm eines Beispiels eines Verfahrens zur Herstellung des in Fig. 7(b) dargestellten semi-isolierenden Films bilden;
  • die Figuren 9(a) bis 9(e) ein Flußdiagramm eines weiteren Beispiels eines Verfahrens zur Herstellung des in Fig. 7(b) dargestellten semi-isolierenden Films bilden;
  • die Figuren 10(a) bis 10(c) ein Flußdiagramm eines Beispiels eines Verfahrens zur Herstellung des in Fig. 6(a) dargestellten semi-isolierenden Films bilden;
  • die Figuren 11(a) bis 11(d) ein Flußdiagramm eines weiteren Beispiels eines Verfahrens zur Herstellung des in Fig. 6(a) dargestellten semi-isolierenden Films bilden;
  • die Figuren 12(a) bis 12(c) ein Flußdiagramm eines weiteren Beispiels eines Verfahrens zur Herstellung des in Fig. 6(a) dargestellten semi-isolierenden Films bilden;
  • die Figuren 13(a) bis 13(d) ein Flußdiagramm eines weiteren Beispiels eines Verfahrens zur Herstellung des in Fig. 7(b) dargestellten semi-isolierenden Films bilden.
  • Die Figuren 1(a) und 1(b) sind schematische Schnittansichten und Draufsichten einer ersten Ausführungsform eines Halbleiterbauelements vom planaren Typ mit einer hohen Durchbruchspannung gemäß der vorliegenden Erfindung.
  • Wie in Fig. 1(a) dargestellt ist, hat ein Halbleitersubstrat ein Paar von Hauptoberflächen 11 und 12. Das Substrat weist eine Halbleiterschicht 13 vom n-Typ auf, die sich zu der einen Hauptoberfläche 11 erstreckt. Eine Halbleiterschicht 14 vom p-Typ erstreckt sich, von der Hauptoberfläche 11 ausgehend zusammen mit der Halbleiterschicht 13 vom n- Typ in die halbleitende Schicht 13 vom n-Typ hinein und bildet einen ersten pn-Übergang vom planaren Typ im Zentrum der Hauptoberfläche 11. Weiterhin gibt es zwischen der anderen Hauptoberfläche 12 und der Halbleiterschicht 13 vom n-Typ eine Halbleiterschicht 15 vom n&spplus;-Typ, deren Störstellenkonzentration höher ist als diejenige der Halbleiterschicht 13 vom n-Typ. Mehrere Ringbereiche 16 vom p-Typ zur elektrischen Feldsteuerung erstrecken sich, ausgehend von der Hauptoberfläche 11, in die halbleitende Schicht 13 vom n-Typ hinein und umgeben die halbleitende Schicht 14 vom p-Typ am Rand der Hauptoberfläche 11. Ein Ringbereich 17 vom n&spplus;-Typ, dessen Störstellenkonzentration höher ist als die der Halbleiterschicht 13 vom n-Typ erstreckt sich, von der Hauptoberfläche 11 ausgehend, in die Halbleiterschicht 13 vom n-Typ hinein und umgibt die Ringbereiche 16 vom p-Typ zur elektrischen Feldsteuerung. Die Halbleiterschicht 13 vom n-Typ, die Halbleiterschicht 15 vom n&spplus;-Typ und der Ringbereich 17 vom n&spplus;-Typ bilden dann einen halbleitenden Bereich 1, dessen Leitfähigkeitstyp demjenigen der Halbleiterschicht 14 vom p- Typ entgegengesetzt ist, so daß eine Diode gebildet ist.
  • Eine erste Hauptelektrode 2 steht in ohmschem Kontakt mit der Halbleiterschicht 14 vom p-Typ, und eine zweite Hauptelektrode 3 steht in ohmschem Kontakt mit der Halbleiterschicht 15 vom n&spplus;-Typ. Auf der Hauptoberfläche 11 befindet sich ein erster Isolationsfilm 4, und mehrere erste Zusatzelektroden 5 stehen über Öffnungen in der ersten Isolationsschicht 4 in ohmschem Kontakt mit den Ringbereichen 16 vom p- Typ zur elektrischen Feldsteuerung. Die Form der ersten Zusatzelektroden 5, die der Form der Ringbereiche 16 zur elektrischen Feldsteuerung entspricht, ist in Fig. 1(b) dargestellt. Die ersten Zusatzelektroden 5 erstrecken sich oberhalb der Halbleiterschicht 13 vom n-Typ auf beiden Seiten des Ringbereichs 16 vom p-Typ zur elektrischen Feldsteuerung auf dem ersten Isolationsfilm 4. Auf diese Weise erstrecken sich die ersten Zusatzelektroden 5 über den Rand eines jeden Ringbereichs 16 vom p-Typ zur elektrischen Feldsteuerung hinaus, so daß sie die angrenzenden Teile der Halbleiterschicht 13 vom n-Typ bedecken und so die pn-Übergänge zwischen der Halbleiterschicht 13 vom n-Typ und die Bereiche 16 vom p-Typ zur elektrischen Feldsteuerung überlappen. Eine zweite Zusatzelektrode 6 steht in ohmschem Kontakt mit dem Ringbereich 17 vom n&spplus;-Typ, und es befindet sich ein zweiter Isolationsfilm 7 auf der Hauptelektrode 2, der ersten Zusatzelektrode 5 und der zweiten Zusatzelektrode 6. Die Form der zweiten Zusatzelektrode 6 ist in Fig. 1(b) dargestellt.
  • Auf dem zweiten Isolationsfilm 7 befindet sich ein semi-isolierender Film 8, dessen entgegengesetzte Enden die Elektrode 2 und die zweite Zusatzelektrode 6 kontaktieren. Ein dritter Isolationsfilm 9 auf dem semi-isolierenden Film 8 dient als letzter Schutzfilm für das Halbleiterbauelement. Die Breite des semi-isolierenden Films ist in Fig. 1(b) durch einen Pfeil 8a dargestellt.
  • Die Gründe für die hohe Durchbruchspannung und die hohe Zuverlässigkeit des in Fig. 1 dargestellten Halbleiterbauelements werden nun erörtert.
  • Wenn eine Spannung angelegt wird, die die erste Hauptelektrode 2 negativ und/oder die zweite Hauptelektrode 3 oder die zweite Zusatzelektrode 6 positiv macht (also eine Spannung, die den ersten zwischen der Halbleiterschicht 14 vom p-Typ und der Halbleiterschicht 13 vom n-Typ gebildeten pn-Übergang in Sperrichtung vorspannt), wird eine Verarmungsschicht gebildet, die sich, vom ersten pn-Übergang ausgehend, in die Halbleiterschicht 13 vom n-Typ hinein erstreckt. Da sich die erste Hauptelektrode 2 über den ersten pn-Übergang und den angrenzenden Teil der Halbleiterschicht 13 erstreckt, dehnt sich die am ersten pn-Übergang gebildete Verarmungsschicht infolge des elektrischen Feldeffekts (Feldplatteneffekts) der Hauptelektrode 2 weiter aus. Dies liegt daran, daß sich die Feldstärke an der ersten pn-Übergangsfläche abschwächt und es unwahrscheinlich ist, daß ein Lawinendurchbruch stattfindet, wenn sich die Verarmungsschicht ausdehnt.
  • In dieser ersten Ausführungsform der vorliegenden Erfindung erstrecken sich die ersten Zusatzelektroden 5, die den Ringbereich 16 zur elektrischen Feldsteuerung am dichtesten zur Halbleiterschicht 14 vom p-Typ kontaktieren, in radialer Richtung innerhalb und außerhalb des ersten pn- Übergangs über die angrenzenden Teile der Halbleiterschicht vom n-Typ. Die Teile der ersten Zusatzelektroden 5, die die Teile des Halbleiterbereichs 13 vom n-Typ in radialer Richtung innerhalb der Bereiche 16 zur elektrischen Feldsteuerung bedecken, haben die Funktion, die Ausdehnung der sich von dem ersten pn-Übergang aus erstreckenden Verarmungsschicht zu begrenzen. Wenn sich diese Teile der ersten Zusatzelektroden 5 über die Teile des entsprechenden Halbleiterbereichs vom n- Typ erstrecken, erhöht die elektrische Ladung, die bezüglich der Halbleiterschicht 13 vom n-Typ negativ ist und sich im ersten Isolationsfilm 4 ansammelt, die Ausdehnung der Verarmungsschicht des ersten pn-Übergangs und verringert den geteilten Spannungsabfall zwischen der Halbleiterschicht 14 vom p-Typ und dem angrenzenden Ringbereich 16 zur elektrischen Feldsteuerung.
  • Die vorhergehend beschriebene Erscheinung tritt auch in den anderen Ringbereichen 16 zur elektrischen Feldsteuerung auf. Auf diese Weise verringert sich der Spannungsabfall von der Halbleiterschicht 14 vom p-Typ zum äußersten Ringbereich 16 zur elektrischen Feldsteuerung und erhöht sich der Spannungsabfall zwischen dem äußersten Ringbereich 16 zur elektrischen Feldsteuerung und dem Ringbereich 17 vom n&spplus;-Typ. Die Feldstärke an der Oberfläche der Halbleiterschicht 13 vom n-Typ in der Nähe der Ringzone 17 vom n&spplus;-Typ erhöht sich. Dies bewirkt eine Verringerung der Durchbruchspannung oder eine Erhöhung des Leckstroms. Wenn sich daher die sich vom ersten oder vom zweiten pn-Übergang ausgehende, zwischen dem Ringbereich 16 zur elektrischen Feldsteuerung und der Halbleiterschicht 13 vom n-Typ erstreckende Verarmungsschicht ausdehnt, ist es unwahrscheinlich, daß ein Lawinendurchbruch am ersten pn-Übergang auftritt, es ist jedoch wahrscheinlich, daß er in der Umgebung des Endes der Verarmungsschicht auftritt. Wenn eine Elektrode nur den zweiten pn-Übergang zwischen dem Ringbereich 16 zur elektrischen Feldsteuerung in der Nähe des ersten pn-Übergangs und der Halbleiterschicht 13 vom n-Typ bedeckt, um einen Lawinendurchbruch zu verhindern, verringern bezüglich der Halbleiterschicht 13 vom n-Typ positive elektrische Ladungen, die sich im ersten Isolationsfilm 4 und im dritten Isolationsfilm 9 ansammeln, die Ausdehnung der Verarmungsschicht des ersten pn-Übergangs und erhöhen den Spannungsabfall zwischen der Halbleiterschicht 14 vom p-Typ und dem Ringbereich 16 zur elektrischen Feldsteuerung. Die Durchbruchspannung kann dadurch verringert werden, oder die Sperrkennlinie kann eine weiche Kurvenform aufweisen. Da sich die erste Hauptelektrode 2, die erste Zusatzelektrode 5 und die zweite Zusatzelektrode 6 jeweils über die angrenzenden Teile der Halbleiterschicht 13 vom n-Typ erstrecken, so daß die Oberflächen des ersten pn-Übergangs, des zweiten pn-Übergangs und des nn&spplus;-Übergangs zwischen der Halbleiterschicht 13 vom n-Typ und dem Ringbereich 17 vom n&spplus;- Typ bedeckt sind, werden eine hohe Durchbruchspannung und eine sehr zuverlässige Sperrkennlinie erhalten. Weiterhin wird eine ähnliche Wirkung erreicht, wenn die vorhergehend erwähnten Übergänge nur teilweise bedeckt sind.
  • In der ersten Ausführungsform der vorliegenden Erfindung ist der semi-isolierende Film 8 auf dem zweiten Isolationsfilm 7 gebildet, so daß die Hauptelektrode 2 und die zweite Zusatzelektrode 6 verbunden werden. Wenn eine Spannung angelegt wird, die die erste Hauptelektrode 2 negativ und die zweite Hauptelektrode 3 oder die zweite Zusatzelektrode 6 positiv macht (also eine Spannung, die den ersten pn-Übergang in Sperrichtung vorspannt), erstreckt sich eine Verarmungsschicht, vom ersten pn-Übergang ausgehend, in die Halbleiterschicht 13 vom n-Typ, wie vorhergehend erörtert wurde. Es wird daher eine Potentialverteilung an der Hauptoberfläche 11 des Halbleitersubstrats 1 gebildet. Wenn positive oder negative elektrische Ladungen am dritten Isolationsfilm 9 vorhanden sind, ändern sich das Potential an der Hauptoberfläche 11 des Halbleitersubstrats 1 sowie die Sperrkennlinie. Durch Einwirkenlassen eines Stroms auf den semi-isolierenden Film 8 wird das Potential im semi-isolierenden Film 8 jedoch konstant, und es ist möglich, den Einfluß äußerer elektrischer Ladungen auf das Halbleiterbauelement zu beseitigen.
  • Falls die Zeitkonstante CR jedoch infolge des Schichtwiderstands des semi-isolierenden Films und der Kapazität von Isolationsfilmen unterhalb des semi-isolierenden Films einen konstanten Wert hat, wird das Potential im semi-isolierenden Film jedoch nicht sofort konstant, wenn eine schnell ansteigende Spannung angelegt wird. Wenn daher eine schnell ansteigende Spannung angelegt wird, geht die Wirkung der Abschwächung des elektrischen Felds der Oberfläche des Halbleitersubstrats verloren. Die Feldstärke an der Oberfläche des pn-Übergangs zwischen den Ringbereichen 16 zur elektrischen Feldsteuerung und dem Halbleitersubstrat 1 erhöht sich, und die Durchbruchspannung wird verringert.
  • Weiterhin haben die Erfinder herausgefunden, daß der semi-isolierende Film überhaupt keine Wirkung hat, wenn die relative Feuchtigkeit beispielsweise 90 % beträgt oder höher ist und der Schichtwiderstand des semi-isolierenden Films 10¹&sup5; Ω/ beträgt oder höher ist. Es wird daher in dieser Ausführungsform der vorliegenden Erfindung vorgeschlagen, daß der Schichtwiderstand des semi-isolierenden Films 8 auf höchstens 10¹&sup5; Ω/ festgelegt ist, um eine Änderung der Sperrkennlinie selbst dann zu verhindern, wenn eine sich schnell ändernde Spannung in einer Atmosphäre mit einer hohen Feuchtigkeit angelegt wird. Der Schichtwiderstand beträgt vorzugsweise höchstens 10¹³ Ω/ .
  • Ein Verfahren zur Herstellung des in Fig. 1 dargestellten Halbleiterbauelements wird nun, Bezug nehmend auf die Figuren 2(a) bis 2(f), beschrieben. Die in Fig. 2(a) dargestellte erste Stufe der Herstellung besteht im Bilden der Halbleiterschicht 14 vom p-Typ, der Ringbereiche 16 zur elektrischen Feldsteuerung und des Ringbereichs 17 vom n&spplus;-Typ durch thermische Diffusion oder Ionenimplantation und auch im Bilden des ersten Isolationsfilms 4 mit Öffnungen, durch die sich Elektroden erstrecken sollen. Daraufhin werden die erste Hauptelektrode 2, die ersten Zusatzelektroden 5 und die zweite Zusatzelektrode 6 gebildet, wie in Fig. 2(b) dargestellt ist. Sie werden selektiv durch Elektronenstrahlabscheidung oder Zerstäuben gebildet, oder sie werden auf der ganzen Oberfläche gebildet und daraufhin selektiv geätzt.
  • Wie in Fig. 2(c) dargestellt ist, wird nachfolgend ein dicker zweiter Isolationsfilm 7 auf der ganzen freiliegenden Oberfläche einer jeden Elektrode auf dem ersten Isolationsfilm 4 durch plasmagestützte chemische Abscheidung (P-CVD) oder mikrowellengestützte chemische Abscheidung aus der Gasphase (Mikrowellen-CVD) gebildet, und Teile der ersten Hauptelektrode 2 und der zweiten Zusatzelektrode 6 werden daraufhin durch ein gewöhnliches Photoätzverfahren freigelegt. Der semi-isolierende Film 8 wird daraufhin auf der ersten Hauptelektrode 2 und der zweiten Zusatzelektrode 6 gebildet, wie in Fig. 2(d) dargestellt ist. Der dritte Isolationsfilm 9 wird auf dem semi-isolierenden Film 8 gebildet, wie in Fig. 2(e) dargestellt ist. Schließlich wird die zweite Hauptelektrode 3 auf der Halbleiterschicht 15 vom n&spplus;-Typ gebildet, wie in Fig. 2(f) dargestellt ist.
  • Fig. 3 ist eine schematische Schnittansicht eines Halbleiterbauelements vom planaren Typ mit einer hohen Durchbruchspannung gemäß einer zweiten Ausführungform der vorliegenden Erfindung. Die Teile der zweiten Ausführungsform, die den Teilen der ersten Ausführungsform entsprechen, sind mit den gleichen Bezugszahlen bezeichnet. Die zweite Ausführungsform ähnelt vom Plan her der in Fig. 1(b) dargestellten Anordnung.
  • Es wurde herausgefunden, daß es besser ist, die Dicken des ersten Isolationsfilms 4 und des zweiten Isolationsfilms 7, die sich unter dem semi-isolierenden Film 8 befinden, soweit wie möglich zu erhöhen. Wenn die Kapazität C infolge des ersten Isolationsfilms 4 und des zweiten Isolationsfilms 7 verringert wird, kann die vorhergehend erörterte CR-Zeitkonstante dann verringert werden. Es ist weiterhin möglich, Änderungen in den elektrischen Kraftlinien, die sich infolge des Potentials des semi-isolierenden Films 8 vom Innern des Halbleitersubstrats 1 ausgehend erstrecken, zu verhindern, wenn die Dicken des ersten Isolationsfilms 4 und des zweiten Isolationsfilms 7 erhöht werden.
  • In Fig. 3 ist eine Ausführungsform dargestellt, bei der ein solches Prinzip verwendet wird. Die in Fig. 3 dargestellte Ausführungsform unterscheidet sich in der Hinsicht von der in Fig. 1 dargestellten, daß sich in dem Abschnitt, in dem der erste Isolationsfilm 4 einer Hauptoberfläche 11 des Halbleitersubstrats 1 zu bilden ist, eine Vertiefung befindet. Der erste Isolationsfilm 4 wird dann in der Vertiefung gebildet, so daß die Hauptoberfläche 11 und der erste Isolationsfilm 4 in etwa bündig sind. Es ist dann möglich, die maximalen Dicken der Hauptelektrode 2, der ersten Zusatzelektrode 5 und der zweiten Zusatzelektrode 6 zu verringern, da sie sich nicht durch Öffnungen im ersten Isolationsfilm 4 erstrecken müssen. Hierdurch wird die Unebenheit der Oberfläche nach der Bildung der Elektroden minimiert. Es ist daher möglich, die Dicke des zweiten Isolationsfilms 7 zu erhöhen, ohne eine Beschädigung, wie eine Rißbildung, zu verursachen. Es ist jedoch statt dessen möglich, die Elektroden 2, 5 und 6 mit einer aufgeschleuderten Glasschicht (500-Schicht) zu bedecken, durch die die Bildung von Rissen ebenfalls verringert wird.
  • Ein Verfahren zur Herstellung des in Fig. 3 dargestellten Halbleiterbauelements wird nachfolgend, Bezug nehmend auf die Figuren 4(a) bis 4(f), beschrieben. Die meisten Einzelheiten des Herstellungsverfahrens gleichen den in Fig. 2 dargestellten. Der Unterschied besteht darin, daß sich die Oberflächen des in Kontakt mit der Halbleiterschicht 13 vom n-Typ stehenden ersten Isolationsfilms 4, wie in Fig. 4(a) dargestellt ist, näher an der Hauptoberfläche 12 befinden als die Oberflächen, an denen vorgesehen ist, daß die Halbleiterschicht 14 vom p-Typ in Kontakt mit der Hauptelektrode 2 steht, die Ringbereiche 16 zur elektrischen Feldsteuerung in Kontakt mit den ersten Zusatzelektroden 5 stehen und der Ringbereich 17 vom n&spplus;-Typ in Kontakt mit der zweiten Zusatzelektrode 6 steht.
  • Um dies zu ermöglichen, kann ein LOCOS-Oxidationsverfahren unter Verwendung einer Kombination eines Si&sub3;N&sub4;-Films und eines SiO&sub2;-Films angewendet werden. Ein Si&sub3;N&sub4;-Film und ein SiO&sub2;-Film werden auf den Abschnitten der Oberfläche gebildet, die dafür vorgesehen sind, in Kontakt mit den Elektroden zu kommen. Die anderen Abschnitte werden oxidiert, und der Si&sub3;N&sub4;-Film wird daraufhin entfernt. Durch Verringern der Dicke der SiO&sub2;-Schicht können die Elektroden freigelegt werden, wobei zwischen ihnen ein SiO&sub2;-Film verbleibt. Statt dessen können ein Si&sub3;N&sub4;-Film und ein SiO&sub2;-Film gebildet werden, und die Abschnitte, an denen der erste Isolationsfilm zu bilden ist, werden dann durch ein Photoätzverfahren entfernt. Durch Oxidieren des Abschnitts durch eine chemische Abscheidung aus der Gasphase wird der erste Isolationsfilm gebildet. Der Si&sub3;N&sub4;-Film wird dann entfernt, und die Dicke der SiO&sub2;-Schicht wird verringert, um die Elektroden freizulegen und zwischen ihnen den SiO&sub2;-Film zu belassen. Da die Oberfläche durch Ausführen der vorhergehend erwähnten Behandlung eingeebnet werden kann, können die Dicken der Hauptelektrode 2, der ersten Zusatzelektrode 5 und der zweiten Zusatzelektrode 6 verringert werden, wie in Fig. 4(b) dargestellt ist. Daher kann die Dicke des zweiten Isolationsfilms 7, wie in Fig. 4(c) dargestellt ist, erhöht werden, ohne daß eine Beschädigung, wie eine Rißbildung, bewirkt wird. Die Beschreibung der nachfolgenden Schritte wird fortgelassen, da sie den in den Figuren 3(d) bis 3(f) dargestellten entsprechen.
  • Fig. 5 ist eine schematische Schnittansicht einer dritten Ausführungsform eines Halbleiterbauelements vom planaren Typ mit einer hohen Spannungsfestigkeit gemäß der vorliegenden Erfindung. Die Teile der dritten Ausführungsform, die denjenigen der ersten Ausführungsform entsprechen, sind mit den gleichen Bezugszahlen bezeichnet. In der dritten Ausführungsform ändert sich der Schichtwiderstand eines semi- isolierenden Films 80 mit einer Verteilung, die der in Fig. 6(a) dargestellten entspricht. Hierdurch ist es ermöglicht, eine Durchbruchspannung zu erreichen, die höher ist als die des in Fig. 1 dargestellten Halbleiterbauelements. Dies wird nachfolgend, Bezug nehmend auf die Figuren 6(b) und 6(c), beschrieben.
  • In Fig. 6(b) ist die Potentialverteilung der Halbleiter-Substratoberfläche dargestellt, wenn der erste pn-Übergang in Sperrichtung vorgespannt ist. In Fig. 6(b) stellt die durchgezogene Linie die wirkliche Potentialverteilung dar, und die gepunktete Linie stellt eine angenäherte Potentialverteilung dar. In Fig. 6(c) zeigt die gepunktete Linie das Potential und die Feldstärke des semi-isolierenden Films 8 des in den Figuren 1(a) und 1(b) dargestellten Bauelements, und die durchgezogene Linie stellt das Potential und die Feldstärke des semi-isolierenden Films 80 des in Fig. 5 dargestellten Bauelements dar.
  • Wenn der semi-isolierende Film wie in der ersten Ausführungsform einen gleichmäßigen Schichtwiderstand hat, ist die elektrische Feldverteilung im semi-isolierenden Film linear, und die Potentialverteilung ist daher auch linear. Diese sich von der Potentialverteilung der Halbleiter- Substratoberfläche unterscheidende Potentialverteilung wird durch das Potential des semi-isolierenden Films geändert, und die Feldstärke steigt lokal an. Die Verteilung ist zur Erreichung einer hohen Durchbruchspannung daher nicht zufriedenstellend. Da der semi-isolierende Film 80 des in Fig. 5 dargestellten Bauelements eine in Fig. 6(a) dargestellte veränderliche Schichtwiderstandsverteilung hat, ähnelt seine elektrische Feldverteilung der Änderung des Schichtwiderstands. Beim Umwandeln der elektrischen Feldverteilung in die Potentialverteilung des semi-isolierenden Films 80 ist das Potential geringer als in dem Fall, in dem der Film angrenzend an die halbleitende Schicht 14 vom p-Typ einen gleichmäßigen Schichtwiderstand hat und höher als dasjenige, wenn er angrenzend an den Ringbereich 17 vom n&spplus;-Typ einen gleichmäßigen Schichtwiderstand hat. Da die Potentialverteilung im wesentlichen mit derjenigen der in Fig. 6(b) dargestellten Halbleiter-Substratoberfläche übereinstimmt, ändert das Potential des semi-isolierenden Films nicht das Potential an der Oberfläche der Halbleiter-Substratoberfläche. Daher ergibt sich eine Durchbruchspannung, die höher ist als diejenige des in den Figuren 1(a) und (b) dargestellten Bauelements.
  • Fig. 6(a) ist schematisch, und es sind keine bestimmten Werte des Schichtwiderstands dargestellt. In der Praxis beträgt der Maximalwert des Schichtwiderstands (an einem zwischen den Enden der semi-isolierenden Schicht gelegenen Punkt) wenigstens das Doppelte und möglicherweise bis zum Fünffachen des Maximalwerts.
  • Es gibt mehrere Wege, den vorhergehend erörterten veränderlichen Schichtwiderstand zu erreichen. In Fig. 7(a) ist ein Beispiel dargestellt, in dem die in Fig. 6(a) dargestellte Verteilung durch allmähliches Ändern der Dicke eines semi-isolierenden Films erreicht ist, der einen gleichmäßigen Widerstand hat, und in Fig. 7(b) ist ein Beispiel dargestellt, in dem die in Fig. 6(a) dargestellte Verteilung durch stufenweises Ändern der Dicke des semi-isolierenden Films erreicht ist, der einen gleichmäßigen Widerstand hat.
  • Die Figuren 8(a) bis 8(d) bilden ein schematisches Flußdiagramm, in dem ein Verfahren zur Herstellung eines in Fig. 7(b) dargestellten semi-isolierenden Films 80 mit einem veränderlichen Schichtwiderstand dargestellt ist. Zuerst wird ein semi-isolierender Film 801 mit einer vorgegebenen Dicke hergestellt, wie in Fig. 8(a) dargestellt ist. Photolackschichten 802 werden daraufhin in den Abschnitten der Oberfläche des semi-isolierenden Films 80 gebildet, in denen die Dicken zum selektiven Naß- oder Trockenätzen der freiliegenden Oberfläche (Fig. 8(b)) maximiert sein sollten, und daraufhin werden die Abschnitte, mit Ausnahme des Abschnitts, dessen Dicke minimiert sein sollte, mit einem Photolackfilm 803 bedeckt, um die freiliegende Oberfläche selektiv naß oder trocken zu ätzen (Fig. 8(c)). Daraufhin wird der für das Photoätzverfahren verwendete Photolackfilm vollständig entfernt, und es wird der semi-isolierende Film 80 mit der gewünschten Form erhalten (Fig. 8(d)).
  • Die Figuren 9(a) bis 9(e) bilden ein schematisches Flußdiagramm zur Darstellung eines weiteren Verfahrens zur Herstellung eines semi-isolierenden Films 80, der die in Fig. 7(b) dargestellte Änderung des Schichtwiderstands aufweist. Zuerst wird ein semi-isolierender Film 811 mit einer gewissen vorgegebenen Dicke hergestellt (Fig. 9(a)). Er wird dann unter Verwendung einer gewöhnlichen Photoätztechnik außer an den Enden des Films 811, die mit Photolack 812 bedeckt sind, wie in Fig. 9(b) dargestellt ist, naß- oder trockengeätzt. Daraufhin wird ein semi-isolierender Film 813 mit einer gewissen Dicke auf den verbleibenden Abschnitten des semi- isolierenden Films 811 und zwischen diesen gebildet. Dieser Film 813 wird dann, abgesehen von den Enden des Films 813, die mit Photolack 814 bedeckt sind, wie in Fig. 9(d) dargestellt ist, durch eine gewöhnliche Photoätztechnik naß- oder trockengeätzt. Die Photolacke werden etwas größer gemacht als die im Schritt (b) verbleibenden. Daraufhin wird auf den verbleibenden Abschnitten des semi-isolierenden Films 813 und zwischen diesen ein semi-isolierender Film 815 gebildet, und es wird der semi-isolierende Film 80 mit der gewünschten Schichtwiderstandsverteilung erhalten (Fig. 9(e)).
  • Die Figuren 10(a) bis 10(c) bilden ein schematisches Flußdiagramm zur Darstellung eines Verfahrens zur Herstellung eines semi-isolierenden Films 80 mit dem in Fig. 6(a) dargestellten veränderlichen Schichtwiderstand. Zuerst wird ein semi-isolierender Film 821 mit einem konstanten Schichtwiderstand und mit einer vorgegebenen Dicke hergestellt (Fig. 10(a)). Daraufhin werden mehrere Photolackfilme 822 auf dem semi-isolierenden Film 821 gebildet, deren Breiten von den Enden des Films 821 zur Mitte hin allmählich abnehmen (Fig. 10(b)). Die freiliegenden Abschnitte werden daraufhin bis zu vorgegebenen Tiefen geätzt (Fig. 10(c)). Hierdurch wird ein semi-isolierender Film gebildet, in dem sich die Dicken vom Abschnitt mit der großen Breite zum Abschnitt mit der geringen Breite hin stetig ändern, und es wird der semi-isolierende Film 80 mit einem sich in etwa allmählich ändernden Schichtwiderstand erhalten.
  • Die Figuren 11(a) bis 11(c) bilden ein schematisches Flußdiagramm zur Darstellung eines weiteren Verfahrens zur Herstellung eines semi-isolierenden Films 80 mit dem in Fig. 6(a) dargestellten veränderlichen Schichtwiderstand. Zuerst wird ein semi-isolierender Film 831 mit einem konstanten Schichtwiderstand und einer vorgegebenen Dicke hergestellt (Fig. 11(a)). Daraufhin werden mehrere Photolackfilme 832 auf dem semi-isolierenden Film 831 gebildet, deren Breiten von den Enden des Films 831 zur Mitte hin allmählich abnehmen, und alle freiliegenden Abschnitte werden durch Ätzen entfernt (Fig. 11(b)). Die Photolackfilme 832 werden dann entfernt (Fig. 11(c), und es wird danach ein semi-isolierender Film 833 mit einer vorgebenen Dicke auf den verbleibenden Abschnitten der semi-isolierenden Filme 831 und auch zwischen ihnen gebildet (Fig. 11(d)). Auf diese Weise wird ein semi- isolierender Film 80 mit der gleichen Form wie der in Fig. 10 dargestellten erhalten.
  • Die Figuren 12(a) bis 12(c) bilden ein schematisches Flußdiagramm zur Darstellung eines weiteren Verfahrens zur Herstellung eines semi-isolierenden Films 80 mit dem in Fig. 6(a) dargestellten veränderlichen Schichtwiderstand. Zuerst wird ein semi-isolierender Film 841 mit einem konstanten Schichtwiderstand und mit einer vorgegebenen Dicke hergestellt (Fig. 12(a)). Daraufhin werden mehrere Photolackfilme 842 auf dem semi-isolierenden Film 841 gebildet, deren Breiten von den Enden des Films 841 zur Mitte hin allmählich abnehmen. Sauerstoff- oder Stickstoffionen werden von oberhalb der Oberfläche aus bis zu einer vorgegebenen Tiefe in die freiliegenden Abschnitte implantiert (Fig. 12(b)). Daraufhin werden die Photolackfilme 842 entfernt, und der semi-isolierende Film 80 wird fertiggestellt (Fig. 12(c)). Der so gebildete semi-isolierende Film 80 hat die in Fig. 6(a) dargestellte Änderung in der Verteilung des Schichtwiderstands, da die Bereiche 843, in denen Ionen implantiert sind, größere Widerstände aufweisen als die Bereiche, in denen keine Ionen implantiert sind.
  • Die Figuren 13(c) bis 13(d) bilden ein schematisches Flußdiagramm zur Darstellung eines weiteren Verfahrens zur Herstellung eines semi-isolierenden Films 80 mit dem in Fig. 7(b) dargestellten veränderlichen Schichtwiderstand. Zuerst wird ein semi-isolierender Film 851 mit einem konstanten Schichtwiderstand und mit einer vorgegebenen Dicke hergestellt (Fig. 13(a)). Daraufhin wird ein Photolackfilm 852 mit Ausnahme eines Abschnitts, an dem der Schichtwiderstand zu maximieren ist, auf dem semi-isolierenden Film 851 gebildet. Sauerstoff- oder Stickstoffionen werden von oberhalb der Oberfläche aus bis zu einer vorgegebenen Tiefe in die freiliegenden Abschnitte implantiert (Fig. 13(b)). Daraufhin wird die Öffnung im Photolackfilm 852 erweitert, und Sauerstoff- und Stickstoffionen werden wiederum von oberhalb der Oberfläche aus implantiert (Fig. 13(c)). Daraufhin wird der Photolackfilm 852 entfernt, und der semi-isolierende Film 80 wird fertiggestellt Fig. 13(d)). Im so gebildeten semi-isolierenden Film 80 hat der Bereich 853, in den zweimal Ionen implantiert worden sind, einen größeren Widerstand als der Abschnitt 854, in den nur einmal Ionen implantiert worden sind, und die Abschnitte 854 haben einen größeren Widerstand als der Abschnitt, in den keine Ionen implantiert worden sind. Auf diese Weise wird der in Fig. 7(b) dargestellte semi-isolierende Film 80 mit dem veränderlichen Schichtwiderstand erhalten.

Claims (14)

1. Halbleiterbauelement mit
einem ersten halbleitenden Bereich (13, 15, 17) eines ersten Leitfähigkeitstyps mit einer ersten Hauptoberfläche (11),
einem zweiten halbleitenden Bereich (14) eines zweiten Leitfähigkeitstyps, der sich ausgehend von der ersten Hauptoberfläche (11) in den ersten halbleitenden Bereich (13, 15, 17) hinein erstreckt, wobei zwischen dem ersten und dem zweiten halbleitenden Bereich (13, 15, 17; 14) ein p-n-Übergang auftritt,
mit ersten und zweiten Elektroden (6, 2), die den ersten bzw. den zweiten halbleitenden Bereich (13, 15, 17; 14) kontaktieren,
einer erste und zweite Elektroden (6, 2) verbindenden semi-isolierenden Schicht (8, 80),
einer ersten Isolationsschicht (4, 7) zwischen der semi- isolierenden Schicht (8, 80) und der ersten Hauptoberfläche (11) des ersten halbleitenden Bereichs (13, 15, 17),
einer zweiten, die semi-isolierende Schicht (8, 80) und erste und zweite Elektroden (6, 2) bedeckende Isolationsschicht (9) zur Passivierung, und
zumindest einem dritten halbleitenden Bereich (16), der vom zweiten Leitfähigkeitstyp ist, sich seitlich beabstandet zum zweiten halbleitenden Bereich (14) befindet und sich ausgehend von der ersten Hauptoberfläche (11) in den ersten halbleitenden Bereich (13, 15, 17) hinein erstreckt, so daß er den zweiten halbleitenden Bereich (14) umschließt,
dadurch gekennzeichnet, daß
die erste Isolationsschicht (4, 7) von zumindest einer Öffnung durchbrochen ist, daß
zumindest eine dritte, gegenüber der semi-isolierenden Schicht (8, 80) isolierte Elektrode (5) sich durch zumindest eine der Öffnungen erstreckt, um zumindest einen der dritten halbleitenden Bereiche (16) zu kontaktieren, daß
die zweite Elektrode (2) sich über den p-n-Übergang erstreckt und einen ersten Teil des ersten halbleitenden Bereichs (13, 15, 17) benachbart zum p-n-Übergang an der ersten Hauptoberfläche bedeckt, wobei die erste Isolationsschicht (4, 7) sich mit einem ersten Abschnitt zwischen der zweiten Elektrode (2) und dem ersten Teil des ersten halbleitenden Bereichs (13, 15, 17) befindet, und daß
zumindest eine dritte Elektrode (5) sich in radialer Richtung sowohl nach innen als auch nach außen oberhalb des dritten halbleitenden Bereichs (16) erstreckt und zweite Teile des ersten halbleitenden Bereichs (13, 15, 17) benachbart zum dritten halbleitenden Bereich (16) an der ersten Hauptoberfläche bedeckt, wobei die erste Isolationsschicht (4, 7) zumindest einen zweiten Abschnitt zwischen der dritten Elektrode (5) und dem zweiten Teil des ersten halbleitenden Bereichs (13, 15, 17) aufweist.
2. Halbleiterbauelement nach Anspruch 1, dadurch gekennzeichnet, daß zumindest einige der zweiten Teile des ersten halbleitenden Bereichs (13, 15, 17) sich zwischen zumindest einem dritten halbleitenden Bereich (16) und der ersten Elektrode (6) befinden.
3. Halbleiterbauelement gemäß Anspruch 1 oder 2, dadurch gekennzeichnet, daß zumindest einige der zweiten Teile des ersten halbleitenden Bereichs (13, 15, 17) sich zwischen zumindest einem dritten halbleitenden Bereich (16) und dem zweiten halbleitenden Bereich (14) befinden.
4. Halbleiterbauelement nach einem der vorhergehenden Ansprüche, dadurch gekennzeichnet, daß die erste Isolationsschicht (4, 7) zumindest einen dritten Abschnitt (7) zwischen zumindest einer dritten Elektrode (5) und der semi-isolierenden Schicht (8, 80) aufweist.
5. Halbleiterbauelement nach einem der vorhergehenden Ansprüche, dadurch gekennzeichnet, daß zumindest ein dritter halbleitender Bereich (16) mehrere konzentrische ringförmige halbleitende Bereiche umfaßt.
6. Halbleiterbauelement nach einem der vorhergehenden Ansprüche, dadurch gekennzeichnet, daß zumindest einer der dritten halbleitenden Bereiche (16) einen inneren, hoch dotierten Bereich und einen äußeren, schwach dotierten Bereich aufweist.
7. Halbleiterbauelement nach einem der vorhergehenden Ansprüche, dadurch gekennzeichnet, daß der erste halbleitende Bereich (13, 15, 17) einen hoch dotierten Teil (17) umfaßt, den die erste Elektrode (6) kontaktiert.
8. Halbleiterbauelement nach einem der vorhergehenden Ansprüche, dadurch gekennzeichnet, daß der erste halbleitende Bereich (13, 15, 17) eine zweite Hauptoberfläche (12) und an dieser einen hoch dotierten Abschnitt (15) besitzt, wobei eine vierte Elektrode (3) die zweite Hauptoberfläche (12) kontaktiert.
9. Halbleiterbauelement nach einem der vorhergehenden Ansprüche, dadurch gekennzeichnet, daß der zweite halbleitende Bereich (14) einen unter der semi-isolierenden Schicht (8, 80) liegenden, schwach dotierten Abschnitt (18) umfaßt.
10. Halbleiterbauelement nach einem der vorhergehenden Ansprüche, dadurch gekennzeichnet, daß der Schichtwiderstand der semi-isolierenden Schicht weniger als 10¹&sup5; Ω/ beträgt.
11. Halbleiterbauelement nach einem der vorhergehenden Ansprüche, dadurch gekennzeichnet, daß der Schichtwiderstand der semi-isolierenden Schicht (8, 80) sich zwischen der ersten und der zweiten Elektrode (6, 2) derart verändert, daß zwischen der ersten und der zweiten Elektrode (6, 2) ein Maximalwert erreicht wird.
12. Halbleiterbauelement nach einem der vorhergehenden Ansprüche, dadurch gekennzeichnet, daß der Schichtwiderstand der semi-isolierenden Schicht (8, 80) sich derart verändert, daß er im wesentlichen der Veränderung der elektrischen Feldstärke an der ersten Hauptoberfläche (11) des ersten halbleitenden Bereichs (13, 15, 17) beim Anlegen einer maximalen Sperrspannung angepaßt ist.
13. Halbleiterbauelement nach Anspruch 11 oder 12, dadurch gekennzeichnet, daß der Maximalwert mindestens das doppelte des Schichtwiderstands der semi-isolierenden Schicht (8, 80) benachbart zur ersten und zweiten Elektrode (6, 2) beträgt.
14. Halbleiterbauelement nach einem der vorhergehenden Ansprüche, dadurch gekennzeichnet, daß der Schichtwiderstand der semi-isolierenden Schicht (8, 80) sich stufenweise zwischen der ersten und der zweiten Elektrode (6, 2) verändert.
DE69403251T 1993-03-10 1994-02-24 Halbleiterbauelement mit semi-isolierender Schicht für hohe Durchbruchspannungen Expired - Fee Related DE69403251T2 (de)

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP5049005A JP2850694B2 (ja) 1993-03-10 1993-03-10 高耐圧プレーナ型半導体装置

Publications (2)

Publication Number Publication Date
DE69403251D1 DE69403251D1 (de) 1997-06-26
DE69403251T2 true DE69403251T2 (de) 1997-11-27

Family

ID=12819063

Family Applications (1)

Application Number Title Priority Date Filing Date
DE69403251T Expired - Fee Related DE69403251T2 (de) 1993-03-10 1994-02-24 Halbleiterbauelement mit semi-isolierender Schicht für hohe Durchbruchspannungen

Country Status (5)

Country Link
US (1) US5552625A (de)
EP (1) EP0615291B1 (de)
JP (1) JP2850694B2 (de)
KR (1) KR100330847B1 (de)
DE (1) DE69403251T2 (de)

Families Citing this family (48)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP3111827B2 (ja) * 1994-09-20 2000-11-27 株式会社日立製作所 半導体装置及びそれを使った電力変換装置
JP3581447B2 (ja) * 1995-08-22 2004-10-27 三菱電機株式会社 高耐圧半導体装置
US5880513A (en) * 1996-04-18 1999-03-09 Harris Corporation Asymmetric snubber resistor
KR100415189B1 (ko) * 1997-01-10 2004-03-19 페어차일드코리아반도체 주식회사 전계제한환을 가지는 바이폴라트랜지스터
GB9700923D0 (en) * 1997-01-17 1997-03-05 Philips Electronics Nv Semiconductor devices
SE9700156D0 (sv) * 1997-01-21 1997-01-21 Abb Research Ltd Junction termination for Si C Schottky diode
GB2330452A (en) * 1997-10-16 1999-04-21 Plessey Semiconductors Ltd Arrangement for inhibiting dielectric polarisation in high voltage devices
JP3175923B2 (ja) * 1997-11-05 2001-06-11 松下電子工業株式会社 半導体装置
JP2974003B2 (ja) * 1998-04-22 1999-11-08 富士電機株式会社 半導体装置およびその製造方法
JP4017258B2 (ja) * 1998-07-29 2007-12-05 三菱電機株式会社 半導体装置
DE60029554T2 (de) * 1999-06-03 2007-07-12 Koninklijke Philips Electronics N.V. Halbleiterbauelement mit hochspannungselement
JP4024990B2 (ja) * 2000-04-28 2007-12-19 株式会社ルネサステクノロジ 半導体装置
US6261874B1 (en) * 2000-06-14 2001-07-17 International Rectifier Corp. Fast recovery diode and method for its manufacture
US20020195613A1 (en) * 2001-04-02 2002-12-26 International Rectifier Corp. Low cost fast recovery diode and process of its manufacture
DE10250608B4 (de) * 2002-10-30 2005-09-29 eupec Europäische Gesellschaft für Leistungshalbleiter mbH Thyristorbauelement mit verbessertem Sperrverhalten in Rückwärtsrichtung
JP4944460B2 (ja) * 2005-03-30 2012-05-30 オンセミコンダクター・トレーディング・リミテッド 半導体装置
DE102005023668B3 (de) 2005-05-23 2006-11-09 Infineon Technologies Ag Halbleiterbauelement mit einer Randstruktur mit Spannungsdurchbruch im linearen Bereich
US7768092B2 (en) 2005-07-20 2010-08-03 Cree Sweden Ab Semiconductor device comprising a junction having a plurality of rings
JP4982082B2 (ja) * 2005-12-26 2012-07-25 株式会社豊田中央研究所 窒化物半導体装置
JP4935192B2 (ja) * 2006-05-31 2012-05-23 三菱電機株式会社 半導体装置
JP2008085186A (ja) * 2006-09-28 2008-04-10 Sanyo Electric Co Ltd 半導体装置
JP2008085187A (ja) * 2006-09-28 2008-04-10 Sanyo Electric Co Ltd 半導体装置
JP5129943B2 (ja) * 2006-10-19 2013-01-30 株式会社豊田中央研究所 半導体装置
CN101345254A (zh) 2007-07-12 2009-01-14 富士电机电子技术株式会社 半导体器件
JP4767265B2 (ja) * 2008-01-15 2011-09-07 三菱電機株式会社 高耐圧半導体装置
US8564088B2 (en) * 2008-08-19 2013-10-22 Infineon Technologies Austria Ag Semiconductor device having variably laterally doped zone with decreasing concentration formed in an edge region
JP5195186B2 (ja) * 2008-09-05 2013-05-08 三菱電機株式会社 半導体装置の製造方法
JP2010118548A (ja) * 2008-11-13 2010-05-27 Mitsubishi Electric Corp 半導体装置
US8106487B2 (en) 2008-12-23 2012-01-31 Pratt & Whitney Rocketdyne, Inc. Semiconductor device having an inorganic coating layer applied over a junction termination extension
JP5515922B2 (ja) * 2010-03-24 2014-06-11 富士電機株式会社 半導体装置
JP5697665B2 (ja) * 2010-05-10 2015-04-08 株式会社日立製作所 半導体装置
JP2012175021A (ja) * 2011-02-24 2012-09-10 Mitsubishi Electric Corp 電力用半導体装置
US9337268B2 (en) 2011-05-16 2016-05-10 Cree, Inc. SiC devices with high blocking voltage terminated by a negative bevel
US9349797B2 (en) 2011-05-16 2016-05-24 Cree, Inc. SiC devices with high blocking voltage terminated by a negative bevel
US9373619B2 (en) 2011-08-01 2016-06-21 Taiwan Semiconductor Manufacturing Company, Ltd. High voltage resistor with high voltage junction termination
JP2013168549A (ja) * 2012-02-16 2013-08-29 Mitsubishi Electric Corp 半導体装置およびその製造方法
FR2987938A1 (fr) * 2012-03-12 2013-09-13 St Microelectronics Sa Dispositif electronique de protection contre les decharges electrostatiques, a structure concentrique
DE112013006681B4 (de) * 2013-02-15 2022-01-20 Denso Corporation Halbleitervorrichtung
WO2014155565A1 (ja) * 2013-03-27 2014-10-02 トヨタ自動車株式会社 縦型半導体装置
JP2014241367A (ja) * 2013-06-12 2014-12-25 三菱電機株式会社 半導体素子、半導体素子の製造方法
US9425265B2 (en) * 2013-08-16 2016-08-23 Cree, Inc. Edge termination technique for high voltage power devices having a negative feature for an improved edge termination structure
CN103531465B (zh) * 2013-09-13 2018-04-06 上海集成电路研发中心有限公司 快恢复二极管制备方法
JP5921784B2 (ja) * 2014-01-10 2016-05-24 三菱電機株式会社 半導体装置
JP2018098254A (ja) * 2016-12-08 2018-06-21 株式会社デンソー 半導体装置
JP7227110B2 (ja) * 2019-09-18 2023-02-21 株式会社東芝 半導体装置
CN111092123A (zh) * 2019-12-10 2020-05-01 杰华特微电子（杭州）有限公司 横向双扩散晶体管及其制造方法
JP2022074323A (ja) * 2020-11-04 2022-05-18 ルネサスエレクトロニクス株式会社 半導体装置
JPWO2023007650A1 (de) * 2021-07-29 2023-02-02

Family Cites Families (11)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
GB1260618A (en) * 1969-08-09 1972-01-19 Soc Gen Semiconduttori Spa Planar junctions with integrated resistor, for high voltages
JPS5227032A (en) * 1975-08-28 1977-03-01 Kurita Industrial Co Ltd Anticorrosive for metals
US4803528A (en) * 1980-07-28 1989-02-07 General Electric Company Insulating film having electrically conducting portions
US4580156A (en) * 1983-12-30 1986-04-01 At&T Bell Laboratories Structured resistive field shields for low-leakage high voltage devices
GB2167229B (en) * 1984-11-21 1988-07-20 Philips Electronic Associated Semiconductor devices
JPS6338259A (ja) * 1986-08-01 1988-02-18 Fujitsu Ltd 半導体装置
JP2585331B2 (ja) * 1986-12-26 1997-02-26 株式会社東芝 高耐圧プレーナ素子
EP0360036B1 (de) * 1988-09-20 1994-06-01 Siemens Aktiengesellschaft Planarer pn-Übergang hoher Spannungsfestigkeit
US5107323A (en) * 1988-12-22 1992-04-21 At&T Bell Laboratories Protective layer for high voltage devices
JPH03171774A (ja) * 1989-11-30 1991-07-25 Toshiba Corp 高耐圧プレーナ素子
JP2513874B2 (ja) * 1989-12-28 1996-07-03 三菱電機株式会社 半導体装置およびその製造方法

Also Published As

Publication number Publication date
JPH06268198A (ja) 1994-09-22
DE69403251D1 (de) 1997-06-26
JP2850694B2 (ja) 1999-01-27
EP0615291B1 (de) 1997-05-21
KR100330847B1 (ko) 2002-08-27
EP0615291A1 (de) 1994-09-14
KR940022884A (ko) 1994-10-21
US5552625A (en) 1996-09-03

Similar Documents

Publication Publication Date Title
DE69403251T2 (de) Halbleiterbauelement mit semi-isolierender Schicht für hohe Durchbruchspannungen
DE69209678T2 (de) Halbleiteranordnung für Hochspannungsverwendung und Verfahren zur Herstellung
DE69332619T2 (de) Verfahren zur Herstellung von einem Feldeffektbauelement mit einem isolierten Gatter
DE2212049C2 (de) Verfahren zur Herstellung einer Halbleiteranordnung und Verfahren zur Herstellung eines Transistors
DE3587231T2 (de) Verfahren zum herstellen einer dmos-halbleiteranordnung.
DE3245064C2 (de)
DE2559360A1 (de) Halbleiterbauteil mit integrierten schaltkreisen
DE2502235A1 (de) Ladungskopplungs-halbleiteranordnung
DE2547828B2 (de) Verfahren zur Herstellung eines Speicherelements mit einem Doppelgate-Isolierschicht-Feldeffekttransistor
DE2824419C2 (de) Feldeffekttransistor und Verfahren zu dessen Herstellung
DE2241600A1 (de) Hochspannungs-p-n-uebergang und seine anwendung in halbleiterschaltelementen, sowie verfahren zu seiner herstellung
DE4042163A1 (de) Verfahren zur herstellung einer halbleitervorrichtung
DE2546314A1 (de) Feldeffekt-transistorstruktur und verfahren zur herstellung
DE2453279C3 (de) Halbleiteranordnung
DE2926334C2 (de)
DE19542606C2 (de) MIS-Transistor mit einem Dreischicht-Einrichtungsisolationsfilm und Herstellungsverfahren
DE3940388C2 (de)
WO1997013277A1 (de) Mos-transistor mit hoher ausgangsspannungsfestigkeit
DE1951243A1 (de) MOS-Kapazitaetsdiode
DE69022710T2 (de) Verfahren zum Herstellen einer Halbleitervorrichtung.
EP0341453B1 (de) MOS-Halbleiterbauelement für hohe Sperrspannung
DE2533460A1 (de) Verfahren zur einstellung der schwellenspannung von feldeffekttransistoren
DE3934903C2 (de) MIS-Transistor und Verfahren zu seiner Herstellung und Verwendung desselben
DE2953394T1 (de) Dielectrically-isolated integrated circuit complementary transistors for high voltage use
DE3003911C2 (de) Halbleiterschaltungsanordnung mit einem Halbleiterwiderstand

Legal Events

Date Code Title Description
8364 No opposition during term of opposition
8339 Ceased/non-payment of the annual fee