DE2814973A1 - Halbleiterspeichervorrichtung und verfahren zu ihrer herstellung - Google Patents

Halbleiterspeichervorrichtung und verfahren zu ihrer herstellung

Info

Publication number
DE2814973A1
DE2814973A1 DE19782814973 DE2814973A DE2814973A1 DE 2814973 A1 DE2814973 A1 DE 2814973A1 DE 19782814973 DE19782814973 DE 19782814973 DE 2814973 A DE2814973 A DE 2814973A DE 2814973 A1 DE2814973 A1 DE 2814973A1
Authority
DE
Germany
Prior art keywords
film
insulating film
substrate
gate
semiconductor
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Granted
Application number
DE19782814973
Other languages
English (en)
Other versions
DE2814973C2 (de
Inventor
Yasunobu Kosa
Shinji Shimizu
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Hitachi Ltd
Original Assignee
Hitachi Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Hitachi Ltd filed Critical Hitachi Ltd
Publication of DE2814973A1 publication Critical patent/DE2814973A1/de
Application granted granted Critical
Publication of DE2814973C2 publication Critical patent/DE2814973C2/de
Expired legal-status Critical Current

Links

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/28—Manufacture of electrodes on semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/268
    • H01L21/28008—Making conductor-insulator-semiconductor electrodes
    • H01L21/28017—Making conductor-insulator-semiconductor electrodes the insulator being formed after the semiconductor body, the semiconductor being silicon
    • H01L21/28158—Making the insulator
    • H01L21/28167—Making the insulator on single crystalline silicon, e.g. using a liquid, i.e. chemical oxidation
    • H01L21/28211—Making the insulator on single crystalline silicon, e.g. using a liquid, i.e. chemical oxidation in a gaseous ambient using an oxygen or a water vapour, e.g. RTO, possibly through a layer
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/40—Electrodes ; Multistep manufacturing processes therefor
    • H01L29/401—Multistep manufacturing processes
    • H01L29/4011—Multistep manufacturing processes for data storage electrodes
    • H01L29/40114—Multistep manufacturing processes for data storage electrodes the electrodes comprising a conductor-insulator-conductor-insulator-semiconductor structure
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/40—Electrodes ; Multistep manufacturing processes therefor
    • H01L29/43—Electrodes ; Multistep manufacturing processes therefor characterised by the materials of which they are formed
    • H01L29/49—Metal-insulator-semiconductor electrodes, e.g. gates of MOSFET
    • H01L29/51—Insulating materials associated therewith
    • H01L29/511—Insulating materials associated therewith with a compositional variation, e.g. multilayer structures
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
    • H01L29/76—Unipolar devices, e.g. field effect transistors
    • H01L29/772—Field effect transistors
    • H01L29/78—Field effect transistors with field effect produced by an insulated gate
    • H01L29/788—Field effect transistors with field effect produced by an insulated gate with floating gate
    • H01L29/7881—Programmable transistors with only two possible levels of programmation
    • H01L29/7884—Programmable transistors with only two possible levels of programmation charging by hot carrier injection
    • H01L29/7886—Hot carrier produced by avalanche breakdown of a PN junction, e.g. FAMOS

Landscapes

  • Engineering & Computer Science (AREA)
  • Power Engineering (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Computer Hardware Design (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Ceramic Engineering (AREA)
  • Manufacturing & Machinery (AREA)
  • General Chemical & Material Sciences (AREA)
  • Chemical & Material Sciences (AREA)
  • Crystallography & Structural Chemistry (AREA)
  • Chemical Kinetics & Catalysis (AREA)
  • Non-Volatile Memory (AREA)
  • Semiconductor Memories (AREA)

Description

28U973 - ίο -
BESCHREIBUNG
Die Erfindung bezieht sich auf einen Isolierschicht-Feldeffekttransistor und richtet sich insbesondere auf eine energieunabhängige Halbleiterspeichervorrichtung mit einer potentialfreien Polysiliziumschicht. Ferner bezieht sich die Erfindung auf ein Verfahren zur Herstellung der Vorrichtung.
Bislang wurden verschiedene Typen von elektrisch programmierbaren Festspeichern vorgeschlagen, die von MOS-Elementen (NOS - metal oxide semiconductor = Metall Oxid Halbleiter) Gebrauch machen.
Unter diesen vorgeschlagenen Festspeichern ist ein EPROM (Electrically Programable Read Only Memory = Elektrisch programmierbarer Festspeicher) genannter Speicher des nMOS-Typs am verbreitetsten, der nach der Doppel-Polysiliziumschichttechnik hergestellt ist und eine (unten liegende) potentialfreie erste Polysiliziumschicht aufweist, die als Schicht zur Speicherung von elektrischen Ladungen wirkt.
Als Folge einer ständigen Nachfrage nach einer immer höheren Anzahl von auf einem einzelnen Halbleitersubstrat integrierten Schaltkreiselementen wurde es bedeutend, jede Speicherzelle, die die Speichereinheit auf Halbleiterchips mit dem ROM der oben beschriebenen Art bildet, so klein wie möglich zu machen.
Gleichzeitig ist darauf hinzuweisen, daß das Herstellungsverfahren für diese Halbleitervorrichtungen mit zunehmender Integrationsdichte unvermeidbar kompliziert wird.
Die Erfindung schafft daher einen verbesserten Isolierschicht-Feldeffekttransistor.
BÜ9841 /1040
Ferner schafft die Erfindung einen elektrisch programmierbaren Festspeicher mit verminderter Größe der Zellen.
Ferner schafft die Erfindung einen einfachen Aufbau guter Reproduzierbarkeit eines elektrisch programmierbaren Festspeichers mit Doppel-Polysiliziumschicht.
Ferner schafft die Erfindung eine verbesserte Technik, die zur Herstellung von elektrisch programmierbaren Festspeichern erhöhter Integrationsdichte geeignet ist. Darüber hinaus schafft die Erfindung ein vereinfachtes Herstellungsverfahren für Speicherzellen elektrisch programmierbarer Festspeicher.
Hierzu schlägt die Erfindung eine Halbleitervorrichtung mit einem Source- und Drain-Bereiche enthaltenden Substrat, einem ersten, potentialfreien Gate, das auf dem Substrat über einen ersten Isolationsfilm ausgebildet ist, einem zweiten, Steuergate, das auf dem ersten, potentialfreien Gate über einen zweiten Isolationsfilm ausgebildet ist, und einem Feldisolator, der auf dem Feldbereich des Substrats ausgebildet ist, wobei das potentialfreie Gate und das Steuergate die Source- und Drain-Bereiche nicht wesentlich überlappen und das potentialfreie Gate den auf dem Feldbereich ausgebildeten Feldisolator nicht überlappt.
Im folgenden werden bevorzugte Ausführungsformen der Erfindung in Verbindung mit der beigefügten Zeichnung beschrieben. Auf dieser ist bzw. sind
Fig. 1 eine Draufsicht einer Speicherzelle des potentialfreien Typs, die zum einfacheren Verständnis des Prinzips und des grundlegenden Aufbaus derselben skizziert ist,
Fig. 2 eine Schnittansicht längs Linie A-A der Fig. 1,
809841/1040
Fig. 3 eine Schnittansicht längs Linie B-B der Fig. 1,
Fig. 4 eine Draufsicht, die einen den potentialfreien Speicher enthaltenden Abschnitt einer Speichervorrichtung gemäß der Erfindung zeigt, 5
Fig. 5 eine Schnittansicht längs Linie A-A der Fig. 4,
Fig. 6 eine Schnittansicht längs Linie B-B der Fig. 4,
Fign. 7 Schnittansichten entsprechend derjenigen längs bis 10 Linie A-A der Fig. 4 in entsprechenden Schritten des Verfahrens gemäß der Erfindung zur Herstellung der Speicherzelle des potentialfreien Typs,
Fign. 11 Schnittansichten entsprechend derjenigen längs bis 16 Linie B-B der Fig. 4 in entsprechenden Schritten des Verfahrens gemäß der Erfindung zur Herstellung der Speicherzelle des potentialfreien Typs,
Fign. 17 Schnittansichten von wesentlichen Teilen ver- und 18 schiedener Ausführungsformen der Erfindung,
Fig. 19 eine schematische Darstellung des Planarmusters eines Halbleiterchips für eine elektrisch programmierbare Festspeichervorrichtung gemäß der
Erf induncr,
Fig. 20 eine Draufsicht eines Metall-Oxid-Halbleiter-Feldeffekttransistors, der den von den Speicherzellenmatrizen verschiedenen peripheren Schaltungsteil bildet und auf dem in Fig. 19 gezeigten Chip ausgebildet ist,
Fig. 21 eine Schnittansicht längs Linie A-A der Fig. 20,
80984 1/1040
28U973
Fig. 22 eine Schnittansicht längs Linie B-B der Fig. 20 und
Fign. 23 Schnittansichten von Elementen entsprechend den-
bis 28 jenigen der Fign. 21 und 22, in entsprechenden
und Fign. Schritten des Herstellungsverfahrens für das
29 bis 34 Element.
Vor einem Eingehen auf die bevorzugten Ausführungsformen wird zunächst eine Erläuterung des theoretischen Aufbaus einer Speicherzelle des potentialfreien Typs unter Bezugnahme auf die Fign. 1 bis 3 gegeben.
Fig. 1 zeigt die Draufsicht der Speicherzelle, während Fig. 2 einen Schnitt längs Linie A-A der Fig. 1 zeigt. Mit 1 ist ein p-Siliziumsubstrat bezeichnet, 2 bezeichnet einen durch selektive Oxidation gewonnenen Feld-Oxidfilm. 3, 4 und 5 bezeichnen einen ersten Gate-Isolierfilm (SiO2), einen ersten, potentialfreien Polysiliziumfilm und einen zweiten Gate-Isolierfilm. Ein zweiter Polysiliziumfilm, welcher ein Steuergate bildet, und eine Zwischenisolationsschicht, etwa aus Phosphorsilikatglas (PSG), sind mit 6 bzw. 7 bezeichnet. Mit 8 ist eine Verdrahtungsschicht aus Aluminium bezeichnet.
In Fig. 3, die den Schnitt durch die Zelle längs Linie B-B der Fig. 1 wiedergibt, bezeichnen 9 und 10 n+-Diffussionsschichten, die einen Drain- bzw. Source-Bereich bilden, während eine Kontaktzone für die Verdrahtungsschicht mit 11 bezeichnet ist. Bei der oben beschriebenen Speicherzelle ist der oxidierte Feldfilm 2 durch selektive Oxidation unter Verwendung einer Maske aus S10N4, die den aktiven Bereich selektiv abdeckt, gebildet.
Wie aus den Fign. .1 bis 3 zu entnehmen, überlappt die erste Polysiliziumschicht 4, die ein potentialfreies Gate ist, den Feld-Oxidationsfilm 2, während die zweite Poly-
809841/1040
Siliziumschicht 6 die erste Polysiliziumschicht 4 überlappt. Diese Überlappe sind mit Hilfe einer Photoresistmaske ausgebildet, die zur Bewirkung dieser überlappe einen Dimensionsspielraum von 2 bis 5 Mikron haben muß, was unzweckmäßigerweise zu einer Vergrößerung der Zelle führt.
Es ist darauf hinzuweisen, daß die FAMOS-(Floating Avalanche MOS-) Speicherzelle der oben beschriebenen Art nur mit Hilfe eines extrem komplizierten Herstellungsverfahrens hergestellt werden kann.
Im einzelnen heißt dies, daß gemäß der verbreitetsten Herstellungsweise der erste Gate-Oxidationsfilm 3 auf dem aktiven Bereich des Siliziumsubstrats ausgebildet wird, nachdem der Feld-Oxidationsfilm 2 auf einem Teil der Oberfläche des Substrats 1 ausgebildet worden ist. Danach wird der erste Polysiliziumfilm 4, der das potenialfreie Gate bildet, auf dem ersten Gate-Oxidationsfilm 3 ausgebildet. Hierauf wird durch Photoätzen das Muster für das potentialfreie Gate erzeugt. Dann werden das Siliziumsubstrat und die Polysiliziumschicht durch Eintreiben von Ionen oder durch Wärmediffusion unter Verwendung einer Maske aus PoIysilizium mit Fremdstoffen dotiert, um so den zweiten Gate-Oxidationsfilm 5 auszubilden. Danach wird die zweite Polysiliziumschicht durch CVD (chemische Gasphasenabscheidung) gebildet. Nachfolgend wird ein Photoätzen mit einem solchen Muster ausgeführt, daß die erste Polysiliziumschicht vollständig durch die zweite Polysiliziumschicht abgedeckt ist, und es erfolgt erneut ein Dotieren mit den Fremdstoffen.
Infolge des beschriebenen komplizierten Herstellungsverfahrens mit der Vielzahl von Schritten werden die Her-Stellungskosten für die Speicherzelle hoch.
Im Hinblick auf diese Umstände war die Erfindung hinsichtlich der Auffindung eines verbesserten Aufbaus der Speicherzelle, wie er in den Fign. 4 bis 6 gezeigt ist, erfolgreich,
809841/1040
28H973
wobei ein ausdrücklicher Gebrauch von der selbstausrichtenden Bildung der ersten Polysiliziumschicht, die das potentialfreie Gate bildet, mit der zweiten Polysiliziumschicht, die das Steuergate bildet,und mit der Verdrahtungsschicht, sowie einer selbstausrichtenden Bildung der ersten Polysiliziumschicht, die das potentialfreie Gate bildet, mit dem FeId-SiO0-FiIm gemacht wird.
Im folgenden wird eine bevorzugte Ausführungsform der Erfindung unter Bezugnahme auf die Fign. 4 bis 6 beschrieben.
Wie aus diesen Figuren ersichtlich, ist bei der Speicherzelle und der elektrisch programmierbaren Festspeichervorrichtung dieser Ausführungsform eine Vielzahl von Isolierschicht-Feldeffekttransistoren, von denen jeder einen n-Source-Bereich 30 und einen Drain-Bereich 29 aufweist, auf einem p-Halbleitersubstrat 21 zur Bildung der entsprechenden Speicherzellen ausgebildet. Die gegenüberliegenden Seitenflächen eines Kanalbereichs zwischen den Source- und Drain-Bereichen 30, 29 werden durch eine dicke Isolation 22, beispielsweise durch einen Feldoxidfilm aus Siliziumoxid, begrenzt. Gleichzeitig wird eine metallische Schicht, die die erste, potentialfreie Gate-Elektrode bildet, beispielsweise eine Polysiliziumschicht 24, nur gerade oberhalb des oben definierten Kanalbereichs ausgebildet, wobei ein dünner Gate-Isolationsfilm dazwisehen gelegt ist, so daß sie eine Fläche hat, die im wesentlichen gleich der des Kanalbereichs ist. Die Schicht 24 ist daher nicht so weit ausgedehnt, daß sie über dem dicken Feldoxidfilm 22 liegt.
Eine zweite metallische Schicht, etwa eine PoIy-Siliziumschicht 26, wird gerade oberhalb der ersten Polysiliziumschicht 24, die das oben erwähnte potentialfreie Gate bildet, unter Dazwischenläge eines Zwischenisolationsfilms 25, etwa eines Siliziumnitridfilms, ausgebildet.
809841/1040
Die zweite Polysiliziumschicht 26 erstreckt sich so weit, daß sie teilweise über dem an einer Seite des Kanalbereichs gelegenen Feldoxidfilm 22 liegt. Diese zweite Polysiliziumschicht 26 richtet sich auch in Selbstausrichtung auf den Kanalbereich zwischen dem Source-Bereich 30 und dem Drain-Bereich 29 aus, so daß sie sich genau ober dem Kanalbereich quer zu demselben erstreckt.
Eine Verdrahtungsschicht 28 aus metallischem Werkstoff, etwa Aluminium, wird über die zweite Polysiliziumschicht hinweg unter Dazwischenläge eines zweiten Isolationsfilms 27, etwa aus Phosphorsilikatglas, ausgebildet und mit dem Drain-Bereich 30 über eine im Isolationsfilm 27 ausgebildete Bohrung 31 verbunden.
Bei der elektrisch programmierbaren Festspeichervorrichtung gemäß der Erfindung wird daher das erste, potentialfreie Polysiliziumgate 24 auf dem Kanalbereich zwischen Source- und Drain-Bereichen ausgebildet, wobei die Seitenflächen durch vergleichsweise dicke Feldoxidfilme begrenzt werden, so daß es im wesentlichen die gleichen Dimensionen wie der Kanalbereich hat. Gleichzeitig wird eine zweite Polysiliziumschicht 26 so angeordnet, daß sie eine Breite hat, die im wesentlichen gleich der Länge des Kanalbereichs ist und daß sie sich im rechten Winkel zum Kanal genau oberhalb und quer zu dem selben erstreckt. Mit anderen Worten, es sind bei der Speicherzelle der beschriebenen Ausführungsform die Grenzen der ersten, potentialfreien Gate-Elektrode 24, des ersten Zwischenisolationsfilms 25, der zweiten Gate-Elektrode 26 und der die Kanalzone definierenden Source- und Drain-Bereiche aufeinander selbst ausgerichtet, während der Feldoxidfilm 22 auf die erste potentialfreie Gate-Elektrode 24 und die Source- und Drain-Bereiche selbstausgerichtet ist.
0 9 841 / 1040
In den Fign. 4 bis 6 bezeichnet 33 einen halbleitenden Bereich des gleichen Lsitungstyps wie das Halbleitersubstrat 21, der auf letzterem so ausgebildet ist, daß er unter dem dicken Feldoxidfilm 22 liegt. Dieser halbleitende Bereich 33 ist vorgesehen, um die Erzeugung eines parasitären Kanals auf der Substratoberfläche zu verhindern, der dem Anlegen einer Spannung an die zweite Polysiliziumschicht (Steuergateleitung) 26 zuschreibbar ist. Dabei ist, wie ebenfalls den Figuren zu entnehmen, diese halbleitende Schicht 33 auch genau unter dem Feldoxidfilm 22 in Selbstausrichtung mit dem letzteren ausgebildet.
Ein sogenannter EPROM (Electrically Programable Read Only Memory = elektrisch programmierbarer Festspeicher) ist durch eine Vielzahl erfindungsgemäßer Speicherzellen, die in zwei zueinander senkrechten Richtungen wie in einer Matrix angeordnet sind, aufgebaut. Fig. 4 zeigt einen Teil des elektrisch programmierbaren Festspeichers gemäß der Erfindung. Nur vier Speicherzellen sind gezeigt, um die Zeichnung nicht unübersichtlich zu machen.
Wie sich aus der folgenden, ins einzelne gehenden Beschreibung des Herstellungsverfahrens der Speicherzelle und des elektrisch programmierbaren Festspeichers gemäß der Erfindung sowie aus den Fign. 4 bis 6 ergeben wird, überlappt die erste Polysiliziumschicht (potentialfreies Gate) 24 den Feldoxidfilm 22 nicht, weil sie in Selbstausrichtung gebildet werden. Dabei werden, wie am besten der Fig. 6 zu entnehmen, die Kanten der ersten Polysiliziumschicht 24 und der zweiten Polysiliziumschicht 26 durch Photoätzen mit derselben Photomaske gebildet, so daß kein Spielraum für die Maskenausrichtung erforderlich ist. Folglich läßt sich die Größe der Zellen, verglichen mit den in den Fign. 1 bis 3 gezeigten, bequem um 40% vermindern, vorausgesetzt, daß die Arbeitsgenauigkeit
809841 / 1040
in beiden Fällen gleich ist.
Die Fign. 7 bis 16 zeigen die wesentlicheren Verfahrensschritte zur Herstellung eines FAIlOS-Speichers g&-
mäß der Erfindung. Die folgende Beschreibung bezieht sich
auf die Herstellung eines n-Kanal-FAMOS, dies ist jedoch
nicht als Einschränkung der Erfindung auf einen n-Kanal-Speicher zu verstehen.
Im einzelnen zeigen die Fign. 7 bis 10 die Verfahrensschritte zur Erlangung des in Fig. 5 gezeigten Aufbaus, im Schnitt längs Linie A-A, während die Fign. 8 bis
16 die Schritte zur Gewinnung des in Fig. 6 gezeigten Aufbaus, im Schnitt längs Linie B-B der Fig. 4, zeigen.
(1) Zunächst wird eine Siliziumeinkristallscheibe
(Substrat) 21 mit einem spezifischen Widerstand von 5 bis
8 Ohm-cm und einer (100)-Kristalloberfläche des p-Leitungstyps hergestellt. Nach einer geeigneten Reinigung der Einkristallscheibe 21 wird der erste Gate-Oxidfilm 23 (SiO2), wie in den Fign. 7 und 11 gezeigt, mit einer Dicke von
beispielsweise 100 mm ausgebildet. Dies kann beispiels-
weise durch Wärmebehandlung der Scheibe 21 bei einer Temperatur von 1273 K über eine Zeit von 165 Minuten in einer Atmosphäre von trockenem O2 geschehen. Unmittelbar nach
Ausbildung dieses Films 23 wird der erste Polysiliziumfilm 24, der das potentialfreie Gate bildet, auf dem Oxidfilm 23 ausgebildet.
Beim herkömmlichen Si-Gate-Verfahren wirkt die PoIysiliziumschicht nicht nur als Gate-Elektrode, sondern auch als Verdrahtungsschicht. Daher war es notwendig, die PoIysiliziumschicht mit einer vergleichsweise großen Dicke von 0,3 bis 0,6 Mikron auszustatten und eine Fremdstoffdotierung mit hoher Konzentration zu bewirken, um den spezifischen Oberflächenwiderstand so weit wie möglich herabzusetzen.
BU984 1 / 1 (MO
28U973
Beim FAMOS-Speicher gemäß der Erfindung soll das potentialfreie Gate der Verteilung und dem Halten der injizierten Ladungen dienen, so daß ein herabgesetzter spezifischer Oberflächenwiderstand nicht immer wesentlieh ist. Die Dicke der ersten Polysiliziumschicht 24 kann daher so kleine Werte wie 0,1 bis 0,4 Mikron, vorzugsweise 0,1 bis 0,2 Mikron, annehmen. Gleichzeitig ist es möglich eine Fremdstoffdotierung in hoher Konzentration nicht durchzuführen, und ein so niedriger spezifischer Oberflächenwiderstand von 100.0. bis 100 k_n./cm2 , wie er sich mit einer einfachen Dotierung von Polysilizium erzielen läßt, ist ausreichend. Eine weitere Möglichkeit besteht darin, das Dotieren in diesem Verfahrensschritt überhaupt wegzulassen, weil eine die erforderliche Speichercharakteristik des FAMOS sicherstellende Menge an Fremdstoffen während des später durchgeführten Diffusionsschritts zur Bildung von Source/Drain und des zweiten Gate durch Seitendiffusion eindotiert wird.
Nach Ausbildung der ersten Polysiliziumschicht wird ein Si3N4~Film 25, der als Maske für die selektive Oxidation und als Isolationszwischenschicht zwischen der ersten und der zweiten Polysiliziumschicht dient, mit einer Dicke von 0,07 bis 2,20 Mikron, vorzugsweise 0,10 bis 0,15 Mikron, ausgebildet.
(2) Nachfolgend wird der aktive Bereich, bestehend aus Kanal-, Source- und Drain-Bereichen, mit einem Photoresistfilm 34, wie in den Fign. 8 und 12 gezeigt, bedeckt, und die übrigen Teile des Sx3N4-Films und der ersten Polysiliziumschicht 24 werden über Plasmaätzung unter Ver-0 wendung von beispielsweise CF4 + O2 entfernt. Danach werden zum Zwecke der Verstärkung der Schwelle des FeId-SiO2-Abschnitts Bor-Ionen durch den Oxidfilm 23, der an der Oberfläche des Substrats freiliegt, in einem Ausmaß von
8 U 984 1 /1040
beispielsweise 5-10^3 cm 2 bei 75 keV eingetrieben. Der Photoresistfilm 3 4 v/ird nach der Ioneneintreibung in geeigneter Weise entfernt.
(3) Dann wird, wie in den Fign. 9 und 13 gezeigt, ein FeId-SiO2-FiIm 22 mit einer Dicke von 1,0 bis 1,5 Mikron auf dem Teil der Substratoberfläche, wo der Sx3N4-Film 25 und die erste Polysiliziumschicht 24 entfernt worden sind, durch Wärmeoxidation unter Verwendung des Si^N^-Films als Maske ausgebildet. Dies kann durchgeführt werden, indem das Substrat in einer Atmosphäre oder einem Strom von nassem O2 sechs bis achtzehn Stunden einer Wärmebehandlung unterworfen wird. Während dieser Wärmebehandlung wird der Si^N^j-Film bis zu einer Tiefe von 20 bis 50 nm oxidiert. Diese Dicke ist jedoch, verglichen mit der Gesamtdicke des FeId-SiO2-FiImS 22, vernachlässigbar, und wurde daher in der Zeichnung vernachlässigt, um die letztere klarzuhalten. Als Ergebnis obiger Wärmebehandlung werden die in den Bereich unter dem SiO2-FiIm 22 eingetriebenen Bor-Ionen in das Si-Substrat eindiffundiert und bilden eine p+-Diffusionsschicht 33.
(4) Als nächster Schritt wird, wie in den Fign. 10 und 14 gezeigt, die zweite Polysiliziumschicht 26 ohne Entfernen des Si3N4~Films 25 auf der ersten Polysiliziumschicht 24 und des SiO2-FiImS (nicht gezeigt) auf dem Si3N.-Film 25 über der gesamten Oberfläche abgeschieden.
(5) Dann werden das Steuergate und die Polysilizium-Verdrahtungsschicht durch Photoätzung gebildet. Wie aus Fig. 15 entnehmbar, wird die Ätzung auf der zweiten Polysiliziumschicht 26, der Isolationszwischenschicht 25, der ersten Polysiliziumschicht 24 und der ersten Isolationsschicht 23 mittels der gleichen Maske ausgeführt. Da drei bzw. vier Schichten durch dieselbe Maske geätzt werden, werden das Steuergate 26 und das potentialfreie
809841 /1040
28U973
Gate 24, wie in Fig. 15 gezeigt, in Selbstausrichtung gebildet.
(6) Nach Beendigung der Photoätzung werden die freiliegenden Substratoberfläche und die Polysiliziumschicht beispielsweise mit Hilfe einer Wärmediffusionsmethode mit Fremdstoffen des dem Substrat entgegengesetzten Leitungstyps, beispielsweise mit Phosphor (P) und Arsen (As), dotiert. Als Ergebnis dieser Dotierung werden ein n-Source-Bereich 30 und Drain-Bereich 29, wie in Fig. 16 gezeigt, ausgebildet.
(7) Die nachfolgenden Verfahrensschritte sind die gleichen wie beim herkömmlichen Verfahren zur Herstellung des Si-Gate-MOCIC. Nämlich es wird ein PSG-(Phosphorsilikatglas-) Film 27, der eine Isolationsschicht zwischen der Aluminiumverdrahtung 28 und der Polysiliziumschicht 26 bildet, durch CVD (chemische Gasphasenabscheidung), wie in den Fign. 5 und 6 gezeigt, gebildet. Dann wird eine Photoätzung zur Bildung der Kontaktbohrung 31 durchgeführt. Schließlich wird die Aluminiumverdrahtung 28 mit Hilfe eines aufgedampften Aluminiumfilrns ausgebildet. Die genannten Ziele der Erfindung werden durch obige Ausführungsform erreicht, wie sich aus der folgenden Beschreibung ergibt.
(1) Die erste Polysiliziumschicht 24, die das potentialfreie Gate bildet, und der FeId-SiO2-FiIm 22 werden in Selbstausrichtung gebildet, weil der Feld-SiO2-Film 22 ausgebildet wird, indem der Si3N4-Film auf der ersten Polysiliziumschicht 24 zur Maske gemacht wird.
(2) Die erste und die zv/eite Polysiliziumschicht 24, 26 werden in vollständiger Selbstausrichtung gebildet, weil die erste Schicht 24, die Isolationszwischenschicht 25 und die zweite Schicht 26 des Speicherzellenabschnitts durch gleichzeitige Ätzung gebildet werden.
HÜ9841 / 1040
28U973
(3) Die Bestandteile des Speicherabschnitts werden durch einen vergleichsweise einfachen Prozeß selbstausgerichtet, so daß ein Aufbau minimalisierter Größe geschaffen wird.
(4) Ein vergleichsweise dicker Feldoxidfilm wird auf der Oberfläche des Halbleitersubstrats unter Verwendung des Siliziumnitridfilms als Maske ausgebildet. Folglich ist die mehrlagrige Verdrahtung im Speicherzellenabschnitt ziemlich abgeflacht.
Bei der vorstehenden Ausführungsform ist die Isolationszwischenschicht 25 zwischen der ersten Polysiliziumschicht 24 und der zweiten Polysiliziumschicht 26 durch einen Siliziumnitridfilm gebildet. Um jedoch in der ersten Polysiliziumschicht durch Unterschiede in den Wärmeausdehnungskoeffizienten verursachte Spannungen zu minimalisieren, wird der erste Schritt (1) in der vorstehenden Ausführungsform vorzugsweise so abgewandelt, daß der SX3N4-FiIm 25 auf einem extrem dünnen wärmeoxidierten Film (SXO2) einer Dicke von 0,01 bis 0,1 Mikron nach Ausbildung dieses extrem dünnen Filmes auf der Oberfläche der ersten Polysiliziumschicht 24 ausgebildet wird.
Wie oben im Zusammenhang mit Verfahrensschritt (3) der Ausführungsform ausgeführt, wird ein dünner Siliziumoxidfilm einer Dicke von 20 bis 50 nm auf der Oberfläche des Si^N,-Films während der selektiven Oxidation des Substrats unter Verwendung der Maske aus SX3N4 ausgebildet. Dieser Siliziumoxidfilm kann ausdrücklich zur Bildung eines Speicherzellenaufbaus, wie er in den Fign. 17 und 18 gezeigt ist, nutzbar gemacht werden. Die Fign. 17 und 18 entsprechen den Schnittansichten, wie sie in Fig. 5 bzw. 6 gezeigt sind. In diesen Figuren bezeichnet 35 und 3 7 den Siliziumoxidfilm einer Dicke von 10 bis 100 nm bzw. den Siliziumoxidfilm einer Dicke von 20 bis 50 nm.
HU98A1/1040
28H973
Der zwischen diesen Siliziumoxidfilmen eingeschlossene Siliziumnitridfilm ist mit 36 bezeichnet. Durch Annahme dieses Aufbaus zur Vermeidung der direkten Berührung des Siliziumnitridfilms mit der Gate-Elektrode, d.h., wenn der Siliziumnitridfilm über Vermittlung des Siliziumoxidfilms gebildet wird, wird es bequem vermieden, daß die Träger, mit denen die Gate-Elektrode entsprechend den Vorgängen auf der Verdrahtung geladen wird, durch den Siliziumnitridfilm gefangen werden, so daß sich die Absenkung des Potentials der Gate-Elektrode vermindern läßt. Die obigen beiden Siliziumoxidfilme wirken nämlich als Sperren gegen das Einfangen der Träger, so daß sich wünschenswerte elektrische Eigenschaften in Speichervorrichtungen, wie dem energieunabhängigen Halbleiterspeicher gemäß der Erfindung, ergeben.
Gleichzeitig kann, anstelle die Isolationsschicht 25 aus Siliziumnitrid auszubilden, der Verfahrensschritt (4) der vorstehenden Ausführungsform dahingehend abgewandelt werden, daß der Si3N^-FiIm und der SK^-Film auf dem ersten Polysiliziumfilm 25 entfernt werden und anstatt dessen ein wärmeoxidierter (SiO2)-Film von 100 bis 200 nm gebildet wird. Die zweite Polysiliziumschicht 26 wird auf diesem neu gebildeten SiO2-FiIm ausgebildet. In diesem Fall muß jedoch die Dicke des SiO2-FiImS so klein wie möglich sein, weil die elektrostatische Kapazität zwischen zwei Gate-Elektroden wegen der gegenüber der von Si3N4 kleineren Dielektrizitätskonstanten von SiO9 klein gemacht wird.
Die sogenannte Speicherzellenmatrix, wie sie in Fig..4 gezeigt ist, mit einer Anzahl von in Spalten und Zeilen angeordneten Speicherzellen wird nach dem oben beschriebenen Verfahren hergestellt.
8U9841 /1040
28H973
Beim praktischen Aufbau eines elektrisch programmierbaren Festspeichers auf einem einzelnen Siliziumhalbleiterchip, wie beispielsweise in Fig. 19 gezeigt, die schematisch das Muster auf dem Chip wiedergibt, v/erden die vorgenannten Speicherzellenmatrizen 41, 42, 43, 44 auf dem Halbleiterchip angebracht. Gleichzeitig werden periphere Schaltungen elektrisch mit diesen Matrizen verbunden, beispielsweise sind Abfrageverstärkerschaltungsabschnitte 45, 46, X-Dekodierschaltungsabschnitte 47, 48, ein Y-Dekodierschaltungsabschnitt 49, Eingabe-Pufferschaltungsabschnitte 50, 51, Ein/Ausgabeabschnitte 52, 53 usw. um diese Speicherzellenmatrizen angeordnet.
Diese peripheren Schaltungen sind durch Halbleiterelemente vom Isolierschichttyp gebildet, ähnlich zur Ausbildung der Speichermatrizen. Daher können gemäß der Erfindung diese peripheren Schaltungen bequem auf dem gleichen Halbleitersubstrat wie die Speichermatrizen, gleichzeitig mit Ausbildung der letzteren, durch Anwendung des oben beschriebenen Verfahrens ohne nennenswerte Änderungen desselben angebracht werden.
Als ein Beispiel wird hier auf Fig. 20, welche eine Draufsicht eines typischen Isolierschichtfeldeffekttransistors, aus dem sich obige periphere Schaltungen aufbauen, sowie auf die Fign. 21 und 22, die Schnitte längs Linie A-A bzw. Linie B-B der Fig. 20 zeigen, Bezug genommen. In diesen Figuren sind gleiche Teile wie bei der vorstehenden Ausführungsform mit gleichen Bezugsziffern bezeichnet.
Wie sich aus diesen Figuren sowie aus der weiter unten folgenden ins einzelne gehenden Beschreibung ergibt, wird die erste Gate-Elektrode eines einen Teil der von den Speichermatrizen verschiedenen peripheren Schaltungen bildenden MOS-Transistors unzweckmäßigerweise potentialfrei gebildet, wenn der MOS-Transistor im gleichen Prozeß
809841/1040
28U973
wie die Speicherzellen gebildet wird. Um daher den direkten Kontakt der zweiten Polysiliziumschicht 26 mit der ersten Polysiliziumschicht 24 sicherzustellen, wurde der gewünschte Abschnitt der Isolationszwischenschicht 25 unmittelbar vor der Ausbildung der zweiten Polysiliziumschicht 26 selektiv entfernt. Die Polysiliziumschicht 26'', die sich auf der dicken Feldoxidschicht 22 in den Figuren 20 und 21 findet, wird während der Ausbildung der zweiten Polysiliziumschicht 26 gebildet und kann als Verdrahtungsschicht, als sogenannte Querverdrahtung, die von den anderen Al-Verdrahtungsschichten 28'' getrennt ist, verwendet werden.
Schnitte längs der Linien A-A und B-B der Fig. 20 sind in den Fign. 23 bis 28 bzw. 29 bis 34 in den einzelnen Herstellungsschritten gezeigt. Diese Schritte werden hier nicht im einzelnen beschrieben, weil sie sich offensichtlich aus der Beschreibung der vorstehenden Ausfuhrungsform in Verbindung mit den Fign. 4 bis 16 ergeben, mit Ausnahme der folgenden charakteristischen Merkmale.
Wie sich nämlich aus den Fign. 25, 26 und den Fign. 31, 32 ergibt, wird die dicke Feldoxidschicht 22 durch Oxidation der Substratoberfläche ausgebildet, wobei, wie bei der vorstehenden Ausführungsform von der Isolationsschicht 25 aus Siliziumnitrid als Maske Gebrauch gemacht wird. Zur Entfernung der Teile der Isolationsschicht 25, die den peripheren Schaltungen entsprechen, wird unter Ver\^endung einer Maske, die die von den Speicherzellenmatrizen 41, 42, 43, 44, deren Muster in Fig. 19 in der Draufsicht gezeigt ist, eingenommene Fläche abdeckt, ein Ätzen durchgeführt, so daß die erste Polysiliziumschicht 24 an denjenigen ihrer Teile freigelegt wird, die der Fläche entsprechen, auf der die peripheren Schaltungen ausgebildet werden sollen. Dann wird nach dem Entfernen der Maske die zweite Polysiliziumschicht 26 über der gesamten Fläche,
HU9841 / 104Ü
die die auf den Speicherzellenmatrizen verbleibende Isolationsschicht 25, den freiliegenden Abschnitt 24' die ersten Polysiliziumschicht 24 und die Feldoxidschicht einschließt, abgeschieden.
Man sieht, daß die erste Polysiliziumschicht des MOS-Transistors in den peripheren Schaltungen mit der zweiten Polysiliziumschicht verbunden werden kann, indem einfach ein Verfahrensschritt hinzugefügt wird, in dem die die Speicherzellenmatrizen nicht abdeckenden Teile der Isolationsschicht 25 entfernt werden.
Aus Fig. 27 ist ferner ersichtlich, daß die Drain- und Source-Bereiche 29' und 30' der Transistoren der peripheren Schaltungen, wie bei der vorhergehenden Aus führ uncrsform in Selbstausrichtung mit der zweiten und der ersten Polysiliziumschicht 26', 24' ausgebildet werden. Es ist daher möglich, die Transistoren der pheripheren Schaltungen gleichzeitig mit den Transistoren der Speicherzellen auszubilden.
Aus der vorstehenden Beschreibung ergibt sich, daß nicht nur die von der Speicherzellenmatrix, sondern auch die von den peripheren Schaltungen eingenommene Fläche durch den Aufbau des Transistors und das Verfahren der Herstellung desselben gemäß der Erfindung nennenswert vermindert v/erden kann.
Ki/fg
80984 1/1040

Claims (19)

  1. PATENTANWÄLTE. ^ '
    SCHIFF ν. FÜNER STREHL SCHÜBEL-HOPF EBBINGHAUS FINCK
    MARIAHILFPLATZ 2 & 3, MÜNCHEN 90 POSTADRESSE: POSTFACH 95 O1 6O, D-8OOO MÖNCHEN 95
    HITACHI, LTD. 6. April 1978
    DA-5604
    Halbleiterspeichervorrichtung und Verfahren zu ihrer Herstellung
    PATENTANSPRÜCHE
    '1. Halbleiterspeichervorrichtung, gekennzeichnet durch ein Substrat (1) mit einem Souce-Bereich (30) und einem Drain-Bereich (29), ein erstes, auf dem Substrat über einen ersten Isolationsfilm (22) ausgebildetes potentialfreies Gate, ein auf dem ersten, potentialfreien Gate über einen zweiten Isolationsfilm (25) ausgebildetes zweites, Steuergate (26), und einen auf dem Feldbereich des Substrats ausgebildeten Feldisolator (22), wobei das potentialfreie Gate und das Steuergate die Souce- und Drainbereiche nicht wesentlich überlappen und das potentialfreie Gate nicht den auf dem Feldbereich ausgebildeten Feldisolator überlappt.
    BÜ9841/10A0 ORIGINAL INSPECTED
    28H973
  2. 2. Halbleiterspeichervorrichtung nach Anspruch 1, dadurch gekennzeichnet , daß der erste Isolationsfilm (22) einen Siliziumoxidfilm, daß das erste, potentialfreie Gate (26) eine Siliziumschicht und daß der zweite Isolationsfilm (25) einen Siliziumnitridfilm umfaßt.
  3. 3. Halbleiterspeichervorrichtung nach Anspruch 1, dadurch gekennzeichnet , daß der zweite Isolationsfilm (25) einen zwischen einem ersten und einem zweiten Siliziumoxidfilm eingeschlossenen Siliziumnitridfilm umfaßt.
  4. 4. Halbleiterspeichervorrichtung nach Anspruch 3,
    dadurch gekennzeichnet , daß das erste Gate (24) und das zweite Gate (26) polykristalLine Siliziumschichten umfassen.
  5. 5. Halbleiterspeichervorrichtung nach Anspruch 1,
    dadurch gekennzeichnet , daß ein vergleichsweise stark dotierter Halbleiterbereich (33) des gleichen Leitungstyps wie das Substrat (1) in der Substratoberfläche unter dem Feldisolator (22) vorgesehen ist.
  6. 6. Halbleitervorrichtung, gekennzeichnet durch ein Halbleitersubstrat (1) eines ersten
    8 [J 9841/1040
    28U973
    Leitungstyps und mit einer größeren Oberfläche; einen Source-Bereich (30) und einen Drain-Bereich (29) eines zweiten Leitungstyps, die sich so an die größere Oberfläche des Substrats erstrecken, daß sie zwischen sich einen Kanalbereich an der größeren Oberfläche definieren; einen vergleichsweise dicken Feldisolator (22), der in der größeren Oberfläche des Substrats mit Ausnahme der Oberflächenteile für die Source-, Drain- und Kanalbereiche ausgebildet ist; einen ersten dünnen Isolationsfilm
    (23) der auf der Oberfläche des Kanalbereichs ausgebildet ist; ein erstes, potentialfreies Gate (24), das auf den ersten Isolationsfilm ausgebildet ist* einen zweiten dünnen Isolationsfilm (25), der auf dem ersten, potentialfreie Gate ausgebildet ist; ein zweites, Steuergate (26) das auf dem zweiten Isolationsfilm ausgebildet ist und sich über dem Feldisolator erstreckt; wobei das erste, potentialfreie Gate im wesentlichen nur die Oberfläche des Kanals bedeckt und sich nicht über den Feldisolator erstreckt und das zweite, Steuergate, der zweite Isolationsfilm und das erste, potentialfreie Gate eine Breite haben, die gleich der Länge des Kanalbereichs ist/ und auf den Kanalbereich selbst ausgerichtet sind.
    809841 /1040
  7. 7. Halbleitervorrichtung nach Anspruch 6, dadurch gekennzeichnet , daß das erste Gate (24) und das zweite Gate (26) polykristalline Siliziumschichten umfassen, und daß der zweite Isolationsfilm (25) einen Siliziumnitridfilm umfaßt.
  8. 8. Halbleitervorrichtung nach Anspruch 7, dadurch gekennzeichnet , daß der zweite Isolationsfilm einen zwischen zwei Filmen (35, 37) aus Siliziumoxid eingeschlossenen Siliziumnitridfilm (36) umfaßt.
  9. 9. Halbleitervorrichtung nach Anspruch 6, gekennzeichnet durch einen Halbleiterbereich (23) des gleichen Leitungstyps wie das Substrat (1) und mit höherer Leitfähigkeit als das Substrat, der in der Substratoberfläche unter dem Feldisolator (22) ausgebildet ist.
  10. 10. Halbleitervorrichtung nach Anspruch 9, dadurch gekennzeichnet, daß das Substrat (1), das
    erste Gate (24) und das zweite Gate (26) aus Silizium bestehen, daß der erste Isolationsfilm (23) und der Feldisolator (22) aus Siliziumoxid bestehen und das der zweite Isolationsfilm (25) einen Siliziumnitridfilm umfaßt. 25
    8 0 984 1/1040
    28H973
  11. 11. Isolierschicht-Feldeffekt-Halbleitervorrichtung, gekennzeichnet durch ein Siliziumhalbleitersubstrat (1) eines ersten Leitungstyps mit einer größeren Oberfläche; ein Paar von Halbleiterbereichen eines zweiten Leitungstyps, die sich an der größeren Oberfläche erstrecken; einen ersten Isolationsfilm (23)/ der die größere Oberfläche zwischen dem Paar von Halbleiterbereichen bedeckt; eine erste Gateelektrode (24), die auf dem ersten Isolationsfilm (23) ausgebildet ist; einen zweiten Isolationsfilm (25), der auf der ersten Gateelektrode ausgebildet ist und einen zwischen Siliziumoxidfilmen eingeschlossenen Siliziumnitridfilm umfaßt; und eine zweite Gateelektrode (26), die auf dem zweiten Isolationsfilm ausgebildet ist.
  12. 12. Halbleitervorrichtung nach Anspruch 11, dadurch gekennzeichnet , daß der erste Isolationsfilm (23) im wesentlichen aus Siliziumoxid und daß die erste Gateelektrode (24) und die zweite Gateelektrode
    (26) im wesentlichen aus Silizium bestehen.
  13. 13. Elektrisch programmierbarer Festspeicher, gekennzeichnet durch einen Halbleiterkörper mit einer größeren Oberfläche; eine Anzahl von Drain-Bereichen(30) und Source-Bereichen (29) die in der größeren Oberfläche so ausgebildet sind, daß sie zwischen sich
    098 41 /1040
    28H973
    — Ό ~
    eine Anzahl von Kanalbereichen an der größeren Oberfläche des Körpers in Form einer Matrix definieren; eine Anzahl von vergleichsweise dicken Feldisolatoren (22), die in der größeren Oberfläche des Halbleiterkörpers mit Ausnahme der Oberflächen der Source-, Drain- und Kanalbereiche ausgebildet sind; eine Anzahl von ersten dünnen Isolationsfilmen (23), die jeweils an der Oberfläche des entsprechenden Kanalbereichs ausgebildet sind; eine Anzahl von ersten, potentialfreien Gates (24), von denen jedes auf dem entsprechenden ersten Isolationsfilm und selbstausgerichtet auf den entsprechenden Kanalbereich ausgebildet ist; eine Anzahl von zweiten Isolationsfilmen (25) , von denen jeder auf und selbstausgerichtet mit dem entsprechenden ersten, potentialfreien Gate ausgebildet ist; eine Anzahl von Steuergateleitungen (26), von denen sich jede über die Feldisolatoren und den zweiten Isolationsfilm in Form einer Spalte und mit einer Breite, die im wesentlichen gleich der Länge der Kanalbereiche ist, und selbstausgerichtet auf die Kanalbereiche auf diesen erstreckt; einen dritten Isolationsfilm (27), der die Steuergateleitungen, den Feldisolator, die Source-Bereiche und die Drain-Bereiche abdeckt; und eine Anzahl von Leitern, die sich jeweils über den dritten Isolationsfilm auf den Drain- und Source-Bereichen und den Steuergateleitungen in Form einer Reihe erstrecken und mit einigen der Drain-
    809841/1040
    Bereiche durch im dritten Isolationsfilm ausgebildete Löcher (31) in Verbindung stehen.
  14. 14. Festspeicher nach Anspruch 13, dadurch g e kennzeichnet, daß die ersten Isolationsfilme (23) und der Feldisolator (22) im wesentlichen aus Siliziumoxid und daß die zweiten Isolationsfilme (25) im wesentlichen aus Siliziumnitrid bestehen.
  15. 15. Festspeicher nach Anspruch 13, dadurch gekennzeichnet , daß der Feldisolator (22) und die ersten Isolations filme (23) im wesentlichen aus Siliziumoxid bestehen, daß die ersten, potentialfreien Gates (24) und die zweiten, Steuergates (26) im wesentlichen aus Silizium bestehen und daß die zweiten Isolationsfilme im wesentlichen einen von Siliziumoxidfilmen (35, 37) eingeschlossenen Siliziumnitridfilm (36) umfassen.
  16. 16. Festspeicher nach Anspruch 13, gekennzeichnet durch eine Anzahl von Halbleiterbereichen (33), die den gleichen Leitungstyp wie der Halbleiterkörper und eine höhere Leitfähigkeit als dieser haben, in der Oberfläche des Halbleiterkörpers unter dem Feldisolator (22) .
    25
    809841/1040
    28H973
  17. 1 7. Verfahren zur Herstellung einer Halbleitervorrichtung, gekennzeichnet durch das Ausbilden einer ersten halbleitenden Schicht, die ein erstes, potentialfreies Gate bilden soll, auf der Oberfläche eines HaIbleitersubstrats über Vermittlung eines ersten Isolationsfilms; das Ausbilden eines zweiten Isolationsfilms, welcher eine Maske für eine selektive Oxidation bilden soll, auf der ersten halbleitenden Schicht; das Entfernen in einer selbstausgerichteten Weise der Teile des zweiten Isolationsfilms und der ersten halbleitenden Schicht, die auf den vom Substratabschnitt für Source-, Drain- und Kanalbereiche verschiedenen Feldbereichsabschnitt des Substrats liegen; das Ausbilden eines Feldisolators auf dan Feldbereich des Substrats unter Verwendung der verbleidenden zweiten Isolationsschicht als Maske; das Ausbilden einer zweiten halbleitenden Schicht, die ein Steuergate bilden soll, auf dem zweiten Isolationsfilm und dem Feldisolator; das selektive Entfernen in selbstausgerichteter Weise von Teilender zweiten halbleitenden Schicht, der zweiten Isolationsschicht und der ersten halbleitenden Schicht; und das Ausbilden in selbstausgerichteter Weise von Source- und Drain-Bereichen mit umgekehrtem Leitungstyp wie das Substrat auf dem Substrat unter Verwendung des Feldisolators und der zweiten halbleitenden Schicht auf dem FeIdbereich als Maske.
    SÜ9841/1040
    28U973
  18. 18. Verfahren nach Anspruch 7, dadurch gekennzeichnet, daß die erste und die zweite halbleitende Schicht aus Polysilizium gebildet werden, während der zweite Isolationsfilm durch eine Siliziumnitrid enthaltende Schicht gebildet wird.
  19. 19. Verfahren nach Anspruch 17, dadurch gekennzeichnet, daß der zweite Isolationsfilm durch einen zwischen Siliziumoxidfilme eingeschlossenen SiIiziumnitridfilm gebildet wird.
    809841 / 1040
DE2814973A 1977-04-06 1978-04-06 Verfahren zur Herstellung eines Speicher-Feldeffekttransistors Expired DE2814973C2 (de)

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP3852877A JPS53124084A (en) 1977-04-06 1977-04-06 Semiconductor memory device containing floating type poly silicon layer and its manufacture

Publications (2)

Publication Number Publication Date
DE2814973A1 true DE2814973A1 (de) 1978-10-12
DE2814973C2 DE2814973C2 (de) 1983-12-15

Family

ID=12527769

Family Applications (1)

Application Number Title Priority Date Filing Date
DE2814973A Expired DE2814973C2 (de) 1977-04-06 1978-04-06 Verfahren zur Herstellung eines Speicher-Feldeffekttransistors

Country Status (3)

Country Link
US (2) US4426764A (de)
JP (1) JPS53124084A (de)
DE (1) DE2814973C2 (de)

Cited By (6)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
EP0016577A1 (de) * 1979-03-09 1980-10-01 Kabushiki Kaisha Toshiba Integrierte Halbleiter-Schaltungsvorrichtung mit doppelter Verbindungsschicht
DE3019850A1 (de) * 1979-05-25 1980-11-27 Hitachi Ltd Halbleitervorrichtung und verfahren zu ihrer herstellung
DE3123876A1 (de) * 1980-06-17 1982-03-18 Tokyo Shibaura Denki K.K., Kawasaki, Kanagawa Leistungslose (nicht-fluechtige) halbleiter-speichervorrichtung und verfahren zu ihrer herstellung
DE3124283A1 (de) * 1980-06-30 1982-06-16 Hitachi, Ltd., Tokyo Halbleiteranordnung und verfahren zu dessen herstellung
EP0112078A2 (de) * 1982-12-03 1984-06-27 Fujitsu Limited Halbleiterspeicherelement und Herstellungsverfahren
US5519244A (en) * 1979-05-25 1996-05-21 Hitachi, Ltd. Semiconductor device having aligned semiconductor regions and a plurality of MISFETs

Families Citing this family (54)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS54109784A (en) * 1978-02-16 1979-08-28 Nec Corp Manufacture of semiconductor device
JPS5464480A (en) * 1977-10-31 1979-05-24 Nec Corp Semiconductor device
JPS553653A (en) * 1978-06-21 1980-01-11 Nec Corp Semiconductor device
US4326331A (en) * 1979-09-17 1982-04-27 Texas Instruments Incorporated High coupling ratio electrically programmable ROM
US4519849A (en) * 1980-10-14 1985-05-28 Intel Corporation Method of making EPROM cell with reduced programming voltage
US4577390A (en) * 1983-02-23 1986-03-25 Texas Instruments Incorporated Fabrication of polysilicon to polysilicon capacitors with a composite dielectric layer
US4949154A (en) * 1983-02-23 1990-08-14 Texas Instruments, Incorporated Thin dielectrics over polysilicon
USRE34535E (en) * 1983-02-23 1994-02-08 Texas Instruments Incorporated Floating gate memory with improved dielectric
JPS6014462A (ja) * 1983-07-05 1985-01-25 Oki Electric Ind Co Ltd 半導体メモリ素子
US4822750A (en) * 1983-08-29 1989-04-18 Seeq Technology, Inc. MOS floating gate memory cell containing tunneling diffusion region in contact with drain and extending under edges of field oxide
DE3575813D1 (de) * 1984-05-07 1990-03-08 Toshiba Kawasaki Kk Verfahren zum herstellen einer halbleiteranordnung mit einer gateelektrodenstapel-struktur.
JPS60234372A (ja) * 1984-05-07 1985-11-21 Toshiba Corp 半導体装置の製造方法
US4868629A (en) * 1984-05-15 1989-09-19 Waferscale Integration, Inc. Self-aligned split gate EPROM
US4639893A (en) * 1984-05-15 1987-01-27 Wafer Scale Integration, Inc. Self-aligned split gate EPROM
US4795719A (en) * 1984-05-15 1989-01-03 Waferscale Integration, Inc. Self-aligned split gate eprom process
US5352620A (en) * 1984-05-23 1994-10-04 Hitachi, Ltd. Method of making semiconductor device with memory cells and peripheral transistors
US4663645A (en) * 1984-05-23 1987-05-05 Hitachi, Ltd. Semiconductor device of an LDD structure having a floating gate
US4892840A (en) * 1986-03-27 1990-01-09 Texas Instruments Incorporated EPROM with increased floating gate/control gate coupling
US4735919A (en) * 1986-04-15 1988-04-05 General Electric Company Method of making a floating gate memory cell
US4683640A (en) * 1986-04-15 1987-08-04 Rca Corporation Method of making a floating gate memory cell
IT1191755B (it) * 1986-04-29 1988-03-23 Sgs Microelettronica Spa Processo di fabbricazione per celle eprom con dielettrico ossido-nitruro-ossido
IT1196997B (it) * 1986-07-25 1988-11-25 Sgs Microelettronica Spa Processo per realizzare strutture includenti celle di memoria non volatili e2prom con strati di silicio autoallineate transistori associati
US4874715A (en) * 1987-05-20 1989-10-17 Texas Instruments Incorporated Read only memory with improved channel length control and method of forming
FR2618011B1 (fr) * 1987-07-10 1992-09-18 Commissariat Energie Atomique Procede de fabrication d'une cellule de memoire
FR2620847A1 (fr) * 1987-09-18 1989-03-24 Thomson Semiconducteurs Procede d'auto-alignement des grilles flottantes de transistors a grille flottante d'une memoire non volatile et memoire obtenue selon ce procede
JPH0687483B2 (ja) * 1988-02-13 1994-11-02 株式会社東芝 半導体装置
US5238855A (en) * 1988-11-10 1993-08-24 Texas Instruments Incorporated Cross-point contact-free array with a high-density floating-gate structure
US5200350A (en) * 1988-11-10 1993-04-06 Texas Instruments Incorporated Floating-gate memory array with silicided buried bitlines
US5270566A (en) * 1988-12-08 1993-12-14 Fuji Electric Co., Ltd. Insulated gate semiconductor device
JPH0814993B2 (ja) * 1989-01-13 1996-02-14 株式会社東芝 半導体記憶装置
JPH02285638A (ja) * 1989-04-27 1990-11-22 Toshiba Corp 半導体装置
JP2509697B2 (ja) * 1989-04-28 1996-06-26 株式会社東芝 半導体装置およびその製造方法
US5104819A (en) * 1989-08-07 1992-04-14 Intel Corporation Fabrication of interpoly dielctric for EPROM-related technologies
US4987099A (en) * 1989-12-29 1991-01-22 North American Philips Corp. Method for selectively filling contacts or vias or various depths with CVD tungsten
JP2755781B2 (ja) * 1990-04-23 1998-05-25 株式会社東芝 半導体記憶装置およびその製造方法
EP0456319B1 (de) * 1990-05-11 1996-03-13 Koninklijke Philips Electronics N.V. Feldeffekttransistorstruktur mit einem schwebenden Gate und Verfahren zu ihrer Herstellung
US5266509A (en) * 1990-05-11 1993-11-30 North American Philips Corporation Fabrication method for a floating-gate field-effect transistor structure
US5188976A (en) * 1990-07-13 1993-02-23 Hitachi, Ltd. Manufacturing method of non-volatile semiconductor memory device
US5229631A (en) * 1990-08-15 1993-07-20 Intel Corporation Erase performance improvement via dual floating gate processing
KR930009131B1 (ko) * 1991-04-24 1993-09-23 삼성전자 주식회사 초고집적 반도체 메모리장치의 제조방법
US5264718A (en) * 1991-06-28 1993-11-23 Texas Instruments Incorporated EEPROM cell array with tight erase distribution
US5225700A (en) * 1991-06-28 1993-07-06 Texas Instruments Incorporated Circuit and method for forming a non-volatile memory cell
JP3271105B2 (ja) * 1993-10-28 2002-04-02 ソニー株式会社 半導体装置及びその形成方法
JPH06349820A (ja) * 1993-06-11 1994-12-22 Rohm Co Ltd 半導体装置の製造方法
US5619052A (en) * 1994-09-29 1997-04-08 Macronix International Co., Ltd. Interpoly dielectric structure in EEPROM device
EP0804805B1 (de) 1995-01-19 2002-09-04 Micron Technology, Inc. Verfahren zur herstellung von transistoren in einem peripheren schaltkreis
US5856691A (en) * 1996-02-23 1999-01-05 Nippon Steel Corporation Element-to-element interconnection in semiconductor device
US5798968A (en) * 1996-09-24 1998-08-25 Sandisk Corporation Plane decode/virtual sector architecture
US6097062A (en) * 1997-09-12 2000-08-01 Advanced Micro Devices, Inc. Optimized trench edge formation integrated with high quality gate formation
US6184552B1 (en) * 1998-07-17 2001-02-06 National Semiconductor Corporation Non-volatile memory cell with non-trenched substrate
KR100546201B1 (ko) * 1999-06-30 2006-01-24 주식회사 하이닉스반도체 스택 게이트 플래쉬 이이피롬 셀의 제조 방법
US6521544B1 (en) * 2000-08-31 2003-02-18 Micron Technology, Inc. Method of forming an ultra thin dielectric film
US20030232507A1 (en) * 2002-06-12 2003-12-18 Macronix International Co., Ltd. Method for fabricating a semiconductor device having an ONO film
CN105789136B (zh) * 2014-12-25 2019-01-22 中芯国际集成电路制造(上海)有限公司 一种半导体存储器件及其制备方法、电子装置

Citations (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US3668187A (en) * 1969-05-13 1972-06-06 Monsanto Co Thermally stable polyester fibers having improved dyeability
DE2445030A1 (de) * 1974-09-20 1976-04-01 Siemens Ag Verfahren zum herstellen eines integrierten mos-feldeffekttransistors mit einem schwebenden gate und mit einem steuergate
DE2716691A1 (de) * 1976-05-14 1977-12-01 Ibm Feldeffekttransistor und verfahren zu dessen herstellung

Family Cites Families (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US3899373A (en) * 1974-05-20 1975-08-12 Ibm Method for forming a field effect device
US4122544A (en) * 1976-12-27 1978-10-24 Texas Instruments Incorporated Electrically alterable floating gate semiconductor memory device with series enhancement transistor
US4112509A (en) * 1976-12-27 1978-09-05 Texas Instruments Incorporated Electrically alterable floating gate semiconductor memory device
US4272774A (en) * 1979-07-19 1981-06-09 National Semiconductor Corporation Self-aligned floating gate memory cell and method of manufacture

Patent Citations (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US3668187A (en) * 1969-05-13 1972-06-06 Monsanto Co Thermally stable polyester fibers having improved dyeability
DE2445030A1 (de) * 1974-09-20 1976-04-01 Siemens Ag Verfahren zum herstellen eines integrierten mos-feldeffekttransistors mit einem schwebenden gate und mit einem steuergate
DE2716691A1 (de) * 1976-05-14 1977-12-01 Ibm Feldeffekttransistor und verfahren zu dessen herstellung

Cited By (7)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
EP0016577A1 (de) * 1979-03-09 1980-10-01 Kabushiki Kaisha Toshiba Integrierte Halbleiter-Schaltungsvorrichtung mit doppelter Verbindungsschicht
DE3019850A1 (de) * 1979-05-25 1980-11-27 Hitachi Ltd Halbleitervorrichtung und verfahren zu ihrer herstellung
US5519244A (en) * 1979-05-25 1996-05-21 Hitachi, Ltd. Semiconductor device having aligned semiconductor regions and a plurality of MISFETs
DE3123876A1 (de) * 1980-06-17 1982-03-18 Tokyo Shibaura Denki K.K., Kawasaki, Kanagawa Leistungslose (nicht-fluechtige) halbleiter-speichervorrichtung und verfahren zu ihrer herstellung
DE3124283A1 (de) * 1980-06-30 1982-06-16 Hitachi, Ltd., Tokyo Halbleiteranordnung und verfahren zu dessen herstellung
EP0112078A2 (de) * 1982-12-03 1984-06-27 Fujitsu Limited Halbleiterspeicherelement und Herstellungsverfahren
EP0112078A3 (de) * 1982-12-03 1986-06-25 Fujitsu Limited Halbleiterspeicherelement und Herstellungsverfahren

Also Published As

Publication number Publication date
JPS53124084A (en) 1978-10-30
DE2814973C2 (de) 1983-12-15
US4926222A (en) 1990-05-15
US4426764A (en) 1984-01-24

Similar Documents

Publication Publication Date Title
DE2814973A1 (de) Halbleiterspeichervorrichtung und verfahren zu ihrer herstellung
DE3816358C2 (de)
DE3107543C2 (de)
DE3037431C2 (de)
DE69029618T2 (de) Verfahren zur Herstellung nichtflüchtiger Halbleiterspeicher
DE3121224C2 (de) MOS-Transistor für hohe Betriebsspannungen
DE3150222C2 (de) Verfahren zum Herstellen einer Halbleitervorrichtung
DE3033333C2 (de)
DE69013094T2 (de) Nichtflüchtige Halbleiterspeicheranordnung und Verfahren zu ihrer Herstellung.
DE3103143A1 (de) Halbleiterspeicher
DE69631579T2 (de) Nichtflüchtige Halbleiteranordnung und Verfahren zur Herstellung
DE2630571B2 (de) Ein-Transistor-Speicherzelle mit in V-MOS-Technik
DE2931031C2 (de) Nicht-flüchtige Halbleiterspeicherzelle und Verfahren zu ihrer Herstellung
DE2756855A1 (de) Verfahren zum herstellen einer matrix aus speicherzellen mit hoher speicherkapazitaet
DE4208537C2 (de) MOS-FET-Struktur und Verfahren zu deren Herstellung
DE3029125A1 (de) Halbleiterspeicher
DE2705503C3 (de) Halbleiterspeicheranordnung
DE19642538A1 (de) Halbleitereinrichtung und Herstellungsverfahren derselben
DE2654728A1 (de) Programmierbarer festwertspeicher und verfahren zu seiner herstellung
DE2947311C2 (de) Integrierte Halbleiterschaltung
DE2933849A1 (de) Verfahren zur herstellung von halbleiteranordnungen
DE4214923A1 (de) Masken-rom-einrichtung und verfahren zu deren herstellung
DE69027271T2 (de) Halbleiteranordnung mit E2PROM und EPROM in einem Chip
EP0033003A2 (de) Zweifach diffundierter Metalloxidsilicium-Feldeffekttransistor und Verfahren zu seiner Herstellung
DE3224287C2 (de)

Legal Events

Date Code Title Description
OAP Request for examination filed
OD Request for examination
8128 New person/name/address of the agent

Representative=s name: STREHL, P., DIPL.-ING. DIPL.-WIRTSCH.-ING. SCHUEBE

D2 Grant after examination
8364 No opposition during term of opposition
8339 Ceased/non-payment of the annual fee