JP3926011B2 - 半導体装置の設計方法 - Google Patents
半導体装置の設計方法 Download PDFInfo
- Publication number
- JP3926011B2 JP3926011B2 JP35460397A JP35460397A JP3926011B2 JP 3926011 B2 JP3926011 B2 JP 3926011B2 JP 35460397 A JP35460397 A JP 35460397A JP 35460397 A JP35460397 A JP 35460397A JP 3926011 B2 JP3926011 B2 JP 3926011B2
- Authority
- JP
- Japan
- Prior art keywords
- standard cell
- diffusion region
- semiconductor device
- gate
- wiring
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired - Fee Related
Links
- 239000004065 semiconductor Substances 0.000 title claims description 64
- 238000000034 method Methods 0.000 title claims description 34
- 239000002184 metal Substances 0.000 claims description 85
- 238000009792 diffusion process Methods 0.000 claims description 71
- 239000000758 substrate Substances 0.000 claims description 48
- 238000010586 diagram Methods 0.000 description 14
- 239000010410 layer Substances 0.000 description 12
- 230000005540 biological transmission Effects 0.000 description 9
- 229910021420 polycrystalline silicon Inorganic materials 0.000 description 6
- 229920005591 polysilicon Polymers 0.000 description 6
- XUIMIQQOPSSXEZ-UHFFFAOYSA-N Silicon Chemical compound [Si] XUIMIQQOPSSXEZ-UHFFFAOYSA-N 0.000 description 4
- 239000011229 interlayer Substances 0.000 description 4
- 229910052710 silicon Inorganic materials 0.000 description 4
- 239000010703 silicon Substances 0.000 description 4
- 238000005530 etching Methods 0.000 description 2
- 238000002955 isolation Methods 0.000 description 2
- CIWBSHSKHKDKBQ-JLAZNSOCSA-N Ascorbic acid Chemical compound OC[C@H](O)[C@H]1OC(=O)C(O)=C1O CIWBSHSKHKDKBQ-JLAZNSOCSA-N 0.000 description 1
- 230000006866 deterioration Effects 0.000 description 1
- 230000000694 effects Effects 0.000 description 1
- 239000012535 impurity Substances 0.000 description 1
- 238000004519 manufacturing process Methods 0.000 description 1
Images
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
- H01L27/02—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers
- H01L27/04—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being a semiconductor body
- H01L27/10—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being a semiconductor body including a plurality of individual components in a repetitive configuration
- H01L27/118—Masterslice integrated circuits
- H01L27/11803—Masterslice integrated circuits using field effect technology
Landscapes
- Engineering & Computer Science (AREA)
- Power Engineering (AREA)
- Physics & Mathematics (AREA)
- Condensed Matter Physics & Semiconductors (AREA)
- General Physics & Mathematics (AREA)
- Computer Hardware Design (AREA)
- Microelectronics & Electronic Packaging (AREA)
- Semiconductor Integrated Circuits (AREA)
- Design And Manufacture Of Integrated Circuits (AREA)
- Insulated Gate Type Field-Effect Transistor (AREA)
- Metal-Oxide And Bipolar Metal-Oxide Semiconductor Integrated Circuits (AREA)
Description
【０００１】
【発明の属する技術分野】
この発明は、標準セルなどを含む半導体装置において、各標準セルのＭＯＳトランジスタのゲートがプラズマダメージを受けていない半導体装置及びその設計方法に関するものである。
さらに詳しくは、この発明は、半導体装置の製造におけるウェーハプロセスでＭＯＳトランジスタのゲートがプラズマダメージを受けることのない構造及びその設計方法に関するものである。
【０００２】
【従来の技術】
図２３は、複数の標準セルを含む従来の半導体装置において、自動配置配線に用いられる標準セルのレイアウトパターンの例を示す平面図である。図２３において、この標準セルは、Ｐ型シリコン半導体基板１の中にＮ型ウェル３を形成し、この中にＰ型拡散領域４を形成している。また、Ｐシリコン半導体基板１にＮ型拡散領域５を形成している。この上にゲート絶縁膜を介してポリシリコン配線８を形成し、ゲート電極８ｇを形成している。これにより、ＭＯＳトランジスタＴ１，Ｔ２を形成している。このポリシリコン配線８にコンタクトホール１１を介してメタル配線１０を接続し入力端子あるいは入力線としている。
【０００３】
このように、従来、ゲートアレイ／セルベース方式の自動配置配線に用いられる標準セルは、ＭＯＳトランジスタＴ１，Ｔ２のゲートに繋がるメタル配線１０のパターンを入力端子あるいは入力線とし、配置配線を行なっていた。
【０００４】
【発明が解決しようとする課題】
このような従来の構成では、標準セルの入力端子１０あるいは入力線に接続される標準セル外の配線が長くなった場合、ウェーハプロセス中のメタル配線パターンエッチングやレジスト除去の工程で、プラズマよりメタル配線に入射する電子によって標準セルのＭＯＳトランジスタＴ１，Ｔ２のゲート酸化膜がダメージを受け、トランジスタ特性の劣化を招いていた。
【０００５】
この発明は、このような従来の問題を解決するためになされたもので、ＭＯＳトランジスタのゲートがプラズマダメージを受けていない半導体装置の設計方法を提供しようとするものである。
【０００６】
【課題を解決するための手段】
この発明の半導体装置の設計方法は、半導体基板に形成され、入力線とＭＯＳトランジスタとを含む標準セルと、前記標準セルの近傍の前記半導体基板表面に形成された拡散領域と、この拡散領域にコンタクトを介して接続するメタル端子とを有する他の標準セルとを備えた半導体装置の設計方法であって、前記入力線を、前記メタル端子を介して前記ＭＯＳトランジスタに接続し、前記他の標準セルを、前記拡散領域がｎ型で前記コンタクトおよびそれに接続する前記メタル端子を複数有する第１の標準セルと、前記拡散領域がｐ型で前記コンタクトおよびそれに接続する前記メタル端子を複数有する第２の標準セルと、前記拡散領域がｎ型で前記コンタクトおよびそれに接続する前記メタル端子を一つ有する第３の標準セルと、前記拡散領域がｐ型で前記コンタクトおよびそれに接続する前記メタル端子を一つ有する第４の標準セルとのいずれか一つから選択し、自動配置配線時に自動で配置されるようにすることを特徴とするものである。なお、本明細書において、包括的には、半導体基板の用語を、表面にウェルが形成された半導体基板をも含む意味で用いる。
【０００８】
また、この発明の半導体装置の設計方法は、上記拡散領域がシリサイド化されたことを特徴とするものである。
【００１８】
【発明の実施の形態】
以下、図面を参照してこの発明の実施の形態について説明する。図中、同一の符号は、それぞれ同一または相当部分を示す。
実施の形態１．
図１、図２及び図３は、この発明の実施の形態１による半導体装置の構造を説明するための図である。図１はその標準セルのレイアウトパターンを示す平面図、図２は図１のII-II線での断面構造を示す図、図３は図１のIII−III線での断面構造を示す図である。
【００１９】
図１〜図３において、１はＰ型シリコン半導体基板（以下、適宜、Ｐ基板又は基板と称する）、２はＰ基板１の表面に形成された分離酸化膜、３はＰ基板１に形成されたＮ型ウェル（以下、適宜、Ｎウェルと称する）、４はＮウェル３に形成されたＰ型拡散領域、５はＰ基板１に形成されたＮ型拡散領域、６はＰ基板１に形成された他のＮ型拡散領域である。
【００２０】
また、７はそれぞれＰ型拡散領域４及びＮ型拡散領域５の上に形成されたゲート酸化膜、８はポリシリコン配線であり、８ｇはポリシリコン配線７の一部であって、ゲート酸化膜７の上に形成されたゲート電極、９は層間酸化膜、１０ａ及び１０ｂは層間酸化膜９の上に形成されたメタル配線、１１はメタル配線１０ａとポリシリコン配線８を接続する、又はメタル配線１０ａ，１０ｂとＮ型拡散領域６とを接続するコンタクトホール（またはコンタクト）を示す。
【００２１】
図示しないが、Ｐ型拡散領域４及びＮ型拡散領域５のそれぞれにおいて、ゲート電極８ｇの両側には、不純物が注入されたソース領域またはドレイン領域が形成されている。したがって、Ｐ型拡散領域４のソース／ドレイン領域、ゲート酸化膜７及びゲート電極８ｇにより、ＭＯＳトランジスタＴ１が形成されている。また、Ｎ型拡散領域５、ゲート酸化膜７及びゲート電極８ｇにより他のＭＯＳトランジスタＴ２が形成されている。なお、ここでは、２つのＭＯＳトランジスタが形成されていることとしたが、これは一方だけでもよい。
【００２２】
この実施の形態では、入力線となるメタル配線パターン１０ａと１０ｂとを切断し、ゲート８ｇに繋がる部分のメタル配線１０ａとメタル端子に相当する部分のメタル配線１０ｂを拡散領域６による拡散配線で接続する。拡散領域６は、回路動作上、実質的に抵抗成分が無視できるように形成されている。
拡散領域６と基板１との接合部はダイオードを形成しているが、LSIの通常動作時には接合部に電流は生じない。
【００２３】
一方、 ウェーハプロセス中、メタル配線１０ａ，１０ｂに大量の電子が流入した場合は、流入した電子は当該ダイオードを通じて基板１に逃れるため、ＭＯＳトランジスタＴ１，Ｔ２のゲート酸化膜７はダメージを受けない。
以上のように、この実施の形態は、ゲートアレイ／セルベース方式等の設計方式で用いる標準セル内の入力端子とMOSトランジスタのゲートとの間に拡散配線を挿入し、プロセス中でメタル配線層内に流入する電子を基板に逃がしてゲートを保護するものである。
【００２４】
実施の形態２．
図４及び図５は、この発明の実施の形態２による半導体装置の構造を説明するための図である。図４はその標準セルのレイアウトパターンを示す平面図、図５は図４のＶ−Ｖ線での断面構造図である。なお、図４のII−II線での断面構造は、図２と同様に表される。
図４及び図５において、１０はメタル配線を示す。このメタル配線１０は、この標準セルのＭＯＳトランジスタの入力線となる。その他の符号は、図１〜図３と同様であるから、重複説明は省略する。
【００２５】
この実施の形態では、入力端子となるメタル配線１０のパターンを切断せず、メタル配線（またはメタル端子）１０の下に拡散領域６を形成し、コンタクトホール１１でメタル配線１０と拡散領域６とを接続する。
当該拡散領域６と基板１との接合部はダイオードを形成しているが、LSIの通常動作時には接合部に電流は生じない。
【００２６】
一方、ウェーハプロセス中、メタル配線１０に大量の電子が流入した場合は、流入した電子は当該ダイオードを通じて基板１に逃れるため、MOSトランジスタＴ１，Ｔ２のゲート酸化膜７はダメージを受けない。
この実施の形態では、実施の形態１で説明したような拡散配線を用いる場合より、入力線の抵抗が減るため、配線遅延への影響が小さくなる。
以上のようにこの実施の形態では、メタル配線の下に拡散領域を形成し、コンタクトを介してメタル配線と接続することで拡散配線の抵抗成分を除去し、配線遅延への影響を除き、かつプロセス中でメタル配線層内に流入する電子を基板に逃がしてゲートを保護するものである。
【００２７】
実施の形態３．
図６及び図７は、この発明の実施の形態３による半導体装置の構造を説明するための図である。図６はその標準セルのレイアウトパターンを示す平面図、図７は図６のVII−VII線での断面構造図である。なお、図６のII−II線での断面構造は、図２と同様に表される。
図６及び図７において、３はＰ基板１の中に拡大して形成されたＮ型ウェル、１２はこのＮウェル３の表面に形成されたＰ型拡散領域を示す。なお、図６及び図７において、またこれ以降の図においても、煩雑さをさけるためウェルコンタクトは図示を省略している。
【００２８】
この実施の形態では、入力線（入力端子）となるメタル配線を、メタル配線１０ａと１０ｂのパターンに切断し、ゲート８ｇに繋がる部分のメタル配線１０ａとメタル端子に相当する部分のメタル配線１０ｂとを、Ｎウェル３の表面に形成されたＰ型拡散領域１２により接続する。拡散領域１２による拡散配線は、回路動作上、実質的に抵抗成分が無視できるように形成されている。
【００２９】
Ｐ型拡散領域１２とＮウェル３との接合部はダイオードを形成しているが、LSIの通常動作時には接合部に電流は生じない。
一方、ウェーハプロセス中、メタル配線１０ａ，１０ｂに大量の電子が流入した場合は、流入した電子は当該ダイオードを通じて基板１とは逆極性のＮウェル３上に逃れるため、ＭＯＳトランジスタＴ１，Ｔ２のゲート酸化膜７はダメージを受けることがない。
【００３０】
実施の形態４．
図８及び図９は、この発明の実施の形態４による半導体装置の構造を説明するための図である。図４はその標準セルのレイアウトパターンを示す平面図、図５は図４のＶ−Ｖ線での断面構造図である。なお、図８のII−II線での断面構造は、図２と同様に表される。
【００３１】
この実施の形態では、入力端子となるメタル配線１０のパターンを切断せず、メタル配線１０の下でかつＰ基板１とは逆極性のＮウェル３上にＰ型拡散領域１２を形成し、コンタクトホール１１でメタル配線１０と接続する。
Ｐ型拡散領域１２とこれと逆極性のＮウェル３との接合部はダイオードを形成しているがLSIの通常動作時には接合部に電流は生じない。
【００３２】
一方、ウェーハプロセス中、メタル配線１０に大量の電子が流入した場合は、流入した電子は当該ダイオードを通じてＮウェル３に逃れるため、ＭＯＳトランジスタＴ１，Ｔ２のゲート酸化膜７はダメージを受けない。
この実施の形態では、実施の形態３のように拡散領域１２を拡散配線として用いる場合より、配線抵抗が減るため、配線遅延への影響が小さい。
【００３３】
実施の形態５．
図１０〜図１４は、この発明の実施の形態５による半導体装置の構造を説明するための図である。図１０はその標準セルと追加標準セルのレイアウトパターンを示す平面図、図１１は図１０のXI−XI線での断面構造図、図１２は図１０のXII−XII線での断面構造図、図１３は図１０のXIII−XIII線での断面構造図、図１４は図１０のXIV−XIV線での断面構造図である。
【００３４】
この実施の形態では、標準セルライブラリとして、実施の形態１〜４で説明したような通常の標準セルＡのほかに、次のようなセルを標準セルとして追加して形成する。
すなわち、図に示すように、標準セルＢとして、Ｎ型拡散領域６、メタル端子１０ｃ，１０ｄ及びコンタクトホール１１からなるセルを形成する。また、標準セルＣとして、Ｎウェル３の中に形成されたＰ型拡散領域１２、メタル端子１０ｃ，１０ｄ及びコンタクトホール１１からなるセルを形成する。また、標準セルＤとして、Ｎウェル３の中に形成されたＰ型拡散領域１２、メタル端子１０ｃ及びコンタクトホール１１からなるセルを形成する。さらに、標準セルＥとして、Ｎ型拡散領域６、メタル端子１０ｃ及びコンタクトホール１１からなるセルを形成する。
【００３５】
そして、これらの標準セルＢ，Ｃ，Ｄ，Ｅのいずれかを、自動配置配線時に保護すべき入力ゲートをもつ標準セルＡの近傍に配置し、メタル配線１０ｅにより、標準セルＡの入力線であるメタル配線１０と接続し、もってＭＯＳトランジスタＴ１，Ｔ２の入力ゲートへ接続する。
このように構成することにより、ウェーハプロセス中、メタル配線１０に大量の電子が流入した場合は、流入した電子は当該ダイオードを通じて基板１または基板１と逆極性のＮウェル３に逃れるため、ＭＯＳトランジスタＴ１，Ｔ２のゲート酸化膜７はダメージを受けない。
なお、標準セルＢ，Ｃ，Ｄ，Ｅなどは、保護すべき入力ゲートの近傍に配置するのが望ましい。ここで近傍とは、当該標準セルの入力端子と新たに配置するセル又はパターンとをつなぐメタル配線の面積または周囲長が、プラズマダメージを生じる大きさに至らない範囲を意味する。これは一般に標準セルのＭＯＳトランジスタのゲート面積または周囲長との比で規定される。
【００３６】
以上のようにこの実施の形態では、拡散領域とコンタクトとメタル配線のパターンをもつ独立した標準セルを用意し、配置配線時に保護すべきゲートの近傍に配置及び接続することで、プロセス中でメタル配線層内に流入する電子を基板もしくは基板中のウェルに逃がしてゲートを保護するものである。
【００３７】
実施の形態６．
図１５は、この発明の実施の形態６による半導体装置の構造を説明するための図である。この図１５は標準セルを含む半導体装置において、その自動配置配線時に生成するレイアウトパターンを示す平面図である。
【００３８】
この実施の形態では、実施の形態１〜４で説明したような標準セルＡをライブラリとして有する半導体装置において、その自動配置配線時に、新たに次のようなセルを形成する。
すなわち、図示のように、セルＤ’として、Ｎウェル３の中に形成されたＰ型拡散領域１２、メタル端子１０ｃ及びコンタクトホール１１からなるセルを形成する。また、セルＥ’として、Ｎ型拡散領域６、メタル端子１０ｃ及びコンタクトホール１１からなるセルを形成する。なお、セルＤ’，Ｅ’の構造は、図１０のセルＤ，Ｅと同様であるから、断面図示は省略する。
【００３９】
これらのセルＤ’，Ｅ’等のいずれかを保護すべき入力ゲートをもつ標準セルＡの近傍に自動生成し、メタル配線１０ｅにより、標準セルＡの入力線であるメタル配線１０と接続し、もってＭＯＳトランジスタＴ１，Ｔ２の入力ゲートへと接続する。
【００４０】
自動生成したＮ型拡散領域６とＰ基板１との間、またはＰ型拡散領域１２とＮウェル３との間の接合部はダイオードを形成しているが、LSIの通常動作時には接合部に電流は生じない。
一方、ウェーハプロセス中、メタル配線１０に大量の電子が流入した場合は、流入した電子は当該ダイオードを通じてＰ基板１またはＮウェル３に逃れるため、ＭＯＳトランジスタＴ１，Ｔ２のゲート酸化膜７はダメージを受けない。
【００４１】
以上のように、この実施の形態では、標準セルを含む半導体装置において、その自動配置配線時に、入力ゲート保護のための新たなレイアウトパターンを生成するものである。
【００４２】
実施の形態７．
図１６は、この発明の実施の形態７による半導体装置の構造を説明するための図である。この図１６は、通常の標準セルライブラリ中に新たに追加した追加標準セルのレイアウトパターンを示す平面図である。
【００４３】
この実施の形態では、実施の形態１〜４で説明したような標準セルＡのライブラリのほかに、次のように新たなトランスミッンョンゲートをもつセルを標準セルとして追加する。
すなわち、図示のように、標準セルＦとして、P-chＭＯＳトランジスタＴ３のゲート配線１３を接地配線１４に接地し、N-chＭＯＳトランジスタＴ４のゲート配線１５を電源配線１６に電源固定したトランスミッンョンゲートをもつセルを標準セルとして追加する。トランジスタＴ３、Ｔ４のソース／ドレインはメタル配線１０ｆ，１０ｇでそれぞれ相互に接続されている。また、１７はこのトランスミッションゲートの入力端子である。
【００４４】
そして、この標準セルＦを自動配置配線時に保護すべき入力ゲートをもつ標準セルＡの近傍に配置し、メタル配線１０ｆを標準セルＡの入力線であるメタル配線１０に接続し、もってＭＯＳトランジスタＴ１，Ｔ２の入力ゲートへと接続する。
【００４５】
トランスミッンョンゲートのなかのＮ型拡散領域６とＰ基板１との間、またはＰ型拡散領域１２とＮウェル３との間の接合部はダイオードを形成しているが、LSIの通常動作時には接合部に電流は生じない。
【００４６】
一方、ウェーハプロセス中、メタル配線１０に大量の電子が流入した場合は、流入した電子は当該ダイオードを通じてＰ基板１またはＰ基板１と逆極性のＮウェル３に逃れるため、ＭＯＳトランジスタＴ１，Ｔ２のゲート酸化膜７はダメージを受けない。
【００４７】
実施の形態８．
図１７は、この発明の実施の形態８による半導体装置の構造を説明するための図である。この図１７は、通常の標準セルライブラリの中に新たに追加した追加標準セルのレイアウトパターンを示す平面図である。
【００４８】
この実施の形態では、実施の形態１〜４で説明したような標準セルＡのライブラリのほかに、次のように新たなトランスミッンョンゲートをもつセルを標準セルとして追加する。
すなわち、図示のように、標準セルＦ’として、P-chＭＯＳトランジスタＴ３とN-chＭＯＳトランジスタＴ４からなり、メタル配線１０ｆと１０ｇをメタル配線１０ｈで接続することにより、その入出力端子を短絡したトランスミッンョンゲートをもつセルを標準セルとして追加する。この標準セルＦ’の構成は、その入出力端が短絡されていることを除き、実施の形態７（図１６）のものと同様であるから、重複説明は省略する。
【００４９】
このように、標準セルＦ’を、保護すべき入力ゲートをもつ標準セルＡの近傍に追加し、メタル配線１０ｆを標準セルＡの入力線であるメタル配線１０に接続し、もってＭＯＳトランジスタＴ１，Ｔ２の入力ゲートへと接続する。
【００５０】
トランスミッンョンゲートのなかのＮ型拡散領域６とＰ基板１との間、またはＰ型拡散領域１２とＮウェル３との間の接合部はダイオードを形成しているが、LSIの通常動作時には接合部に電流は生じない。
【００５１】
一方、ウェーハプロセス中、メタル配線１０に大量の電子が流入した場合は、流入した電子は当該ダイオードを通じてＰ基板１またはＰ基板１と逆極性のＮウェル３に逃れるため、ＭＯＳトランジスタＴ１，Ｔ２のゲート酸化膜７はダメージを受けない。
【００５２】
実施の形態９．
図１８は、この発明の実施の形態９による半導体装置の構造を説明するための図である。この図１８はその標準セルのレイアウトパターンを示す平面図である。
この実施の形態では、保護すべき入力ゲートをもつ標準セルＧの中に、P-chＭＯＳトランジスタＴ３のゲート配線１３を接地配線１４に接地し、N-chＭＯＳトランジスタＴ４のゲート配線１５を電源配線１６に電源固定したトランスミッンョンゲートをもたせ、メタル配線１０ｆをＭＯＳトランジスタＴ１，Ｔ２の入力線であるメタル配線１０と接続し、もってそのゲートへと接続する。
【００５３】
トランスミッンョンゲートのなかのＮ型拡散領域６とＰ基板１との間、またはＰ型拡散領域１２とＮウェル３との間の接合部はダイオードを形成しているが、LSIの通常動作時には接合部に電流は生じない。
【００５４】
一方、ウェーハプロセス中、メタル配線１０に大量の電子が流入した場合は、流入した電子は当該ダイオードを通じてＰ基板１またはＰ基板１と逆極性のＮウェル３に逃れるため、ＭＯＳトランジスタＴ１，Ｔ２のゲート酸化膜７はダメージを受けない。
以上のように、この実施の形態では、標準セルの中にトランスミッンョンゲートを取り込み、標準セルの中でＭＯＳトランジスタの入力と接続できるようにしたものである。
【００５５】
実施の形態１０．
図１９は、この発明の実施の形態１０による半導体装置の構造を説明するための図である。この図１９は、シンボリックレイアウト、モジュールジェネレータ等のレイアウト自動生成プログラムで生成するレイアウトパターンを示す平面図である。
【００５６】
この実施の形態では、レイアウトを自動的に生成するシンボリックレイアウト、モジュールジェネレータ等のプログラムにおいて、図に示すように、ＭＯＳトランジスタＴ１，Ｔ２のゲート近傍に、実施の形態５（図１０）で示した標準セルＣ及びＤのパターン、ならびに、実施の形態８（図１７）で示した標準セルＦ’のパターンを生成している。
【００５７】
これは一例であって、生成するパターンは、実施の形態１〜９において説明したレイアウトパターンのいずれかまたはそれらを組み合わせて任意に生成することができる。
ＭＯＳトランジスタＴ１，Ｔ２の保護のためのパターンを、このように形成し、ＭＯＳトランジスタＴ１，Ｔ２のゲートと接続する。その接続の態様は、それぞれの実施の形態で説明したとおりであるから、重複説明は省略する。
【００５８】
このようにすれば、ウェーハプロセス中、メタル配線１０に大量の電子が流入した場合は、流入した電子はダイオードを通じて基板１または基板１と逆極性のウェル３に逃れるため、MOSトランジスタのゲート酸化膜はダメージを受けない。
【００５９】
実施の形態１１．
図２０は、この発明の実施の形態１１による半導体装置の構造を説明するための図である。図２０において、６ａはシリサイド化されたＮ型拡散領域を示す。その他の構造は、図１と同様であるから重複説明は省略する。
【００６０】
この実施の形態では、実施の形態１において入力ゲートに接続する拡散領域６をシリサイド化し、抵抗成分を一層低減し、回路動作上さらに無視できるようにしている。
このように、入力ゲートに接続する拡散領域をシリサイド化することは、実施の形態１だけでなく、実施の形態３、５、１０などにおいて、同様に実施できるものである。
【００６１】
このようにすれば、LSI実動作時の配線遅延への影響をなくすとともに、ウェーハプロセス中、メタル配線に大量の電子が流入した場合は、流入した電子は当該ダイオードを通じて基板１または基板１と逆極性のウェル３に逃れるため、ＭＯＳトランジスタＴ１，Ｔ２のゲート酸化膜７はダメージを受けない。
【００６２】
実施の形態１２．
図２１及び図２２は、この発明の実施の形態１２による半導体装置の構造を説明するための図である。図２１はその標準セルとメタル配線のレイアウトパターンを示す平面図、図２２は図２１のXXII−XXII線での断面構造図である。なお、図２１のII−II線での断面構造は、図２と同様に表される。
【００６３】
図２１及び図２２において、１７，１８，１９はそれぞれ層間絶縁膜（図示省略）を挟んで形成された各層のメタル配線を示し、１１はそれぞれメタル配線１０ａ，１７，１８，１９の間を接続するコンタクトホール（またはコンタクト）である。この場合、メタル配線１７，１８は中間層の短い配線であり、メタル配線１９は、この半導体装置の最上位の長い配線となっている。
【００６４】
このように、この実施の形態では、標準セル作成時、標準セルの保護すべきＭＯＳトランジスタのゲートに繋がるメタル配線を最上位配線層で形成する。すなわち、例えば前段の標準セルの出力線から後段の標準セルの入力線への接続を最上位のメタル配線で行う。
【００６５】
これにより、最上位配線層以外のウェーハプロセス時には、標準セルの保護すべきＭＯＳトランジスタのゲートは当該標準セルの外の長い配線パターンに接続されることがなく、プラズマによるダメージを受けない。
【００６６】
さらに、最上位配線層までの接続が完成すると、保護すべきゲートは必ず別のトランジスタの拡散領域に接続されるため、最上位配線層のウェーハプロセス時にもプラズマによるダメージを受けない。すなわち、例えば最上位配線層は、前段の標準セルの出力トランジスタのソース／ドレインに接続されているため、このソース／ドレインの拡散領域が接続されていることになる。
したがって、ウェーハプロセス全般を通じて保護すべきゲートはプラズマによるダメージを受けない。
【００６７】
【発明の効果】
以上説明したように、この発明によれば、標準セルを含む半導体基板に、または半導体基板に形成されたウェルの中に、拡散領域を形成し、標準セルのＭＯＳトランジスタのゲートに通じるメタル配線をこの拡散領域に電気的に接続するようにしている。これにより、メタル配線層のウェーハプロセス中、メタルのエッチング、レジスト除去等の工程で使用するプラズマよりメタル配線層内に大量の電子が入り、これが配線を通してMOSトランジスタのゲートに流入し、ゲート酸化膜を破壊する前に、電子を半導体基板（表面に形成されたウェルを含む）に逃がし、当該ゲートを保護することができる。
すなわち、この発明によれば、標準セルなどを含む半導体装置において、各標準セルのＭＯＳトランジスタのゲートがプラズマダメージを受けていない半導体装置及びその設計方法を得ることができる。
【図面の簡単な説明】
【図１】 この発明の実施の形態１による半導体装置の標準セルのレイアウトパターンを示す平面図である。
【図２】 この発明の実施の形態１による半導体装置の標準セルの断面図である。
【図３】 この発明の実施の形態１による半導体装置の標準セルの他の断面図である。
【図４】 この発明の実施の形態２による半導体装置の標準セルのレイアウトパターンを示す平面図である。
【図５】 この発明の実施の形態２による半導体装置の標準セルの断面図である。
【図６】 この発明の実施の形態３による半導体装置の標準セルのレイアウトパターンを示す平面図である。
【図７】 この発明の実施の形態３による半導体装置の標準セルの断面図である。
【図８】 この発明の実施の形態４による半導体装置の標準セルのレイアウトパターンを示す平面図である。
【図９】 この発明の実施の形態４による半導体装置の標準セルの断面図である。
【図１０】 この発明の実施の形態５による半導体装置の標準セルライブラリ中に含まれる追加標準セルのレイアウトパターンを示す平面図である。
【図１１】 この発明の実施の形態５による半導体装置の追加標準セルの断面図である。
【図１２】 この発明の実施の形態５による半導体装置の他の追加標準セルの断面図である。
【図１３】 この発明の実施の形態５による半導体装置の他の追加標準セルの断面図である。
【図１４】 この発明の実施の形態５による半導体装置の他の追加標準セルの断面図である。
【図１５】 この発明の実施の形態６による半導体装置の自動配置配線時に生成するレイアウトパターンを示す平面図である。
【図１６】 この発明の実施の形態７による半導体装置の標準セルライブラリ中に含まれる追加標準セルのレイアウトパターンを示す平面図である。
【図１７】 この発明の実施の形態８による半導体装置の標準セルライブラリ中に含まれる追加標準セルのレイアウトパターンを示す平面図である。
【図１８】 この発明の実施の形態９による半導体装置の標準セルのレイアウトパターンを示す平面図である。
【図１９】 この発明の実施の形態１０による半導体装置のレイアウト自動生成プログラムで生成するレイアウトパターンを示す平面図である。
【図２０】 この発明の実施の形態１１による半導体装置の標準セルのレイアウトパターンを示す平面図である。
【図２１】 この発明の実施の形態１２による半導体装置の標準セルのレイアウトパターンを示す平面図である。
【図２２】 この発明の実施の形態１２による半導体装置の標準セルの断面図である。
【図２３】 従来の自動配置配線に用いられる標準セルのレイアウトパターンを示す平面図である。
【符号の説明】
１ Ｐ型シリコン半導体基板、 ２ 分離酸化膜、 ３ Ｎ型ウェル（以下、適宜、Ｎウェルと称する）、 ４，１２ Ｐ型拡散領域、 ５，６ Ｎ型拡散領域、 ６ａ シリサイド化Ｎ型拡散領域、 ７ ゲート酸化膜、 ８ ポリシリコン配線、 ８ｇ ゲート電極、 ９ 層間酸化膜、 １０，１０ａ，１０ｂ，１０ｃ，１０ｄ，１０ｅ，１０ｆ，１０ｇ，１０ｈ，１３，１５，１７，１８，１９ メタル配線、 １１ コンタクトホール、 １４ 接地配線、 １６ 電源配線、 Ｔ１，Ｔ２ 入力ＭＯＳトラジスタ、 Ｔ３，Ｔ４ ＭＯＳトランジスタ。
【発明の属する技術分野】
この発明は、標準セルなどを含む半導体装置において、各標準セルのＭＯＳトランジスタのゲートがプラズマダメージを受けていない半導体装置及びその設計方法に関するものである。
さらに詳しくは、この発明は、半導体装置の製造におけるウェーハプロセスでＭＯＳトランジスタのゲートがプラズマダメージを受けることのない構造及びその設計方法に関するものである。
【０００２】
【従来の技術】
図２３は、複数の標準セルを含む従来の半導体装置において、自動配置配線に用いられる標準セルのレイアウトパターンの例を示す平面図である。図２３において、この標準セルは、Ｐ型シリコン半導体基板１の中にＮ型ウェル３を形成し、この中にＰ型拡散領域４を形成している。また、Ｐシリコン半導体基板１にＮ型拡散領域５を形成している。この上にゲート絶縁膜を介してポリシリコン配線８を形成し、ゲート電極８ｇを形成している。これにより、ＭＯＳトランジスタＴ１，Ｔ２を形成している。このポリシリコン配線８にコンタクトホール１１を介してメタル配線１０を接続し入力端子あるいは入力線としている。
【０００３】
このように、従来、ゲートアレイ／セルベース方式の自動配置配線に用いられる標準セルは、ＭＯＳトランジスタＴ１，Ｔ２のゲートに繋がるメタル配線１０のパターンを入力端子あるいは入力線とし、配置配線を行なっていた。
【０００４】
【発明が解決しようとする課題】
このような従来の構成では、標準セルの入力端子１０あるいは入力線に接続される標準セル外の配線が長くなった場合、ウェーハプロセス中のメタル配線パターンエッチングやレジスト除去の工程で、プラズマよりメタル配線に入射する電子によって標準セルのＭＯＳトランジスタＴ１，Ｔ２のゲート酸化膜がダメージを受け、トランジスタ特性の劣化を招いていた。
【０００５】
この発明は、このような従来の問題を解決するためになされたもので、ＭＯＳトランジスタのゲートがプラズマダメージを受けていない半導体装置の設計方法を提供しようとするものである。
【０００６】
【課題を解決するための手段】
この発明の半導体装置の設計方法は、半導体基板に形成され、入力線とＭＯＳトランジスタとを含む標準セルと、前記標準セルの近傍の前記半導体基板表面に形成された拡散領域と、この拡散領域にコンタクトを介して接続するメタル端子とを有する他の標準セルとを備えた半導体装置の設計方法であって、前記入力線を、前記メタル端子を介して前記ＭＯＳトランジスタに接続し、前記他の標準セルを、前記拡散領域がｎ型で前記コンタクトおよびそれに接続する前記メタル端子を複数有する第１の標準セルと、前記拡散領域がｐ型で前記コンタクトおよびそれに接続する前記メタル端子を複数有する第２の標準セルと、前記拡散領域がｎ型で前記コンタクトおよびそれに接続する前記メタル端子を一つ有する第３の標準セルと、前記拡散領域がｐ型で前記コンタクトおよびそれに接続する前記メタル端子を一つ有する第４の標準セルとのいずれか一つから選択し、自動配置配線時に自動で配置されるようにすることを特徴とするものである。なお、本明細書において、包括的には、半導体基板の用語を、表面にウェルが形成された半導体基板をも含む意味で用いる。
【０００８】
また、この発明の半導体装置の設計方法は、上記拡散領域がシリサイド化されたことを特徴とするものである。
【００１８】
【発明の実施の形態】
以下、図面を参照してこの発明の実施の形態について説明する。図中、同一の符号は、それぞれ同一または相当部分を示す。
実施の形態１．
図１、図２及び図３は、この発明の実施の形態１による半導体装置の構造を説明するための図である。図１はその標準セルのレイアウトパターンを示す平面図、図２は図１のII-II線での断面構造を示す図、図３は図１のIII−III線での断面構造を示す図である。
【００１９】
図１〜図３において、１はＰ型シリコン半導体基板（以下、適宜、Ｐ基板又は基板と称する）、２はＰ基板１の表面に形成された分離酸化膜、３はＰ基板１に形成されたＮ型ウェル（以下、適宜、Ｎウェルと称する）、４はＮウェル３に形成されたＰ型拡散領域、５はＰ基板１に形成されたＮ型拡散領域、６はＰ基板１に形成された他のＮ型拡散領域である。
【００２０】
また、７はそれぞれＰ型拡散領域４及びＮ型拡散領域５の上に形成されたゲート酸化膜、８はポリシリコン配線であり、８ｇはポリシリコン配線７の一部であって、ゲート酸化膜７の上に形成されたゲート電極、９は層間酸化膜、１０ａ及び１０ｂは層間酸化膜９の上に形成されたメタル配線、１１はメタル配線１０ａとポリシリコン配線８を接続する、又はメタル配線１０ａ，１０ｂとＮ型拡散領域６とを接続するコンタクトホール（またはコンタクト）を示す。
【００２１】
図示しないが、Ｐ型拡散領域４及びＮ型拡散領域５のそれぞれにおいて、ゲート電極８ｇの両側には、不純物が注入されたソース領域またはドレイン領域が形成されている。したがって、Ｐ型拡散領域４のソース／ドレイン領域、ゲート酸化膜７及びゲート電極８ｇにより、ＭＯＳトランジスタＴ１が形成されている。また、Ｎ型拡散領域５、ゲート酸化膜７及びゲート電極８ｇにより他のＭＯＳトランジスタＴ２が形成されている。なお、ここでは、２つのＭＯＳトランジスタが形成されていることとしたが、これは一方だけでもよい。
【００２２】
この実施の形態では、入力線となるメタル配線パターン１０ａと１０ｂとを切断し、ゲート８ｇに繋がる部分のメタル配線１０ａとメタル端子に相当する部分のメタル配線１０ｂを拡散領域６による拡散配線で接続する。拡散領域６は、回路動作上、実質的に抵抗成分が無視できるように形成されている。
拡散領域６と基板１との接合部はダイオードを形成しているが、LSIの通常動作時には接合部に電流は生じない。
【００２３】
一方、 ウェーハプロセス中、メタル配線１０ａ，１０ｂに大量の電子が流入した場合は、流入した電子は当該ダイオードを通じて基板１に逃れるため、ＭＯＳトランジスタＴ１，Ｔ２のゲート酸化膜７はダメージを受けない。
以上のように、この実施の形態は、ゲートアレイ／セルベース方式等の設計方式で用いる標準セル内の入力端子とMOSトランジスタのゲートとの間に拡散配線を挿入し、プロセス中でメタル配線層内に流入する電子を基板に逃がしてゲートを保護するものである。
【００２４】
実施の形態２．
図４及び図５は、この発明の実施の形態２による半導体装置の構造を説明するための図である。図４はその標準セルのレイアウトパターンを示す平面図、図５は図４のＶ−Ｖ線での断面構造図である。なお、図４のII−II線での断面構造は、図２と同様に表される。
図４及び図５において、１０はメタル配線を示す。このメタル配線１０は、この標準セルのＭＯＳトランジスタの入力線となる。その他の符号は、図１〜図３と同様であるから、重複説明は省略する。
【００２５】
この実施の形態では、入力端子となるメタル配線１０のパターンを切断せず、メタル配線（またはメタル端子）１０の下に拡散領域６を形成し、コンタクトホール１１でメタル配線１０と拡散領域６とを接続する。
当該拡散領域６と基板１との接合部はダイオードを形成しているが、LSIの通常動作時には接合部に電流は生じない。
【００２６】
一方、ウェーハプロセス中、メタル配線１０に大量の電子が流入した場合は、流入した電子は当該ダイオードを通じて基板１に逃れるため、MOSトランジスタＴ１，Ｔ２のゲート酸化膜７はダメージを受けない。
この実施の形態では、実施の形態１で説明したような拡散配線を用いる場合より、入力線の抵抗が減るため、配線遅延への影響が小さくなる。
以上のようにこの実施の形態では、メタル配線の下に拡散領域を形成し、コンタクトを介してメタル配線と接続することで拡散配線の抵抗成分を除去し、配線遅延への影響を除き、かつプロセス中でメタル配線層内に流入する電子を基板に逃がしてゲートを保護するものである。
【００２７】
実施の形態３．
図６及び図７は、この発明の実施の形態３による半導体装置の構造を説明するための図である。図６はその標準セルのレイアウトパターンを示す平面図、図７は図６のVII−VII線での断面構造図である。なお、図６のII−II線での断面構造は、図２と同様に表される。
図６及び図７において、３はＰ基板１の中に拡大して形成されたＮ型ウェル、１２はこのＮウェル３の表面に形成されたＰ型拡散領域を示す。なお、図６及び図７において、またこれ以降の図においても、煩雑さをさけるためウェルコンタクトは図示を省略している。
【００２８】
この実施の形態では、入力線（入力端子）となるメタル配線を、メタル配線１０ａと１０ｂのパターンに切断し、ゲート８ｇに繋がる部分のメタル配線１０ａとメタル端子に相当する部分のメタル配線１０ｂとを、Ｎウェル３の表面に形成されたＰ型拡散領域１２により接続する。拡散領域１２による拡散配線は、回路動作上、実質的に抵抗成分が無視できるように形成されている。
【００２９】
Ｐ型拡散領域１２とＮウェル３との接合部はダイオードを形成しているが、LSIの通常動作時には接合部に電流は生じない。
一方、ウェーハプロセス中、メタル配線１０ａ，１０ｂに大量の電子が流入した場合は、流入した電子は当該ダイオードを通じて基板１とは逆極性のＮウェル３上に逃れるため、ＭＯＳトランジスタＴ１，Ｔ２のゲート酸化膜７はダメージを受けることがない。
【００３０】
実施の形態４．
図８及び図９は、この発明の実施の形態４による半導体装置の構造を説明するための図である。図４はその標準セルのレイアウトパターンを示す平面図、図５は図４のＶ−Ｖ線での断面構造図である。なお、図８のII−II線での断面構造は、図２と同様に表される。
【００３１】
この実施の形態では、入力端子となるメタル配線１０のパターンを切断せず、メタル配線１０の下でかつＰ基板１とは逆極性のＮウェル３上にＰ型拡散領域１２を形成し、コンタクトホール１１でメタル配線１０と接続する。
Ｐ型拡散領域１２とこれと逆極性のＮウェル３との接合部はダイオードを形成しているがLSIの通常動作時には接合部に電流は生じない。
【００３２】
一方、ウェーハプロセス中、メタル配線１０に大量の電子が流入した場合は、流入した電子は当該ダイオードを通じてＮウェル３に逃れるため、ＭＯＳトランジスタＴ１，Ｔ２のゲート酸化膜７はダメージを受けない。
この実施の形態では、実施の形態３のように拡散領域１２を拡散配線として用いる場合より、配線抵抗が減るため、配線遅延への影響が小さい。
【００３３】
実施の形態５．
図１０〜図１４は、この発明の実施の形態５による半導体装置の構造を説明するための図である。図１０はその標準セルと追加標準セルのレイアウトパターンを示す平面図、図１１は図１０のXI−XI線での断面構造図、図１２は図１０のXII−XII線での断面構造図、図１３は図１０のXIII−XIII線での断面構造図、図１４は図１０のXIV−XIV線での断面構造図である。
【００３４】
この実施の形態では、標準セルライブラリとして、実施の形態１〜４で説明したような通常の標準セルＡのほかに、次のようなセルを標準セルとして追加して形成する。
すなわち、図に示すように、標準セルＢとして、Ｎ型拡散領域６、メタル端子１０ｃ，１０ｄ及びコンタクトホール１１からなるセルを形成する。また、標準セルＣとして、Ｎウェル３の中に形成されたＰ型拡散領域１２、メタル端子１０ｃ，１０ｄ及びコンタクトホール１１からなるセルを形成する。また、標準セルＤとして、Ｎウェル３の中に形成されたＰ型拡散領域１２、メタル端子１０ｃ及びコンタクトホール１１からなるセルを形成する。さらに、標準セルＥとして、Ｎ型拡散領域６、メタル端子１０ｃ及びコンタクトホール１１からなるセルを形成する。
【００３５】
そして、これらの標準セルＢ，Ｃ，Ｄ，Ｅのいずれかを、自動配置配線時に保護すべき入力ゲートをもつ標準セルＡの近傍に配置し、メタル配線１０ｅにより、標準セルＡの入力線であるメタル配線１０と接続し、もってＭＯＳトランジスタＴ１，Ｔ２の入力ゲートへ接続する。
このように構成することにより、ウェーハプロセス中、メタル配線１０に大量の電子が流入した場合は、流入した電子は当該ダイオードを通じて基板１または基板１と逆極性のＮウェル３に逃れるため、ＭＯＳトランジスタＴ１，Ｔ２のゲート酸化膜７はダメージを受けない。
なお、標準セルＢ，Ｃ，Ｄ，Ｅなどは、保護すべき入力ゲートの近傍に配置するのが望ましい。ここで近傍とは、当該標準セルの入力端子と新たに配置するセル又はパターンとをつなぐメタル配線の面積または周囲長が、プラズマダメージを生じる大きさに至らない範囲を意味する。これは一般に標準セルのＭＯＳトランジスタのゲート面積または周囲長との比で規定される。
【００３６】
以上のようにこの実施の形態では、拡散領域とコンタクトとメタル配線のパターンをもつ独立した標準セルを用意し、配置配線時に保護すべきゲートの近傍に配置及び接続することで、プロセス中でメタル配線層内に流入する電子を基板もしくは基板中のウェルに逃がしてゲートを保護するものである。
【００３７】
実施の形態６．
図１５は、この発明の実施の形態６による半導体装置の構造を説明するための図である。この図１５は標準セルを含む半導体装置において、その自動配置配線時に生成するレイアウトパターンを示す平面図である。
【００３８】
この実施の形態では、実施の形態１〜４で説明したような標準セルＡをライブラリとして有する半導体装置において、その自動配置配線時に、新たに次のようなセルを形成する。
すなわち、図示のように、セルＤ’として、Ｎウェル３の中に形成されたＰ型拡散領域１２、メタル端子１０ｃ及びコンタクトホール１１からなるセルを形成する。また、セルＥ’として、Ｎ型拡散領域６、メタル端子１０ｃ及びコンタクトホール１１からなるセルを形成する。なお、セルＤ’，Ｅ’の構造は、図１０のセルＤ，Ｅと同様であるから、断面図示は省略する。
【００３９】
これらのセルＤ’，Ｅ’等のいずれかを保護すべき入力ゲートをもつ標準セルＡの近傍に自動生成し、メタル配線１０ｅにより、標準セルＡの入力線であるメタル配線１０と接続し、もってＭＯＳトランジスタＴ１，Ｔ２の入力ゲートへと接続する。
【００４０】
自動生成したＮ型拡散領域６とＰ基板１との間、またはＰ型拡散領域１２とＮウェル３との間の接合部はダイオードを形成しているが、LSIの通常動作時には接合部に電流は生じない。
一方、ウェーハプロセス中、メタル配線１０に大量の電子が流入した場合は、流入した電子は当該ダイオードを通じてＰ基板１またはＮウェル３に逃れるため、ＭＯＳトランジスタＴ１，Ｔ２のゲート酸化膜７はダメージを受けない。
【００４１】
以上のように、この実施の形態では、標準セルを含む半導体装置において、その自動配置配線時に、入力ゲート保護のための新たなレイアウトパターンを生成するものである。
【００４２】
実施の形態７．
図１６は、この発明の実施の形態７による半導体装置の構造を説明するための図である。この図１６は、通常の標準セルライブラリ中に新たに追加した追加標準セルのレイアウトパターンを示す平面図である。
【００４３】
この実施の形態では、実施の形態１〜４で説明したような標準セルＡのライブラリのほかに、次のように新たなトランスミッンョンゲートをもつセルを標準セルとして追加する。
すなわち、図示のように、標準セルＦとして、P-chＭＯＳトランジスタＴ３のゲート配線１３を接地配線１４に接地し、N-chＭＯＳトランジスタＴ４のゲート配線１５を電源配線１６に電源固定したトランスミッンョンゲートをもつセルを標準セルとして追加する。トランジスタＴ３、Ｔ４のソース／ドレインはメタル配線１０ｆ，１０ｇでそれぞれ相互に接続されている。また、１７はこのトランスミッションゲートの入力端子である。
【００４４】
そして、この標準セルＦを自動配置配線時に保護すべき入力ゲートをもつ標準セルＡの近傍に配置し、メタル配線１０ｆを標準セルＡの入力線であるメタル配線１０に接続し、もってＭＯＳトランジスタＴ１，Ｔ２の入力ゲートへと接続する。
【００４５】
トランスミッンョンゲートのなかのＮ型拡散領域６とＰ基板１との間、またはＰ型拡散領域１２とＮウェル３との間の接合部はダイオードを形成しているが、LSIの通常動作時には接合部に電流は生じない。
【００４６】
一方、ウェーハプロセス中、メタル配線１０に大量の電子が流入した場合は、流入した電子は当該ダイオードを通じてＰ基板１またはＰ基板１と逆極性のＮウェル３に逃れるため、ＭＯＳトランジスタＴ１，Ｔ２のゲート酸化膜７はダメージを受けない。
【００４７】
実施の形態８．
図１７は、この発明の実施の形態８による半導体装置の構造を説明するための図である。この図１７は、通常の標準セルライブラリの中に新たに追加した追加標準セルのレイアウトパターンを示す平面図である。
【００４８】
この実施の形態では、実施の形態１〜４で説明したような標準セルＡのライブラリのほかに、次のように新たなトランスミッンョンゲートをもつセルを標準セルとして追加する。
すなわち、図示のように、標準セルＦ’として、P-chＭＯＳトランジスタＴ３とN-chＭＯＳトランジスタＴ４からなり、メタル配線１０ｆと１０ｇをメタル配線１０ｈで接続することにより、その入出力端子を短絡したトランスミッンョンゲートをもつセルを標準セルとして追加する。この標準セルＦ’の構成は、その入出力端が短絡されていることを除き、実施の形態７（図１６）のものと同様であるから、重複説明は省略する。
【００４９】
このように、標準セルＦ’を、保護すべき入力ゲートをもつ標準セルＡの近傍に追加し、メタル配線１０ｆを標準セルＡの入力線であるメタル配線１０に接続し、もってＭＯＳトランジスタＴ１，Ｔ２の入力ゲートへと接続する。
【００５０】
トランスミッンョンゲートのなかのＮ型拡散領域６とＰ基板１との間、またはＰ型拡散領域１２とＮウェル３との間の接合部はダイオードを形成しているが、LSIの通常動作時には接合部に電流は生じない。
【００５１】
一方、ウェーハプロセス中、メタル配線１０に大量の電子が流入した場合は、流入した電子は当該ダイオードを通じてＰ基板１またはＰ基板１と逆極性のＮウェル３に逃れるため、ＭＯＳトランジスタＴ１，Ｔ２のゲート酸化膜７はダメージを受けない。
【００５２】
実施の形態９．
図１８は、この発明の実施の形態９による半導体装置の構造を説明するための図である。この図１８はその標準セルのレイアウトパターンを示す平面図である。
この実施の形態では、保護すべき入力ゲートをもつ標準セルＧの中に、P-chＭＯＳトランジスタＴ３のゲート配線１３を接地配線１４に接地し、N-chＭＯＳトランジスタＴ４のゲート配線１５を電源配線１６に電源固定したトランスミッンョンゲートをもたせ、メタル配線１０ｆをＭＯＳトランジスタＴ１，Ｔ２の入力線であるメタル配線１０と接続し、もってそのゲートへと接続する。
【００５３】
トランスミッンョンゲートのなかのＮ型拡散領域６とＰ基板１との間、またはＰ型拡散領域１２とＮウェル３との間の接合部はダイオードを形成しているが、LSIの通常動作時には接合部に電流は生じない。
【００５４】
一方、ウェーハプロセス中、メタル配線１０に大量の電子が流入した場合は、流入した電子は当該ダイオードを通じてＰ基板１またはＰ基板１と逆極性のＮウェル３に逃れるため、ＭＯＳトランジスタＴ１，Ｔ２のゲート酸化膜７はダメージを受けない。
以上のように、この実施の形態では、標準セルの中にトランスミッンョンゲートを取り込み、標準セルの中でＭＯＳトランジスタの入力と接続できるようにしたものである。
【００５５】
実施の形態１０．
図１９は、この発明の実施の形態１０による半導体装置の構造を説明するための図である。この図１９は、シンボリックレイアウト、モジュールジェネレータ等のレイアウト自動生成プログラムで生成するレイアウトパターンを示す平面図である。
【００５６】
この実施の形態では、レイアウトを自動的に生成するシンボリックレイアウト、モジュールジェネレータ等のプログラムにおいて、図に示すように、ＭＯＳトランジスタＴ１，Ｔ２のゲート近傍に、実施の形態５（図１０）で示した標準セルＣ及びＤのパターン、ならびに、実施の形態８（図１７）で示した標準セルＦ’のパターンを生成している。
【００５７】
これは一例であって、生成するパターンは、実施の形態１〜９において説明したレイアウトパターンのいずれかまたはそれらを組み合わせて任意に生成することができる。
ＭＯＳトランジスタＴ１，Ｔ２の保護のためのパターンを、このように形成し、ＭＯＳトランジスタＴ１，Ｔ２のゲートと接続する。その接続の態様は、それぞれの実施の形態で説明したとおりであるから、重複説明は省略する。
【００５８】
このようにすれば、ウェーハプロセス中、メタル配線１０に大量の電子が流入した場合は、流入した電子はダイオードを通じて基板１または基板１と逆極性のウェル３に逃れるため、MOSトランジスタのゲート酸化膜はダメージを受けない。
【００５９】
実施の形態１１．
図２０は、この発明の実施の形態１１による半導体装置の構造を説明するための図である。図２０において、６ａはシリサイド化されたＮ型拡散領域を示す。その他の構造は、図１と同様であるから重複説明は省略する。
【００６０】
この実施の形態では、実施の形態１において入力ゲートに接続する拡散領域６をシリサイド化し、抵抗成分を一層低減し、回路動作上さらに無視できるようにしている。
このように、入力ゲートに接続する拡散領域をシリサイド化することは、実施の形態１だけでなく、実施の形態３、５、１０などにおいて、同様に実施できるものである。
【００６１】
このようにすれば、LSI実動作時の配線遅延への影響をなくすとともに、ウェーハプロセス中、メタル配線に大量の電子が流入した場合は、流入した電子は当該ダイオードを通じて基板１または基板１と逆極性のウェル３に逃れるため、ＭＯＳトランジスタＴ１，Ｔ２のゲート酸化膜７はダメージを受けない。
【００６２】
実施の形態１２．
図２１及び図２２は、この発明の実施の形態１２による半導体装置の構造を説明するための図である。図２１はその標準セルとメタル配線のレイアウトパターンを示す平面図、図２２は図２１のXXII−XXII線での断面構造図である。なお、図２１のII−II線での断面構造は、図２と同様に表される。
【００６３】
図２１及び図２２において、１７，１８，１９はそれぞれ層間絶縁膜（図示省略）を挟んで形成された各層のメタル配線を示し、１１はそれぞれメタル配線１０ａ，１７，１８，１９の間を接続するコンタクトホール（またはコンタクト）である。この場合、メタル配線１７，１８は中間層の短い配線であり、メタル配線１９は、この半導体装置の最上位の長い配線となっている。
【００６４】
このように、この実施の形態では、標準セル作成時、標準セルの保護すべきＭＯＳトランジスタのゲートに繋がるメタル配線を最上位配線層で形成する。すなわち、例えば前段の標準セルの出力線から後段の標準セルの入力線への接続を最上位のメタル配線で行う。
【００６５】
これにより、最上位配線層以外のウェーハプロセス時には、標準セルの保護すべきＭＯＳトランジスタのゲートは当該標準セルの外の長い配線パターンに接続されることがなく、プラズマによるダメージを受けない。
【００６６】
さらに、最上位配線層までの接続が完成すると、保護すべきゲートは必ず別のトランジスタの拡散領域に接続されるため、最上位配線層のウェーハプロセス時にもプラズマによるダメージを受けない。すなわち、例えば最上位配線層は、前段の標準セルの出力トランジスタのソース／ドレインに接続されているため、このソース／ドレインの拡散領域が接続されていることになる。
したがって、ウェーハプロセス全般を通じて保護すべきゲートはプラズマによるダメージを受けない。
【００６７】
【発明の効果】
以上説明したように、この発明によれば、標準セルを含む半導体基板に、または半導体基板に形成されたウェルの中に、拡散領域を形成し、標準セルのＭＯＳトランジスタのゲートに通じるメタル配線をこの拡散領域に電気的に接続するようにしている。これにより、メタル配線層のウェーハプロセス中、メタルのエッチング、レジスト除去等の工程で使用するプラズマよりメタル配線層内に大量の電子が入り、これが配線を通してMOSトランジスタのゲートに流入し、ゲート酸化膜を破壊する前に、電子を半導体基板（表面に形成されたウェルを含む）に逃がし、当該ゲートを保護することができる。
すなわち、この発明によれば、標準セルなどを含む半導体装置において、各標準セルのＭＯＳトランジスタのゲートがプラズマダメージを受けていない半導体装置及びその設計方法を得ることができる。
【図面の簡単な説明】
【図１】 この発明の実施の形態１による半導体装置の標準セルのレイアウトパターンを示す平面図である。
【図２】 この発明の実施の形態１による半導体装置の標準セルの断面図である。
【図３】 この発明の実施の形態１による半導体装置の標準セルの他の断面図である。
【図４】 この発明の実施の形態２による半導体装置の標準セルのレイアウトパターンを示す平面図である。
【図５】 この発明の実施の形態２による半導体装置の標準セルの断面図である。
【図６】 この発明の実施の形態３による半導体装置の標準セルのレイアウトパターンを示す平面図である。
【図７】 この発明の実施の形態３による半導体装置の標準セルの断面図である。
【図８】 この発明の実施の形態４による半導体装置の標準セルのレイアウトパターンを示す平面図である。
【図９】 この発明の実施の形態４による半導体装置の標準セルの断面図である。
【図１０】 この発明の実施の形態５による半導体装置の標準セルライブラリ中に含まれる追加標準セルのレイアウトパターンを示す平面図である。
【図１１】 この発明の実施の形態５による半導体装置の追加標準セルの断面図である。
【図１２】 この発明の実施の形態５による半導体装置の他の追加標準セルの断面図である。
【図１３】 この発明の実施の形態５による半導体装置の他の追加標準セルの断面図である。
【図１４】 この発明の実施の形態５による半導体装置の他の追加標準セルの断面図である。
【図１５】 この発明の実施の形態６による半導体装置の自動配置配線時に生成するレイアウトパターンを示す平面図である。
【図１６】 この発明の実施の形態７による半導体装置の標準セルライブラリ中に含まれる追加標準セルのレイアウトパターンを示す平面図である。
【図１７】 この発明の実施の形態８による半導体装置の標準セルライブラリ中に含まれる追加標準セルのレイアウトパターンを示す平面図である。
【図１８】 この発明の実施の形態９による半導体装置の標準セルのレイアウトパターンを示す平面図である。
【図１９】 この発明の実施の形態１０による半導体装置のレイアウト自動生成プログラムで生成するレイアウトパターンを示す平面図である。
【図２０】 この発明の実施の形態１１による半導体装置の標準セルのレイアウトパターンを示す平面図である。
【図２１】 この発明の実施の形態１２による半導体装置の標準セルのレイアウトパターンを示す平面図である。
【図２２】 この発明の実施の形態１２による半導体装置の標準セルの断面図である。
【図２３】 従来の自動配置配線に用いられる標準セルのレイアウトパターンを示す平面図である。
【符号の説明】
１ Ｐ型シリコン半導体基板、 ２ 分離酸化膜、 ３ Ｎ型ウェル（以下、適宜、Ｎウェルと称する）、 ４，１２ Ｐ型拡散領域、 ５，６ Ｎ型拡散領域、 ６ａ シリサイド化Ｎ型拡散領域、 ７ ゲート酸化膜、 ８ ポリシリコン配線、 ８ｇ ゲート電極、 ９ 層間酸化膜、 １０，１０ａ，１０ｂ，１０ｃ，１０ｄ，１０ｅ，１０ｆ，１０ｇ，１０ｈ，１３，１５，１７，１８，１９ メタル配線、 １１ コンタクトホール、 １４ 接地配線、 １６ 電源配線、 Ｔ１，Ｔ２ 入力ＭＯＳトラジスタ、 Ｔ３，Ｔ４ ＭＯＳトランジスタ。
Claims (2)
- 半導体基板に形成され、入力線とＭＯＳトランジスタとを含む標準セルと、
前記標準セルの近傍の前記半導体基板表面に形成された拡散領域と、この拡散領域にコンタクトを介して接続するメタル端子とを有する他の標準セルとを備えた半導体装置の設計方法であって、
前記入力線を、前記メタル端子を介して前記ＭＯＳトランジスタに接続し、
前記他の標準セルを、
前記拡散領域がｎ型で前記コンタクトおよびそれに接続する前記メタル端子を複数有する第１の標準セルと、
前記拡散領域がｐ型で前記コンタクトおよびそれに接続する前記メタル端子を複数有する第２の標準セルと、
前記拡散領域がｎ型で前記コンタクトおよびそれに接続する前記メタル端子を一つ有する第３の標準セルと、
前記拡散領域がｐ型で前記コンタクトおよびそれに接続する前記メタル端子を一つ有する第４の標準セルと、
のいずれか一つから選択し、自動配置配線時に自動で配置されるようにすることを特徴とする半導体装置の設計方法。 - 前記拡散領域がシリサイド化されていることを特徴とする請求項１に記載の半導体装置の設計方法。
Priority Applications (4)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP35460397A JP3926011B2 (ja) | 1997-12-24 | 1997-12-24 | 半導体装置の設計方法 |
| US09/090,379 US6504186B2 (en) | 1997-12-24 | 1998-06-04 | Semiconductor device having a library of standard cells and method of designing the same |
| DE19838150A DE19838150A1 (de) | 1997-12-24 | 1998-08-21 | Halbleitergerät mit einer Reihe von Standardzellen und Verfahren zu seiner Konstruktion |
| KR1019980035099A KR100275413B1 (ko) | 1997-12-24 | 1998-08-28 | 반도체장치 및 그 설계방법 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP35460397A JP3926011B2 (ja) | 1997-12-24 | 1997-12-24 | 半導体装置の設計方法 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JPH11186502A JPH11186502A (ja) | 1999-07-09 |
| JP3926011B2 true JP3926011B2 (ja) | 2007-06-06 |
Family
ID=18438682
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP35460397A Expired - Fee Related JP3926011B2 (ja) | 1997-12-24 | 1997-12-24 | 半導体装置の設計方法 |
Country Status (4)
| Country | Link |
|---|---|
| US (1) | US6504186B2 (ja) |
| JP (1) | JP3926011B2 (ja) |
| KR (1) | KR100275413B1 (ja) |
| DE (1) | DE19838150A1 (ja) |
Families Citing this family (25)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US6445049B1 (en) | 1997-06-30 | 2002-09-03 | Artisan Components, Inc. | Cell based array comprising logic, transfer and drive cells |
| KR100363841B1 (ko) * | 1999-12-28 | 2002-12-06 | 주식회사 하이닉스반도체 | 플래쉬 메모리 소자 |
| JP2002141421A (ja) | 2000-10-31 | 2002-05-17 | Toshiba Corp | 半導体集積回路装置 |
| JP2006165376A (ja) * | 2004-12-09 | 2006-06-22 | Fujitsu Ltd | 電子装置及びその設計方法 |
| US9009641B2 (en) | 2006-03-09 | 2015-04-14 | Tela Innovations, Inc. | Circuits with linear finfet structures |
| US8839175B2 (en) | 2006-03-09 | 2014-09-16 | Tela Innovations, Inc. | Scalable meta-data objects |
| US7956421B2 (en) | 2008-03-13 | 2011-06-07 | Tela Innovations, Inc. | Cross-coupled transistor layouts in restricted gate level layout architecture |
| US8653857B2 (en) | 2006-03-09 | 2014-02-18 | Tela Innovations, Inc. | Circuitry and layouts for XOR and XNOR logic |
| US7763534B2 (en) | 2007-10-26 | 2010-07-27 | Tela Innovations, Inc. | Methods, structures and designs for self-aligning local interconnects used in integrated circuits |
| US8658542B2 (en) | 2006-03-09 | 2014-02-25 | Tela Innovations, Inc. | Coarse grid design methods and structures |
| US8448102B2 (en) | 2006-03-09 | 2013-05-21 | Tela Innovations, Inc. | Optimizing layout of irregular structures in regular layout context |
| US9035359B2 (en) | 2006-03-09 | 2015-05-19 | Tela Innovations, Inc. | Semiconductor chip including region including linear-shaped conductive structures forming gate electrodes and having electrical connection areas arranged relative to inner region between transistors of different types and associated methods |
| US8541879B2 (en) | 2007-12-13 | 2013-09-24 | Tela Innovations, Inc. | Super-self-aligned contacts and method for making the same |
| US9563733B2 (en) * | 2009-05-06 | 2017-02-07 | Tela Innovations, Inc. | Cell circuit and layout with linear finfet structures |
| US9230910B2 (en) * | 2006-03-09 | 2016-01-05 | Tela Innovations, Inc. | Oversized contacts and vias in layout defined by linearly constrained topology |
| US7908578B2 (en) * | 2007-08-02 | 2011-03-15 | Tela Innovations, Inc. | Methods for designing semiconductor device with dynamic array section |
| US7446352B2 (en) | 2006-03-09 | 2008-11-04 | Tela Innovations, Inc. | Dynamic array architecture |
| US8667443B2 (en) | 2007-03-05 | 2014-03-04 | Tela Innovations, Inc. | Integrated circuit cell library for multiple patterning |
| US8453094B2 (en) | 2008-01-31 | 2013-05-28 | Tela Innovations, Inc. | Enforcement of semiconductor structure regularity for localized transistors and interconnect |
| US7939443B2 (en) | 2008-03-27 | 2011-05-10 | Tela Innovations, Inc. | Methods for multi-wire routing and apparatus implementing same |
| US8631383B2 (en) * | 2008-06-30 | 2014-01-14 | Qimonda Ag | Integrated circuits, standard cells, and methods for generating a layout of an integrated circuit |
| KR101749351B1 (ko) | 2008-07-16 | 2017-06-20 | 텔라 이노베이션스, 인코포레이티드 | 동적 어레이 아키텍쳐에서의 셀 페이징과 배치를 위한 방법 및 그 구현 |
| US9122832B2 (en) * | 2008-08-01 | 2015-09-01 | Tela Innovations, Inc. | Methods for controlling microloading variation in semiconductor wafer layout and fabrication |
| US8661392B2 (en) * | 2009-10-13 | 2014-02-25 | Tela Innovations, Inc. | Methods for cell boundary encroachment and layouts implementing the Same |
| US9159627B2 (en) | 2010-11-12 | 2015-10-13 | Tela Innovations, Inc. | Methods for linewidth modification and apparatus implementing the same |
Family Cites Families (18)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| DE1949484B2 (de) | 1969-10-01 | 1978-02-23 | Ibm Deutschland Gmbh, 7000 Stuttgart | Leitungskreuzung fuer monolithisch integrierte halbleiterschaltungen und deren verwendung in einer speichermatrix |
| GB1440512A (en) * | 1973-04-30 | 1976-06-23 | Rca Corp | Universal array using complementary transistors |
| US4161662A (en) * | 1976-01-22 | 1979-07-17 | Motorola, Inc. | Standardized digital logic chip |
| JPS57117268A (en) | 1981-01-14 | 1982-07-21 | Toshiba Corp | Semiconductor device |
| DE3143565A1 (de) | 1981-11-03 | 1983-05-11 | International Microcircuits Inc., 95051 Santa Clara, Calif. | Integrierte schaltung |
| JPS58127363A (ja) | 1982-01-25 | 1983-07-29 | Hitachi Ltd | 半導体集積回路装置 |
| US4568961A (en) * | 1983-03-11 | 1986-02-04 | Rca Corporation | Variable geometry automated universal array |
| JPS6153761A (ja) | 1984-08-24 | 1986-03-17 | Hitachi Ltd | 半導体装置 |
| KR970000560B1 (ko) | 1986-10-01 | 1997-01-13 | 아오이 죠이치 | 반도체집적회로 |
| US5166770A (en) * | 1987-04-15 | 1992-11-24 | Texas Instruments Incorporated | Silicided structures having openings therein |
| JP2689114B2 (ja) * | 1987-05-30 | 1997-12-10 | 株式会社リコー | 半導体集積回路装置の製造方法 |
| US5214299A (en) * | 1989-09-22 | 1993-05-25 | Unisys Corporation | Fast change standard cell digital logic chip |
| JP3006804B2 (ja) | 1991-07-31 | 2000-02-07 | 日本電気株式会社 | ゲートアレイ型半導体集積回路装置およびそのクロックドライバのクロックスキューの調整方法 |
| JP3469595B2 (ja) | 1992-08-06 | 2003-11-25 | ソニー株式会社 | 半導体装置におけるシリサイドプラグの形成方法 |
| JPH06216252A (ja) | 1993-01-14 | 1994-08-05 | Hitachi Ltd | 半導体集積回路装置 |
| KR100372905B1 (ko) * | 1994-09-13 | 2003-05-01 | 애질런트 테크놀로지스, 인크. | 산화물영역보호장치 |
| US5605854A (en) | 1996-02-20 | 1997-02-25 | Taiwan Semiconductor Manufacturing Company Ltd. | Integrated Ti-W polycide for deep submicron processing |
| US5844282A (en) * | 1997-03-28 | 1998-12-01 | Nec Corporation | Semiconductor device having field effect transistor connected at gate electrode to protective junction diode discharging in the presence of light |
-
1997
- 1997-12-24 JP JP35460397A patent/JP3926011B2/ja not_active Expired - Fee Related
-
1998
- 1998-06-04 US US09/090,379 patent/US6504186B2/en not_active Expired - Lifetime
- 1998-08-21 DE DE19838150A patent/DE19838150A1/de not_active Ceased
- 1998-08-28 KR KR1019980035099A patent/KR100275413B1/ko not_active IP Right Cessation
Also Published As
| Publication number | Publication date |
|---|---|
| US6504186B2 (en) | 2003-01-07 |
| KR19990062492A (ko) | 1999-07-26 |
| DE19838150A1 (de) | 1999-07-08 |
| JPH11186502A (ja) | 1999-07-09 |
| KR100275413B1 (ko) | 2001-01-15 |
| US20010011734A1 (en) | 2001-08-09 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| JP3926011B2 (ja) | 半導体装置の設計方法 | |
| KR950034797A (ko) | 반도체집적회로장치 및 그 제조방법 | |
| US5880503A (en) | Semiconductor integrated circuit device having static memory cell with CMOS structure | |
| JP2005072607A (ja) | 静電気保護素子とパワークランプで構成された入出力静電気放電保護セルを具備する集積回路装置 | |
| US5998846A (en) | Layout structure of multi-use coupling capacitors in reducing ground bounces and replacing faulty logic components | |
| US4799101A (en) | Substrate bias through polysilicon line | |
| JP3116916B2 (ja) | 回路装置、その製造方法 | |
| JPH11238734A (ja) | 半導体集積回路 | |
| JP3163039B2 (ja) | 静電気保護回路を備えた半導体装置 | |
| JP2937923B2 (ja) | 半導体集積回路 | |
| JPH11261011A (ja) | 半導体集積回路装置の保護回路 | |
| KR900003029B1 (ko) | 칩을 갖는 집적회로 장치 | |
| JP3102391B2 (ja) | 半導体集積回路 | |
| EP3472865B1 (en) | A standard cell architecture for parasitic resistance reduction | |
| US6410964B1 (en) | Semiconductor device capable of preventing gate oxide film from damage by plasma process and method of manufacturing the same | |
| JPH10173055A (ja) | セルベース半導体装置及びスタンダードセル | |
| US20010046718A1 (en) | Method and apparatus for reducing process-induced charge buildup | |
| JP2000323582A (ja) | 半導体装置およびその製造方法 | |
| JP2001237328A (ja) | 半導体装置のレイアウト構造およびレイアウト設計方法 | |
| JP2780896B2 (ja) | 半導体集積回路の製造方法 | |
| JP2000106419A (ja) | Ｉｃ設計用ライブラリ及びレイアウトパターン設計方法 | |
| WO2024029040A1 (ja) | 半導体集積回路装置 | |
| KR0147776B1 (ko) | 씨모드 인버터의 결선방법 | |
| JPH0566737B2 (ja) | ||
| JPH07152796A (ja) | 自動配置配線方法 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20061024 |
|
| A521 | Request for written amendment filed |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20061222 |
|
| A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20070130 |
|
| A521 | Request for written amendment filed |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20070206 |
|
| TRDD | Decision of grant or rejection written | ||
| A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 Effective date: 20070227 |
|
| A61 | First payment of annual fees (during grant procedure) |
Free format text: JAPANESE INTERMEDIATE CODE: A61 Effective date: 20070227 |
|
| R150 | Certificate of patent or registration of utility model |
Free format text: JAPANESE INTERMEDIATE CODE: R150 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20110309 Year of fee payment: 4 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20110309 Year of fee payment: 4 |
|
| S111 | Request for change of ownership or part of ownership |
Free format text: JAPANESE INTERMEDIATE CODE: R313111 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20110309 Year of fee payment: 4 |
|
| R350 | Written notification of registration of transfer |
Free format text: JAPANESE INTERMEDIATE CODE: R350 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20110309 Year of fee payment: 4 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20120309 Year of fee payment: 5 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20130309 Year of fee payment: 6 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20130309 Year of fee payment: 6 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20140309 Year of fee payment: 7 |
|
| LAPS | Cancellation because of no payment of annual fees |