DE2400047A1 - Anordnung zur uebertragung von datenzeichen zwischen einer datenverarbeitungseinrichtung und einer uebertragungsleitung - Google Patents

Anordnung zur uebertragung von datenzeichen zwischen einer datenverarbeitungseinrichtung und einer uebertragungsleitung

Info

Publication number
DE2400047A1
DE2400047A1 DE2400047A DE2400047A DE2400047A1 DE 2400047 A1 DE2400047 A1 DE 2400047A1 DE 2400047 A DE2400047 A DE 2400047A DE 2400047 A DE2400047 A DE 2400047A DE 2400047 A1 DE2400047 A1 DE 2400047A1
Authority
DE
Germany
Prior art keywords
character
logic
characters
transmission
bits
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
DE2400047A
Other languages
English (en)
Inventor
Scott W Ryburn
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Bull HN Information Systems Italia SpA
Original Assignee
Honeywell Information Systems Italia SpA
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Honeywell Information Systems Italia SpA filed Critical Honeywell Information Systems Italia SpA
Publication of DE2400047A1 publication Critical patent/DE2400047A1/de
Pending legal-status Critical Current

Links

Classifications

    • HELECTRICITY
    • H04ELECTRIC COMMUNICATION TECHNIQUE
    • H04LTRANSMISSION OF DIGITAL INFORMATION, e.g. TELEGRAPHIC COMMUNICATION
    • H04L5/00Arrangements affording multiple use of the transmission path
    • H04L5/14Two-way operation using the same type of signal, i.e. duplex
    • H04L5/16Half-duplex systems; Simplex/duplex switching; Transmission of break signals non-automatically inverting the direction of transmission

Landscapes

  • Engineering & Computer Science (AREA)
  • Signal Processing (AREA)
  • Computer Networks & Wireless Communication (AREA)
  • Communication Control (AREA)
  • Synchronisation In Digital Transmission Systems (AREA)

Description

Dipl.-!ng. Heinz Bardehle -
Patentanwalt
8 Mönchen 22, Hernsstr. 15, Tel. 292558 Postanschrift München 26, Postfach 4
ι»· ν. 2· Jan. W
Minchen, den
Mein Zeichen: P 1835
Anmelder: Honeywell Information Systems Inc.
200 Smith Street
Waltham, Mass. 02154
V. St. A.
Anordnung zur Übertragung von Datenzeichen zwischen einer Datenverarbeitungseinrichtung und einer übertragungsleitung
Die Erfindung bezieht sich generell auf eine Übertragungsanordnung und insbesondere auf eine Nachrichtenübertragungsanordnung, die so geschaltet ist, daß sie genau festgelegte Operationen für Zeichen bereitstellt, die zwischen einer Datenverarbeitungsanordnung und einer Übertragungsleitung übertragen werden.
Bisher sind verschiedene Einrichtungen verwendet worden, um Daten zwischen einer einzelnen Übertragungsleitung und einer Datenverarbeitungseinrichtung zu verarbeiten. Mit der Einführung eines synchronen Betriebs derartiger Übertragungsleitungen in der Verarbeitungseinheit bzw. Zentraleinheit sind zusätzliche Erwägungen zu berücksichtigen,
409827/0849
"" 2. —
•wie z.B.'das Aussenden von synchronen Zeichen, wenn die Verarbeitungseinrichtung nicht genügend Verarbeitungszeit zur Verfügung hat, um Daten für die Übertragung bereitzustellen. Darüber hinaus muß auf die Aufnahme derartiger synchroner Zeichen hin eine Löschung dieser Zeichen aus der Nachricht erfolgen, um nämlich die allgemeinen Unkosten zu minimisieren, die seitens der Zentraleinheit für die Verarbeitung derartiger Synchronisierzeichen erforderlich wären. Um die verschiedenen Zeichen zu identifizieren, die die Steuerung derartiger Verknüpfungsoperationen bewirken, ist bisher eine gesonderte Logik für jede der Logikeinheiten verwendet worden, die Zeichen übertragen und aufnehmen. Ferner ist bisher zur Erzielung der richtigen Synchronisation die Zeichenlänge oder die Anzahl der Bits in einem Zeichen derart verändert worden, daß die Synchronisation aufrecht erhalten werden konnte. Bei derartigen Anordnungen sind gedoch komplizierte und schwierige Verfahren zur Durchführlang derartiger Konfigurationen bezüglich der Zeichenlänge angewandt worden. Es hat sich gezeigt, daß die Zeichenidentifizierungslogik, die sowohl für den Sendebetrieb als auch für den Empfangsbetrieb einer derartigen Anordnung erforderlich ist,, gemeinsam ausgenutzt werden kann für eine derartige Logik, vorausgesetzt, daß gewisse Vorkehrungen aufrecht erhalten werden, sowie unter der Voraussetzung, daß die Konfiguration bzw. Struktur bezüglich der Zeichenlänge durch einfache Einrichtungen erreicht werden kann.
Der Erfindung liegt demgemäß die Aufgabe zu Grunde, eine verbesserte Übertragungssteuereinrichtung mit einer minimalen Logik für die Ausführung des Sende- und Empfangsbetriebs, einschließlich einer Zeichenidentifizierung, zu
409827/0849
schaffen und einfache und billige Einrichtungen für eine Gestaltung der Steuereinrichtung auf der Grundlage der Zeichenlänge bereitzustellen-
Gelöst wird die vorstehend aufgezeigte. Aufgabe erfindungsgemäß durch eine Anordnung zur Übertragung von Datenzeichen, deren jedes eine Vielzahl von Bits aufweist, zwischen einer Datenverarbeitungseinrichtung und einer Übertragungsleitung. Die Anordnung enthält eine Empfangslogik, eine Sendelogik und eine Codeeinheit. Die Empfangslogik wird dazu herangezogen, bit-seriell auftretende Zeichen^ die von einer Leitung her aufgenommen worden
, in Tbit-parallele Zeichen umzusetzen. Die Sendelogik dasu herangezogen^ die fcit-parallelen Zeichen In bit=serielle Zeichen umzusetzen, und zwar für die Übertragung über die Leitung» Die Codeeinheit ist so geschaltet, daß me die Mt-parallelen Zeichen entweder in der läapfangslogik oder in der Sendelogik aufnimmtβ Dis CodeeiioSieit eatMlt ©in© Anordnung zur Ermittelung der Identität derartiger Zeichen;, und lernet ist eine Anordnung *to?- geseh.ens die Tb©stimmte Logikoperationan auf die Feststellung der Identität bestimmter Zeichen ausführte Bie Empfangslogik und die Sendelogik können eine Einstell-YerMndungseinrichtung für die Ausnutzung enthalten,, und zirar Sir die Bereitstellung der unterschiedlichen Zeichen-Ilagenj die übertragen werden.
An Hand von Zeichnungen wird die Erfindung nachstehend beispielsweise näher erläutert.
Fig. 1 veranschaulicht in einem allgemeinen Blockdiagramm die Gesamtoperation der Anordnung gemäß der Erfindung. Fig. 2 zeigt in einem detaillierten Verknüpfungsdiagramm die Empfangslogik gemäß der Erfindung.
409827/0849
Fig. 3 zeigt in einem detaillierten Verknüpfungsdiagramm die'Sendelogik gemäß der vorliegenden Erfindung. Fig. 4 zeigt in einem detaillierten Logikdiagramm eine Codekonventionseinheit der Anordnung gemäß der Erfindung.
Im folgenden werden bevorzugte Ausführungsformen der Erfindung näher erläutert. In dem Blockdiagramm gemäß Fig. 1 ist die Anordnung gemäß der Erfindung mit ihren Hauptsignalwegen dargestellt, die mit einer Verarbeitungseinheit bzw. Zentraleinheit 10 verbunden sind. Ferner ist eine Leitungs-Schnittstelleneinrichtung 12 mit einer Über- ' tragungsleitung an einem Anschluß 14 verbunden. Die Anordnung gemäß der Erfindung enthält grundsätzlich eine Ispfangslogik 16, eine Sendelogik 18, sine Codekonventions- @iaheit und eine sogenannte linstell-Verbindungseinrichtung 223 die sum Swecke der einfachen Barstellung in zwei Teile 22A und 22B aufgeteilt ist. Die Anordnung gemäß der Erfindung arbeitet grundsätzlich in der Weise, daß sie eine vollständige Buplex-Datenübertragung über eine einzige Synchron-über-•jL^agungsieitung bewirkt«, Die- Ezapfangslogik 16 der betreffenden Anordnung bewirkt eine Serien-Parallel-Bitumsetzung der Datenzeichenj die über die Leitungs-Schnittstelle 12 bzw. SölJiiittstelleneinrichtung aufgenommen worden sind. Die Ssipfangslogik arbeitet außerdem in der Weise 3 daß sie -sine Überprüfung der synchronen Zeichen in der synchronen Nachrichtenübertragung bewirkt, um sine Paritätsprüfung 'vorzunehmen und um einen Überlaufsustand anzuzeigen, wie dies nachstehend noch beschrieben werden wird. Die Sendelogik 18 ist so geschaltet, daß sie parallel sämtliche Bits eines Zeichens von der Zentraleinheit 10 aufnimmt und diese parallel aufgenommenen Bits in einen Serien-Mtstrom für die Übertragung über die Leitungs-Sfarifcfcstelle
409827/084
zu der Übertragungsleitung umsetzt. Die Sendelogik 18 stellt ferner die Anordnung zur Erzeugung eines geraden oder ungeraden Paritätsbits oder keines Paritätsbits zur Verfügung. Außerdem liefert die betreffende Sendelogik ein Synchronisierzeichen zu Beginn der Übertragung einer Nachricht. Die Sendelogik 18 enthält ferner eine Anordnung, die einen sogenannten Unterlaufzustand der Zentraleinheit 10 anzeigt, was nachstehend noch näher beschrieben werden wird.
Sowohl die Empfangslogik 16 als auch die Sendelogik 18 sind mit der Einstell-Verbindungseinrichtung 22 verbunden. Die Einstell-Verbindungseinrichtung 22 ist lediglich eine Verbindungseinrichtung mit elektrischen Anschlüssen oder Stiften, die mit bestimmten Eingängen und Ausgängen verbunden sind, wobei gewisse Stifte der betreffenden Stifte mit Schaltdrähten verbunden sind und wobei einigen Stiften Spannungen oder ein Erdsignal zur Darstellung einer binären bzw. einer binären 0 zugeführt werden. Hierdurch wird eine Vielseitigkeit bei der Gestaltung von Codezeichen, wie dem Synchronisierzeichen, erreicht, welches durch die Anordnung der vorliegenden Erfindung schnell und einfach benutzt wird. Somit kann die· Einstell-Verbindungseinrichtung 22 für die Anzahl der Bits in einem Zeichen vorverdrahtet bzw. vorgeschaltet werden, die in herkömmlicher Weise 6, 7 oder 8 Bits umfassen. Wenn ein Paritätsbit erzeugt wird, ermöglicht die Einstell-Verbindungseinrichtung ferner die Unterbringung eines derartigen Paritätsbits in der richtigen Bitstelle bezüglich der bestimmten Zeichenlänge.
Die Codekonventionseinheit 20 ist sowohl mit der Logik als auch mit der Logik 18 und mit der Zentraleinheit 10
409827/08AS
verbunden'. Die Codekonventionseinheit 20 liefert' eine Zeichenidentifizierung, und ferner kann sie eine konventionelle zyklische Redundanzüberprüfung und/oder Längsredundanzprüfung bezüglich der empfangenen Zeichen bewirken. Die Codekonventionseinheit arbeitet in der Weise, daß sie den von der Zentraleinheit 10 benötigten Gesamtaufwand herabsetzt für die Identifizierung verschiedener bestimmter Zeichen, die über die Logik 16 empfangen bzw. über die Logik 18 ausgesendet werden.
Im folgenden sei auf Fig. 2 Bezug genommen, an Hand der die Empfangslogik 16 erläutert werden wird. Die Bits eines Zeichens werden in einem Serienstrom von der Schnittstelle 12 über die Leitung 24 aufgenommen. Die Leitung ist als mit einem Anschlußstift A der Einstell-Verbindungseinrichtung 22 verbunden dargestellt. Die Einstell-Verbindungseinrichtung 22 ist an verschiedenen Stellen in Figuren 2 und 3 dargestellt, und zwar lediglich zum Zwecke vereinfachter Darstellung. Es dürfte jedoch einzusehen sein, daß die Einstell-Vsrbindungseinrichtung 22 durch einen oder mehrere derartiger Verbinder gebildet sein kann« Die Stifte B, C und D sind mit der ersten, zweiten bzw. dritten Stufe oder Speicherplatz des Schieberegisters verbunden. In Abhängigkeit von der Länge des auf der Leitung 24 aufzunehmenden Zeichens wird die Verbindung auf der Kupplungsrückseite der Einstell-Yerbindungseinrichtung 22 mittels eines einfachen Verbindungsdrahtes 23 hergestellt. Wenn z.B. das aufzunehmende Zeichen eine Länge von acht Bits besitzt, wird der Stift A mit dem Stift B der Einstell-Verbindungseinrichtung 22 verbunden, so daß die auf der Leitung 24 aufgenommenen Bits in der ersten Stufe des Schieberegisters 26 aufgenommen werden. Beträgt die Zeichenlänge sieben Bits, se würde der
409827/084§
Verbin&ungsdraht vom Stift A zum Stift C geführt werden; wenn die Zeichenlänge sechs Bits betragen würde, würde der Verbindungsdraht zwischen den Stiften A und B angebracht werden. Im zuletzt genannten Fall würde dies somit den zu empfangenden Bits ermöglichen, unmittelbar in die dritte Stufe des Registers 26 zu gefengen, so daß auf sechs Taktzählungen hin das erste Bit eines Zeichens nunmehr in der ScMeberegisterstufe oder in dem Speicherplatz 8 enthalten wäre. Die Bits eines auf der Leitung 24 aufgenommenen Zeichens werden entsprechend den Frequenzen verschoben,- die"durch das Taktsignal auf der Leitung 28 festgelegt sind» Im Hinblick auf das erste Zeichen einer Haeibriclat ist bei Vorliegen des Synchronbetriebs zu be- meTk®is.9 daß das erste „ im Schieberegister 26 aufgenommene Zeichen ein Synchronisier zeichen wäre» Ferner Ist es üblich9 stmindest zwei derartige Synchronisierzeichen zu Begins, einer Nachricht bereitzustellen^ demgemäß wäre auch das zweite Zeichen der. Nachricht ein Syne-nronisier-Ber-Typ des Synchronisierzeichens wird dwfoh die der Anordnung gemäß der Erfindung be stimmt „
Ia allgemeinen gibt es zwei Betriebsarten der Anordnung gemäß &BT Erfindung j nämlich den normalen Betrieb waü. den transparenten Betriebe Der normale Betrieb bsw0 Hormalbetriebr wird im allgemeinen dann angewandt, wenn Standardzeichen und speziell identifizierte Zeichen über -die Übertragungsleitung übertragen werden, ' wobei öle ZaieSienidentifizierungsmerkmale der Erfindung ausgenutzt werden. Der Normal__petrieb wird außerdem dann angewandt, wenn gerade eine Synchronisation bezüglich einer einlaufenden Nachricht begonnen und schließlich die Nachricht beendet wird. Der transparente Betrieb wird dann
409827/0849
angewandt, wenn ein beliebiges Muster von Datenbits, wie es von einer Radareinrichtung erzeugt wird, über die Übertragungsleitung übertragen wird. Im transparenten Betrieb wird die Zeichenidentifizierung im allgemeinen nicht ausgenutzt. Deshalb sollten die einlaufenden Zufallsbits, um nicht eine vorzeitige Beendigung einer einlaufenden Nachricht zu bewirken, mit jenen Bits identifiziert werden, die zur Beendigung der Nachricht erforderlich sind. Sollte die Nachricht eine Synchronisationsprüfung während der Zeichenübertragung erfordern, so würde der transparente Betrieb ebenfalls während einer derartigen Synchronisation angewandt werden, und zwar in der Weise, daß die bei dem transparenten Betrieb auftretenden Synchroniäerzeichen nicht als Daten erkannt werden. Der Zweck der Synchronisation, und zwar insbesondere zu Beginn der Nachricht, besteht darin, eine Identifizierung der Zeichengrenzen in bezug auf die aufgenommenen fortlaufenden Datenbits zu ermöglichen.
Bei der normalen Betriebsweise werden zwei Synchronisierzeichen, nämlich mit SYN bezeichnete Zeichen, zu Beginn der Nachricht aufgenommen bzw. empfangen. Während der transparenten Betriebsweise sind die benutzten Synchronisierzeichen durch die DLE-Zeichen und durch die SYN-Synchronisierzeichen gebildet. Wenn somit die Synchronisierzeichen während des normalen Betriebs erkannt sind, dann erfolgt die Übertragung der Zeichen in der Nachricht von der Empfangslogik 16 und die Aufnahme durch die Zentraleinheit 10, und zwar entweder im Normalbetrieb oder im transparenten Betrieb. Die Synchronisation kann auch während der Übertragung des Hauptteils der Nachricht überprüft werden, und zwar durch Aussenden von Synchronisierzeichen bei dem transparenten Betrieb.
409827/0849
Das Schieberegister 30 dient zur Ermittelung des zusätzlichen Synchronisierzeichens zu Beginn der Nachricht. Somit erhält das Schieberegister 30 das erste Synchronisierzeichen über das Schieberegister 26 und die Anschlußstifte bzw. Stifte E und F, G oder H, und zwar in Abhängigkeit von der berücksichtigten Zeichenlänge bei der Anordnungs-Verbindungseinrichtung 22. Die Schieberegister werden für Nachrichtensynchronisierungszwecke benutzt, da die Zeichengrenzen nicht festgelegt worden sind. Das Schieberegister.'30 ist mit einem Vergleicher 32 verbunden, um das erste Synchronisierzeichen zu ermitteln; das Schieberegister 26 ist mit einem Vergleicher 34 verbunden, um das zweite Synchronisierzeichen zu ermitteln. Das Schieberegister 26 ist außerdem mit einem Empfangspuffer 36 verbunden, der jedoch nicht imstande ist, Daten aufzunehmen, und zwar solange nicht, bis ein UM)-Glied 38 vollständig freigegeben bzw. übertragungsfähig ist, wie dies weiter unten noch erläutert werden wird. Nachdem das Zeichen in dem Puffer 36 aufgenommen ist, kann es zu der Zentraleinheit 10 hin übertragen werden.
Wie oben erläutert, werden die beiden Vergleicher 32 und dazu herangezogen, das erste Synchronisierzeichen bzw. das zweite Synchronisierzeichen zu ermitteln. Die anderen Eingangssignale für die Vergleicher 32 und 34 werden von den Stiften M1 und MB, sowie N1 bis N8 der EinsteH-Verbindungseinrichtung 22 gewonnen. Das Synchronisierzeichen DLE, welches als erstes Synchronisierzeichen in dem transparenten Betrieb benutzt wird, wird über die Stifte M1 und M8 abgegeben; das SYN-Zeichen wird über die Stifte N1 bis N8 abgegeben. Im Hinblick auf die. normale Betriebsweise sei bemerkt, daß diese Betriebsweise das UND-Glied in den Stand versetzt, das Synchronisierzeichen SYN an den
409827/0 849
Stiften N1- bis N8 demODER-Glied 42 und schließlich dem anderen Eingang des Vergleichers 32 zuzuführen. Das SYN-Zeichen wird außerdem direkt über die Stifte N1 bis N8 dem anderen Eingang des Vergleichers 34 zugeführt. Venn somit zwei SYN-Zeichen von der Leitungsschnittstelle bzw. Schnittstelleneinrichtung 12 aufgenommen und in den Schieberegistern 26 und 30 enthalten sind, wird ein Vergleich vorgenommen. Ist der durch die beiden Vergleicher 34 und 32 ausgeführte Vergleich positiv, so ist das UND-Glied 44 vollständig freigegeben, so daß es ein Empfangs-Synchronisier-Flipflop 46 setzt. Wenn demgegenüber der transparente Betrieb vorliegt, ist das UND-Glied 48 freigegeben, um das DLE-Zeichen über die Stifte M1 bis MB sowie das ODER-Glied an den anderen Eingang des Vergleichers 32 abzugeben. Das SYN-Zeichen gelangt während des transparenten Betriebs nicht an den anderen Eingang des Vergleichers 32, und zwar wegen der Sperrung des UND-Gliedes 40. Wie im Falle des normalen Betriebs wird das SYN-Zeichen auch an dem anderen Eingang des Vergleichers 34 aufgenommen. Die aufeinander-
und
folgende Aufnahme der Zeichen DlJT/SYN legt den transparenten Betrieb fest und gibt das UND-Glied 44 in entsprechender Weise wie bei der normalen Betriebsweise völlig frei, wodurch das Empfangs-Synchronisier-Flipflop 46 gesetzt wird.
Wenn somit die Empfangslogik 16 das Vorliegen der Synchronisation anzeigt, womit angezeigt ist, daß das nächste zu empfangende Zeichen das erste Zeichen in der Nachricht ist, gibt das im Setzzustand befindliche Flipflop 46 den Zähler 50 frei, dessen Zählerstellung mit jeder Taktzählung danach erhöht wird. Der Zähler bzw. Empfangszähler 50 vermag bis zum Dezimalwert 8 zu zählen, was in diesem Beispiel die maximale Bit-Zeichenlänge darstellt. Wenn das System
409827/0849
8-Bit-Zeichen verwendet, ist die Zählerstufe des Zählers 50, die den Dezimalvrert 8 erzeugt bzw. liefert, mit dem Stift J der . Einstell-Verbindungseinrichtung 22 verbunden. Der Stift J ist mit dem Stift I durch einen Verbindungsdraht verbunden, und zwar zur Zurückstellung des Empfangszählers 50. Wenn 6-Bit-Zeichen vorhanden sind wäre der Verbindungsdraht vom Stift I zum Stift L der Einstell-Verbindungseinrichtung 22 gezogen, und der- Empfangszähler 50 würde zurückgestellt werden, sobald der Zähler 50- den Dezimalwert 6 gezählt hat.
Neben der Zurückstellung des Zählers 50 bewirkt das über den Stift I aufgenommene Signal noch eine teilweise Freigabe des UND-Üliedes 38. Dies zeigt an, daß ein vollständiges Zeichen in dem Schieberegister 26 aufgenommen worden ist, so daß bei Vorliegen richtiger Zustände das Zeichen in dem Schieberegister 26 von dem Empfangspuffer 36 aufgenommen werden kann. Obwohl das Schieberegister 30 die aufeinanderfolgenden Zeichen aufnimmt, die zuvor von dem Schieberegister 26 aufgenommen worden ist, wird das Schieberegister 30, worauf hingewiesen sei, jedoch nicht zu anderen Zwecken als der Synchronisation der JJmpfangslogik 16 benutzt, obwohl die Zeichen in dieses Schieberegister eingeschoben werden. Um dies zu verhindern erforderte dieser keine Achtsamkeit bedingende Fall eine zusätzliche Logik, die nicht erforderlich ist.
Der Zähler 50, der bis zu der Zeichenlänge gezählt hat, gibt das UND-Glied 38 zum Teil frei, wie dies auch durch das Taktsignal geschieht. Wenn kein Überlaufzustand vorhanden ist, worauf nachstehend noch eingegangen werden wird, und wenn die Codekonventionseinheit 20 nicht ein Sperrsignal über den invertierenden Verstärker 63 erzeugt, worauf weiter
4098 2 7/084 9
2400Q47
unten noch näher eingegangen werden wird, dann ist das UND-Glied 38 vollständig freigegeben, wodurch das Unterbre chungs-Flipflop 52 gesetzt wird. Dies bewirkt die Aussendung eines Unterbrechungssignals an die Zentraleinheit 10, um anzuzeigen, daß das Zeichen für die Übertragung zu der Zentraleinheit 10 bereitsteht. Das Flipflop 52 wird auf die Quittung der Unterbrechung durch die Zentraleinheit zurückgestellt. Das Signal von dem UND-Glied 38 gibt ferner den Puffer 36 für die Aufnahme des Zeichens von dem Register 26 frei. Das Zeichen aus dem Register 26 wird außerdem direkt zu der Codekonventionseinheit 20 übertragen, und zwar zum Zwecke der Ermittelung des Zeichentyps und der Anzeige der Identität des Zeichens zu der Zentraleinheit. Ferner dient dies zur Erzeugung eines Blocksignals (Block-R) unter geeigneten Bedingungen.
Das Überlaufsignal wird erzeugt, wenn sowohl das Pufferregister 36 voll ist und demgemäß das zuletzt empfangene Zeichen nicht an die Zentraleinheit 10 übertragen hat und das Schieberegister 26 außerdem ein Zeichen aufgenommen hat und bereit ist für die Übertragung des Zeichens zu dem Puffer 36 hin. Die Detektoren 56 und 58 können jeweils nur binäre Nullen feststellende Detektoren sein, wenn das Register 26 und der Puffer 36 mit binären Nullen nach der jeweiligen Übertragung zurückgestellt werden; die Detektoren 56 und 58 können aber auch so geschaltet sein, daß sie Änderungen oder das Fehlen von Änderungen bei den Daten in dem Register 26 und dem Puffer 36 feststellen. Wenn die Detektoren 56 und 58 anzeigen, daß das Register 26 und der Puffer 36 voll sind, erzeugen sie jeweils ein Signal, durch weiches das UND-Glied 60 vollständig freigegeben wird. Auf diese ¥eise wird das Überlaufsignal erzeugt. Dieses Signal
0 9 8 2 7/0849
" 13 " ■ 2Λ00047
zeigt der Zentraleinheit 10 an, daß das gerade in dem Puffer 36 vorhandene Zeichen ein gültiges Zeichen ist, dass aber das nächste Zeichen in dem Schieberegister 26 ein ungültiges Zeichen ist, da nämlich der Inhalt des Registers 26 durch zusätzliche Bits des nächsten, auf der Leitung 24 aufgenommenen Zeichens überschrieben wird. Demgemäß zeigt das Überlaufsignal der Zentraleinheit 10 diesen Fehlerzustand an; es wäre nunmehr wieder eine Aussendung eines derartigen Zeichens und/oder einer derartigen Nachricht erforderlich.
Die Invertierung des Überlaufsignals erfolgt durch den invertierenden Verstärker 62, so daß in dem Fall, daß das UND-Glied 60 nicht freigegeben ist, ein Signal über den invertierenden Verstärker 62 zur Freigabe des Gatters 38 erzeugt wird. Eine herkömmliche Paritätsprüfschaltung 54 ermittelt ferner die Parität des von dem Schieberegister her empfangenen Zeichens und erzeugt ein Paritätsfehlersignal für die Zentraleinheit, wenn die Parität des gerade aufgenommenen Zeichens nicht richtig ist. Dieser Zustand könnte außerdem zur Erzeugung einer Anforderung von der Zentraleinheit 10 für eine Wiederaussendung des Zeichens und/οder der Nachricht führen.
Im folgenden wird unter Bezugnahme auf Fig. 3 die Sendelogik 18 beschrieben. Von der Zentraleinheit her werden Daten auf der Leitung 70 aufgenommen. Ein die Nachrichtenaussendung anzeigendes Signal wird außerdem an einem Eingang eines ODER-Gliedes 110 von der Zentraleinheit her über die Leitung 72 aufgenommen. Die Sendelogik 18 enthält grundsätzlich einen ein Zeichen über die Leitung 70 aufnehmenden Sendepuffer 74 und einen Paritätsgenerator 76. Die Sende-
409827/0849
logik 18 enthält ferner ein Schieberegister 78, welches so geschaltet ist, daß es auf der Leitung 80 Bits seriell zu der Leitungs-Schnittstelleneinrichtung 12 verschiebt. Das Schieberegister 78 ist so geschaltet, daß es durch das ODER-Glied 82 mit einem Zeichen geladen werden kann. Das ODER-Glied 82 ist so geschaltet, daß es ein Zeichen entweder von der mit den Stiften S1 bis S8 und T1 und T8 der Einstell-Verbindungseinrichtung 22 verbundenen Synchronisierlogik, von dem Sendepuffer 74, von der Codekonventionseinheit 20 oder auf das Vorliegen eines Überlaufzustands hin erhält, worauf nachstehend noch eingegangen werden wird. Die Sendelogik 18 enthält ferner eine Taktlogik 84, die zwei Flipflops 86 und 88 sowie einen Sendezähler 90 enthält.
Ein Zeichen wird von der Zentraleinheit110 her auf der Leitung 70 aufgenommen. Das Zeichen muß eine Länge von zumindest 6 Bits besitzen, jedoch keine größere Länge als 8 Bits. Die ersten fünf Bits des Zeichens werden direkt von der Leitung 70 aufgenommen. Die übrigen drei Bits werden über die Einstell-Verbindungseinrichtung 22 aufgenommen. Der Paritätsgenerator 76 ist ebenfalls mit der Einstell-Verbindungseinrichtung 22 und demgemäß .mit dem Puffer 74 verbunden. Dies ermöglicht die Anwendung der Einstell-Verbindungseinrichtung 22 für die Festlegung der Länge des Zeichens und für die Freigabe des Paritätsgenerators 76 zum Zwecke der Unterbringung des richtigen Paritätsbits an der richtigen Stelle des Sendepuffers Nimmt man z.B. ein 8-Bit-Zeichen an, in welchem sieben Datenbits und ein achtes Paritätsbit vorhanden ist, so werden die ersten sieben Bits über die Leitung 70 am Eingang des Paritätsgenerators 76 aufgenommen. Der Paritätsgenerator 76 erzeugt ein Paritätsbit, und zwar je nach Wunsch, für eine gerade oder ungerade Parität. Der
409827/0849
24Q0047
Paritätsgenerator 76 stellt eine an sich bekannte Einrichtung dar; er kann, ein Generator sein, wie er unter der Nummer 8262 von der Firma Signetics Corporation erhältlich, ist. Das Paritätsbit wird an die Leitung 92 abgegeben; wird eine Parität für das in Frage kommende Zeichen benutzt, so ist das UND-Glied 94 freigegeben, und daß Paritätsbit wird von der Leitung 92 über das OD>)R-Glied 76 zu dem Null-Stift der Einstell-Verbindungseinrichtung 22 hin übertragen. Der Null-Stift ist mit dem R3-Stift der Verbindungseinrichtung bzw. des Verbinders verbunden; der R3-Stift kennzeichnet eine Verbindung zu der 8-Bit-Position des Puffers 74 hin. Demgemäß wird das Paritätsbit in den Sendepuffer 74 in die achte Bitstelle geladen. Da das Zeichen ein 8-Bit-Zeichen ist, werden die auf der Leitung 70 auftretenden sechsten und siebten Bits weitergeleitet und von dem Puffer 74 an den Anschlußklemmen 6 und 7 aufgenommen, und zwar über Verbindungsdrähte, die zwischen den Anschlüssen Q1 und R1 des Verbinders 22 und den Anschlüssen Q2 und R2 des Verbinders bzw. der Verbindungseinrichtung 22 vorgesehen sind. Wenn keine Parität bezüglich eines bestimmten Zeichens vorliegt, ist das UND-Glied 98 freigegeben, um den Pegel des Bits erforderlichenfalls festzuklemmen. War das Zeichen ein 7-Bit-Zeichen, von welchem sechs Bits Daten darstellten, während das siebte Bit ein Paritätbit war, so wäre der Paritätsgenerator 76 über die Leitung 92 mit dem Stift R2 des Verbinders 22 verbunden anstatt mit dem Stift R3. Die Verbindung bezüglich des sechsten Bits über den Stift Q1 und den Stift R1 des Verbinders bzw. der Verbindungseinrichtung 22 würde unverändert bleiben. Die Verbindung bezüglich des achten Bits wäre unwichtig bzw. ohne Belang. Damit würde die Einste11-Verbindungssinrichtung 22 das Laden des Paritätsbits in das Pufferregister 74 an der
409827/0 849
gewünschten Stelle ermöglichen, indem einfach Verbindungsdrähte in der Einstell-Verbindungseinrichtung 22 verwendet würden.
Nachdem der Puffer 74 mit Daten geladen ist, wird nunmehr die Logik bzw. Verknüpfungsanordnung 84 erläutert. Die Zentraleinheit 10 erzeugt ein Nachrichtensende-Einleitungssignal, welches von dem ODER-Glied 110 auf der Leitung 72 aufgenommen wird, um das Flipflop 86 zu setzen. Dies gibt die Einleitung des Zählens des Sendezählers 90 frei. Das Setzen des Flipflops 86 bewirkt ebenfalls eine teilweise Freigabe des UND-Gliedes 100. Ferner wird das am Ausgang des Flipflops 86 erzeugte Signal dem teilweise freigegebenen UND-Glied 102 sowie über das ODER-Glied 104 dem teilweise freigegebenen UND-Glied 106 zugeführt. Das UND-Glied 102 ist so geschaltet, daß es über die Anschlüsse S1 bis S8 des Verbinders bzw. der Einstell-Verbindungseinrichtung 22 das DLE-Zeichen aufnimmt. Das DLE-Zeichen ist das erste Zeichen, das bei der Festlegung des transparenten Betriebs zu übertragen ist. Das UND-Glied 106 sowie die UND-Glieder 108 und 110 sind so geschaltet, daß sie das SYN-Zeichen über die Stifte T1 bis T8 der Verbindungseinrichtung 22 aufnehmen. Das SYN-Zeichen ist das erste Synchronisierzeichen, das im normalen Betrieb zu übertragen ist, und das zweite Zeichen, das sowohl im transparenten als auch im normalen B-etrieb zu übertragen ist. Wenn das Flipflop 86 zuerst gesetzt ist und wenn das System im normalen Betrieb arbeitet, ist somit das UND-Glied 106 vollständig freigegeben, um das SYN-Zeichen über die ODER-Glieder 112 und 82 zu übertragen. Das SYN-Zeichen wird in das Schieberegister 78 geladen, wenn der Sendezähler 90 die volle Zeichenlänge gezählt hat. Es sei darauf hingewiesen, daß das Schieberegister 78 normalerweise Bits
409827/0849
nach rechts zu der Leitung 80 hin schiebt, und zwar mit jedem Auftreten eines Taktimpulses auf der Leitung 114, daß aber mit Aufnahme des Ladesignals von dem Sendezähler 90 die Operation sich ändert, so daß anstelle der ZeichenverSchiebung in dem Schieberegister 78 ein vollständiges Zeichen bit-parallel über das ODER-Glied 82 geladen wird. Ferner sei darauf hingewiesen, daß der Sendezähler 90 so geschaltet ist, daß er jeden Taktimpuls zählt, der auftritt, wenn der Zähler durch das Setzen des Flipflops 86 freigegeben ist. Außerdem sind die sechste, siebte und achte Stelle bzw. Stufe des Zählers mit den Anschlüssen"U, V bzw. W der Verbindungseinrichtung 22 verbunden. Bei einem 8-Bit-Zeichen ist der W-Anschluß mit dem X-Anschluß verbunden, was die Rückstellung des Zählers 90 zusätzlich- zu anderen Vorgängen ermöglicht, umfassend die Aufnahme des Ladesignals auf der Leitung 11.6 am Ladeeingang des Schieberegisters 78.
Das SYN-Zeichen wird somit in das Schieberegister 78 geladen. Die UND-^aieder 118 und 120 sind an einer Übertragung eines Zeichens in das Schieberegister 78 gehindert, wenn das Ladesignal auf der Leitung 116 aufgenommen wird, und zwar wegen der Verbindung über den invertierenden Verstärker 118, der so geschaltet ist, daß er das Setz-Ausgangssignal des Flipflops 86 aufnimmt. Es dürfte einzusehen sein, daß das Flipflop 86 zurückgestellt wird, nachdem zwei Synchronisierzeichen für die Übertragung durch das Schieberegister 78 freigegeben sind. Danach sind die Verknüpfungsglieder 118 und 120 durch eine solche Verbindung von dem Flipflop 86 her nicht mehr gesperrt. Das zweite Synchronisierzeiehen wird während des normalen Betriebs ebenfalls über das UND-Glied 106 übertragen, und zwar infolge der Setzwirkung des Flipflops
409827/0 849
Das Flipflop 88 wird auf die Freigabe des UND-Gliedes 100 hin gesetzt, wenn das Flipflop 86 gesetzt worden ist und der Zähler 90 die volle Zeichenlänge gezählt hat. Das am Setz-Ausgang des Flipflops 88 auftretende Signal wird über das ODER-Glied 104 aufgenommen und gibt somit das UND-Glied 106 frei. Dadurch wird das zweite Synchronisierzeichen SYN in das Schieberegister 78 übertragen. Es sei an dieser Stelle bemerkt, daß mit Rücksicht darauf, daß die Taktfrequenz des Schieberegisters 78 dieselbe ist wie die Taktfrequenz des Zählers 90, das erste Synchronisierzeichen über die Leitung 80 übertragen worden ist. Wenn die Zentraleinheit 10 eine Information darüber abgibt, daß eine Änderung von dem normalen Betrieb in den transparenten Betrieb vorgenommen wird, gibt die Zentraleinheit das Änderungsbetriebssignal ab, welches das UND-Glied 102 freigibt, und zwar durch das Setzen des Flipflops 86. Dadurch wird das DLE-Zeichen zu dem Schieberegister 78 hin übertragen. Das zweite Synchronisierzeichen während des transparenten Betriebs ist das SYN-Zeichen, das wieder durch das Setzen des Flipflops 88 freigegeben wird. Dadurch wird das UND-Glied 108 vollständig freigegeben, um das SYN-Zeichen über die ODER-Glieder 112 und 82 zu dem Schieberegister 78 hin zu leiten. Nach einer für die zuletzt genannte Operation ausreichenden Verzögerungszeit, wie sie durch die Verzögerungseinrichtung 122 herbeigeführt wird, werden beide Flipflops 86 und 88 zurückgestellt. Dadurch wird jegliche Übertragung eines Zeichens über die UND-Glieder 102, 106 oder 108 gesperrt. Die Zurückstellung des Flipflops 86 gibt darüber hinaus weitere UND-Glieder teilweise frei, die mit den Eingängen des ODER-Glie*es 82 verbunden sind. Auf diese anfängliche Erzeugung eines Synchronisierzeichens hin ist, soweit nicht weitere Vorgänge bzw. Ereignisse auftreten, das UND-Glied 120 voll-
409827/0849
ständig freigegeben für die Weiterleitung von. Daten von dem Sendepuffer 74 über das ODER-Glied 82 zu dem Schieberegister 78. Dies ist der Fall, wenn nicht ein Unterlaufsignal oder ein Block- bzw. Sperrsignal erzeugt wird.
Das Unterlaufsignal wird dann erzeugt, wenn der Sendepüffer 74 leer ist, was durch einen Detektor 124 festgestellt wird, und wenn das Schieberegister 78 leer ist, was durch einen Detektor 126 festgestellt wird. Diese beiden Bedingungen geben das UND-Glied 128 vollständig frei, welches das Unterlaufsignal für die Zentraleinheit liefert bzw. erzeugt, um diesen Zustand anzuzeigen. Außerdem ist die Operation der Taktlogik 84 freigegeben, so daß das Synchronisiermuster SYN SYN oder DLE SYN, wie es oben beschrieben worden ist, auf die Leitung über das Schieberegister 78 ausgesendet wird, so daß die Synchronisation nicht verloren ist. Die Feststellung, daß der Puffer 74 leer ist, in Verbindung mit der teilweisen Freigabe des UND-Gliedes 28 führt zur Erzeugung eines Unterbrechungssignals auf der Leitung 130 und zur Freigabe des Sendepuffers 74 für die Aufnahme eines weiteren Zeichens von der Zentraleinheit 10 . her. Nachdem die Synchronisierzeichen über das ODER-Glied 112 an die Leitungs-ßciinittstelLeneinrichtung 12 übertragen worden sind, wird somit das Zeichen von dem Sendepuffer 74 über das UND-Glied 120 an die Schnittstelleneinrichtung 12 abgegeben, bis ein weiterer Unterlaufzustand vorhanden ist. In diesem Fall werden wieder Synchronisierzeichen über das UND-Glied an die Schnittstelleneinrichtung 12 abgegeben bzw. zu dieser hin übertragen. Der Unterlaufzustand sperrt Jegliche Übertragung über das UND-Glied 120 und das UND-Glied 118 durch den invertierenden Verstärker 132, der
409 827/0 84
so geschaltet ist, daß er das Unterlaufsignal aufnimmt.
Die Codekonventionseinheit 20 erzeugt ferner Zeichen auf das Auftreten bestimmter Zustände hin, und zwar in Abhängigkeit von dem Zeichen, das auf der Leitung 134 von dem Sendepuffer' 74 her empfangen wird. Das von der Codekonventionseinheit 20 auf der Leitung 136 aufgenommene Zeichen gelangt über das UND-Glied 118, welches durch das Block- bzw. Sperrsignal von der Codekonventionseinheit her freigegeben ist. Das Blocksignal sperrt das UND-Glied 120 über den invertierenden Verstärker 138.
Es dürfte somit ersichtlich sein, daß durch die Anwendung der Einstell-Verbindungseinrichtung 22 die Zeichenlänge festgelegt und außerdem die Paritätsbitstelle richtig eingefügt wird. Außerdem wird das Synchronisiermuster einfach festgelegt bzw. gestaltet. Ferner sind die Empfangslogik und die Sendelogik 18 mit der Codekonventionseinheit 20 derart verbunden, daß sie weitere Eigenschaften mit sich bringen, auf die im folgenden eingegangen wird.
Im folgenden sei auf Fig. 4 Bezug genommen, in der die Codekonventionseinheit 20 dargestellt ist. Daten werden von der Sendelogik 18 über die Leitung 200 empfangen und von der Empfangslogik 16 über die Leitung 202. Die beiden Leitungen 200 und 202 werden durch eine Multiplexeinrichtung 204 ausgewählt, die durch eines der beiden Signale freigegeben wird, die von der Prioritätslogik 206 aufgenommen werden. Das Eingangssignal der Prioritätslogik zeigt entweder den Empfangsbetrieb oder den Sendebetrieb an; es dürfte einzusehen sein, daß beide der zuletzt genannten Betriebsarten den transparenten oder den normalen Betrieb umfassen können. In Abhängigkeit von der Priorität
.409827/034
jeder derartiger Betriebsarten ist die Logik 206 derart ausgeführt, daß z.B. das Vorliegen einer Anforderung von dem Sendebe1;rieb und dem Empfangsbetrieb dazu führt, daß die Logik 206 eine der Betriebsarten auswählt. Normalerweise wird dem Empfangsbetrieb die höhere Priorität gegeben, und zwar wegen der Forderung nach dem Festhalten fortlaufend einlaufender Daten. Demgegenüber kann mit dem Aussenden von Zeichen im Sendebetrieb gewartet werden, da Synchronisierzeichen durch die Logik in dem Fall eingeführt werden, daß ein Unterlaufzustand auftreten sollte. Die Multiplexeinrichtung 204 kann einfach durch zwei UND-Glieder gebildet sein, deren eines die auf der Leitung auftretenden Daten und deren anderes die auf der Leitung 202 auftretenden Daten aufnimmt. Die beiden UND-Glieder können jeweils durch entsprechende Signale von der Prioritätslogik 206 her freigegeben werden. Das Ausgangssignal der Multiplexeinrichtung 204 wird dem einen Eingang des Vergleichers 208 zugeführt. Der andere Eingang des Vergleichers 208 erhält ein Signal von dem Wähler 210, dem als Eingangssignal die Codezeichen 212 zugeführt werden. Die Codezeichen 212 können nicht mehr als eine Vielzahl von Zeichen sein, die einer weiteren Einstell-Verbindüngseinrichtung entsprechend der Verbindungseinrichtung 22 zugeführt werden, in der die zu vergleichenden Zeichen in dem Paßteil der Verbindungseinrichtung gewissermaßen vorverdrahtet sind. Ein oder mehrere Codezeichen beschreiben dabei eine bestimmte Operation.
Unter der Annahme, daß bis zu 16 Codezeichen in den Codezeichen 112 enthalten sein können, muß ein Verfahren angewandt werden, um die Zeichen für den Vergleich durch den Vergleicher 208 auszuwählen. Dies geschieht durch Anwendung
403827/0849
eines Zählers 214, dessen Ausgänge nacheinander mit den Stellen in dem Wähler 210 verbunden werden, um lediglich eines der Codezeichen 212 zu einem vorgegebenen Zeitpunkt dem Eingang des Vergleichers 208 zuführen zu können. Der Wähler 210 kann somit bis zu 16 UND-Glieder enthalten, von denen jeweils ein Eingang ein bestimmtes Codezeichen erhält und von denen jeweils der andere Eingang ein Ausgangssignal der 16 Ausgangssignale des Zählers 214 erhält. Der Zähler wird mit einer Taktfrequenz betrieben, die höher ist als die Taktfrequenz der Empfangslogik oder der Sendelogik. Dies muß der Fall sein, da die Codekonventionseinheit 20 grundsätzlich zwischen der Empfangslogik und der Sendelogik aufgeteilt betrieben wird und da 16 Vergleiche in einer Zeichenzeit ausgeführt werden müssen. Demgemäß ist bei einer Ausführungsform die Taktfrequenz der Codekonventionseinheit 64mal höher gewählt als die Taktfrequenz der Aufnahmelogik und der Sendelogik.
Der Zähler 214 wird durch zwei Signale freigegeben, die in der Multiplexeinrichtung 204 von der Logik 206 her aufgenommen werden. Eines dieser beiden Signale wird über das ODER-Glied 216 zur Bildung eines Signals geleitet, welches die Zählung des Zählers 214 freigibt. Das Ausgangssignal des ODER-Gliedes 216 gibt außerdem den Vergleicher 206 für die Vornahme von Vergleichen frei. Das Ausgangssignal des Vergleichers 208 wird den verschiedenen Stellen zugeleitet, wie dies nachstehend noch erläutert werden wird; dieses Ausgangssignal wird nachstehend als Halt-Ausgangssignal oder als Halt-Signal bezeichnet werden.
Wenn somit Daten entweder von der Logik 16 oder von der Logik 18 her empfangen werden, werden sie dem einen Eingang des Vergleichers 208 mit Hilfe der Prioritätslogik
409827/0849
und der Multiplexeinrichtung 204 zugeführt. Gleichzeitig wird der Zähler 214 freigegeben, wodurch er zu zählen beginnt. Wenn ein positiver Vergleich zwischen einem der Codezeichen 212 über den Wähler 210 vorliegt, wird das Ausgangssignal des Vergleichers 208 erzeugt, wodurch das Halt-Signal das Anhalten des Zählbetriebs des Zählers 214 bewirkt. Diese Wirkung gibt das UND-Glied 218 frei, wodurch dem anhaltenden Zähler 214 ermöglicht ist, das Zeichen, das gerade zu der Zentraleinheit 10» ggfs. über einen Decoder, und an die übrige, in Fig. 4 ebenfalls dargestellte Logik über den Decoder 220 auszusenden ist, anzuzeigen. Nach einer durch die Verzögerungsschaltung 222 eingeführten kurzenVerzögerungszeit wird der Zähler zurückgestellt, oder es wird dem Zähler im Unterschied dazu ermöglicht, bis zu der Stelle weiterzuzählen, an der automatisch eine Zurückstellung erfolgt, nachdem er die Zählersteilung 16 erreicht. . .
Im folgenden wird die durch die Codeconventionseinheit 20 ausgeführte Operation auf der Grundlage der Identifizierung von Codezeichen bei angehaltenem Zähler 214 erläutert werden. Diese Operationen können aus Fig. 4 ersehen werden, in der die Logik- bzw. Verknüpfungseinrichtungen in gestrichelten Linien gezeigt sind, die mit der Sammelleitung 201 verbunden sind, um derartige unterschiedliche Operationen bereitzustellen. Der Zweck der Logik 224 besteht darin, automatisch den transparenten Betrieb einzuführen, und zwar auf- die aufeinanderfolgende Aufnahme zweier Zeichen. Somit bewirken das Halt-Signal und die Aufnahme eines Signals, welches das DLE-Zeichen kennzeichnet, die Freigabe des UND-Gliedes 252, wodurch das Flipflop 234 gesetzt wird. Die Aufnahme eines für das STX-Zeichen kennzeichnenden Signals und des Halt-Signals gibt das UND-Glied 236 frei,
09 827/0849
wodurch das Flipflop 238 gesetzt wird. Das Setzen der beiden Flipflops 234 und 238 gibt das UND-Glied 240 frei, wodurch das den transparenten Betrieb betreffende Signal erzeugt wird. Auf die Freigabe des UND-Gliedes 236 hin wird das Flipflop 36 über den invertierenden Verstärker und das UND-Glied 244 zurückgestellt. Das den transparenten Betrieb betreffende Signal stellt die Logik der Normalbetriebs-Detektorlogik 246 zurück, die eine der im Block dargestellten Logik entsprechende Logik enthält. Somit müssen zwei aufeinanderfolgende Zeichen aufgenommen werden, um vom transparenten Betrieb in den normalen Betrieb überzugehen. Die ein Nachrichtenende feststellende Detektorlogik 248 ist ebenfalls der Logik 224 ähnlich, um das Nachrichtenendesignal für die Ausnutzung in der Anordnung gemäß der Erfindung zu erzeugen. Demgemäß wird entweder beim Sendebetrieb oder beim Empfangsbetrieb das den transparenten Betrieb betreffende Signal erzeugt, um die in Frage kommende Logik freizugeben. Der transparente Betrieb und/oder der normale Betrieb kann außerdem durch manuelle Einrichtungen festgelegt werden.
Die Logik 230 wird in Verbindung mit dem transparenten Betrieb im Bedarfsfall dazu benutzt, ein DLE-Zeichen als Datenzeichen anstelle eines Synchronisierzeichens auszusenden. In diesem Fall werden zwei DLE-Zeichen ausgesendet, da in dem transparenten Betrieb das erste DLE-Zeichen stets daran gehindert ist, zu der Zentraleinheit 10 hin zu gelangen. In einem solchen Fall und auf die Erzeugung des den transparenten Betrieb betreffenden Signals hin werden somit das Halt-Signal und das DLE-Zeichen, welches decodiert und als Datensignal zu übertragen ist, zur.Freigabe des UND-Gliedes 250 aufgenommen.
409827/0849
Diese Freigabe des UND-Gliedes 250 bewirkt das Setzen des Flipflops 252. Außerdem ist dem DLE-Datenzeichen ermöglicht, über den Puffer 74 gemäß Fig. 3 zu der Leitungs-Schnittstelleneinrichtung 12 hin übertragen'zu werden. Auf die Erzeugung des nächsten Halt-Signals hin ist das UND-Glied 258 freigegeben, um das Flipflop 259 zu setzen. Auf diese Weise wird das Block-Signal (BLOCK-T) erzeugt, so daß das gerade in dem Puffer 74 befindliche Zeichen solange nicht ausgesendet wird, bis ein weiteres DLE-Zeichen über das UND-Glied 254 an die Logik 18 ausgesendet wird, und zwar über die Leitung 256. Die Flipflops werden nach einer durch die Verzögerungsschaltung 253 eingeführten Verzögerungszeit zurückgestellt. Das DLE-Zeichen, das über das UND-Glied 254 ausgesendet worden ist, kann in einer weiteren " Einstell-Verbindungseinrichtung vorverdrahtet sein; das DLE-Zeichen kann tatsächlich unmittelbar von den Codezeichen 212 her aufgenommen werden, so daß das DLE-Zeichen über die Leitung 256 an die Sendelogik 18 ausgesendet wird. Wie ersichtlich sein dürfte, war das erste ausgesendete DLE-Zeichen das tatsächliche Datenzeichen, welches zu übertragen war, und das zweite DLE-Zeichen war eingefügt, um die Eigenschaft des DLE-Zeichens oder der Daten zu erhalten. Auf die Aufnahme der betreffenden Zeichen hin wird das erste DLE-Zeichen gelöscht bzw. aufgehoben, und das zweite DLE-Zeichen wird als Datenzeichen benutzt, wie dies nunmehr beschrieben werden wird.
Die Logik 228 wird für die Aufnahme des DLE-Zeichens als ' Datenzeichen im transparenten Betrieb ausgenutzt. Die Logik 228 enthält ein UND-Glied 260, welches auf die Aufnahme des ersten DLE-Zeichens und des Halt-Signals hin freigegeben ist. Dadurch wird das Flipflop 262 gesetzt, wodurch das Block-Signal erzeugt wird. Dieses Signal
409827/0849
verhindert die Aussendung des DLE-Zeichens an den Empfangspuffer 36 gemäß Fig, 2. Das Flipflop 262 wird auf die Freigabe des UND-Gliedes 267 zurückgestellt, wenn das Halt-Signal und das decodierte zweite DLE-Zeichen an zwei der drei Eingänge des betreffenden Verknüpfungsgliedes aufgenommen ist. Dies ermöglicht die Übertragung des zweiten DLE-Zeichens als Datenzeichen zu dem Empfangspuffer 36 gemäß Fig. 2 hin. Durch Aussenden eines DLE-Zeichens im transparenten Betrieb wird somit das nächste Zeichen als Steuerzeichen oder als Datenzeichen behandelt, wenn es ein DLE-Zeichen ist. Die Logik 228 wird außerdem zur Erzeugung des Block-Signals herangezogen, das in Verbindung mit der Logik 224 verwendet wird.
Somit, würde z.B. die für das Nachrichtenende vorgesehene Logik 248 auf ein DLE-Zeichen und ein Steuerzeichen hin derartige Zeichen in der Weise behandeln, daß das Nachrichtenendesignal erzeugt wirde.
In Fig. 4 ist ferner die Logik 226 gezeigt, die dazu herangezogen wird, die Anzahl der SYN-Zeichen zu vermindern, die von der Zentraleinheit 10 aufgenommen werden. Durch die Logik 228 wird den aufgenommenen SYN-Zeichen nicht
von
ermöglicht,/der Zentraleinheit 10 her aufgenommen zu werden. Auf diese Weise sind die Gesamtkostenforderungen der Zentraleinheit vermindert. Wenn somit das erste SYN-Zeichen über die Logik 226 aufgenommen wird, wird das UND-Glied auf das Halt-Signal hin freigegeben. Dadurch wird das Flipflop 272 gesetzt, wodurch das Block-Signal über das SND-Glied 273 erzeugt wird. Der andere Eingang dieses Verknüpfungsgliedes ist normalerweise freigegeben, so daß die Übertragung des SYN-Zeichens zu der Zentraleinheit 10 hin verhindert ist. Das Flipflop 272 wird über den inver-
409827/0849
tierenden Verstärker 274 zurückgestellt, wenn das Halt-Signal beseitigt- wird. Die Logik 226 wird außerdem in Verbindung mit der Logik 224 benutzt, um das SYN-Zeichen vor einer derartigen Übertragung zu der Zentraleinheit 10 hin zu hindern. Sollte eine Forderung dahingehend vorhanden sein, das SYN-Zeichen als Datenzeichen zu der Zentraleinheit hin zu übertragen, so würde der Betrieb der Einrichtung in den transparenten Betrieb geändert werden. Die Zeichen DLE SYN, die den transparenten Betrieb festlegen, sind an einer Übertragung zu der Zentraleinheit 10 hin gehindert. Das nächste SYN-Zeichen, ein Datenzeichen, kann durch die Logik 300 übertragen werden.
Die Logik 300 enthält das UND-Glied 302, welches dann freigegeben ist, wenn das SYN-Zeichen als decodiertes Zeichen und das Halt-Signal aufgenommen werden. Wenn die Einrichtung sich im transparenten Betrieb befindet, ermöglicht die Freigabe des UND-Gliedes 302 dem UND-Glied 304 das Setzen des Flipflops 306. Wenn das Flipflop 306 gesetzt ist, verhindert das UND-Glied 273 der Logik 226 die Erzeugung des Block-Signals. Dadurch ist es möglich, das SYN-Zeichen als Datenzeichen zu der Zentraleinheit 10 hin zu übertragen. Wenn das Flipflop 306 nicht gesetzt ist, wird das UND-Glied 273 durch die Wirkung des invertierenden Verstärkers 308 freigegeben, so daß die Logik 226 das Block-Signal erzeugen kann.
Es dürfte somit ersichtlich sein, wie die Logik der Codekonventionseinheit 20 die Anforderungen an die Empfangslogik und an die Sendelogik vermindert, so daß die. Codefeststellung und andere spezielle Funktionen in einem Umfang möglich sind, der für die Empfangslogik und die Sendelogik
827/0849
nicht verdoppelt ist. Ferner dürfte ersichtlich sein, daß die Zentraleinheit 10 genau darüber informiert wird, welches Zeichen empfangen worden ist. Dies geschieht durch das Festhalten des Zählerausgangssignals des Zählers 214. Auf diese Weise werden lediglich vier Bits von der Zentraleinheit 10 empfangen, wodurch die Eigenschaft des gerade empfangenen Zeichens angezeigt wird. Auf diese Weise sind der Speicherplatz und die Gesamtkosten, die von der Zentraleinheit 10 im Hinblick darauf benötigt werden, zu bestimmen, welches Zeichen empfangen worden ist, auf einen minimalen Wert herabgesetzt.
Die Codekonventionseinheit 20 kann auch in Verbindung mit den zuvor erwähnten Logikoperationen ausgeführt sein, um Längsredundanzprüfungen und/oder zyklische Redundanzprüfungen mit Hilfe herkömmlicher, nicht gezeigter Einrichtungen auf die über die Leitung 202 her empfangenen Daten hin auszuführen.
408827/0849

Claims (17)

Patentansprüche Vf
1. Anordnung.zur Übertragung von jeweils eine Vielzahl von Bits enthaltenden Datenzeichen zwischen einer Datenverarbeitungseinrichtung und einer Übertragungsleitung, dadurch gekennzeichnet,
a) daß eine Empfangslogik (16) vorgesehen ist, welche über die Übertragungsleitung aufgenommene foit-serielle Zeichen in bit-parallele Zeichen umsetzt,
b) daß eine Sendelogik (18) vorgesehen ist, welche bit-parallele Zeichen in bit-seriell© Zeichen für die Übertragung über die Übertragungsleitung umsetzt,
c) daß eine Coaeeinheit (20) vorgesehen ist, welche mit der Empfangslogik (16) für die Aufnahme der bitparallelen Zeichen und mit der Sendelogik verbunden ist und welche eine Detektoreinrichtung zur Ermittelung der Identität der Zeichen und eine Ausführunggeinrichtung enthältρ -welche bestimmte Verlcnüpfmigsöperatio-nen"; auf die Feststellung der Identität foestiiasater Zeichen hin ausführt, und
d) daß eine Einrichtung (22A5 223) vorgesehen ist, die die Empfangslogik (16) und die Sendelogik (18) auf der Grundlage der Anzahl von in den Zeichen enthaltenen Bits einstellt«,
2. Anordnung nach Anspruch 1, dadurch gekennzeichnet, daß die Detektoreinriehtung
a) einen zwei Eingänge aufweisenden Vergleicher,
b) eine Auswähleinrichtungj, die entweder das Zeichen von der Empfangslogik (16) oder, von der Sendelogik (18) für die Zuführung zu dem einen Eingang des Vsrgleichers, ■c) eine Einrichtung zur Abgabe einer Vielzahl von Codezeichen,
409 8 27/0849
d) eine Einrichtung zur aufeinanderfolgenden Auswahl jedes der in einer Vielzahl vorgesehenen Codezeichen für die Zuführung zu dem zweiten Eingang des Vergleichers und
e) eine Anzeigeeinrichtung enthält, welche die Identität der Zeichen anzuzeigen gestattet, die entweder von der Empfangslogik (16) oder von der Sendelogik (18) bei Abgabe eines positiven Vergleichsergebnisses durch den Vergleicher abgegeben sind.
3. Anordnung nach Anspruch 2, dadurch gekennzeichnet, daß die Anzeigeeinrichtung und die eine aufeinanderfolgende Auswahl bewirkende Einrichtung
a) eine Zählereinrichtung,
b) eine Freiga^eeinrichtung, welche die Zählereinrichtung für eine Zählung in dem Fall freigibt, daß entweder die Zeichen von der Empfangslogik (16) oder die Zeichen von der Sendelogik (18) dem ersten Eingang des Vergleichers zugeführt sind,
c) eine Schrittschalteinrichtung für die schrittweise Vergrößerung des Zählerausgangssignals der für eine Zählung freigegebenen Zählereinrichtung,
d) eine Vielzahl von Gattereinrichtungen,' die jeweils für die Übertragung eines der Codezeichen zu dem zweiten Eingang des Vergleichers auf unterschiedliche ZählerStellungen der Zählereinrichtung hin entsprechend geschaltet sind, und
e) eine Einrichtung enthalten, welche die schrittweise Weiterzählung der Zählereinrichtung in dem Fall verhindert, daß ein positives Vergleichsergebnis vorliegt, wobei die Zählerstellung der stillgesetzten Zählereinrichtung die Identität des Zeichens anzeigt, das entweder von der Empfangslogik (16) oder von der Sendelogik (18) abgegeben worden ist.
409827/0849
4. Anordnung nach Anspruch 3» dadurch gekennzeichnet, daß die Empfangslogik (16) und die Sendelogik (18) eine Takteinrichtung für die Freigabe der Übertragung der Zeichen mit einer ersten Frequenz enthalten, daß die die Zählereinrichtung schrittweise weitersteuernde Einrichtung eine weitere Takteinrichtung enthält, die die Zählung mit einer zweiten Frequenz weiterzuschalten gestattet, und daß die zweite Frequenz durch die erste Frequenz, die zeitlich geteilte Ausnutzung der Codeeinheit (20) für die Empfangslogik (16) und die Sendelogik (18) und die Anzahl der in einer Vielzahl auftretenden Codezeichen bestimmt ist.
5. Anordnung nach Anspruch 2, dadurch gekennzeichnet, daß die bestimmte Verknüpfungsoperationen ausführenden Einrichtungen eine Detektoreinrichtung enthalten, welche das aufeinanderfolgende Auftreten eines ersten und eines zweiten Zeichens festzustellen gestattet, welches durch die Anzeigeeinrichtung identifiziert ist, und daß auf das aufeinanderfolgende Auftreten der betreffenden Zeichen hin ansprechende Einrichtungen vorgesehen sind, die die Operation einer weiteren Verknüpfungseinrichtung freigeben.
6. Anordnung nach Anspruch 2, dadurch gekennzeichnet, daß die bestimmte Verknüpf ungsoperätionen ausführenden Einrichtungen .
a) eine Logikeinrichtung, welche die Übertragung eines ersten, durch die Anzeigeeinrichtung identifizierten Zeichens sperrt, und
b) eine weitere Logikeinrichtung enthalten, die auf das erste Zeichen hin die Übertragung eines zweiten Zeichens freigibt„
40982 7/0849
7. Anordnung nach Anspruch 6, dadurch gekennzeichnet, daß das erste Zeichen und das zweite Zeichen miteinander übereinstimmen, daß das erste Zeichen als Zeichen für die Herbeiführung der Synchronisation ausgenutzt ist und daß das zweite Zeichen ein Datenzeichen ist.
8. Anordnung nach Anspruch 2, dadurch gekennzeichnet,
daß die bestimmte Verknüpfungsoperationen ausführenden Einrichtungen
a) eine Logikeinrichtung , welche zu der Verarbeitungseinrichtung hin die Übertragung von Synchronisierzeichen sperrt, die durch die Anzeigeeinrichtung identifiziert sind, und
b) eine Einrichtung enthalten, welche die genannte Logikeinrichtung in dem Fall abschaltet, daß ein scheinbares Synchronisierzeichen zu der Verarbeitungseinrichtung (10) als Datenzeichen zu übertragen ist.
9.· Anordnung nach Anspruch 2, dadurch gekennzeichnet, daß die die Empfangslogik und die Sendelogik festlegende Einrichtung zumindest eine elektromechanische Verbindungseinrichtung (22) mit elektrischen Anschlüssen enthält, die so geschaltet sind, daß in Abhängigkeit von der Anzahl von Bits in den Zeichen ein Anschluß mit einem Anschluß von zumindest zwei weiteren Anschlüssen verbunden ist.
10. Anordnung nach Anspruch 2, dadurch gekennzeichnet, daß die Codezeichen jeweils durch ein Muster von Verknüpfungszeichen 1 und 0 gebildet sind und daß die eine Vielzahl von Codezeichen enthaltende Einrichtung
409827/084
a) einen ersten Teil (22A) einer elektromechanischen Verbindungseinrichtung, deren Anschlüsse in Reihe mit den eine aufeinanderfolgende Auswahl vornehmenden Einrichtungen verbunden sind,
b) einen zweiten Teil (22B) der Verbindungseinrich-
' tung, dessen Anschlüsse zur Herstellung eines elektrischen Kontaktes mit dem ersten Teil (22A) verbunden sind,
c) eine erste und zweite Potentiale liefernde Einrichtung und
d) eine-Verbindungseinrichtung enthalten, welche die ersten und zweiten Potentiale an die Anschlüsse des zweiten Teiles der Verbindungseinrichtung ih einer Anordnung abgibt, die dem Binärmuster der Verknüpfungszeichen 1 und O des jeweiligen Codezeichens entspricht.
11. Anordnung nach Anspruch 1, dadurch gekennzeichnet, daß die Empfangslogik (16) und die Sendelogik (18) jeweils Zähler enthalten für die Aufrechterhaltung der Synchronisation der Anzahl von Bits in jedem der Zeichen, daß die Zähler schrittweise aus einem Rückstellzustand in einer Anzahl von Schritten herausgeführt werden, die der Anzahl von Bits in einem Zeichen entspricht, bevor wieder eine Zurückstellung erfolgt, daß die die Empfangslogik (16) und die Sendelogik (18) einstellende Einrichtung zumindest eine elektromagnetische Verbindungseinrichtung (22) enthält, deren elektrische Anschlüsse so geschaltet sind, daß bezüglich jedes Zählers ein Anschluß mit dem Rückstelleingang des betreffenden Zählers verbunden ist und daß zumindest zwei weitere Anschlüsse mit denjenigen Ausgängen des Zählers verbunden sind, die der Anzahl von Bits zweier unterschiedlicher Zeichenlängen entsprechen, und daß
409827/0849
ferner eine elektrische Verbindung zwischen einem Anschluß und einem der beiden anderen Anschlüsse vorhanden ist.
12. Anspruch nach.Anspruch 1, dadurch gekennzeichnet, daß die Empfangslogik (16)
a) ein erstes Schieberegister, welches von der Übertragungsleitung her die Bits der Zeichen seriell aufnimmt ,
b) ein zweites Schieberegister, welches die Bits der Zeichen nach Hindurchlaufen durch das erste Schieberegister aufnimmt,
c) eine Vergleichereinrichtung, die den. Inhalt des ersten Schieberegisters und des zweiten Schieberegisters mit einem bestimmten Synchronisationszeichen vergleicht,
d) eine Einrichtung zur Herbeiführung der Empfangslogiksynchronisation für weitere Zeichen, die über die Übertragungsleitung übertragen werden, und zwar auf das Vorliegen eines positiven Vergleichs durch die Vergleichereinrichtung,
e) eine Einrichtung zur Erzeugung eines Steuersignals für jedes empfangene Zeichen nach der Herbeiführung der Synchronisation und
f) eine Freigabeeinrichtung enthält, welche die Bits der Zeichen in dem ersten Schieberegister für die Übertragung in paralleler Form zu der Verarbeitungseinrichtung (10) auf das Steuersignal hin freigibt.
13. Anordnung nach Anspruch 12, dadurch gekennzeichnet, a) daß zwischen dem ersten Schieberegister und der Verarbeitungseinrichtung ein Puffer vorgesehen ist, derart, daß das Zeichen zu dem Puffer auf das Steuer-
409827/0849
signal hin übertragen wird,
b) daß eine erste Anzeigeeinrichtung vorgesehen ist, die anzuzeigen gestattet, daß das erste Schieberegister ein vollständiges Zeichen enthält,
c) daß eine zweite Anzeigeeinrichtung vorgesehen ist, die anzuzeigen gestattet, daß der Puffer ein vollständiges Zeichen enthält, und
d) daß eine Einrichtung vorgesehen ist, die ein Überlaufsignal in dem Fall erzeugt, daß die erste Anzeigeeinrichtung und die zweite Anzeigeeinrichtung jeweils das Vorliegen eines vollständigen Zeichens anzeigen.
14. Anordnung nach Anspruch 1, dadurch gekennzeichnet, daß die Sendelogik (18)
a) einen Sendepuffer für die. Aufnahme von bit-parallelen Zeichen von der Verarbeitungseinrichtung (10),
b) ein Schieberegister für die Aufnahme eines bitparallelen Zeichens, welches bitweise seriell an die Übertragungsleitung herausgeschoben wird,
c) eine Steuereinrichtung, welche das bit-parallele Zeichen an das Schieberegister bereitstellt und welche eine Vielzahl von Eingängen für die Aufnahme von bit-parallelen Zeichen von unterschiedlichen Quellen aufweist,
d) eine Verbindungseinrichtung für die Verbindung einer der Eingänge zwecks Aufnahme des bit-parallelen Zeichens von dem Sendepuffer,
e) eine Einrichtung zur Bereitstellung einer Vielzahl von Codezeichen,
f) eine Verbindungseinrichtung, welche eine Verbindung zu einem weiteren Eingang der Eingänge zwecks Aufnahme eines der bestimmten Codezeichen herstellt,
409827/0849
g) eine in der Steuereinrichtung enthaltene Sperreinrichtung, welche die normale Übertragung von bit-parallelen Zeichen von dem Sendepuffer zu dem Schieberegister auf ein Steuersignal hin sperrt, und
h) eine in der Steuereinrichtung enthaltene Freigabeeinrichtung enthält, welche die Übertragung der Code· zeichen zu dem Schieberegister auf das Steuersignal hin freigibt.
15. Anordnung nach Anspruch 14, dadurch gekennzeichnet,
a) daß eine Anzeigeeinrichtung vorgesehen ist, die anzuzeigen gestattet, daß der Sendepuffer und das Schieberegister keine Zeichen enthalten, und die bei Fehlen derartiger Zeichen ein Unterlaufsignal erzeugt, und
b) daß in der Steuereinrichtung eine Übertragungseinrichtung enthalten ist, die ein Synchronisierzeichen über die Übertragungsleitung solange überträgt, bis ein Zeichen von einer anderen Quelle für die Übertragung über die betreffende Übertragungsleitung bereit ist.
16. Anordnung nach Anspruch 14 oder 15, dadurch gekennzeichnet, daß ein Paritätsgenerator vorgesehen ist, der sämtliche Bits eines Zeichens von der Verarbeitungseinrichtung (10) her aufnimmt und der in Abhängigkeit vom Zustand der Bits des Zeichens ein Paritätsbit zu erzeugen gestattet, und
b) daß eine Abgabeeinrichtung vorgesehen ist, die das Paritätsbit an die in Frage kommende Stelle des Puffers mit den Bits des Zeichens abgibt, derart,
AO9827/0849
daß das über die Übertragungsleitung mit Hilfe des Schieberegisters zu übertragende. Zeichen das Paritätsbit enthält.
17. Anordnung nach Anspruch 16, dadurch gekennzeichnet,
a) daß eine elektromechanische Verbindungseinrichtung (22) vorgesehen ist, welche von der Verarbeitungseinrichtung (10) sämtliche Bits des Zeichens erhält, die in über die minimale Zeichengröße hinausgehenden Zeichenpositionen vorhanden sind, .'
b) daß der Sendepuffer direkt von der Verarbeitungseinrichtung lediglich solche Bits des Zeichens aufnimmt, die in Zeichenpositionen der minimalen Zeichengröße vorhanden sind,
c) daß Einrichtungen vorgesehen sind, die das Paritätsbit an den Sendepuffer mit Hilfe der Verbindungseinrichtung abgeben, und
d) daß in der Verbindungseinrichtung Stromkreise für die nicht in der minimalen Zeichengröße enthaltenen Bits und für das Paritätsbit geschaffen sind, derart, daß sämtliche Bits des Zeichens und das Paritätsbit an den Sendepuffer an den von der Zeichenlänge abhängigen bezeichneten Stellen gelangen.
27/0840
DE2400047A 1973-01-02 1974-01-02 Anordnung zur uebertragung von datenzeichen zwischen einer datenverarbeitungseinrichtung und einer uebertragungsleitung Pending DE2400047A1 (de)

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
US320380A US3863226A (en) 1973-01-02 1973-01-02 Configurable communications controller having shared logic for providing predetermined operations

Publications (1)

Publication Number Publication Date
DE2400047A1 true DE2400047A1 (de) 1974-07-04

Family

ID=23246149

Family Applications (1)

Application Number Title Priority Date Filing Date
DE2400047A Pending DE2400047A1 (de) 1973-01-02 1974-01-02 Anordnung zur uebertragung von datenzeichen zwischen einer datenverarbeitungseinrichtung und einer uebertragungsleitung

Country Status (7)

Country Link
US (1) US3863226A (de)
JP (1) JPS5726371B2 (de)
AU (1) AU6270473A (de)
CA (1) CA1004370A (de)
DE (1) DE2400047A1 (de)
FR (1) FR2212723B3 (de)
GB (1) GB1457267A (de)

Families Citing this family (22)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US4012719A (en) * 1975-04-11 1977-03-15 Sperry Rand Corporation Communication multiplexer module
US4034346A (en) * 1975-10-15 1977-07-05 Compagnie Honeywell Bull (Societe Anonyme) Interface for establishing communications between a data-processing unit and a plurality of stations
US4048673A (en) * 1976-02-27 1977-09-13 Data General Corporation Cpu - i/o bus interface for a data processing system
US4494186A (en) * 1976-11-11 1985-01-15 Honeywell Information Systems Inc. Automatic data steering and data formatting mechanism
JPS5453840A (en) * 1977-10-06 1979-04-27 Hitachi Ltd Communication control unit
US4218758A (en) * 1978-06-30 1980-08-19 International Business Machines Corporation Parallel-to-serial binary data converter with multiphase and multisubphase control
FI76462C (fi) * 1980-09-29 1988-10-10 Honeywell Inf Systems Kommunikationsmultiplexer med ett variabelt prioritetsschema.
US4405981A (en) * 1980-09-29 1983-09-20 Honeywell Information Systems Inc. Communication multiplexer having an apparatus for establishing a single line priority
DE3241161C2 (de) * 1981-11-09 1994-11-17 Canon Kk Datenübertragungssystem
US4700358A (en) * 1985-11-18 1987-10-13 Hayes Microcomputer Products, Inc. Synchronous/asynchronous modem
US5055717A (en) * 1986-05-30 1991-10-08 Texas Instruments Incorporated Data selector circuit and method of selecting format of data output from plural registers
US4715044A (en) * 1986-07-03 1987-12-22 American Telephone & Telegraph Company Automatic synchronous/asynchronous modem
US5576980A (en) * 1991-06-28 1996-11-19 Texas Instruments Incorporated Serializer circuit for loading and shifting out digitized analog signals
US5475618A (en) * 1993-01-28 1995-12-12 Advanced Micro Devices Apparatus and method for monitoring and controlling an ion implant device
US5553271A (en) * 1994-07-11 1996-09-03 Hilgraeve Incorporated Auto-detect system and method for data communication
US6477677B1 (en) 1997-04-28 2002-11-05 Canon Kabushiki Kaisha Device and method for coding and decoding data
FR2763768B1 (fr) * 1997-05-26 2000-09-08 Canon Kk Dispositif et procede de codage et decodage de donnees
US7100020B1 (en) * 1998-05-08 2006-08-29 Freescale Semiconductor, Inc. Digital communications processor
US7099352B1 (en) * 2001-01-03 2006-08-29 Juniper Networks, Inc. System, apparatus, and method for increasing resiliency in communications
US6985096B1 (en) * 2004-08-17 2006-01-10 Xilinx, Inc. Bimodal serial to parallel converter with bitslip controller
US7502433B1 (en) 2004-08-17 2009-03-10 Xilinx, Inc. Bimodal source synchronous interface
US20150096974A1 (en) * 2013-10-08 2015-04-09 Bsh Home Appliances Corporation Modular domestic cooking appliance with customizable cooking bays/ modules

Family Cites Families (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US3482213A (en) * 1967-03-27 1969-12-02 Burroughs Corp Digital data transparent transmission means
US3452330A (en) * 1967-07-25 1969-06-24 Bell Telephone Labor Inc Asynchronous data transmission system with error detection and retransmission
US3516069A (en) * 1967-08-14 1970-06-02 Collins Radio Co Data character assembler and disassembler
US3710327A (en) * 1970-12-14 1973-01-09 Ibm Synchronous communications adapter

Also Published As

Publication number Publication date
AU6270473A (en) 1975-05-22
FR2212723A1 (de) 1974-07-26
GB1457267A (en) 1976-12-01
US3863226A (en) 1975-01-28
JPS49102206A (de) 1974-09-27
FR2212723B3 (de) 1976-10-22
CA1004370A (en) 1977-01-25
JPS5726371B2 (de) 1982-06-04

Similar Documents

Publication Publication Date Title
DE2400047A1 (de) Anordnung zur uebertragung von datenzeichen zwischen einer datenverarbeitungseinrichtung und einer uebertragungsleitung
DE69733463T2 (de) Vorrichtung und verfahren zur rahmung von paketen
DE2225141C2 (de) Vorrichtung zum zeitlich verschachtelten Übertragen von Daten unterschiedlichen Formats
DE2727533A1 (de) Datenuebertragungssystem
DE2747384C2 (de) Datenverarbeitungseinheit mit Einrichtung zur Prüfung des Verarbeitungsabschnitts
DE19505097C1 (de) Verschlüsselungsvorrichtung
DE2843235A1 (de) Verfahren und vorrichtung zur seriellen uebertragung von informationen
DE19736434A1 (de) Verfahren und Vorrichtungen zur Erkennung der Position von in einem seriellen Datenempfangsstrom liegenden Datenpaketen
DE2821348A1 (de) Digitales dialogsystem
DE2612311A1 (de) Datenschleifen-vielfachleitungs- verbindungssystem
DE2801611A1 (de) Verfahren und anordnung zum adressieren und speichern von daten in speichern mit wahlfreiem zugriff
DE3035506A1 (de) Daten-dialogsystem
CH644235A5 (de) Steuerungsadapter fuer uebertragungsleitungen.
DE2154018B2 (de) Anordnung zur digitalen Datenver- und Entschlüsselung
DE69020439T2 (de) Anordnung zur Synchronisierung von Datenrahmengruppen in einem seriellen Bitstrom.
DE2719531B2 (de) Digitale Logikschaltung zur Synchronisierung der Datenübertragung zwischen asynchrongesteuerten Datensystemen
DE3246432C2 (de)
DE69631852T2 (de) Synchronisierschaltung für ein Kompression/Expansionssystem eines digitalen Audiosignals
DE2461091C3 (de) Gerät zur Erfassung und Weitergabe der Anzahl von ein bestimmtes Ereignis repräsentierenden Signalen
DE3639609A1 (de) Einrichtung zur ueberpruefung von datenuebertragungsfehlern, insbesondere bei elektronischen registrierkassen
DE1252727B (de) Verfahren zum störungsfreien Empfang übertragener Daten
DE3545293C2 (de)
DE68926677T2 (de) Datenaufnahmeschaltung für serielle kontrolleinheit
EP0225587B1 (de) Schaltungsanordnung zum Regenerieren und Synchronisieren eines digitalen Signales
DE68919211T2 (de) Empfänger für seriellen Daten.

Legal Events

Date Code Title Description
OHJ Non-payment of the annual fee