DE2612311A1

DE2612311A1 - Datenschleifen-vielfachleitungs- verbindungssystem

Info

Publication number: DE2612311A1
Application number: DE19762612311
Authority: DE
Inventors: Seiichi Miyazaki
Original assignee: JAPAN SYSTEM ENGINEERING CO
Current assignee: JAPAN SYSTEM ENGINEERING CO
Priority date: 1975-03-24
Filing date: 1976-03-23
Publication date: 1976-10-07
Also published as: FR2305899B1; US4078228A; FR2305899A1; GB1530405A

Description

DR. CLAUS REINLÄNDER DIPL.-ING. KLAUS BERNHARDT D-8 München 60 . Orthstraße 12 ■ Telefon (089) 832024/5 Telex 5212744 · Telegramme Interpatent

302/1

Japan System Engineering Co., Ltd.

2-9-20, Shirako, Wakou-shi Saitama-ken, Japan

Datenschleifen-Vielfachleitungs-Verbindungssystem

Prioritäten: 24. März 1975 Japan 35205/75

24. Juli 1975 Japan 90962/75

25. August 1975 Japan 102127/75

Die Erfindung betrifft ein Datenverbindungssystem zum Bilden eines Datenschleifen-Vielfachleitungssystems.

Bei einem Datenschleifen-Vielfachleitungssystem sind eine Mehrzahl von Datenstationen in Serie durch eine gemeinsame Übertragungsleitung, sogenannte Vielfachleitung, verbunden. Die Übertragungsanforderungssignale für die Vielfachleitung, die gleichzeitig durch mehrere Datenstationen erzeugt werden, müssen im Multiplexbetrieb oder auf Time-Sharing-Basis verarbeitet werden. Im allgemeinen hat das Time-Sharing-System, bei dem bestimmte Zeitspalte einer Datenstation durch die Information vorgesetzter Adressen zugeordnet werden, einen höheren Übertragungswirkungsgrad und eine höhere Flexibilität im Vergleich mit dem Zeitteil-Multiplexsystem, bei dem dieselben Zeitspalte fest den Datenstationen zugeordnet sind. Aus diesem Grund ist das erstere System auch bei Datenverbindungssystemen verwendet worden, die Datenverarbeitungsgebiete relativ kleiner Abmessungen aufweisen. Die Leistungsfähigkeit des Systems kann wesentlich verbessert werden, indem eine Prioritätskontrolle über die Übertragungsanforderungen angewendet wird,

609841/0745

~ 2 —

die für denselben Zeitspalt durch mehrere Datenstationen erzeugt werden, wobei es einer Station, die eine Übertragungsanforderung mit dem höchsten Prioritätspegel erzeugt, ermöglicht wird, die Zeitspalte zu verwenden, und ein Prioritätspegel in Übereinstimmung mit dem Zustand der Übertragungsanforderung abgegeben wird.

Wenn eine Information gemäß dem festen Zeitspalt, der durch eine zentrale Datenstation bestimmt ist, übertragen wird, empfängt die zentrale Datenstation die Information, welche Zeitspalte von einer Ausbreitungsschleifenverzögerung begleitet sind, welche die Informationen enthält, die in den nächsten Zeitspalten weiterübertragen werden müssen. Die Schleifenverzögerung ändert sich wesentlich in. Abhängigkeit von der Länge der Vielfachleitung und die Länge differiert in Übereinstimmung mit den Systemen, so daß die Schleifenverzögerung bei verschiedenen Systemen variiert. Demgemäß ist es notwendig, eine zusätzliche Verzögerung beizugeben, um die richtige Zeit für die Weiterübertragung an der zentralen Datenstation zu erhalten.

Das Datenverbindungssystem nach der Erfindung ist dadurch gekennzeichnet, daß mehrere Datenstationen einschließlich einer zentralen Datenstation in Serie in einer Datenschleifen-Vielfachleitung derart verbunden sind, daß die Signale in einer Sichtung über die Schleife übertragen werden und daß ein Informationsblock, der zwei Rahmen von Zeitspalten enthält und von der zentralen Datenstation ausgesandt wird, zu allen lokalen Datenstationen übertragen wird, daß der Informationsblock wenigstens ein Blocksynchronisiersignal enthält, daß jede Station Einrichtungen zum Einsetzen einer zu übertragenden Information in den ersten Rahmen und Einrichtungen zum Empfangen des Inhalts der Information des zweiten Rahmens enthält, und daß die zentrale Datenstation Einrichtungen zum Weiterübertragen des Inhalts der Information des ersten Rahmens enthält, der von der Vielfachleitung im zweiten Rahmen empfangen wird.

609841/0745

Das Datenschleifen-Vielfachleitungs-System steuert die Übertragung auf der Basis des Zeitteil-Multiplex-Betriebs. Wenn die gesamte Zeitverzögerung zur Weiterübertragung einschließlich der Schleifenverzogerungszeit innerhalb eines Rahmens untergebracht werden kann, besteht in der zentralen Datenstation der Informationsblock, der eine Übertragungseinheit enthält, aus zwei Rahmen A und B. Eine Übertragungsinformation einschließlich der Adresse der übertragenden Datenstation wird in den Rahmen A eingesetzt und die weiterübertragene Information von dem Rahmen B wird durch eine Empfangsdatenstation frei von der Einstellung der Zeitverzögerung empfangen.

Gemäß der Erfindung wird die Verbindung in einen Übertragungsmodus und einen Empfangsmodus aufgeteilt, wodurch das Übertragungsverfahren vereinfacht wird, wobei mehrere Datenstationen Übertragungsanforderungen in demselben Informationsblock ausführen und die Anforderungspriorität bestimmt wird, wodurch nur eine Datenstation mit der höchsten Priorität für den Betrieb ausgewählt wird, um damit eine genaue Übertragung auszuführen und die Leistungsfähigkeit des Übertragungssystems zu verbessern.

Des weiteren sind Einrichtungen zum Prüfen des Synchronisierungszustandes und Einrichtungen zum Trennen einer fehlerhaften Station oder zum Auswechseln einer fehlerhaften gemeinsamen, zu einer Station gehörenden Schnittstelle vorgesehen, wodurch ein Ausfall des Systems verhindert und ein dadurch verursachter Schaden für das System auf ein Minimum reduziert werden kann.

Die Erfindung wird beispielhaft anhand der Zeichnung beschrieben, in der sind

Pig. 1 ein Blockschaltbild eines Datenschleifen-Vielfachleitungssystems, bei dem das Übertragungssystem der Erfindung anwendbar ist,

"4 1 /07 A 5

.. if. -

Fig. 2a eine Darstellung eines Beispiels eines Informationsblocks, der bei dem Übertragungssystem der Erfindung verwendet werden kann,

Fig. 2b eine Darstellung des Synchronisiersignals in dem in Pig. 2a gezeigten Informationsblock,

Fig. 2c eine Darstellung von Prioritätssignalen,

Fig. 3 ein Blockschaltbild der zentralen Datenstation des in Fig. 1 gezeigten Übertragungssystems,

Fig. 4- ein Blockschaltbild einer lokalen Station,

Fig. 5 ein Blockschaltbild der Synchronisiersteuereinrxchtung der in Fig. 4- gezeigten Station,

Fig. 6 ein Blockschaltbild einer Verzögerungssteuervorrichtung ,

Fig. 7 ein Blockschaltbild der Mastersynchronisiersteuereinrichtung der in Fig. 3 gezeigten zentralen Datenstation,

Fig. 8 ein Blockschaltbild der Vielfachleitungsschnittstelle der in den Fig. 3 und 4- gezeigten zentralen Datenstation,

Fig. 9 ein Blockschaltbild der gemeinsamen Schnittstelle der in den Fig. 3 und 4· gezeigten zentralen Datenstation,

Fig.10a und 10b Darstellungen von anderen Formen des Informationsblocks, die bei dem Datenverbindungssystem der Erfindung anwendbar sind,

Fig. 11 ein Blockschaltbild einer Abwandlung der in Fig. 4-gezeigten Station mit einem Hauptleitungsweg und einem Bypass-Leitungsweg und

Fig. 12 ein Blockschaltbild einer weiteren Abänderung der in Fig. 4· gezeigten Station mit einer gemeinsamen Reserveschnittstelle.

Fig. 1 zeigt ein sogenanntes Datenschleifen-Vielfachleitungssystem 101, bei dem eine zentrale Datenstation 102 und mehrere lokale Datenstationen 103 in Serie über eine gemeinsame Übertragungsleitung 104, sogenannte Vielfachleitung, derart verbunden sind, daß Signale in einer Richtung übertragen werden, wie durch die Pfeile gezeigt ist. Die

609841/0745

Vielfachleitung 104- besteht aus einem Paar verdrillter Kontaktgeber (Leiter) und das VieIfachleitungssignal hat die Form eines kodierten Biphasen-Bitseriensignals. Bei diesem Beispiel beträgt die Datenübertragungsgeschwindigkeit 1 M Bits/sec. und das kodierte Biphasen-Taktsignal hat eine Frequenz von 2 MHz.

Jede der Stationen 102 und 105 ist zum Durchlassen oder Blocken aufgebaut, um die VieIfachleitungssignale einzusetzen, um die Informationen zu übertragen und gleichzeitig die Informationen von der Vielfachleitung zu empfangen. Jede Datenstation ist mit mehreren zu der Station gehörenden Vorrichtungen 106 über Zweiriehtungssammelschienen 107 verbunden, welche parallele Bytesignale übertragen, um eine Bitserien-Parallel-Umsetzung und eine Bitparallel-Bitserien-TJmsetzung sowie eine willkürliche Schnittstellenanordnung, wie später beschrieben wird, auszuführen.

Zusätzlich zu allen Funktionen der anderen Stationen kann die zentrale Datenstation 102 Zeitgabesignale erzeugen, die Schleifenübertragungsverzögerung steuern und ein spezifisches Kodesignal zum Zwecke der Steuerung der Vielfachleitung 104 als Ganzes aussenden. Deshalb kann die zentrale Datenstation gewünschtenfalls in eine Schleifensteuerstation und eine Datenstation, die einer lokalen Station 103 gleichartig ist, aufgeteilt werden. Eine gemeinsame Schnittstelle gehört zu geder Station und üblicherweise sind mehrere gemeinsame Schnittstellen vorgesehen. Wenn Übertragungsanforderungen gleichzeitig durch mehrere gemeinsame Schnittstellen ausgeführt werden, wird eine der gemeinsamen Schnittstellen in Übereinstimmung mit einer vorbestimmten Priorität ausgewählt und diese Verarbeitung wird als Bezeichnung einer Adresse ausgeführt, die für die Übertragung und den Empfang sowie die Datenpufferung und die Rückantwort erforderlich ist.

609841 /0745

Jede Vorrichtung hat die Funktion eines Eingangs und/oder eines Ausgangs und eine besondere Steuereinrichtung zum Betätigen jeder Vorrichtung ist an der Seite der Vorrichtung vorgesehen und ist mit der gemeinsamen Schnittstelle über eine Vorrichtungsschnittstelle verbunden.

Die Übertragung der Information wird auf" der Basis des Zeitteilmultiplexbetriebs (TDM) unter Verwendung eines Informationsblocks als eine Einheit ausgeführt. Alle Stationen und gemeinsamen Schnittstellen des Übertragungssystems haben eine der beiden Betriebsarten, d.h. die Übertragungsbetriebsart und die Empfangsbetriebsart. Der Ausdruck "Übertragungsbetriebsart" bedeutet eine Betriebsart, bei der einer der Schnittstellen Informationen zu der Vielfachleitung über eine Zweirichtungssammelschiene und eine Datenstation überträgt, während der Ausdruck "Empfangsbetriebsart" eine Betriebsart bedeutet, bei der eine gemeinsame Schnittstelle eine Information von der Vielfachleitung über eine Datenstation und eine Zweirichtungssammelschiene empfängt.

Fig. 2 zeigt ein Beispiel der Form eines Informationsblocks, der über die Vielfachleitung übertragen wird. Ein Austausch der Information ist zwischen allen Datenstationen möglich und das Blocken oder Bilden von Zeitspalten wird in der zentralen Datenstation ausgeführt. Der gebildete Block wird kontinuierlich ausgesandt und auf diese Weise werden die lokalen Stationen auf den Bittakt der zentralen Datenstation synchronisiert.

In Fig. 2a bezeichnet SYN ein Synchronisiersignal, von dem ein Beispiel in Fig. 2b gezeigt ist und das eine Länge von 9 Bits aufweist und von anderen Signalen durch den Umstand unterschieden werden kann, daß es ein Übertragungssignal eines besonderen Musters bildet, das nicht mit der Regel der Biphasenkodierung übereinstimmt. SYN wird für die Identifizierung des Informationsblockens verwendet. PRC bezeichnet eine Prioritätssteuerung mit

609841/0745

einer Länge von 9 Bits, welche die Zuordnung eines entsprechenden Infonnationsblocks ermöglicht, wenn dort gleichzeitige Übertragungsanforderungen, d.h. Übertragungsanforderungen für denselben Informationsblock von mehreren gemeinsamen Blocks, auftreten. Das Prioritätssteuersignal ist in Fig. 2c entsprechend einem vorbestimmten Prioritätspegel dargestellt.

Der Rahmen A enthält 16 Spalte, die verwendet werden, um die Informationen mit Ausnahme von ASA einzusetzen,und enthält vier Zeitspalte RAA, TAA, DTA und ASA. Der Zeitspalt RAA stelle eine Empfangsadresse einer gemeinsamen Schnittstelle dar, die bestimmt ist, die Information des Rahmens B .zu empfangen und die eine Länge von 9 Bits hat. Der Zeitspalt TAA stellt eine Übertragungsadresse dar, die eine gemeinsame Schnittstelle darstellt, welche die Information des Rahmens A überträgt und eine Länge von 9 Bits hat. Ein Zeitspalt DTA zeigt eine Information, die durch eine Vorrichtung verarbeitet werden soll, die durch die gemeinsame Schnittstelle unterbrochen ist. Ein Teil dieser Information kann für die Adressenexpansion, die Blockfolgezahl, das Weiterübertragungskennzeichen und den Blockprüf byte zusätzlich als Information verwendet werden, die durch eine bezeichnete Vorrichtung angefordert wird. Der Zeitspalt ASA stellt eine Rückantwortinformation dar, die durch eine gemeinsame Schnittstelle eingesetzt wird, die durch den Zeitspalt RAA adressiert ist.

Der Rahmen B wird als die Zeitspalte zum Empfangen einer Information mit Ausnahme von ASB verwendet und alle gemeinsamen Schnittstellen befinden sich in der Empfangsbetriebsart. Die Informationen im Rahmen B sind eine Nachbildung der Informationen im Rahmen A, die durch eine zentrale Datenstation übertragen worden sind. Deshalb entsprechen die Zeitspalte RAA, TAA, DTA und ASA des Rahmens A jeweils den Zeitspalten RAB, TAB, DTB und ASB des Rahmens B.

609841/0745

-S-

Ein typischer Aufbau der zentralen Datenstation 102 ist in Pig. 3 dargestellt. Ein Vielfachleitungssignal 104 wird durch einen Empfänger 301 empfangen und dessen Ausgangssignal wird durch eine Verzögerungssteuereinrichtung verzögert und dann an eine Vielfachleitungs-Schnittstelle 303 angelegt, wo gewünschtenfalls ein Einsetzen oder Umgehen der Vielfachleitungsinformation ausgeführt wird. Die Information des Rahmens A wird über die Vielfachleitung 104 über eine Treiberstufe 304 übertragen. Die Steuerung der Verzögerungszeit der Verzögerungssteuereinrichtung 302 wird unter der Steuerung einer Mastersynchronisiersteuereinrichtung 305 ausgeführt und die Synchronisierung der Vielfachleitungs-Schnittstelle 303 wird durch ein Synchronisiersignal von einer Synchronisiersteuereinrichtung 3O6 gesteuert. Mehrere gemeinsame Schnittstellen 30? sind mit der Vielfachleitungs-Schnittstelle 303 verbunden und jede gemeinsame Schnittstelle ist mit einer Vorrichtung 106 verbunden. Die Einzelheiten der Verzögerungssteuereinrichtung 302, der Synchronisiersteuereinrichtung 3O6 und der Vielfachleitungs-Schnittstelle 303 werden später beschrieben.

Wie in Pig. 4 gezeigt ist, enthält jede lokale Datenstation 103 einen Empfänger 401, eine Synchronisiersteuereinrichtung 402, eine Vielfachleitungs-Schnittstelle 403, eine Treiberstufe 404 und eine gemeinsame Schnittstelle und hat denselben Aufbau wie die in Fig. 3 gezeigte Steuerdatenstation 102 mit der Ausnahme der Verzögerungssteuereinrichtung und der Mastersynchronisersteuereinrichtung.

Ein bevorzugter Aufbau der .Synchronisiersteuereinrichtung 402 ist in Fig. 5 gezeigt. Wie oben beschrieben wurde, hat das Vielfachleitungssignal die Form einer Biphase, bei der die Pegelübergänge von "1" nach "0" und "0" nach "1" durch ein kodiertes Biphasentaktsignal ausgeführt werden. Demgemäß hat das Phasenübergangssignal,

09841 /0745

das aus dem kodierten Biphasensignal wiederaufgefunden wird, eine Taktinformation und es ist möglich, ein rauschfreies Taktsignal von einem Phasensperrschleifenkreis PLL 501 zu verstärken, der durch das Vielfachleitungssignal gesteuert wird. Der Phasensperrschleifenkreis PLL 5OI wird verwendet, um ein kodiertes Biphasentaktsignal mit einer Frequenz von 2 MHz und ein Bittaktsignal mit einer Frequenz von 1 MHz, das durch Frequenzteilung des weiterübertragenen Taktsignals erhalten wird, zu erzeugen.

Ein Blocksynchronisiermusterdetektor 502 ist so geschaltet, daß er das Ausgangssignal von 0 bis 11 Bits einer Einrichtung 801 zur Aufhebung der BitSerienanordnung (18 Bits eines Schieberegisters) empfängt, welche das Vielfachleitungssignal speichert, das durch ein kodiertes Biphasentaktsignal abgetastet wird, und das Blocksynchronisiersignal auffindet, indem die Eingangssignale mit einem voreingestellten EquibIock-Synchronisiersignalmuster verglichen werden, um damit ein Detektorausgangssignal zu erzeugen.

Ein Bitzähler 503 erzeugt ein Übertragssignal jedesmal, wenn er bis neun Bits des Empfängerbittaktsignals ( 1 MHz) zählt,und ist derart geschaltet, daß er mit dem Detektorausgangssignal von dem Blocksynchronisiermusterdetektof 502 rückgestellt wird. Der Bitzähler 503 ist durch ein Neunbit-Schieberegister gebildet und nur ein Bit eines Pegels "1" läuft um, wodurch es möglich wird, das . Ausgangssignal "1" aufeinanderfolgend bei jeweiligen Bits des Schieberegisters zu erzeugen, die verwendet werden, um ein Bit innerhalb des Bytes zu lokalisieren.

Ein Bytezähler 504 empfängt des Ausgangssignal des neunten Bits, das als Übertragsbit dem Bitzähler 503 zugeführt wird, um das Übertragsausgangssignal zum Zählen der Zahl der Bytes in jedem Informationsblock zu zählen. Der

609841/0745

Bytezähler 504- ist so geschaltet, daß er durch das Detektorausgangssignal des Blocksynchronisiermusterdetektors gelöscht wird. In gleicher Weise wie der Bitzähler ist der Bytezähler 504- auch durch ein Schieberegister gebildet und sein Ausgangssignal wird verwendet, um ein Byte innerhalb des Informationsblocks zu lokalisieren.

Alle lokalen Datenstationen 103 werden gesteuert, um die zentrale Datenstation 102 mit einer bestimmten Ausbreitungszeitverzögerung zu steuern, die hauptsächlich durch die Länge der Vielfachleitung in bezug auf die Mastersynchronisiersteuereinrichtung 305 (Fig. 3) der zentralen Datenstation 102 bestimmt ist.

Fig. 6 ist ein Blockschaltbild eines Beispiels des Aufbaus der in Fig. 3 gezeigten ■Verzögerungssteuereinrichtung 302. Diese enthält eine Einrichtung 601 zum Aufheben der Bitserienanordnung, die durch ein Schieberegister gebildet ist, das 18 Bits enthält, von denen jedes mit 0 bis 17 mit Kettenreihenfolge vom Eingang bezeichnet ist. Im einzelnen werden die vorderen und hinteren !Teile des Phasenübergangspunktes des Vielfachleitungssignals abgetastet und in die Einrichtung 601 zur Aufhebung der Bitserienanordnung verschoben. Die Ausgangssignale von den geraden Bits der Einrichtung 601 zur Aufhebung der Bitserienanordnung werden einem Byteregister 602 zugeführt. Diese Signale entsprechen der hinteren Hälfte der kodierten entreihten Vielfachleitungs-Biphasenbit-.signale und jeder Signalpegel selbst stellt einen hohen oder einen niedrigen Pegel entsprechend dem Datenwert "1" oder dem Datenwert "0" dar. Mit anderen Worten wird die Information des Vielfachleitungs-Biphasenbitsignals nur durch den Pegel der hinteren Hälfte anstelle des Phasenübergangs beurteilt, wodurch die Information der vorderen Hälfte mit der Ausnahme aufgegeben wird, daß diese für die Auffindung des Blocksynchronisiersignals verwendet wird.

609841/0745

Das.Byteregister 602 wird durch ein erstes Ein-Erstes-Aus-Pufferregister HFO gebildet und enthält eine Zahl von Bytes, die für die Pufferung der Bytes das Rahmens A ausreichend ist. Diese Bytes sollen in aufeinanderfolgenden Zeitspalten des Rahmens B ausgesandt werden. Deshalb ist deren maximale Bytezahl gleich der Länge eines Rahmens. Im einzelnen hat das Register FIFO die Eigenschaft der Selbststeuerung. Der Ausgang des Byteregisters 602 wird mit der Einrichtung 605 zur Aufhebung der BitSerienanordnung verbunden, die derart wirkt, daß ein Byteseriensignal in ein Bitseriensignal umgesetzt wird, und die durch neun Bitschieberegister gebildet wird. Das Ausgangs-NRZ-Signal von der Einrichtung 603 zur Aufhebung der BitSerienanordnung wird an einen Exklusiv-ODER-Torkreis 604- über einen ODER-Torkreis 605 zusammen mit dem kodierten Biphasentaktsignal (50% Impulsdauer) angelegt, um in ein kodiertes Biphasenseriensignal umgesetzt zu werden. Auf diese Weise ist die empfangene Vielfachleitungsinformation im Rahmen A für die Weiterübertragung in den Rahmen B bereit.

Fig. 7 ist ein Blockschaltbild eines Beispiels des Aufbaus der Mastersynchronisiersteuereinrichtung 305 der zentralen Station. Die Einrichtung enthält einen kristallgesteuerten Oszillator 701, der bei einer Frequenz von 4· MHz schwingt und dessen Ausgangesignal durch eine (nicht gezeigte) Dividiereinrichtung, die dem Oszillator 701 zugeordnet ist, durch zwei geteilt wird, wodurch ein 2 MHz-Signal erzeugt wird, das als kodiertes Biphasen-, taktsignal verwendet wird. Dieses 2 MHz-Signal wird weiter durch zwei geteilt, um ein 1 MHz- Bittaktsignal zu bilden.

Dieses Bittaktsignal wird an einen Blocklängenzähler angelegt und dessen Ausgangsübertragssignal, das erzeugt wird, wenn der Zähler bis zu einem Wert zählt, der

609841/0745

gleich der Blocklängenzeit ist, wird verwendet, um einen Blocksynchronisiersignalmustergenerator 702 anzuregen.

Der Blocksynchronisiersignalmustergenerator 702 wird durch ein voreinstellbares Schieberegister gebildet und die Serienauegangssignale haben ein Voreinstellblocksynchronisiermuster, wodurch ein Blocksynchronisiersignal gebildet wird, wie es in Fig. 2b gezeigt ist. Diese Taktsignale bilden ein kodiertes Biphasentaktsignal.

Ein Bitzähler 704 ist so ausgebildet, daß er ein Bytetaktsignal jedesmal erzeugt, wenn bis zu 9 Bits gezahlt wird. Dieses Bytetaktsignal wird als Verschiebesignal in dem in Fig. 6 gezeigten Byteregister 602 verwendet. Das Löschsignal für den Bitzähler 704- kommt von dem Ausgang des Synchronismusdetektors 705ι der das Blocksynchronisiermuster in den Vielfachleitungs-Biphasenbitsignalen, die aus der Serie gebracht worden sind (Entserien-VieIfachleitungsbiphasenbitsignale), auffindet·

Ein Beispiel des Aufbaus der Vielfachleitungsschnittsteile 303 der zentralen Datenstation 102 ist in Fig. gezeigt. Die Vielfachleitungsschnittstelle 403 der lokalen Datenstationen 103 hat denselben Aufbau. Das Vielfachleitungssignal, das von der Vielfachleitung empfangen wird, wird zuerst an eine Einrichtung 801 zur Aufhebung der Serienanordnung angelegt, wo es in ein Bitparallelsignal umgesetzt wird. Diese Einrichtung zur Aufhebung der Serienanordnung hat denselben Schaltungsaufbau wie die Einrichtung 601 zur Aufhebung der Bitserienanordnung, die bereits im Zusammenhang mit Fig. 6 beschrieben wurde. Die Ausgangssignale der neun geraden Bits der Einrichtung 801 zur Aufhebung der Serienanordnung, die ein Byte bilden, werden an den Empfangsbytepuffer 802 angelegt, der zeitweilig ein einzelnes Byte der Information speichert, das von der Vielfachleitung empfangen wird.

809841/0745

Eine Byteparitätsprüfeinrichtung 803 ist vorgesehen, um bei jedem Byte zu prüfen, wenn das 9-Bitsignal (mit 8 Datenbits und 1 Paritätsbit), das von dem Empfangsbytepuffer 802 empfange/¹ wird, eine ungerade Parität als Ganzes bildet. Des weiteren ist eine Blockparitätsprüfeinrichtung 804 vorgesehen, um bei jedem Rahmen zu prüfen, wenn die Datenbytes eine gerade Parität longitudinal für die gesamten Bits bilden, welche das Bit des Blockparitätsbytes enthalten, das von dem Empfangsbytepuffer 802 empfangen wird. Des weiteren ist eine

OT-EIH-Steuereinrichtung 805 zum Erzeugen eines Ausgangssignals oder eine UF-EIN-Steuereinrichtungssammelschiene vorgesehen, die den Empfang der Daten eines Rahmens in Übereinstimmung mit den Ausgangssignalen von der Byteparitätsprüfeinrichtung 803 und der Blockparitätsprüfeinrichtung 804 steuert. Das Ausgangssignal hat die Form einer Bitparallelanordnung.

Ein Zweirichtungs-Sammelschienentorkreis 806 schaltet drei Signale, d.h. das Signal von der RCV-Sammelschiene, das Signal zu der TRANS-Sammelschiene und das Signal zu oder von der Zweirichtungssammelschiene. Diese Signale werden entsprechend ihrer Bestimmung gerichtet.

Eine zu der Vielfachleitung über die Zweirichtungssammelschiene auszusendende Information wird zeitweilig in einem Übertragungsbytepuffer 807 Byte für Byte gespeichert. Ein Blockprüfbytesignalgenerator 808 gibt ein Blockprüfbytesignal ab, wenn das letzte Ausgangssignal von dem Übertragungsbytepuffer 80? ausgesandt worden ist. Die Ausgangssignale von dem Bytepuffer 807 und dem Blockprüfbytesignalgenerator 808 werden einem JSerienmultiplextorkreis 809 zugeführt, um auf der Zeitteilbasis multiplex zu werden. Ein Byteparitätsgenerator 810 ist so aufgebaut, daß er eineii Paritätsbit in Übereinstimmung mit dem Ausgangssignal von dem Serienmultiplextorkreis 809 derart erzeugt, daß die Bits als Ganzes eine ungerade Parität werden, wodurch ein Übertragungsbyte von 9 Bits

609841/0745

gebildet wird, indem ein Paritätsbit kombiniert wird, wobei die Ausgänge der acht Datenbits von dem Reihenmultiplextorkreis 809 kommen. Des weiteren ist eine Reiheneinrichtung 811 mit einem 9-Bit-Schiebewiderstand vorgesehen, die ein . paralleles EIlT und ein Serien-AUS erzeugt und denselben Schaltungsaufbau wie das Exklusiv-ODER-Tor 604- hat, um Biphasensignale zu erzeugen. Das Ausgangssignal von der Reiheneinrichtung 811 wird auf der Zeitteilbasis zusammen mit einem Vielfachleitungs-TJmgehungssignal gemultiplext und dann zu der Vielfachleitung ausgesandt. Das Ausgangssignal des Vielfachleitungsmultiplextorkreises 812 bildet alle Signale mit Ausnahme aller PRC-Bits oder eines Teils davon, die durch das Ausgangssignal der Reiheneinrichtung 811 vorgesehen werden, und die Bytes des Rahmens A werden auch durch das Ausgangssignal der Reiheneinrichtung 811 eingesetzt, wenn die Datenstation in den Übertragungsbetrieb umschaltet, während alle Vielfachleitungssignale, wenn die Datenstation in dem Empfangsbetrieb bleibt, mit der Ausnahme durchgelassen werden, daß die Station adressiert und bestimmt ist, Rückantwort informationen in den Zeitspalten von ASB auszusenden·

Ein Übertragungsadressenregister 815 ist so ausgebildet, daß die Adresse einer gemeinsamen Schnittstelle gespeichert wird, die als Auforderungssignal erzeugt wird, d.h. die Information wird in den Zeitspalten von TAA ausgesandt, wenn die Station in den Übertragungsbetrieb geschaltet wird. Das Ausgangssignal von dem Übertragungsadressenregister 813 wird ausgenutzt, um die Gleichheit mit dem Ausgangssignal des Empfangsbytepuffers 802 zu vergleichen, wenn die Information der Zeitspalte von TAB im Adressenkomparator 814 gehalten wird, nachdem die gegebene Station in den Übertragungsbetrieb im Rahmen A geschaltet ist. Wenn eine Gleichheit aufgefunden wird, wird ein Koinzidenzaus gangs signal zu einer CF-AUS-Steuereinrichtung 815 gegeben.

609841/0745

Des weiteren ist eine Prioritätsprüfeinrichtung 816 vorgesehen, um zsu prüfen, falls ein Vielfachleitungs 104-ΈΙΝ-Signal ein signifikantes Bit in dem höheren Bitbereich von PRG entsprechend dem Prioritätspegel enthält, der beispielsweise von der Reiheneinrichtung 811 ausgesandt wird, wobei eine Prüfung in einer Zeitlage des achten Bits, das den achten Prioritätspegel darstellt, ausgeführt wird,

falls die Datenstation Daten mit dem niedrigsten Prioritätspegel aussenden will, welcher der in Pig. 2c gezeigte neunte Prioritätspegel der ersten Priorität ist· Wenn ein solches signifikantes Bit erkannt wird, schaltet die Prioritätsprüfeinrichtung 816 nicht in den Übertragungsbetrieb, sondern bleibt in dem Empfangsbetrieb des gegebenen Informationsblocks. Der Prioritätskode besteht aus 9 Typen von Signalen, von denen jedes aus 9 Bits besteht und derart bestimmt ist, daß die Reihenfolge des Prioritätskodes in der Reihenfolge von (111 ....11),(011... 11) ... (000...01) absteigt, wie in Pig. 2c gezeigt ist. Mit anderen Worten hat eine Datenstation, die "1" bei einem Bit eines bestimmten Pegels aussendet, eine Übertragungspriorität in bezug auf die andere Datenstation, die "1" bei einem Bit mit einem niedrigeren Pegel aussendet. Wenn eine gegebene Datenstation das signifikante Bit auf einem hohen Pegel nicht erkennt, dann legt die Prioritätsprüfeinrichtung ein Prioritätszulassungssignal an eine CF-AUS-Steuereinrichtung 815· Aufgrund des PrioritätsZulassungssignals kodiert die CF-AUS-Steuereinrichtung 815 ein Signal, das bedeutet, daß die Belegung eines Informationsblocks möglich ist, und ein weiteres Signal, das bedeutet, daß die Belegung des Informationsblocks erfolgreich war, wenn ein Koinzidenzsignal, das von einem Adressenkomparator 814· abgeleitet ist, und der Ausgang dieser kodierten Signale an die CF-AUS-Steuersammelschiene angelegt werden.

Fig. 9 ist ein Blockschaltbild eines Beispiels der gemeinsamen Schnittstelle', die für die zentrale Datenstation und die lokalen Datenstationen 103 vorgesehen ist. Diese

609841/0745

enthält eine CF-EIN-Steuerdekodiereinrichtung 901, die das Steuersignal dekodiert, das von der CF-EIN-SteuersammeIschiene empfangen wird, um verschiedene CF-Steuersignale zu bilden. Des weiteren ist ein Zweirichtungs-Sammelschienentorkreis 902 zum Übertragen eines Signals vorgesehen, das von der Zweirichtungssammelschiene empfangen wird, um eine Zeitteil-Multiplexfunktion entsprechend der Zeitgabe des Signals auszuführen. Der Zweirichtungs-Sammelschienentorkreis 902 hat eine Zeitgabe zum Anlegen eines Zweirichtungs-Sammelschienensignals an eine CF-EIN-Sammelschiene und eine Zeitgabe zum Zuführen des Signals von der CF-AUS-Sammelschiene an die Zweirichtungssammelschiene 107. Wie oben ausgeführt worden ist, ist die doppelseitig gerichtete Sammelschiene 107 zwischen die Vielfachleitungsschnittstelle 303 und die gemeinsame Schnittstelle zum Verteilen oder Auswählen des Signals geschaltet, das zu oder von der gemeinsamen Schnittstelle übertragen wird. Ein RAB-Mustersignalgenerator 904 ist zum Erzeugen eines Kodesignals vorgesehen, das mit dem Inhalt von RAB des zu empfangenden Informationsblocks zusammenfallen soll. Dieses Kodesignal kann beispielsweise als Adresse einer · gegebenen gemeinsamen Schnittstelle oder einer daran angeschlossenen Vorrichtung verwendet werden. In dem Falle des Empfangsbetriebs wird das RAB-Signal über den Zweirichtungssammelschienentorkreis 902 empfangen und das CF-EIN-Sammelschienensignal wird mit dem Ausgangssignal eines RAB-Mustersignalgenerators 904 durch einen Adressenkomparator 903 verglichen, wodurch ein "Gleich"-Signal oder ein "Nicht gleich"-Signal erzeugt wird.

Ein CF-EIN-Puffer 906 wird durch das Gleich-Signal von dem Adressenkomparator 903 eingeschaltet und im Empfangsbetrieb speichert der CF-EIN-Puffer 906 die DBT-Bytes in Serie über eine CF-EIN-Sammelschiene. In derselben Weise speichert ein Rückantwortregister 907» dem ein Signal von der CF-EIN-Sammelschiene zugeführt wird, den Inhalt von ASA des nachfolgenden Informationsblocks nach dem Übertragungsbetrieb. Das Ausgangssignal von dem

609841/0745

Rückantwortregister 907 wird in den Sammelschienenantriebspegel durch eine Rückantwortsammelschienen-Treiberstufe 908 umgesetzt und wird dann zu einer Sammelschiene ausgesandt. Das Ausgangssignal von dem CF-EIN-Puffer 906 wird durch eine Vorrichtungs-EIN-Sammelschienen-Treiberstufe 909 in den Sammelschienentreiberpegel umgesetzt und wird dann zu einer Sammelschiene ausgesandt.

Andererseits wird ein von einer entsprechenden Vorrichtung ausgesandtes Signal in einen logischen Pegel durch einen Vorrichtungs-AUS-Sammelschienenempfanger 915 umgesetzt und dann wird ein Byte, das in Serie in einem Vorrichtungs-AUS-Puffer 912 als Information gespeichert ist, in den Rahmen A als Informationsblock eingesetzt. Gleichzeitig

speichert eine Rückantwortsteuereinrichtung 913 den Yorrichtungszustand als Rückantwortinformation, die in die Zeitspalte von ASA eingesetzt werden soll, wenn die Vorrichtung Informationen empfängt. Das Ausgangssignal von der Rückantwortsteuereinrichtung 913 wird auf der Zeitteilbasis zusammen mit dem Aus gangs signal von einem Vorrichtungs -AUS-Puffer 912 durch einen Multiplex-Iorkreis in Multiplexform umgesetzt und das Multiplexsignal wird zu einem Zweirichtungssammelschienentorkreis 902 über eine GF-AUS-Sammelschiene gegeben.

Eine CF-Steuereinrichtung 914· hat einen Flip-Flop, um ein Vorrichtungs-AUS-Anforderungssignal von einer Vorrichtung zu

speichern, bis die erfolgreiche Übertragung erkannt worden ist. Des weiteren ist ein GF-AUS-Steuerdekodierer vorgesehen, um Zeitgabesignale abzugeben und eine Übertragung zu steuern, die in der gemeinsamen Schnittstelle verwendet werden soll.

Das vorstehend erläuterte Datenvielfachleitungssystem nach der Erfindung arbeitet in folgender Weise.

609841/0745

1, Aussenden des Synchronisiersignals von der zentralen Station

Die von dem kristallgesteuerten Oszillator 701 (!ig. 7) erzeugten Bittaktsignale werden durch den Blocklängenzähler 703 gezählt. Wenn dieser Zähler eine vorbestimmte Zahl erreicht, erzeugt der Zähler 703 ein Übertragssignal, das dem Blocksynchronisiermustergenerator 702 zum Voreinstellen des Blocksynchronisiermusters zugeführt wird, wodurch das nächste kodierte Biphasensperrsignal beginnt, das Blocksynchronisiersignal in Serie zu verschieben. Das durch den Synchronisiermustergenerator 702 verschobene Signal wird an den Exklusiv-ODER-Torkreis 604 über den ODER-Torkreis 6O5 angelegt. Nachdem das Blocksynchronisiermustersignal ausgesandt worden ist, bleibt das Ausgangssignal des Multiplextorkreises 6O5 auf einem niedrigeren Pegel, bis die Bitreiheneinrichtung 603 den Ausgang bei den Zeitspalten des Rahmens B anfordert. Demgegemäß erzeugt der Exklusiv-ODER-Torkreis 604 nur das Biphasen- Nullbitsignal. Durch die Eigenschaft des kodierten Biphasensignals steuert das Ausgangssignal des Exklusiv-ODER-Torkreises 604 die Zeitgabe und den Takt nicht nur der zentralen Datenstation, sondern auch aller lokalen Datenstationen.

2. Synchronisierunp; .jeder Station mit dem Informationsblock

Nach der Verstärkung durch den Empfänger wird das von jeder Station empfangene Vielfachleitungssignal an PLL

angelegt, wodurch das kodierte Biphasentaktsignal mit einer Frequenz von 2 MHz und ein Empfängerbittaktsignal von 1 MHz erzeugt werden. Das kodierte Biphasentaktsignal wird an die Einrichtung 601 zur Aufhebung der Reihenanordnung zum Abtasten des Vielfachleitungssignals angelegt. Das Ausgangssignal der Bits 0 bis 17 der Einrichtung zur Aufhebung der Reihenanordnung wird an den Blocksynchronisiermusterdetektor 502 angelegt, um nach der Koinzidenz des Synchronisiermusters zu suchen. Diese Koinzidenz wird erhalten, wenn das Bit 11 abgetastet wird, und ein Zähllöschsignal wird erzeugt, wenn das 17- Bit des Blocksynchronisiersignals empfangen wird. Dieses Zähllöschsignal

609841/0745

wird an den Bitzähler 505 und den Bytezähler 504- zu deren Löschen angelegt. Nach Empfang des Löschsignals beginnt der Bitzähler 503 die Zahl der Bittaktsignale zu zählen, und wenn bis zu 9 Bits gezahlt sind, wird ein Bytezählsignal erzeugt.

Der Bitzähler 503 besteht aus einem 9-Bit-Schieberegister und diskriminiert ein Bit des Vielfachleitungssignals, um vorzusehen, daß nur ein Bit einen "hohen"Pegel erhält. Das Ausgangssignal des 9· Bit in dem Bitzähler 503 wird als Übertrag an den Bytezähler 504 angelegt, wodurch dieser veranlaßt wird, bis zu 50 Bytes zu zählen. Der Zähler 504 hat denselben Aufbau wie der Bitzähler 5OJ, um die Bytezeitgabe des Vielfachleitungssignals zu diskriminieren.

3· Vorriohtungsdatenübertragung zu der doppelseitig gerichteten Sammelschiene über eine gemeinsame Schnittstelle

Wenn die "Vorrichtungs-AUS-Anforderung" von einer bestimmten Vorrichtung empfangen wird, wird die Aufnahme der Vorrichtungsdaten an der gemeinsamen Schnittstelle begonnen. Diese Vorrichtungs-AUS-Anforderung wird in die CF-Steuereinrichtung 914 eingestellt. Wenn der Vorrichtungs-AUS-Puffer 912 "frei" ist, wird zu dieser Zeit durch ein "Puffer-bereit"-Signal hoch dargestellt, so daß die Vorrichtungsdaten zu dem Vorrichtungs-AUS-Puffer 912 über die Vorrichtungs-AUS-Sammelschiene und den Vorrichtungs-AUS-Empfanger 915 übertragen werden können, wodurch das "Puffer bereit"-Signal nach niedrig geschaltet wird. Diese Vorrichtungsdaten enthalten einen in den Informationsblock einzusetzenden Prioritätskode PRO als "gemeinsame Schnittstellenadresse RAA" und "Vorrichtungsadresse" der Vorrichtung, die vorher durch die Vorrichtungsschnittstelle verbunden worden sind, und Bytes werden in Übereinstimmng mit der Form des Informationsblocks übertragen. Unmittelbar nach dem Ende der Übertragung der Vorrichtungsdaten empfängt

609841/0745

die Vorrichtungsschnittstelle ein "Übertragungsende"-Signal. Die an die gemeinsamen Schnittstellen gegebene Priorität wird durch ein über die CF-Steuereinrichtung 914- gehendes Kaskadensignal bestimmt, d.h. das CT-Prioritäts-EIN-Signal und das CT-Prioritäts-AUS-Signal. Demgemäß besitzt eine gemeinsame Schnittstelle am oberen Strom die Priorität über die gemeinsame Schnittstelle. Unter der Bedingung, daß die CP-AUS-Anforderung hoch ist, legt die CP-AUS-Steuerdekodiereinrichtung 916 ein TRCF-Signal an die gemeinsame Schnittstelle, um die Übertraglingsdaten in Byteserienanordnung zu übertragen, wobei das erste Byte (PRC-Byte) zu der Zweirichtungssammelschiene 107 von dem Vorrichtungs-AUS-Puffer 912 über den Multiplextorkreis 910 und den Zweirichtungs-Sammelschienentorkreis 902 gesandt wird. Als Ergebnis der Aussendung des PRO- Bytes wird das RAA-Byte unter der Voraussetzung übertragen, daß der CP-AUS-Steuerdekodierer 916 das TRCP-Signal weiter erzeugt. Wenn der letzte Datenwert übertragen wird, wird der Pegel des "Rückantwortreserve "-Signals hoch. Wenn der Pegel des "Übertragungsrückantwort "-Signals von der CP-EIN-Steuerdekodiereinrichtung 901 hoch wird, wird der Datenwert der CP-EIN-Sammelschiene in dem Rückantwortregister 907 gespeichert, während ein Rückantwort-AUS-Signal an die Vorrichtung mit dem Ergebnis angelegt wird, daß der Inhalt des Rückantwortregisters zu der Vorrichtung über die Antwortsammelschienentreiberstufe 908 und die Antwortsammeischiene übertragen wird.

4. Übertragung der Signale von der Vielfachleitungsschnittstelle zu der Vielfachleitung

In der Vielfachleitungsschnittstelle, wenn das "CF-AUS-Anforderungs"-Signal den hohen Pegel erhält, wird das TRCP-Signal erzeugt und ermöglicht es, das Prioritätsbyte zu dem Übertragungsbytepuffer 807 über die Zweirichtungssammelschiene und den Zweirichtungs-Sammelschienentorkreis zu verschieben. Das Prioritätsbyte wird in die Reiheneinrichtung 811 über den Reihenmultiplextorkreis 809 eingesetzt. Nun prüft die Prioritätsprüfeinrichtung 816, daß ein

609841/0745

Bit "1" auf einem höheren Prioritätspegel von einem Signal einer oberhalb liegenden Station ausgesandt wird. Verneinendenfalls sind Bits "1" mit einem gegebenen Prioritätspegel beispielsweise nicht die letzten von dem Vielfachleitungsmultiplextorkreis 812 zu der Vielfachleitung durch Erzeugung "höhere Priorität" von dem Prioritätsprüfeinrichtung 816. Wenn "1" in dem Signal von der oberhalb liegenden Station aufgefunden wird, bedeutet dies zu dieser Zeit, daß die oberhalb liegende Station die Priorität über die gegebene Station hat, so daß von der gegebenen Station auszusendende Informationen nicht ausgesandt werden können, d.h. diese folgen den Bytes von RAA. Wie oben erwähnt, schaltet aufgrund des Signals "höhere Priorität" die CT-AUS-Steuereinrichtung 815 in den Übertragungsbetrieb, so daß aufeinanderfolgend Bytes von RAA ausgesandt werden.

Obwohl Signale, die dem RAA-Byte nachfolgen, aufeinanderfolgend zu der Vielfachleitung in derselben Weise wie das PRC-Byte ausgesandt werden, addiert der Byteparitatssignalgenerator 810 ein ungerades Paritätsbit zu jedem Byte. Des weiteren wird nach dem letzten Vorrichtungsdatenbyte ein Blockprüfbyte, das durch den Blockprüfbytegenerator 808 erzeugt wird, hinzugefügt. Das TAA-Byte wird in dem Übertragungsadressenregister 813 gleichzeitig mit dessen Zuführung zu der Vielfachleitung gespeichert.

5· Empfang des Vielfachleitunsssignals über eine Vielfachleitungs-Schnittstelle

5&· Übertragungsbetrieb

Eine zu der Vielfachleitung in dem Rahmen A durch eine bestimmte Datenstation ausgesandte Information läuft durch

die Vielfachleitung um und wird dann durch dieselbe Station im Rahmen B als Vielfachleitungs-EIN-Signal unter der Voraussetzung empfangen, daß keine Übertragungsdatenstation unterhalb vorgesehen ist. Das Vielfachleitungssignal wird durch ein kodiertes Biphasentaktsignal synchron damit abgetastet und hat eine Frequenz, die doppelt so groß

609841/0745

ist wie die Frequenz des Vielfachleitungsbitsignals, und wird dann in die Einrichtung 801 zur Aufhebung der Reihenanordnung verschoben. Die Signale der Bits 0 bis 11 des Schieberegisters werden zu dem Synchronisiermusterdetektor ausgesandt, während Signale mit geraden Bits (9 Bits) zu dem Empfangsbytepuffer 802 übertragen werden. Das Ausgangssignal von dem Bytepuffer 802 wird überprüft, falls es eine ungerade Parität an der Byteparitätsprüfeinrichtung 803 wird.

Mach dem Aussenden der Bytes im Rahmen A und zur Zeit des Empfangs des TAB-Bytes werden das Ausgangssignal des Empfangsbytepuffers 802 und das Ausgangssignal des Übertragungsadressenregisters 813 durch den Adressenkomparator 814 verglichen. Wenn diese beiden Ausgangssignale übereinstimmen, wird die gemeinsame Schnittstelle geprüft, daß sie die höchste Priorität hat, wodurch die Belegung des Informationsblocks über die gesamte Vielfachleitung vervollständigt wird, um die Übertragung auszuführen. Des weiteren legt die CF-EIIT-Steuereinrichtung 805 ein TR-Rückantwortsignal an die CF-EIN-Steuersammelschiene. Die Rückantwortinformation wird zu der zweiseitig gerichteten Sammelschiene über die RCV-Sammelschiene und den Zweirichtungssammelschienen-Torkreis 806 gesandt.

5b. Empfangsbetrieb

Ein zu empfangendes Vielfachleitungs-EIN-Signal wird zu

den gemeinsamen Schnittstellen über die Einrichtung zur Aufhebung der Serienanordnung, den Empfangsbytepuffer 802, den Zweirichtungs-Sammelschienentorkreis 806 und das Zweirichtungs-Sammelschienentor 902 übertragen, wie vorstehend beschrieben worden ist. Beim Empfangsbetrieb wird jedoch beim letzten Byte der Daten im Rahmen B eine Prüfung ausgeführt, ob das Ausgangssignal von der Blockparitätsprüfeinrichtung 804 das Ergebnis der geraden Parität ist oder nicht, und das Ergebnis der Prüfung wird an die Empfangssteuervorrichtung 805 angelegt. Wenn der Empfang richtig

609841/0745

ist, erzeugt die Empfangssteuervorrichtung 805 ein Ausgangssignal der "CF-EIN-Anforderung".

6. Übertragung des Signals zu der gemeinsamen Schnittstelle von der Vielfachleitungsschnittstelle

6a*Empfangsbetrieb

Der an die CF-EIN-Sammelschiene von dem Zweirichtungs-Sammelschienentorkreis 902 angelegte Empfangsdatenwert wird mit den durch den RAB-Mustergenerator 904 erzeugten Datenwert in bezug auf das RAB-Byte durch den Adressenkomparator 903 verglichen, wodurch ein "Gleich"-Signal aufgrund der Koinzidenz erzeugt wird. Wenn der CF-EIN-Puffer 906 frei ist, nimmt er zu dieser Zeit aufeinanderfolgend die Daten der CF-EIN-Sammelschiene an. Wenn der CF- EIN-Puffer 906 nicht frei ist, nimmt er andererseits die Daten nicht an.

Die in dem CF-EIN-Puffer 906 gespeicherten Daten werden dann zu einer entsprechenden Vorrichtungsschnittstelle über die Vorrichtungs- EIN-Sammelschienentreiberstufe 909 übertragen. Als Antwort auf die "Übertragung der Daten zu der Vorrichtungsschnittstelle kommen "DV-Zustands"-Signale in die Rückantwortsteuervorrichtung 913 von der Vorrichtungsschnittstelle, um Rückantwortkodes zu organisieren, die zu der Zweirichtungssammelschiene über den Multiplextorkreis 910, die CF-AUS-Sammelschiene und den Zweirichtungssammelschienentorkreis 902 ausgesandt werden sollen.

6b. Üb ertragungsb etrieb

Die empfangenen Rückantwortkodes werden in dem Rückantwortregister 907 gespeichert, während sie von der CF-EIN-Sammelschiene übertragen werden, und werden dann zu der Vorrichtungsschnittstelle über die Rückantworttreiberstufe 908 übertragen.

Wenn bei dem Übertragungssystem nach der Erfindung die Übertragung unter Ausnutzung des Informationsblocks der

609841/0745

in Fig. 10a gezeigten Form, ausgeführt wird, kann ein Ausfall der Synchronisierung des Empfangs des übertragenen Signals mit hoher Wahrscheinlichkeit aufgefunden werden. Diese Form des Inf ormationsblocks ist dieselbe wie die des in Fig. 2a gezeigten Informationsblocks mit der Ausnahme, daß ein zweites Synchronisiersignal SYN2 mit einer vorbestimmten Zeitbeziehung in bezug auf das erste Synchronisiersignal SYU1 zwischen die Daten DTA des Rahmens A und die Eückantwort ASA eingesetzt wird. Das zweite Synchronisiersignal SYN2 wird an einer Station herausgenommen, welche die Daten empfängt, und wenn das Signal SYN2 in einer vorbestimmten Zeit aufgefunden wird, wird es als Bestätigung verwendet, daß die Daten DTA ohne Ausfall des Synchronismus an der Empfangsstation empfangen worden sind. Wenn das Signal SYN2 zu der vorbestimmten Zeit nicht erkannt wird, wird angenommen, daß die Daten fehlerhaft ohne Synchronismus empfangen worden sind. Diese Synchronisationsprüfung ist sehr wirksam, um Betriebsfehler auf der Basis irrtümlich empfangener Informationen zu verhindern.

Andererseits ist die in Fig. 10b gezeigte Ubertragungsform für denselben Zweck auch wirksam.

Die Erfindung beabsichtigt auch, eine Methode zum Verbessern der Zuverlässigkeit des Datenvielfachleitungs-Verbindungssystems zu schaffen. Bei dem Verbindungssystem, wie einem

On-Line-Informationssystem oder einem Prozeßsteuersystem, würde eine Störung des Verbindungssystems schwere Schaden oder ein Anhalten des Systems mit sich bringen. Deshalb ist es notwendig, daß das Verbindungssystem, das bei dem oben beschriebenen System verwendet wird, die Funktion hat, daß das Übertragungssystem nicht durch ein Teilversagen in dem System, wie eine Störung in einer Station oder Vorrichtung, beeinflußt wird und gefordert wird, daß sein Betrieb durch Abtrennen des defekten Teils fortgesetzt wird.

609841/0745

Die in Pig. 11 gezeigte Station hat denselben Aufbau wie die in Fig. 4 gezeigte mit der Ausnahme, daß ein Bypassleitungsweg vorgesehen ist, der einen Empfänger 401a, ein UND-Tor 411 und eine Treiberstufe 404a zusätzlich zu einem Hauptleitungsweg mit einem Empfänger 401b, einer Vielfachleitungsschnittstelle 403, einem UND-Tor 413 und einer Treiberstufe 404b enthält. Die in Übertragungsrichtung unteren Enden des Hauptleitungsweges und des Bypassleitungsweges sind beispielsweise an einer Mischeinrichtung 414 mit einem Hybridtransformator miteinander verbunden. Das Ausgangssignal der Treiberstufe 404b wird der Vielfachleitung 104 über die Mischeinrichtung 414 zugeführt, wenn der Hauptleitungsweg normal arbeitet. Wenn der Hauptleitungsweg gestört wird, wird das Ausgangssignal von der Treiberstufe 404a der Vielfachleitung zugeführt, wodurch der Hauptleitungsweg abgeschaltet wird.

Das über die Vielfachleitung 104 abgegebene Eingangssignal wird sowohl an den Empfänger 401a als auch an den Empfänger 401b gegeben. Zur Vermeidung von Wiederholungen wird auf die detaillierte Beschreibung des Empfängers 401b und der Vielfachleitungsschnittstelle 403 verzichtet. Das Ausgangssignal der Vielfachleitungsschnittstelle 403 wird an einen der Eingänge des UND-Tores 413 angelegt. Der logische Pegel eines Bypass-Steuersignals wird niedrig gehalten, wenn aufgefunden wird, daß der Betrieb des Hauptleitungswegs normal ist, so daß das andere Eingangssignal des UND-Tores, das mit dem Ausgang eines Inverters 412 verbunden ist, auf einem "hohen" Pegel gehalten wird. In diesem Zustand geht das Ausgangssignal der Vielfachleitungsschnittstelle über das Tor 413 und wird an die Treiberstufe 404b angelegt. Die Treiberstufe 404b verstärkt das Eingangssignal bis auf den Pegel, der zum Antreiben der Vielfachleitung 104 notwendig istj und gibt dieses an die Vielfachleitung 104 über die Mischeinrichtung 414 ab.

Andererseits wird das Ausgangssignal des Empfängers 401a an einen der Eingänge des UND-Tores 411 angelegt, wobei

609841/0745

der andere Eingang mit dem Bypasseinschaltsignal gespeist wird. Im normalen Zustand wird der logische Pegel des anderen Eingangs des UND-Tors niedrig gehalten und das Signal von dem Empfänger 4-01a wird an dem UND-Tor blockiert, so daß die Treiberstufe 404a ein Ausgangssignal einer konstanten Spannung erzeugt. Vorzugsweise enthält die Treiberstufe 404a eine Phasensperrschleife üblicher Art für die Bitsynchronisierung und einen digitalen Regenerierkreis und ist so eingestellt, daß phasenmäßige Koinzidenz zwischen den Ausgangssignalen in dem Hauptleitungsweg und dem BypassIeitungsweg vorhanden ist.

Ein Versagen in dem Hauptleitungsweg schließt eine Leistungsstörung an der Hauptleistungsquelle und ein geringes Ausgangssignal von der Treiberstufe 404a ein und kann mittels eines üblichen Spannungspegelauffindungskreises überwacht werden. Das ein Versagen in dem Hauptleitungsweg verursachende Signal bewirkt, daß der logische Pegel des Bypass-Steuersignals "hoch" wird. Das Signal mit hohem Pegel wird durch den Inverter 412 umgekehrt und das auf diese Weise erzeugte Signal mit niedrigem Pegel wird dem UND-Tor 413 zugeführt, um das Signal von der Vielfachleitungsschnittstelle abzuhalten. Gleichzeitig wird das UND-Tor 411 durch das Bypass-Steuersignal gegattert. Deshalb wird dem Ausgangssignal von dem Empfänger ermöglicht, über das UND-Tor zu gehen und zu der Vielfachleitung über die Treiberstufe 404a und die Mischeinrichtung 414 ausgesandt zu werden. Wenn der Bypassleitungsweg in Betrieb ist, kann die Station eine Datenverarbeitung nicht ausführen, überträgt jedoch das VieIfachleitungssignal von der oberen Datenstation zu der unteren Datenstation.

Vorzugsweise ist eine elektrische Batterie 416, die elektrische Leistung an alle Teile des Bypassleitungsweges und Einrichtungen zum Auffinden und zum Erzeugen des Bypass-Steuersignals liefert, vorgesehen, um den Betrieb in dem Bypassleitungsweg aufrechtzuerhalten, wenn die Hauptleistungsquelle ausgefallen ist.

609841/0745

Fig. 12 zeigt eine weitere Abänderung der in Fig. 4 gezeigten Station, die des weiteren eine zusätzliche oder in Reserve befindliche gemeinsame Schnittstelle 405a mit derselben Funktion wie die andere gemeinsame Schnittstelle 405 enthält. Die Regenerierung des Systems durch Austausch der fehlerhaften gemeinsamen Schnittfläche 405 durch die Reserveschnittstelle 405a kann mittels eines von Hand oder automatisch betätigten Schalters oder durch direktes Auswechseln der Kabel zu der in Reserve befindlichen gemeinsamen Schnittstelle 405a ausgeführt werden.

Im allgemeinen wird die Zuverlässigkeit des Verbindungssystems verbessert, indem nur eine in Reserve befindliche gemeinsame Schnittfläche vorgesehen wird, um die Störungszeit auf ein Minimum zu verringern. Die für die zusätzliche gemeinsame Schnittfläche erforderlichen Kosten sind sehr gering im Vergleich zu den Kosten bei Verdoppelung der gesamten Vorrichtungen in dem System.

609841/0745

Claims

Patentansprüche

My Datenverbindungssystem, dadurch gekennzeichnet, daß mehrere Stationen einschließlich einer zentralen Datenstation in Serie in einer Datenschleifen-Vielfachleitung derart geschaltet sind, daß die Signale in einer Richtung durch die Schleife übertragen werden, daß ein Informationsblock, der mehrere Zeitspalte enthält und von der zentralen Station ausgesandt wird, zu allen anderen Stationen übertragen wird, daß der Informationsblock wenigstens ein Blocksynchronisiersignal enthält, daß ein erster Rahmen und und ein zweiter Rahmen vorgesehen sind, daß jede der Datenstationen Einrichtungen zum Einsetzen und Übertragen einer in den ersten Rahmen zu übertragenden Information und Einrichtungen zum Empfangen und Extrahieren des Inhalts des zweiten Rahmens enthält und daß die zentrale Datenstation Einrichtungen zum Weiterübertragen des Inhalts der in dem zweiten Rahmen empfangenen Information des ersten Rahmens enthält.
2. Datenverbindungssystem nach Anspruch 1, dadurch gekennzeichnet, daß jede Datenstation mit Ausnahme der zentralen Datenstation Einrichtungen zum Einsetzen und Übertragen von Rückantwortinformationen, wenn die Informationen des zweiten Rahmens empfangen werden, in Zeitspalte einer im Endteil des zweiten Rahmens vorgesehenen Rückantwortinformation ABB und Einrichtungen zum Empfangen und Extrahieren einer Rückantwort aus dem Zeitspalt einer Rückantwortinformation ABA enthält, die in dem Endteil des ersten Rahmens des unmittelbar folgenden Informationsblocks vorgesehen ist, und daß die zentrale Datenstation Einrichtungen zum Weiterübertragen des Inhalts der Information ASB bei einer Rückantwortinformation ASA, die sofort dem Informationsblock folgt, enthält.

609841/0745
3. Datenverbindungssystem nach Anspruch 1, dadurch gekennzeichnet, daß jede Station Einrichtungen zum Speichern ' der eingesetzten und durch sie selbst zu dem ersten Rahmen übertragenen Information und Einrichtungen zum Bestätigen der Vervollständigung der Belegung des Informationsblocks enthält, indem die Koinzidenz der Inhalte der eingesetzten Information und der empfangenen Information in dem zweiten Rahmen des Informationsblocks erhalten wird.
4. Datenverbindungssystem nach Anspruch 1, dadurch gekennzeichnet, daß jede Station Einrichtungen, die auf eine Belegungsanforderung eines Informationsblocks zum Einsetzen einer Übertragungsadresse in den ersten Rahmen ansprechen, Einrichtungen zum Speichern der Übertragungsadresse TAA, Einrichtungen zum Prüfen der Informationskoinzidenz des Inhalts der gespeicherten Übertragungsadresse TAA und des Inhalts der Ubertragungsadresse TAB, die in dem zweiten Rahmen empfangen wird, und Einrichtungen enthält, die auf das Ergebnis der Prüfung ansprechen, um zu entscheiden, daß die Belegung des Informationsblocks vervollständigt worden ist.
5. Datenverbindungssystem nach Anspruch 1, dadurch gekennzeichnet, daß jede Station Einrichtungen zum Bilden eines Prioritätskodes, der eingesetzt und in seinen eigenen Zeitspalt, der in dem vorderen Teil des Informationsblocks vorgesehen ist, unter der Steuerung des Prioritätspegels übertragen werden soll, wenn die Belegung des Informationsblocks entsprechend der Priorität gesteuert wird, Einrichtungen zum Extrahieren einer Prioritätsinformation, die von der Vielfachleitung empfangen worden ist und in den Zeitspalt eingesetzt ist, und zum Vergleichen der extra^- hierten Prioritätsinformation mit dem von der Datenstation auszusendenden Prioritätskode, Einrichtungen zum Auffinden des Prioritätskodes, der von der Datenstation zu der Vielfachleitung ausgesandt werden soll, anstatt die Informationen der empfangenen Zeitspalte zu übertragen, wenn durch die

60984 1 /0745

Vergleichseinrichtungen entschieden wird, daß die Station eine hohe PrioritätsOrdnung hat, während die empfangene Zeitspaltinformation zu der Vielfachleitung ausgesandt wird, wenn entschieden wird, daß die Station einen niedrigeren Prioritätspegel hat, und Einrichtungen zum Belegen des Informationsblocks enthält.
6. Datenverbindungssystem nach Anspruch 2, dadurch gekennzeichnet, daß die zentrale Datenstation Einrichtungen zum Einsetzen eines Synchronismusprüfsignals an einer Stelle vor dem Zeitspalt der Rückantwortinformation enthält und daß jede Datenstation außer der zentralen Datenstation Einrichtungen zum Einsetzen einer Rückantwortinformation in den Zeitspalt für die Rückantwortinformation nach dem Bestätigen des Synchronismus durch das Synchronismusprüfsignal enthält.
7· Datenverbindungssystem nach Anspruch 2, dadurch gekennzeichnet, daß jede Station außer der zentralen Station Einrichtungen zum Einsetzen einer Rückantwortinformation in den Zeitspalt zum Aussenden der Rückantwortinformation in dem vorderen Teil des ersten Rahmens eines Informationsblocks nach dem Bestätigen des Synchronismus durch Auffinden des Synchronisiersignals des nächsten Informationsblocks, nachdem die Station die Information des zweiten Rahmens als zu ihr selbst gerichtete Information empfangen hat, enthält, daß die zentrale Datenstation Einrichtungen zum Weiterübertragen einer Information in dem Zeitspalt unter

Verwendung des Zeitspalts im vorderen Teil des zweiten Rahmens zum Empfangen der Rückantwortinformation enthält,und daß die Station, die ihre eigene Information in dem ersten Rahmen aussendet, Einrichtungen zum Empfangen der Rückantwortinformation von dem Zeitspalt des zweiten Rahmens des sofort folgenden Informationsblocks enthält.
8. Datenverbindungssystem nach Anspruch 7» gekennzeichnet durch Einrichtungen zum Verwenden des Synchronismusprüfsignals als Blocksynchronisiersignal.

609841/0745
9. Schleifendatenverbindungssystem, gekennzeichnet durch mehrere Datenstationen einschließlich einer zentralen Datenstation und durch eine Vielfachleitung, welche die Stationen untereinander zum Bilden einer .Schleife verbindet, wobei jede Station Einrichtungen zum Ausführen einer Datenübertragung unter Verwendung eines Informationsblocks als minimale Einheit durch Einsetzen von Informationen in die Zeitspalte eines ersten Rahmens des Blocks zur Zeit der Übertragung der Information und durch Extrahieren von Informationen aus den Zeitspalten eines zweiten Rahmens des Blocks enthält, wobei die zentrale Datenstation eine Einrichtung zum Erzeugen und Übertragen von Zeitspalten und zum Organisieren eines Informationsblocks, eine Einrichtung zum Empfangen des Signals in dem ersten Rahmen des Blocks, eine Einrichtung zum Verzögern des empfangenen Signals in der Empfangseinrichtung und eine Einrichtung zum Veiterübertragen des verzögerten Signals in den Zeitspalten des zweiten Rahmens enthält, wobei jede Datenstation mit Ausnahme der zentralen Station eine Einrichtung zum Überwachen des Zustande eines Hauptleitungsweges einschließlich der Datenübertragungseinrichtungen und zum Erzeugen eines Ausgangssignals, das anzeigt, daß ein Fehler aufgefunden worden ist, einen Bypassleitungsweg, der parallel zu dem Hauptleitungsweg geschaltet ist und das Vielfachleitungssignal übertragen kann,

eine Einrichtung zum Blocken des Ausgangssignals des Bypassleitungswegs, wenn das Ausgangssignal eines Fehlers wirksam wird, und einen Hybridtransformator enthält, dessen Eingänge mit dem Hauptleitungsweg und dem Bypassleitungsweg verbunden sind und dessen Ausgang mit der Vielfachleitung verbunden ist.
10. Datenverbindungssystem nach Anspruch 9» dadurch gekennzeichnet, daß jede Station gemeinsame Schnittstellen, an denen jede mit einer Vorrichtung über eine zweiseitig gerichtete Sammelschiene verbunden ist, und eine in Reserve befindliche gemeinsame Schnittfläche enthält, die mit einer der Vorrichtungen verbunden werden soll, wenn die entsprechende gemeinsame Schnittstelle ausgefallen ist.

609841/0745

Leerseite