DE2747384C2 - Datenverarbeitungseinheit mit Einrichtung zur Prüfung des Verarbeitungsabschnitts - Google Patents
Datenverarbeitungseinheit mit Einrichtung zur Prüfung des VerarbeitungsabschnittsInfo
- Publication number
- DE2747384C2 DE2747384C2 DE2747384A DE2747384A DE2747384C2 DE 2747384 C2 DE2747384 C2 DE 2747384C2 DE 2747384 A DE2747384 A DE 2747384A DE 2747384 A DE2747384 A DE 2747384A DE 2747384 C2 DE2747384 C2 DE 2747384C2
- Authority
- DE
- Germany
- Prior art keywords
- control
- circuit section
- register
- blanking
- data
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired
Links
Classifications
-
- G—PHYSICS
- G06—COMPUTING; CALCULATING OR COUNTING
- G06F—ELECTRIC DIGITAL DATA PROCESSING
- G06F11/00—Error detection; Error correction; Monitoring
- G06F11/22—Detection or location of defective computer hardware by testing during standby operation or during idle time, e.g. start-up testing
- G06F11/2205—Detection or location of defective computer hardware by testing during standby operation or during idle time, e.g. start-up testing using arrangements specific to the hardware being tested
- G06F11/2236—Detection or location of defective computer hardware by testing during standby operation or during idle time, e.g. start-up testing using arrangements specific to the hardware being tested to test CPU or processors
-
- G—PHYSICS
- G01—MEASURING; TESTING
- G01R—MEASURING ELECTRIC VARIABLES; MEASURING MAGNETIC VARIABLES
- G01R31/00—Arrangements for testing electric properties; Arrangements for locating electric faults; Arrangements for electrical testing characterised by what is being tested not provided for elsewhere
- G01R31/28—Testing of electronic circuits, e.g. by signal tracer
- G01R31/317—Testing of digital circuits
- G01R31/3181—Functional testing
- G01R31/3185—Reconfiguring for testing, e.g. LSSD, partitioning
- G01R31/318533—Reconfiguring for testing, e.g. LSSD, partitioning using scanning techniques, e.g. LSSD, Boundary Scan, JTAG
- G01R31/318572—Input/Output interfaces
-
- G—PHYSICS
- G06—COMPUTING; CALCULATING OR COUNTING
- G06F—ELECTRIC DIGITAL DATA PROCESSING
- G06F1/00—Details not covered by groups G06F3/00 - G06F13/00 and G06F21/00
- G06F1/22—Means for limiting or controlling the pin/gate ratio
Landscapes
- Engineering & Computer Science (AREA)
- General Engineering & Computer Science (AREA)
- Theoretical Computer Science (AREA)
- Physics & Mathematics (AREA)
- General Physics & Mathematics (AREA)
- Computer Hardware Design (AREA)
- Quality & Reliability (AREA)
- Test And Diagnosis Of Digital Computers (AREA)
- Microcomputers (AREA)
- Tests Of Electronic Circuits (AREA)
Description
Die Erfindung bezieht sich auf eine Datenverarbeitungseinheit
gemäß Oberbegriff des Patentanspruchs 1.
Eine solche Datenverarbeitungseinheit ist speziell im Hinblick auf die Durchführung von Fehlerprüfungen
ausgebildet. Aufgrund der heute üblichen hohen Integrationsdichte ist eine Chip-Prüfung mittels einer
Prüfsonde nicht mehr durchführbar. Deshalb erfolgt die Fehlerprüfung gewöhnlich dadurch, daß die an den
Anschlußstiften angelegten bzw. erzeugten elektrischen Signale auf Übereinstimmung mit den Sollwerten
überprüft werden. Bei einer solchen Prüfung hat man lediglich die Möglichkeit festzustellen, ob ein vorausgesagtes
Ergebnis nach der durchgeführten Prüfung vorliegt oder nicht, das heißt, ob das Chip richtig
funktioniert oder nicht. Es ist nicht oder nur in sehr begrenztem Umfange möglich, diejenige Stelle innerhalb
der integrierten Schaltung zu lokalisieren, wo ein im Ergebnis sich niederschlagender Fehler verursacht
wird.
Aus der DE-OS 15 49 546 ist eine Datenverarbeitungseinheit der obengenannten Art bekannt, deren
Besonderheit darin besteht, daß der Verarbeitungsabschnitt einerseits und der Steuerschaltungsabschnitt
(Mikroprogrammsteuerung) andererseits als getrennte Schaltungen auf verschiedenen Chips oder Karten
ausgebildet sind. Bei der Durchführung einer Fehlerprüfung werden Steuenichaltungsabschnitt und Verarbeitungsschaltungsabschnitt
mechanisch getrennt. Bei
einer solchen Ausbildung eines Rechners mit mehreren Einzelkomponenten ist es relativ einfach, die Verbindungen
zwischen dem Steuerschaltungsabschnitt (Mikroprogrammsteuerung, Leitwerk) und dem Verarbeitungsschaltungsabschnitt
(Registerwerk) aufzutrennen und anstelle des Leitwerks ein Prüfgerät an das Registerwerk anzuschließea Das Registerwerk kann
dann schrittweise durch spezielle, über das Prügerät eingegebene Testbefehle geprüft werden. Darüber
hinaus bietet die bekannte Datenverarbeitungsanlage »o die Möglichkeit, von dem Steuerschaltangsabichnitt
(Leitwerk) erzeugte Steuerdaten über ein Austastgatter in ein Austastregister zu bringen, so daß auch die
Funktion der Steuereinheit separat geprüft werden kann. '5
Bei Datenverarbeitungseinheiten, die auf einem einzigen Chip ausgebildet sind, ist selbstverständlich
eine mechanische Trennung der Verbindungswege zwischen Steuerschaltungsabschnitt und Verarbeitungsschaltungsabschnitt
nicht möglich. Um solche Schaltungen zu prüfen, ist man — wie oben bereits angedeutet
wurde — bisher folgendermaßen vorgegangen: Zur Überprüfung der eine Anzahl von Flipflops aufweisenden
Schaltung wurden spezielle »Datenmuster« (eine spezielle Folge von Nullen und Einsen) Schritt für
Schritt an die Flipflops gelegt, um die Gesamtschaltung in einen bestimmten Logikzustand zu bringen. Die in
bestimmten Flipflops gespeicherten Datenwerte wurden dann nacheinander abgefragt, um ihre Übereinstimmung
mit dem zu erwartenden Wert zu überprüfen. Auf diese Weise wurde also das »Eintasten« und »Austasten«
zwecks Überprüfung der Schaltung durchgeführt. Bei den Flipflops handelt es sich nicht um spezielle
Prüf-Flipflops, sondern um gewöhnliche Schaltungselemente
der auf den Chip integrierten Funktionseinheiten. Da bei den bekannten Schaltungen die für die
Eintastung und die Austastung verwendeten Flipflop-Schaltungen in der integrierten Schaltung weit verstreut
sind, war es recht schwierig, Verbindungsleitungen in der Schaltung für die Durchführung der »Eintast«- und
»Austast«-Operation herzustellen.
Der Erfindung liegt die Aufgabe zugrunde, eine monolithisch integrierte Datenverarbeitungseinheit der
genannten Gattung verfügbar zu machen, die trotz Nichtzugänglichkeit der Verbindungsleitungen zwisehen
Steuerschaltung und Verarbeitungsschaltung durch externen Zugriff auf ihre richtige Funktionsfähigkeit
prüfbar sein sollen, wobei diese externe Prüfbarkeit durch möglichst geringen Schaltungsaufwand und
zusätzlichen Platzbedarf auf der monolithisch integrier- so
ten Datenverarbeitungseinheit möglich sein soll.
Diese Aufgabe wird durch die im kennzeichnenden Teil des Anspruchs 1 angegebenen Merkmale gelöst.
Mit der erfindungsgemäßen Datenverarbeitungseinheit läßt sich ohne Schwierigkeiten eine Fehlerprüfung
durchführen. Es läßt sich korrekt feststellen, ob verschiedene Arten von Steuerdaten im richtigen
Zeitpunkt vom Steuerschaltungsabschnitt erzeugt werden oder nicht. Es besteht weiterhin die Möglichkeit,
gewünschte Steuerdaten zu einem gewünschten Zeitpunkt an den Verarbeitungsschaltungsabschnitt zu
liefern. Auf diese Weise ist es leicht möglich, sowohl den Ort als auch die Ursache eines Fehlers oder einer
Störung innerhalb der integrierten Schaltung zu ermitteln.
Nachfolgend wird die Erfindung anhand von Zeichnungen näher erläutert. Es zeigt
Fig. 1 eine Datenverarbeitungseinheit, die zur Ausführung der Erfindung geeignet ist;
F i g. 2 eine in Einzelheiten gehende Ausführungsform der in F i g. 1 gezeigten Datenverarbeitungseinheit;
Fig.3 eine Datenverarbeitungseinheit mit einer Vorrichtung zur Ausführung einer Allgemeinzweck-Fehlerprüfung;
Fig.4 ein in Einzelheiten gehendes Beispiel einer Zeitsteuerungseinheit, die für eine Eintastoperation
verwendet wird, mit einem in Fig.3 gezeigten Zeitgeber 31;
F i g. 5 einen Zeitplan zur Erläuterung der Operationen
des Zeitgebers 31;
F i g. 6 ein weiteres Beispiel der Zeitsteuerungseinheit mit dem Zeitgeber 31;
F i g. 7 eine Abwandlung des in F i g. 3 gezeigten erfindungsgemäßen Eintastregisters 14cu,; und
Fig.8 eine Abwandlung des in Fig.3 gezeigten
Austastregisters i43US.
Eine herkömmliche Datenverarbeitungseinheit umfaßt gewöhnlich verschiedene Arten von Funktionseinheiten,
wie ein Rechenwerk (ALU), eine Adressenerhöhungsschaitung, ein Steuerspeicheradressenregister, einen
Dekodierer, einen Lokalspeicher, Register, einen Schieber usw. Man beachte jedoch, daß die genannten
Funktionseinheiten in zwei unterschiedliche Schaltungsabschnitte klassifiziert sind. Der erste Schaltungsabschnitt
ist ein Steuerschaltungsabschnitt zum Dekodieren eine? Maschinenbefehls oder eines Mikrobefehls,
der einer Datenverarbeitungseinheit die Durchführung bestimmter vorgeschriebener Operationen befiehlt. Der
zweite Schaltungsabschnitt ist ein Verarbeitungsschaltungsabschnitt, der generell arithmetische Operationen
an gegebenen Operandendaten durchführt, und zwar entsprechend den Steuerdaten, die vom Steuerschaltungsabschnitt
geliefert werden. Wenn die Fehlerprüfung des Steuerschaltungsabschnitts und die Fehlerprüfung
des Verarbeitungsschaltungsabschnitts unabhängig voneinander durchgeführt werden können, wenn die
Fehlerprüfung der Datenverarbeitungseinheit ausgeführt wird, wird die Genauigkeit der Fehlerprüfung
erhöht. Demgemäß kann eine relativ detaillierte Untersuchung zur Ortung und Auffindung der Gründe
für das Auftreten von Fehlern oder Störungen in der Datenverarbeitungseinheit durchgeführt werden. Dies
deshalb, weil beim Stand der Technik die Federprüfung ausgeführt wird, indem das elektrische Signal geprüft
wird, das an jedem der externen Anschlußstifte erscheint und welches das generelle Resultat anzeigt,
das der gleichzeitigen Verarbeitung sowohl durch den Steuerschaltungsabschnitt als auch den Verarbeitungsschaltungsabschnitt
entstammt.
Es sind sowohl ein Eintastregister als auch ein Austastregister zur herkömmlichen Datenverarbeitungseinheit
hinzugefügt. Der Verarbeitungsschaltungsabschnitt kann unabhängig vom Steuerschaltungsabschnitt
betrieben werden, indem dem Verarbeitungsschaltungsabschnitt mit Hilfe des Eintastregisters
Steuerdaten von einer externen Steuerdatenquelle, beispielsweise einem Hilfsprozessor, zugeführt werden.
Andererseits können die vom Steuerschaltungsabschnitt erzeugten Steuerdaten mit Hilfe des Austastregisters
unabhängig von der Datenverarbeitungseinheit erzeugt werden.
F i g. 1 zeigt eine Datenverarbeitungseinheit, die zur Durchführung der vorliegenden Erfindung geeignet ist.
In Fi g. 1 ist mit der Bezugsziffer 10 eine LSl-Datenverarbeitungseinheit
bezeichnet. Der Verarbeitungsschaltungsabschnitt ist schematisch als Block 11 gezeigt und
der Steuerschaltungsabschnitt ist schematisch als Block 12 dargestellt. Der Verarbeitungsschaltungsabschnitt 11
und der Steuerschaltungsabschnitt 12 sind durch Steuerbusleitungen 13-1 und 13-2 miteinander verbunden.
Ein Abtastregister 14 umfaßt sowohl ein Eintastregister Hein als auch ein Austastregister 14aus. Bezugsziffern
13e,„, 13auJ>
15 und 16 bezeichnen einen Eintaststeuerbus, einen Austaststeuerbus, eine Eintastgatterschaltung
bzw. eine Austastgatterschaltung. Wenn eine Fehlerprüfung der Datenverarbeitungseinheit 10 erforderlich
ist, wird der vorbestimmte externe Steuerdatenwert Dein im Eintastregister 14 eingespeichert und in
diesem geeignet angeordnet. Dann wird die Gatterschaltung 16 geschlossen und die Gatterschaltung 15
geöffnet. Folglich wird der externe Steuerdatenwert D-,- vorn Eintastregister 14.,>, durch die Gatterschaltung
15 und über die Steuerbusleitungen 13„h und 13-1 zum
Verarbeiitungsschaltungsabschnitt 11 übertragen. Deshalb
kann der Verarbeitungsschaltungsabschnitt 11 arithmetische Operationen an gegebenen Operandendaten
nicht entsprechend Steuerdaten, die vom Steuerschaltungsabschnitt 12 stammen, sondern entsprechend
den vorbestimmten externen Steuerdaten Dei„ ausführen. Wenn dem Verarbeitungsschaltungsabschnitt
11 vorbestimmte externe Steuerdaten De,„ zugeführt werden und wenn das von diesem Abschnitt
erzeugte Resultat mit dem erwarteten Resultat übereinstimmt, das erhältlich ist, wenn diesem Abschnitt
bekannte vorbestimmte äußere Steuerdaten Dem zugeführt
werden, kann ein festgestellter Fehler oder eine festgestellte Störung nicht im Verarbeitungsschaltungsabschnitt
11 aufgetreten sein, sondern nur im Steuerschaltungsabschnitt 12. Wenn das vom Verarbeitungsschaltungsabschriitt
11 erzeugte Resultat nicht mit dem erwarteten Resultat übereinstimmt, dann folgt daraus,
daß der festgestellte Fehler oder die festgestellte Störung im Verarbeitungsschaltungsabschnitt 11 auftritt.
Im letzteren Fall wird die Eintastgatterschaltung 15 geschlossen und wird die Gatterschaltung 16 geöffnet.
Dann wird der vom Steuerschaltungsabschnitt 12 gelieferte Steuerdatenwert abgetastet und über die
Sieuerbusleitungen 13-2 und 13aus und durch die
Gatterschaltung 16 an das Austastregister 14aiH
übertragen und dort gespeichert. Der abgetastete Steuerdatenwert Daus vom Register 14a„s wird durch eine
(nicht gezeigte) geeignete Prüfvorrichtung geprüft Folglich stellt diese Prüfvorrichtung fest, ob der
Steuersäialtungsabschnitt 12 richtige Steuerdaten erzeugt
oder nicht
F i g. 2 zeigt eine ins einzelne gehende Ausführungsform der in F i g. 1 gezeigten Datenverarbeitungseinheit
In Fig. 2 umfaßt Her Verarheitiingsschallungsabschnitt
U Register 111, ein Rechenwerk (ALU) 112, einen Schieber 113 und einen Lokalspeicher 114. Der
Steuerschaltungsabschnitt 12 umfaßt ein Steuerspeicheradressenregister
121, eine Adressenerhöhungsschaltung 122, ein Operationsregister 123, einen Dekodierer 124,
eine Folgesteuereinheit 125 und eine Unterbrechungssteuereinheit 126. Bezugsziffern 21, 22 und 23
bezeichnen einen Steuerspeicher, einen Hauptspeicher bzw. einen Hauptoszillator. Diese Elemente 21, 22 und
sind außerhalb der LSI-Datenverarbeitungseinheit 10
(F i g. 1 )i angeordnet Wenn das Steuerspeicheradressenregister
121 eine Adresse im Steuerspeicher 21 spezifiziert, wird ein in der spezifizierten Adresse
gespeichertes Mikroprogramm in das Operationsregister 12:t gegeben. Wenn ein Mikroprogramm aus dem
Steuerspeicher 21 abgerufen ist, bewirkt die Adressenerhöhungsschaltung 122 eine Adressenerhöhung um
eine Adresse. Als Folge davon wird dann aus dem Steuerspeicher 21 ein weiteres Mikroprogramm abgerufen.
Die Folge der Mikroprogramm-Ausleseoperationen wird durch die Folgesteuereinheit 125 gesteuert, die
die Folgesteuerinformation empfängt, die vom Verarbeitungsschaltungsabschnitt
11 und außerdem von der Unterbrechungssteuereinheit 126 geliefert wird. Die
Unterbrechungssteuereinheit 126 empfängt die Unterbrechungsinformation, die von einer Quelle geliefert
wird, die außerhalb der LSI-Datenverarbeitungseinheit 10(F i g. 1) angeordnet ist.
Das im Operationsregister 123 gespeicherte Mikroprogramm wird mittels eines Dekodierers 124 der Reihe
nach in Steuerdaten dekodiert und dann den Registern 111. dem Rechenwerk 112, dem Schieber 113 und dem
Lokalspeicher 114 mit Hilfe der Steuerbusleitungen 13-2 und 13-1 zugeführt. Folglich ist die Austastgatterschaltung
16 geöffnet Im Verarbeitungsschaltungsabschnitt 11 werden die Register 111 durch Steuerdaten
gesteuert, die von einem Steuerbus 13-11 geliefert werden, um Daten vom Hauptspeicher 22 zu speichern
oder diesem Daten zu senden, und zwar unter Steuerung der Steuerdaten. Die Register 111, das Rechenwerk 112,
der Schieber 113 und der Lokalspeicher 114 sind mit Hilfe einer Datenbusleitung 115 verbunden. Dabei hat
das Rechenwerk 112 die Aufgabe, eine arithmetische Operation bezüglich des gegebenen Operandendatenwertes durchzuführen, der Lokalspeicher 114 hat die
Aufgabe, vorübergehend Daten zu speichern, und der Schieber hat die Aufgabe, alle Datenbits bezüglich des
Datenbitstroms nach rechts oder nach links zu verschieben. Der Hauptoszillator 23 erzeugt ein
Haupttaktimpulssignal für die Funktionseinheiten, welche Haupttaktimpulse benötigen.
Wenn in Fig.2 eine Fehlerprüfung des Verarbeitungsschaltungsabschnitts
11 erforderlich ist, wenn beispielsweise das Rechenwerk 112 getestet werden
soll, wird zunächst ein externer vorbestimmter Steuerdatenwert Dein zur Steuerung des Rechenwerks 112 in
dem ein Schieberegister aufweisenden Eintastregister 14e/n gespeichert In diesem Fall wird die Austastgatterschaltung
16 durch ein Steuersignal, das von einer (nicht gezeigten) geeigneten Vorrichtung geliefert wird,
geschlossen, so daß es eine Übertragung von Steuerdaten des Dekodierers 124 an der. Verarbeitungsschaltungsabschnitt
111 unterbindet Gleichzeitig wird die Eintastgatterschaltung 15 durch die erwähnte (nicht
gezeigte) geeignete Vorrichtung geöffnet, und der im Eintastregister 14e/„ gespeicherte Steuerdatenwert Dei„
wird mit Hilfe der Steuerbusleitungen 13e,n und 13-1 an
das Rechenwerk 112 geliefert Dann beginnt das Rechenwerk 112 unter Steuerung des Steuerdatenwertes
Dei„ zu arbeiten. Wenn das Ergebnis des Rechenwerks
112 mit dem erwarteten Ergebnis nicht übereinstimmt, steht fest daß der Fehler oder die
Störung im Rechenwerk 112 auftreten. Wenn gleichermaßen das Ergebnis der Register 111, des Schiebers 113
oder des Lokalspeichers 114 nicht mit dem jeweils erwarteten Ergebnis übereinstimmt, steht fest, daß der
Fehler oder die Störung im Element 111,113 oder 114
auftreten. Wenn jedoch festgestellt worden ist, daß diese Elemente 111 bis 114 in normalem Zustand
arbeiten, in dem keine Fehler oder Störungen in ihnen auftreten, dann sollten die Steuerdaten vom Dekodierer
124 auf Richtigkeit überprüft werden. In diesem Fall wird die Eintastgatterschaltung 15 geschlossen und wird
die Austastgatterschaltung 16 geöffnet Dann wird der
Steuerdatenwert vom Dekodierer 124 in dem ein Schieberegister aufweisenden Austastregister 14ai/s
gespeichert und als Austastdatenwert Dam an eine (nicht
gezeigte) Prüfvorrichtung geliefert.
Die grundsätzliche Arbeitsweise der Vorrichtung zur Durchführung der Fehlerprüfung der Datenverarbeitungseinheit
ist vorausgehend beschrieben worden. Überdies kann diese Vorrichtung auch dazu verwendet
werden, eine Allgemeinzweck-Fehlerprüfung der Datenverarbeitungseinheit auszuführen. Die Allgemeinzweck-Fehlerprüfung
wird nachfolgend erläutert. Bekanntlich vollendet die Datenverarbeitungseinheit gewöhnlich
eine Operation für ein Mikroprogramm innerhalb einer vorbestimmten festen Periode, die exakt
je der Dauer des vom Hauptoszillator 23 (Fig.2)
erzeugten Haupttaktimpulssignals entspricht. Folglich müssen in Fig.2 die über die Steuerbusleitungen 13-11
bis 13-14 übertragenen Steuerdaten vom Dekodierer 124 zu vorbestimmten jeweiligen Zeiten geliefert
werden, die innerhalb der Dauer des vom Hauptoszillator 23 erzeugten Haupttaktimpulssignals auftreten.
Wenn beispielsweise das Steuerdatum zur Steuerung des Rechenwerks 112 vom Dekodierer 124 zu einer Zeit
auf den Steuerbus 13-2 gegeben wird, die nicht exakt mit einer vorbestimmten Zeit übereinstimmt, tritt im
Rechenwerk 112 eine Fehlfunktion auf. Wenn der Steuerdatenwert zur Steuerung der Register 112, des
Schiebers 113 oder des Lokalspeichers 114 vom Dekodierer 124 auf den Steuerbus 13-11, 13-13 oder
13-14 zu einer Zeit gegeben wird, die nicht exakt mit einer jeweils vorbestimmten Zeit übereinstimmt, tritt
gleichermaßen in den Registern 111, dem Schieber 113 oder dem Lokalspeicher 114 eine Fehlfunktion auf.
Folglich ist es wichtig zu überprüfen, ob ein jeder vom Dekodierer 124 gelieferter Steuerdatenwert zu einer
vorbestimmten jeweiligen Zeit erzeugt wird oder nicht. Andererseits ist es wichtig, einen zulässigen Zeitspielraum
für die vorbestimmte jeweilige Zeit festzustellen, während welchem jedes der Elemente Ul bis 114 noch
normale Operationen ausführen kann, d. h. während welchem in diesen Elementen eine Fehlfunktion nicht
auftritt. F i g. 3 zeigt eine Datenverarbeitungseinheit, die eine Vorrichtung zur Ausführung der erwähnten
Allgemeinzweck-Fehlerprüfung enthält. Gemäß F i g. 3 enthält diese Datenverarbeitungseinheit zusätzlich zu
den Teilen der in F i g. 2 gezeigten Datenverarbeitungseinheit einen Zeitgeber 31, eine Steuerleitung 32, eine
Steuerleitung 33, eine Taktleitung 34 und einen Nebenoszillator 35. In F i g. 3 arbeitet der Zeitgeber 31
synchron mit einem Startsignal S, das über die Taktleitung 34 zugeführt wird und mit dem vom
Hauptoszillator 23 erzeugten Haupttaktimpulssignal synch.-on ist. Außerdem empfängt der Zeitgeber 31 ein
vom Nebenoszillator 35 erzeugtes Nebentaktimpulssignal C Die Periode des Nebentaktimpulssignals C ist ss
viel kürzer als die Periode des Haupttaktimpulssignals. Beispielsweise beträgt die Periode des ersteren Signals
ein Achtel der Periode des letzteren Signals. Zusätzlich ist das Nebentaktimpulssignal C mit dem Haupttaktimpulssignal
S synchronisiert. Ein Eintaststeuersignal Sant
das über die Steuerleitung 32 übertragen wird, wird dazu verwendet, die Start- und die Stoppzeit der
Operation des Eintastregisters 14e/„ zu bestimmen. Ein
über die Steuerleitung 33 übertragenes Austaststeuersignal Ssus wird dazu verwendet, die Start- und die
Stoppzeit der Operation des Austastregisters 14IIB zu
bestimmen. Die Stoppzeiten von Eintastregister 14„n
und Austastregister 14SUJ sind gleich dem jeweiligen
Periodenende des Haupttaktimpulssignals.
Im Gegensatz dazu können die Startzeiten von Eintastregister 14„„ und Austastregister 14>UJ entsprechend
dem gewünschten Zweck der Fehlerprüfung nach Wunsch gewählt werden.
Fig.4 zeigt den Zeitgeber 31 in Fig.3, speziell die
Zeitsteuerungseinheit für die Eintastoperation. Die Arbeitsweise des Zeitgebers 31 wird nachfolgend
anhand der F i g. 4 und 5 erläutert. F i g. 5 ist ein Zeitplan zur Darstellung der Impulssignale, die vom Zeitgeber
31, vom Hauptoszillator 23 und vom Nebenoszillator 35 erzeugt werden. Das Startsignal 5(Zeile (5) in Fig.5)
wird einem Anschluß 41 zugeführt. Man beachte, daß die Impulsbreite des Startsignals 5 gleich der Periodendauer
Tn, des Haupttaktimpulssignals (Zeile (1) in F i g. 5) ist.
Das Startsignal S wird über einen Inverter 43 einem RücksteilanschiuB eines Zähiers 44 zugeführt, um den
Zähler 44 zu löschen. Gleichzeitig wird ein Freigabesignal Eüber ein UND-Gatter 45 auf einen Setzanschluß
des Zählers gegeben (Zeile (6) in F i g. 5). Dann beginnt der Zähler 44 das einem Anschluß 42 zugeführte
Nebentaktimpulssignal C zu zählen. Die Periode Tcdes
Nebentaktimpulssignals C ist viel kürzer als die Periode Tm des Haupttaktimpulssignals (Zeile (2) in F i g. 5).
Wenn die Bedienungsperson wünscht, daß der im Eintastregister 14„„ (Fig.3) gespeicherte externe
vorbestimmte Datenwert DCm entsprechend dem gewählten
Zweck der Fehlerprüfung einem gewünschten Element, beispielsweise dem Rechenwerk 112 (Fig.3)
zu einer vorbestimmten Zeit {3 (Zeile (2) in Fig.5)
zugeführt wird, wird in einem Register 46 (F i g. 4) ein Zählwert »3« eingestellt Wenn der Zähler 44 in F i g. 4
drei Taktimpulse des Nebentakimpulssignals C gezählt hat, wird mit Hilfe eines Vergleichers 47 bestimmt, daß
der eingestellte Zählwert »3« des Registers 46 mit der gezählten Zahl des Zählers 44 übereinstimmt Dann
erzeugt der Vergleicher 47 das Eintaststeuersignal Sei„
und gibt dieses auf die Steuerleitung 32 (F i g. 3). Dadurch wird die Eintastgatterschaltung 15 (Fig.3)
geöffnet, und der externe vorbestimmte Steuerdatenwert Dem wird vom Eintastregister 14e/„ (F i g. 4) an ein
ausgewähltes Element, beispielsweise das Rechenwerk 112 (F i g. 3) geliefert. Folglich beginnt das Rechenwerk
112 zur Zeit r3 unter Steuerung des externen vorbestimmten Steuerdatenwertes De«, zu arbeiten.
Das Eintaststeuersignal Scm ist in Zeile (3) der F i g. 5
gezeigt In Fig.4 wird das Signal Sdn über einen
Inverter 48 zum UND-Gatter 45 rückgekoppelt Wenn das Signal S„„ nicht zum UND-Gatter 45 zurückgekoppelt
werden kann, wird das Signal Sdn iediglich während
einer kurzen Periodendauer Tc des Nebentaktimpulssignals
C erzeugt, wie es durch das Signal S'dn in Zeile (4) der Fig.5 gezeigt ist Iri Fig.4 schließt das vorn
Vergleicher 47 über den Inverter 48 zugeführte Signal das UND-Gatter 45 und verhindert, daß der Zähler 44
weiterhin das Nebentaktimpulssignal C zählt Demgemäß erzeugt der Vergleicher 47 weiterhin das
Eintaststeuersignal Sdn, bis das Startsignal S verschwindet
Wenn die Bedienungsperson wünscht, den im Eintastregister 14e,n (Fig.4) gespeicherten externen
vorbestimmten Steuerdatenwert Dem entsprechend dem
Zweck der Fehlerprüfung einem gewünschten Element, beispielsweise den Registern 111 (Fig.4) zu einer
vorbestimmten Zeit fe (Zeile (2) in Fig.5) zuzuführen,
sollte der Zählwert »6« im Register 46 (Fig.4)
eingestellt werden. Somit kann der externe vorbestimmte Steuerdatenwert Ddn, der zum Ausführen der
Fehlerprüfung verwendet wird, nach freiem Belieben zu
jeglicher Zeit an jedes gewünschte Element im Verarbeitungsschaltungsabschnitt 11 (Fig.3) geliefert
werden.
Wenn eine Prüfung erforderlich ist, ob der Steuerdatenwert vom Dekodierer 124 (F i g. 3) zur vorbestimmten
Zeit erzeugt wird oder nicht, wird die den Zeitgeber 31 enthaltende andere Zeitsteuerungseinheit für die
Austastoperation betätigt. Die Zeitsteuerungseinheit für die Austastoperation weist den gleichen Schaltungsaufbau
wie den in Fig.4 gezeigten auf. Wenn die Bedienungsperson zu überprüfen wünscht, ob der
Steuerdatenwert für eines der Elemente, beispielsweise den Schieber 113(Fi g. 3) zur gewünschten Zeit U (Zeile
(2) in Fig. 5) erzeugt wird oder nicht, ist in einem (nicht
gezeigten) Register, das dem Register 46 in Fig.4
gleicht, die Zahl »4« einzustellen. Wenn ein (nicht
c£cigicij
ici giciCii uciu z^aiuci *f*t in r i g. t viel
Taktimpulse des Nebentaktimpulssignals C (Fig.3)
gezählt hat, erzeugt ein (nicht gezeigter) Vergleicher gleich dem Vergleicher 47 in F i g. 4 das Austaststeuersignal
Sam auf der Steuerleitung 33 (F i g. 3). Dadurch
beginnt das Austastregister 14aus (Fig.3) mit der
Speicherung des Steuerdatenwertes, der vom Dekodierer 124 (Fig.3) zur Zeit «4 erzeugt wird. Wenn bei
diesem Beispiel der Steuerdatenwert für den Schieber 113 nicht korrekt im Austastregister 14<,us gespeichert
werden kann, kann die Bedienungsperson feststellen, daß der Fehler oder die Steuerung bezüglich des
Steuerdatenwertes für den Schieber im Steuerschaltungsabschnitt 12 (Fig.3) auftritt. Der erwähnte
Zeitgeber 31 kann innerhalb einer auf einem einzigen Chip untergebrachten LSI-Datenverarbeitungseinheit
untergebracht sein, oder er kann nach Wahl außerhalb der auf einem einzigen Chip untergebrachten LSI-Datenverarbeitungseinheit
angeordnet sein.
F i g. 6 zeigt eine weitere Ausführungsform für den in F i g. 3 gezeigten Zeitgeber 31. In F i g. 6 kennzeichnen
die Bezugsziffern 41, 42, 43, 44, 46 und 47 die gleichen Elemente wie die in F i g. 4 mit denselben Bezugsziffern.
Ein Flipflop 61 erzeugt das Eintaststeuersignal 5e/„ und
ein Flipflop 62 erzeugt das Austaststeuersignal Saus. Die
Bezugsziffern 46' und 47' kennzeichnen ein Register bzw. einen Vergleicher, die beide zur Ausführung der
Austastoperation dienen. Wenn die Bedienungsperson beispielsweise wünscht, daß das Eintaststeuersignal Se;„
zur Zeit t2 (Zeile (2) in Fig.5) erzeugt wird, und daß
gleichzeitig das Austaststeuersignal Saus zur Zeit ti (Zeile
(2) in F i g. 5) erzeugt wird, stellt sie im Register 46 die Zahl »2« und außerdem im Register 46' die Zahl »7« ein.
Während das Startsignal S(Zeile (2) und (5) in Fig.5)
AUS ist, sind der Zähler 44 und die Flipflops 61 und 62 je auf den Ausgangszustand zurückgestellt Wenn das
Startsignal S EIN ist, beginnt der Zähler 44 damit, die
Anzahl der Taktimpulse des Nebentaktimpulssignales C zu zählen. Wenn der Zähler 44 zwei Taktimpulse gezählt
hat, erzeugt der Vergleicher 47 ein Koinzidenzsignal P, und das Flipflop 61 erzeugt weiterhin das Signal Sdn, bis
es am Ende des Startsignals 5 wieder auf seinen Anfangszustand zurückgestellt wird. Wenn der Zähler
44 sieben Taktimpulse gezählt hat, erzeugt der Vergleicher 47' ein Koinzidenzsignal P', und das Flipflop
62 erzeugt weiterhin das Signal Saus, bis es am Ende des
Startsignals 5 wieder auf seinen Anfangszustand zurückgestellt wird.
Wie bereits erwähnt, umfaßt in F i g. 3 die Datenverarbeitungseinheit
sowohl das Eintastregister 14e,„ mit einem Schieberegister und das Austastregister 14,UI mit
einem Schieberegister. Demgemäß sollte die LSI-Datenverarbeitungseinheit viele externe Ausgangsanschlußstifte
haben, deren Anzahl der großen Zahl von Ausgangsbits des Schieberegisters (14βΙΒ) entspricht.
Außerdem sollte die LSI-Datenverarbeitungseinheit viele externe Eingangsanschlußstifte haben, deren
Anzahl der großen Zahl Eingangsbits des Schieberegisters (14e,„) entspricht. Es ist jedoch nicht wünschenswert,
die Anzahl der aus der LSI-Datenverarbeitungseinheit herausgeführten äußeren Anschlußstifte zu
erhöhen. Aus diesem Grund sollte dem Schieberegister (14m,) eine in Fig. 7 gezeigte Eintastschnittstelle 71
beigeordnet sein. Außerdem sollte dem Schieberegister (14,us) eine in Fig. 8 gezeigte Austastschnittstelle 81
beigeordnet sein. In F i g. 7 empfängt die ein Schieberegister aufweisende Eintastschnittstelle 71 die erste
Gruppe aus vier Bits des Steuerdatenwertes Dan, der
beispielsweise aus 48 Bits besteht. Demgemäß schiebt das Schieberegister (71) die erste Gruppe aus vier Bits
längs des in F i g. 7 gezeigten Pfeils A abwärts. Danach empfängt das Schieberegister (71) die zweite Gruppe
aus vier Bits des Steuerdatenwertes Dcm. Anschließend
schiebt das Schieberegister (71) die zweite Gruppe aus vier Bits längs des Pfeils A zusammen mit der ersten
Gruppe aus vier Bits abwärts. Die beschriebenen Vorgänge werden wiederholt. Wenn das Schieberegister
(71) die zwölfte Gruppe aus vier Bits empfangen hat, werden die 48 Bits des Steuerdatenwertes Dem längs
des in Fig.7 gezeigten Pfeils B gleichzeitig in das
Eintastregister 14„„ übertragen. Der Steuerdatenwert
Dem wird dann einem ausgewählten Element im
Verarbeitungsschalhingsabschnitt 11 (F i g. 3) zugeführt.
Aus Fig.7 sieht man: obwohl das Eintastregister 14e,„
48 externe Ausgangsanschlußstifte der LSI-Datenverarbeitungseinheit belegen sollte, reicht es erfindungsgemäß
aufgrund des Vorhandenseins der Eintastschnittstelle 71 aus, lediglich vier externe Ausgangsanschlußstifte
72 zu belegen.
In Fig.8 wird der Austaststeuerdatenwert vom Dekodierer 124 (F i g. 3) vorübergehend im Austastregister
14aus gespeichert Danach werden alle Bits des
Steuerdatenwertes Dam längs des Pfeils C in die
Austastschnittstelle 81 übertragen. Dann wird die aus vier Bits bestehende erste Gruppe des Steuerdatenwertes
Daus vom Schieberegister (81) ausgegeben. Danach
werden die restlichen 44 Bits längs des in F i g. 8
r _* r»r_:i- rt Γ—.x—*.. »nr.nuAunn ..»»4 ,.,:.-,4 *4ΐΑ
zeigten riciia L* iiuiwaiia g&ov»iiuLfbu uiiu min uiv
gg
zweite Gruppe aus vier Bits von der Schnittstelle ausgegeben. Diese Operationen werden wiederholt, bis
alle Bits des Austastdaten wertes Daus von der LSI-Datenverarbeitungseinheit
10 (Fig. 1) ausgesendet sind. Wie aus F i g. 8 ersichtlich ist, werden die 48 Bits des
Austaststeuerdatenwertes Daus der Reihe nach von
lediglich vier externen Ausgangsanschlußstiften 82 der LSI-Datenverarbeitungseinheit 10 (F i g. 1) ausgesendet.
Hierzu 6 Blatt Zeichnungen
Claims (6)
1. Datenverarbeitungseinheit, umfassend einen
Verarbeitungsschaltungsabschnitt, der arithmetische und logische Operationen für gegebene Operandendaten
entsprechend vorgeschriebenen Steuerdaten durchführt, einen Steuerschaltungsabschnitt, der
gegebene Befehle dekodiert und den Verarbeitungsschaltungsabschnitt über einen Steuerbus mit
Steuerdaten versorgt, eine Einrichtung, mittels der zur Prüfung des Verarbeitungsschaltungsabschnitts
diesem extern vorgegebene Steuerdaten, die von den vom Steuerschaltungsabschnitt erzeugten
Steuerdaten unabhängig sind, zuführbar sind, während
der Steuerdatenfluß vom Steuerschaltungsabschnitt zum Verarbeitungsschaltungsabschnitt unterbrochen
ist, ein Austastregister, in das vom Steuerschaltungsabschnitt erzeugte Steueralten zur
Prüfung einschreibbar sind, einen Zeitgeber, der eine Gatterschaltung steuert, und eine Austastgatterschaltung
im Steuerbus, dadurch gekennzeichnet, daß der Verarbeitungsschaltungsabschnitt
(11) und der Steuerschaltungsabschnitt (12) Teile einer monolithisch integrierten Schaltung (10)
sind, die das Austastregister (14aus) gesondert von
dem Verarbeitungsschaltungsabschnitt (11) und ferner ein Eintastregister (14c/n) zur Speicherung der
extern vorgegebenen Steuerdaten sowie eine Eintastgatterschaltung (15) aufweist, daß die Eintastgatterschaltung
(15) in einen das Eintastregister (14e,„) mit dem Verarbeitungsschaltungsabschnitt
(11) verbindenden Steuerbus (13e,„) eingefügt ist, daß
die mit dem Zeitgeber (31) verbundene Eintastgatterschaltung (15) unter externer Steuerung vom
Zeitgeber (31) ein Beginn und Ende des Steuerdatenflusses vom Eintastregister (14e/„) zum Verarbeitungsschaltungsabschnitt(ll)
bestimmendes Eintaststeuersignal (Scm) erhält, und daß die Austastgatterschaltung
(16) extern steuerbar ist, um zur Prüfung des Verarbeitungsschaltungsabschnitts (11) den
Steuerdatenfluß vom Steuerschaltungsabschnitt (12) zum Verarbeitungsschaltungsabschnitt(ll)zu unterbrechen.
2. Datenverarbeitungseinheit nach Anspruch 1, dadurch gekennzeichnet, daß der Zeitgeber (31) das
Austastregister (140Uj) mit einem Austaststeuersignal
(Saus) versorgt, das den Beginn und das Ende des
Arbeitens des Austastregisters (14aus) bestimmt.
3. Datenverarbeitungseinheit nach Anspruch 1 oder 2, dadurch gekennzeichnet, daß der Zeitgeber
(31) beim Empfang eines Startsignals (S) zu arbeiten beginnt, daß die Impulsbreite des Startsignals gleich
der Periodendauer (Tm) eines Haupttaktimpulssignals
ist, mit dem der Verarbeitungsschaltungsabschnitt (11) und der Steuerschaltungsabschnitt (12)
betrieben werden, daß die vom Zeitgeber (31) erzeugten Eintast- und Austast-Steuersignale (Sein
bzw. Saus) mit einem Nebentaktimpulssignal (C)
synchron sind, und daß die Dauer des Nebentaktimpulssignals
viel kürzer als die Dauer des Haupttaktimpulssignals ist.
4. Datenverarbeitungseinheit nach Anspruch 3, dadurch gekennzeichnet, daß der Zeitgeber (31)
einen Zähler (44), ein Register (46, 46') und einen Vergleicher (47, 47') umfaßt, daß der Zähler (44) mit
dem Zählen der Taktimpulse des Nebentaktimpulssignals (C) beginnt, wenn ihm das Startsignal (S)
zugeführt wird, daß das Register (46, 46') die Zahl der Taktimpulse des Nebentaktimpulssignals (C)
speichert, daß die Anzahl der Taktimpulse der vorbestimmten Zeit entspricht, zu welcher das
Eintaststeuersignal (Sein) oder das Austaststeuersignal
(Saus) vom Zeitgeber (31) geliefert werden sollen, daß der Vergleiche! (47, 47') sowohl die im
Zähler gezählte Zahl als auch die Anzahl der im Register gespeicherten Taktimpulse empfängt und
die Zeit ermittelt, zu welcher die gezählte Zahl mit der Anzahl der Taktimpulse übereinstimmt, und daß
der Zeitgeber (31) zum Zeitpunkt dieser Ermittlung der Übereinstimmung das Eintaststeuersignal (San)
oder das Austaststeuersignal (Sam) erzeugt
5. Datenverarbeitungseinheit nach einem der Ansprüche 1 bis 4, dadurch gekennzeichnet, daß das
Eintastregister (14«„) mit einer Eintastschnittstelle
(71) zusammenarbeitet, die ein Schieberegister aufweist, das jede Bitgruppe der externen vorbestimmten
Steuerdaten (Ddn) empfängt und diese
Bitgruppe reziprok und sequentiell im Schieberegister verschiebt, und daß alle Bits der externen
vorbestimmten Steuerdaten nach ihrer Speicherung in dem Schieberegister in das Eintastregister (14e;„)
übertragen werden.
6. Datenverarbeitungseinheit nach einem der Ansprüche 1 bis 5, dadurch gekennzeichnet, daß das
Austastregister (14iuI) mit einer Austastschnittstelle
(81) zusammenarbeitet, die ein Schieberegister aufweist, das alle Bits der Steuerdaten, die vom
Sttuerschaltungsabschnitt (12) erzeugt und im Austastregister (14auj) gespeichert worden sind,
empfängt, und daß das Schieberegister (81) jede Bitgruppe der Steuerdaten aussendet und die
restlichen Bits der Steuerdaten im Schieberegister entsprechend dieser Bitgruppe reziprok und sequentiell
verschiebt
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP12709876A JPS5352029A (en) | 1976-10-22 | 1976-10-22 | Arithmetic circuit unit |
Publications (2)
Publication Number | Publication Date |
---|---|
DE2747384A1 DE2747384A1 (de) | 1978-04-27 |
DE2747384C2 true DE2747384C2 (de) | 1983-03-31 |
Family
ID=14951527
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
DE2747384A Expired DE2747384C2 (de) | 1976-10-22 | 1977-10-21 | Datenverarbeitungseinheit mit Einrichtung zur Prüfung des Verarbeitungsabschnitts |
Country Status (5)
Country | Link |
---|---|
US (1) | US4167780A (de) |
JP (1) | JPS5352029A (de) |
DE (1) | DE2747384C2 (de) |
FR (1) | FR2368757A1 (de) |
GB (1) | GB1593674A (de) |
Families Citing this family (30)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
FR2432175A1 (fr) * | 1978-07-27 | 1980-02-22 | Cii Honeywell Bull | Procede pour tester un systeme logique et systeme logique pour la mise en oeuvre de ce procede |
US4422141A (en) * | 1979-07-30 | 1983-12-20 | Bell Telephone Laboratories, Incorporated | Microprocessor architecture for improved chip testability |
US4320509A (en) * | 1979-10-19 | 1982-03-16 | Bell Telephone Laboratories, Incorporated | LSI Circuit logic structure including data compression circuitry |
US4414623A (en) * | 1980-10-01 | 1983-11-08 | Motorola, Inc. | Dual deadman timer circuit |
JPS57123455A (en) * | 1981-01-23 | 1982-07-31 | Nec Corp | Instruction executing device |
JPS5814265A (ja) * | 1981-07-16 | 1983-01-27 | Matsushita Electronics Corp | ワンチツプマイクロコンピユ−タ |
US4403287A (en) * | 1981-08-24 | 1983-09-06 | Bell Telephone Laboratories, Incorporated | Microprocessor architecture having internal access means |
JPS58121458A (ja) * | 1981-12-09 | 1983-07-19 | Fujitsu Ltd | スキヤンアウト方式 |
JPS58105366A (ja) * | 1981-12-16 | 1983-06-23 | Fujitsu Ltd | デバツグ機能を持つマイクロコンピユ−タ |
US4485472A (en) * | 1982-04-30 | 1984-11-27 | Carnegie-Mellon University | Testable interface circuit |
JPS58225453A (ja) * | 1982-06-25 | 1983-12-27 | Fujitsu Ltd | 診断回路の誤り検出方式 |
DE3241412A1 (de) * | 1982-11-09 | 1984-05-10 | Siemens AG, 1000 Berlin und 8000 München | Vorrichtung zum testen eines hochintegrierten mikroprogramm-gesteuerten elektronischen bauteiles |
US4511967A (en) * | 1983-02-15 | 1985-04-16 | Sperry Corporation | Simultaneous load and verify of a device control store from a support processor via a scan loop |
US4551838A (en) * | 1983-06-20 | 1985-11-05 | At&T Bell Laboratories | Self-testing digital circuits |
NO843375L (no) * | 1983-10-06 | 1985-04-09 | Honeywell Inf Systems | Databehandlingssystem og fremgangsmaate til vedlikehold samt anrodning |
JPS6155747A (ja) * | 1984-08-28 | 1986-03-20 | Toshiba Corp | デ−タ転送制御回路を備えたデイジタル集積回路 |
JPH0440394Y2 (de) * | 1986-01-29 | 1992-09-22 | ||
DE68926783T2 (de) * | 1988-10-07 | 1996-11-28 | Martin Marietta Corp | Paralleler datenprozessor |
US4980889A (en) * | 1988-12-29 | 1990-12-25 | Deguise Wayne J | Multi-mode testing systems |
US5153882A (en) * | 1990-03-29 | 1992-10-06 | National Semiconductor Corporation | Serial scan diagnostics apparatus and method for a memory device |
JP2693631B2 (ja) * | 1990-09-13 | 1997-12-24 | 富士通株式会社 | スキャンアウト制御システム |
US5321277A (en) * | 1990-12-31 | 1994-06-14 | Texas Instruments Incorporated | Multi-chip module testing |
US6073185A (en) * | 1993-08-27 | 2000-06-06 | Teranex, Inc. | Parallel data processor |
GB9417297D0 (en) * | 1994-08-26 | 1994-10-19 | Inmos Ltd | Method and apparatus for testing an integrated circuit device |
JPH10105426A (ja) * | 1996-09-25 | 1998-04-24 | Nec Ic Microcomput Syst Ltd | 半導体集積回路 |
JPH11264854A (ja) * | 1998-03-18 | 1999-09-28 | Oki Electric Ind Co Ltd | 半導体集積回路および半導体集積回路の試験方法 |
US6067609A (en) * | 1998-04-09 | 2000-05-23 | Teranex, Inc. | Pattern generation and shift plane operations for a mesh connected computer |
US6173388B1 (en) | 1998-04-09 | 2001-01-09 | Teranex Inc. | Directly accessing local memories of array processors for improved real-time corner turning processing |
US6185667B1 (en) | 1998-04-09 | 2001-02-06 | Teranex, Inc. | Input/output support for processing in a mesh connected computer |
US6212628B1 (en) | 1998-04-09 | 2001-04-03 | Teranex, Inc. | Mesh connected computer |
Family Cites Families (12)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
US3061192A (en) * | 1958-08-18 | 1962-10-30 | Sylvania Electric Prod | Data processing system |
GB1131085A (en) * | 1966-03-25 | 1968-10-23 | Secr Defence | Improvements in or relating to the testing and repair of electronic digital computers |
US3462742A (en) * | 1966-12-21 | 1969-08-19 | Rca Corp | Computer system adapted to be constructed of large integrated circuit arrays |
US3740722A (en) * | 1970-07-02 | 1973-06-19 | Modicon Corp | Digital computer |
US3702988A (en) * | 1970-09-14 | 1972-11-14 | Ncr Co | Digital processor |
US3793631A (en) * | 1972-09-22 | 1974-02-19 | Westinghouse Electric Corp | Digital computer apparatus operative with jump instructions |
US3832535A (en) * | 1972-10-25 | 1974-08-27 | Instrumentation Engineering | Digital word generating and receiving apparatus |
US3833888A (en) * | 1973-02-05 | 1974-09-03 | Honeywell Inf Systems | General purpose digital processor for terminal devices |
FR2250450A5 (de) * | 1973-09-10 | 1975-05-30 | Honeywell Bull Soc Ind | |
US3938098A (en) * | 1973-12-26 | 1976-02-10 | Xerox Corporation | Input/output connection arrangement for microprogrammable computer |
US3984813A (en) * | 1974-10-07 | 1976-10-05 | Fairchild Camera And Instrument Corporation | Microprocessor system |
US4086658A (en) * | 1976-10-04 | 1978-04-25 | International Business Machines Corporation | Input/output and diagnostic arrangements for programmable machine controllers having multiprogramming capabilities |
-
1976
- 1976-10-22 JP JP12709876A patent/JPS5352029A/ja active Granted
-
1977
- 1977-10-13 GB GB42561/77A patent/GB1593674A/en not_active Expired
- 1977-10-21 DE DE2747384A patent/DE2747384C2/de not_active Expired
- 1977-10-21 FR FR7731796A patent/FR2368757A1/fr active Granted
- 1977-10-21 US US05/844,392 patent/US4167780A/en not_active Expired - Lifetime
Also Published As
Publication number | Publication date |
---|---|
FR2368757B1 (de) | 1982-12-10 |
JPS5352029A (en) | 1978-05-12 |
FR2368757A1 (fr) | 1978-05-19 |
JPS5541461B2 (de) | 1980-10-24 |
GB1593674A (en) | 1981-07-22 |
DE2747384A1 (de) | 1978-04-27 |
US4167780A (en) | 1979-09-11 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
DE2747384C2 (de) | Datenverarbeitungseinheit mit Einrichtung zur Prüfung des Verarbeitungsabschnitts | |
DE2614000C2 (de) | Diagnoseeinrichtung zur Prüfung von Funktionseinheiten | |
DE102006059156B4 (de) | Verfahren zum Testen eines integrierten Schaltkreischips mit zumindest zwei Schaltungskernen sowie integrierter Schaltkreischip und Testsystem | |
DE2311034C2 (de) | Verfahren zum Prüfen eines integrierte logische Verknüpfungs- und Speicherglieder enthaltenden Halbleiterchips | |
DE3852862T2 (de) | System zur umfassenden Ereignisqualifikation. | |
EP0186724B1 (de) | Prüf- und Diagnoseeinrichtung für Digitalrechner | |
EP0235559A1 (de) | Informationsübergabesystem zur Übergabe von binären Informationen | |
DE69028498T2 (de) | Datenübertragungssystem und -verfahren | |
DE2719531A1 (de) | Digitale logikschaltung zur synchronisierung einer datenuebertragung | |
DE3702408A1 (de) | Verfahren und pruefvorrichtung zum pruefen einer integrierten schaltungsanordnung | |
DE2930610A1 (de) | Verfahren zum ueberpruefen eines datenverarbeitungssystemes und datenverarbeitungssystem zur durchfuehrung des verfahrens | |
DE3130145C2 (de) | Eingabe/Ausgabe-Schnittstellensteuereinrichtung | |
DE2461592C3 (de) | Anordnung zur Durchführung von Wartungsoperationen bei einem Datenverarbeitungssystem | |
DE3889812T2 (de) | Datenprozessor mit einer Prüfstruktur für Multipositionsverschieber. | |
EP0766092A1 (de) | Testbare Schaltungsanordnung mit mehreren identischen Schaltungsblöcken | |
DE3639609C2 (de) | ||
DE2641700C2 (de) | ||
DE68924125T2 (de) | Logikanalysator mit Doppel-Triggerung. | |
EP0009600B1 (de) | Verfahren und Schnittstellenadapter zum Durchführen von Wartungsoperationen über eine Schnittstelle zwischen einem Wartungsprozessor und einer Mehrzahl einzeln zu prüfender Funktionseinheiten eines datenverarbeitenden Systems | |
DE2242279A1 (de) | Speicherteststeuerung | |
DE69015122T2 (de) | Prüfsystem für einen Mikroprozessor. | |
DE3838939A1 (de) | Schaltung mit testfunktionsschaltung | |
EP0840229A2 (de) | Vorrichtung und Verfahren zur Selektion von Adressenwörtern | |
EP0012794B1 (de) | Verfahren und Einrichtung für eine elektronische Datenverarbeitungsanlage zur Prüfung der aus einer Instruktion abgeleiteten Steuersignale | |
DE4238079C1 (en) | Flip=flop circuit incorporating fault diagnosis function - uses control logic to allow operation as shift register in fault diagnosis test mode |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
OAP | Request for examination filed | ||
OD | Request for examination | ||
D2 | Grant after examination | ||
8364 | No opposition during term of opposition | ||
8339 | Ceased/non-payment of the annual fee |