DE2362917C3 - Spitzendetektor - Google Patents
SpitzendetektorInfo
- Publication number
- DE2362917C3 DE2362917C3 DE2362917A DE2362917A DE2362917C3 DE 2362917 C3 DE2362917 C3 DE 2362917C3 DE 2362917 A DE2362917 A DE 2362917A DE 2362917 A DE2362917 A DE 2362917A DE 2362917 C3 DE2362917 C3 DE 2362917C3
- Authority
- DE
- Germany
- Prior art keywords
- transistor
- voltage
- terminal
- peak detector
- circuit
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired
Links
Classifications
-
- G—PHYSICS
- G04—HOROLOGY
- G04G—ELECTRONIC TIME-PIECES
- G04G99/00—Subject matter not provided for in other groups of this subclass
-
- G—PHYSICS
- G01—MEASURING; TESTING
- G01R—MEASURING ELECTRIC VARIABLES; MEASURING MAGNETIC VARIABLES
- G01R19/00—Arrangements for measuring currents or voltages or for indicating presence or sign thereof
- G01R19/04—Measuring peak values or amplitude or envelope of ac or of pulses
-
- G—PHYSICS
- G01—MEASURING; TESTING
- G01R—MEASURING ELECTRIC VARIABLES; MEASURING MAGNETIC VARIABLES
- G01R19/00—Arrangements for measuring currents or voltages or for indicating presence or sign thereof
- G01R19/165—Indicating that current or voltage is either above or below a predetermined value or within or outside a predetermined range of values
- G01R19/16504—Indicating that current or voltage is either above or below a predetermined value or within or outside a predetermined range of values characterised by the components employed
- G01R19/16519—Indicating that current or voltage is either above or below a predetermined value or within or outside a predetermined range of values characterised by the components employed using FET's
-
- G—PHYSICS
- G04—HOROLOGY
- G04C—ELECTROMECHANICAL CLOCKS OR WATCHES
- G04C13/00—Driving mechanisms for clocks by master-clocks
- G04C13/08—Slave-clocks actuated intermittently
- G04C13/10—Slave-clocks actuated intermittently by electromechanical step advancing mechanisms
- G04C13/11—Slave-clocks actuated intermittently by electromechanical step advancing mechanisms with rotating armature
-
- G—PHYSICS
- G04—HOROLOGY
- G04C—ELECTROMECHANICAL CLOCKS OR WATCHES
- G04C3/00—Electromechanical clocks or watches independent of other time-pieces and in which the movement is maintained by electric means
- G04C3/14—Electromechanical clocks or watches independent of other time-pieces and in which the movement is maintained by electric means incorporating a stepping motor
- G04C3/143—Means to reduce power consumption by reducing pulse width or amplitude and related problems, e.g. detection of unwanted or missing step
-
- H—ELECTRICITY
- H03—ELECTRONIC CIRCUITRY
- H03K—PULSE TECHNIQUE
- H03K5/00—Manipulating of pulses not covered by one of the other main groups of this subclass
- H03K5/153—Arrangements in which a pulse is delivered at the instant when a predetermined characteristic of an input signal is present or at a fixed time interval after this instant
- H03K5/1532—Peak detectors
Landscapes
- Physics & Mathematics (AREA)
- General Physics & Mathematics (AREA)
- Engineering & Computer Science (AREA)
- Power Engineering (AREA)
- Nonlinear Science (AREA)
- Measurement Of Current Or Voltage (AREA)
- Electromechanical Clocks (AREA)
Description
Die Erfindung betrifft einen Spitzendetektor wie er im Oberbegriff des Anspruchs 1 als bekannt vorausgesetzt
ist.
Eine derartige Schaltung ist aus der britischen Patentschrift 12 97 252 bekannt. Fig. 2 «jieser Patentschrift
zeigt eine Spitzenspannungs-Speicherschaltung, bei welcher der Ausgang einer Umkehrstufe, deren
Eingang das zu untersuchende Signal zugeführt wird, über einen Gleichrichter an einen Speicherkondensator
geschaltet ist, der bei Auftreten einer negativen Eingangssignalspitze über die dann leitende Diode
schnell auf einen positiven Spannungswert aufgeladen wird. Nach Verschwinden dieser Eingangsspannungsspitze
sperrt die Diode wegen der entsprechenden Änderung der Ausgangsspannung des Inverters wieder,
und der Speicherkondensator entlädt sich anschließend langsam über einen Entladewiderstand, der mit seinem
dem Kondensator abgewandten Ende auf den Eingang des Inverters und gleichzeitig über die Reihenschaltung
eines Widerstandes mit einer weiteren Diode auf den Ausgang des Inverters geführt ist. Die zuletzt genannte
Diode ist in entgegengesetzter Richtung wie die zuerst genannte Diode gepolt, so daß sie beim Aufladen des
Speicherkondensators gesperrt ist, bei dessen Entladung jedoch leiten kann. Der Speicherkondensator ist
ferner mit seinem den Dioden zugewandten Ende auf einen Eingang einer nachfolgenden Vergleichsschaltung
geführt, deren anderem Eingang ebenfalls das Eingangssignals des Inverters zugeführt wird. Das Ausgangssignal
der Vergleichsschaltung, die den gespeicherten und verstärkten Spitzenwert mit dem Signal selbst vergleicht,
wird über eine Cfl-Differenzierschaltung der weiteren Verwendung zugeführt.
Die Aufgabe der Erfindung besteht gegenüber der bekannten Schaltung in einer wesentlichen Vereinfachung
und wird durch die im kennzeichnenden Teil des Anspruchs 1 angegebenen Merkmale gelöst.
Die erfindungsgemäße Schaltung unterscheidet sich
von der bekannten Schaltung gemäß F i g. 2 der Entgegenhaltung nicht nur dadurch, daß sie weniger
Bauelemente verwendet, sondern auch in ihrer Funktionsweise. Während nämlich die bekannte Schaltung
den Maximalwert einer im Signal auftretenden Spitze speichert (etwa nach Art einer sogenannten sampleand-hold-Schaltung)
wie dies in Fig.4a der Entgegenhaltung dargestellt ist, stellt die erfindungsgemäße
Schaltung das Auftreten einer Spitze im Signal überhaupt fest und gibt ein Ausgangssignal ab, solange
die betreffende »Spitzenhalbwelle« einen bestimmten vorgegebenen Pegelwert überschreitet. Man könnte
also sagen, daß die erfindungsgemäße Schaltung mit einem Amplitudenkriteriurn arbeitet, während der mit
der erfindungsgemäßen Schaltung verglichene linke Teil in Fig. 2 der bekannten Schaltung einen Spitzenwert
speichert (Speicherkondensator 22), bis der nächste Spitzenwert auftritt, der dann wiederum
gespeichert wird.
Die Funktion eines Spitzende'.ektors wird durch das Zusammenwirken des linken Schaltungsteils gemäß
Fig. 2 der erwähnten britischen Patentschrift mit der im rechten Teil der Schaltung dargestellten Vergleichsschaltung
bewirkt, deren zweitem Eingang über einen Widerstand das Eingangssignal von der Eingangsklemme
ebenfalls zugeführt wird. Es ist dieser Literatursielle
ίο keinerlei Anregung zu entnehmen, wie man etwa einen
Spitzendetektor (im Gegensatz zu einem Signalspitzenspeicher) in der erfindungsgemäßen einfachen Weise
realisieren könne, also ohne die Notwendigkeit der im bekannten Falle nachgeschalteten Vergleichsschaltung.
Die erfindungsgemäße Schaltung benötigt eine solche Vergleichsschaltung nicht, sondern gestaltet die Rückkopplungsschaltung
derart aus, daß sie nur bei Auftreten einer Eingangssignalspitze zeitweilig aktiviert wird,
indem sie zu Beginn der Signalspitze (bestimmt durch einen Schwellenpegel) in einen aktiven Zustand versetzt
wird und am Ende der Signalspitze (wiederum bestimmt durch den erwähnten Schwellenpegel) wieder desaktiviert
wird. Auf diese Weise wird während des durch den erwähnten Schwellenpegel bestimmten Zeitraums des
Auftretens einer Signalspitze eine Ausgangsspannungsänderung hervorgerufen, also ein Ausgangsimpuls
erzeugt, der das Auftreten einer Signalspitze anzeigt. Die erfindungsgemäße Schaltung benötigt also hierfür
lediglich eine Inverterstufe mit einer entsprechend ausgebildeten Rückkopplungsschaltung, die nur während
des Auftretens einer Signalspitze aktiviert wird, und unterscheidet sich damit sowohl im Aufbau als auch
in der Funktion ihrer Elemente von der bekannten Schaltung, die eine Inverterschaltung mit einer ständig
aktivierten Rückkopplungsschaltung sowie einem Speicherkondensator und eine nachgeschaltete Vergleichsschaltung
benötigt.
Im bekannten Falle bewirkt der Speicherkondensator einen gewissen Integrationseffekt, der im Mittel eine
Nivellierung der Speicherkondensatorspannung gegenüber der ursprünglichen Signalspannung bewirkt. Im
Gegensatz dazu tritt bei der erfindungsgemäßen Schaltung eine Akzentuierung der Signaispitzen auf.
weil das Ausgangssignal nur dann impulsförmig ansteigt, wenn eine Spitze im Eingangssigna! vorhanden
ist, in den übrigen Zeiten dagegen auf einem konstanten Ruhewert verbleibt.
Weiterbildungen der Erfindung sind in den L'nteransprüchen
gekennzeichnet.
Nachfolgend werden Ausführungsbeispiele der Erfindung anhand der Zeichnungen näher erläutert. Es zeigt
F i g. 1 ein Blockschaltbild eines Ausführungsbeispiels des erfindungsgemäßen Spitzendetektors,
Fig.2 ein detaillierteres Schaltbild des in Fig. 1 dargestellten Spitzendetektors,
F i g. 3 eine Übertragungscharakteristik, die für die beiden in den Fig. 1 und 2 dargestellte Inverterschaltung
gilt,
Fig.4 ein Schaltbild eines zweiten Ausführungsbei-Spieles
der Erfindung, das auf positive Spannungsspitzen anspricht,
!:ig. 5 und 6 Schaltbilder eines dritten und vierten
Ausführungsbeispieles der Erfindung,
Fig. 7 ein teilweise durch Blockdarstellungen vereinte
fachtes Schaltbild eines fünften Ausführungsbeispieles der Erfindung,
F i g. 8 ein mehr ins Einzelne gehende:» Schaltbild des Ausführungsbeispiels gemäß F i g. 7,
Fig.9 eine graphische Darstellung des zeitlichen
Verlaufes von Signalen und Schwingungen, auf die bei der Erläuterung der Arbeitsweise der Ausführungsform
gemäß F i g. 1 und 2 Bezug genommen wird,
F i g. 10 ein Schaltbild eines sechsten Ausführungsbei-Spieles
der Erfindung, das sich besonders für den Antrieb eines Schrittmotores eignet,
Fig. 11 eine graphische Darstellung des zeitlichen Verlaufes von Schwingungen, die im Betrieb der
Schaltungsanordnung gemäß Fig. 10 auftreten, ι ο
Fig. 12 und 13 Schaltbilder zweier weiterer Ausführungsbeispiele
der Erfindung,
Fig. 14 eine graphische Darstellung des Verlaufes einer Spannung, auf die bei der Erläuterung der
Arbeitsweise der Schaltungsanordnung gemäß Fig. 10 Bezug genommen wird,
Fig. 15 und 16 Blockschaltbilder von Schaltungsanordnungen
zur Erzeugung verschiedener Steuersignale für die Schaltungsanordnung gemäß F i g. 10,
Fig. 17 eine graphische Darstellung des zeitlichen Verlaufes von Signalen, die in der Schaltungsanordnung
gemäß F i g. 16 auftreten, und
Fig. 18 und 19 Schaltbilder zweier weiterer Ausführungsbeispiele
der Erfindung.
Die in den F i g. 1 und 2 dargestellten Spitzendetektorschaltungen
enthalten einen ersten Inverter 10, der mit seiner Ausgangsklemme Can die Eingangsklemme
eines zweiten Inverters 12 angeschlossen ist. Die Inverter sind CMOS-Inverterschaltungen und enthalten
jeweils einen Transistor vom p-Typ und einen Transistor vom η-Typ. Beim Inverter 10, der als Beispiel
betrachtet werden soll, sind die steuerbaren Stromstrekken der beiden Transistoren Pi und /V1 in Reihe zwischen
eine erste Klemme 13, der eine erste Betriebsspannung + Vpo zugeführt wird, und eine zweite Klemme 15, der
eine zweite Betriebsspannung — Vss zugeführt wird,
geschaltet. Die beiden Steuerelektroden sind miteinander verbunden und bilden eine Einpangsklemme B,
während die Verbindung der Stromstrt :ken der beiden Transistoren die Ausgangsklemme Cbildot. ^1
Der Spitzendeiektor hat eine Eingangsklemme A, die mit der Eingangsklemme ßdes ersten Inverters 10 über
einen Kopplungskondensator 16 verbunden ist. Bei den in den F i g. 1 und 2 dargestellten Ausführungsbeispielen
ist ein Widerstand 18 zwischen die Klemme 15 und die 4s
Eingangsklemme B des Inverters IO geschaltet. Bei anderen Ausführungsbeispielen der Erfindung ist es
nicht wesentlich, daß dieser Widerstand vorhanden ist. Die Ausgangsklemme C ist über eine Rückkopplungsstrecke, die bei dem Ausführungsbeispiel gemäß F i g. 1 so
und 2 eine Diode 14 enthält, mit der Eingangsklemme B gekoppelt.
Für die Erläuterung des Betriebes der Schaltung gemäß F i g. 1 und 2 kann angenommen werden, daß
sich die Eingangsklemme B anfänglich auf einer relativ negativen Spannung befindet da der durch die
Eingangsklemme B gebildete Schaltungsknoten über den Widerstand 18 mit der Klemme 15 verbunden ist an
der die Betriebsspannung — Vss liegt Die Stromstrecke des Transistors P\ hat daher eine relativ niedrige ho
Impedanz, während die Stromstrecke des Transistors N\ eine hohe Impedanz darbietet Es fließt dementsprechend ein Strom von der auf positiver Betriebsspannung
liegenden Klemme 13 durch die Stromstrecke des Transistors P1 und durch die Diode 14 und den
Widerstand 18 zur Klemme 15. Infolge dieses Stromflusses, wird die Eingangsklemme B relativ
positiv, d. h„ sie nimmt eine Spannung an, die um einen
Diodenspannungsabfall kleiner ist als die Spannung an der Ausgangsklemme C. Mathematisch ausgedrückt ist
also Vc = Vs + Vn, wobei Vc die Spannung an der
Ausgangsklemme C ist, Vm den Spannungsabfall an der Diode 14 bedeutet und mit Vn die Spannung an der
Eingangsklemme ßbezeichnet ist.
Bei flüchtiger Betrachtung könnte man annehmen, daß die oben beschriebene Vorspannung den Zustand
der Schaltungsanordnung ändern könnte; die Schaltungsparameter sind jedoch so gewählt, daß dies nicht
eintritt. Der Transistor Ni wird zwar leitend, der Transistor P\ leitet jedoch weiter, da seine Quellenelektrode
im Vergleich zu seiner Steuer- und Abflußelektrode genügend positiv ist. Die Schaltungsanordnung kann
daher einen Ruhezustand annehmen, bei dem P\ und /V1
leiten und Vc = Vg + V14 ist. Der Ruhearbeitspunkt
befindet sich auf einem vertikalen Teil der Kennlinie in der Nähe des Kennlinienknicks. Für einen Betrieb mit
niedrigsten Speisespannungen ist es wünschenswert, daß die Kanalbreite des η-leitenden Transistors größer
gemacht wird als die des p-leitenden Transistors. Hierdurch wird die in F i g. 3 dargestellte Übertragungscharakteristik
bezüglich des Schaltungsarbeitspunktes nach links verschoben, und man erhält dadurch, wie
dargestellt, eine relativ stabile Vorspannung etwas über das Kennlinienknie hinaus, selbst bei kleinen Werten
von Vim — Vss· Das Verhältnis der Breiten der Kanäle
der Transistoren P\ und Ni im Inverter 12 wird gleich
dem des Inverters IO gewählt.
Die Übertragungscharakteristiken der Inverter IO
und 12 können in der oben angegebenen Weise gut angepaßt werden, wenn sie in einer integrierten
Schaltung nebeneinander hergestellt werden. Mit dar angegebenen Vorspannung und den in der beschriebenen
Weise angepaßten Charakteristiken ist die an der Ausgangsklemme C auftretende Spannung relativ
positiv, und die Spannung am Schaltungspunkt D ist verhältnismäßig negativ und ungefähr gleich - Vv.s- Die
Ausgangsspannung V»ist negativ, da sich der Transistor Ni im Zustand niedriger Impedanz und der Transistor Pi
im Zustand hoher Impedanz befinden. Für die Zwecke der vorliegenden Anmeldung kann angenommen
werden, daß die erwähnte, relativ negative Spannung die Binärzahl 0 darstellt und eine relativ positive
Spannung die Binärzahl 1 darstellt.
Angenommen, der Eingangsklemme A werde nun eine sich in regelmäßiger Weise ändernde Spannung,
wie eine Sinusspannung, zugeführt. Während der ersten negativen Schwingung der Eingangsspannung, lädt sich
der Kopplungskondensator 16 durch die Diode 14 und den leitenden Transistor P1 auf und bewirkt, daß eine
Spannung zwischen den Eingangsklemmen A und E auftritt, die in B relativ positiv ist. Wenn die
Eingangsspannung ihren negativsten Punkt durchläuft und dann wieder positiver wird, hört die Diode 14 auf zu
leiten und die Spannung an der Eingangsklemme B, die nun nicht länger auf einen Wert geklemmt wird, der um
einen Diodenspannungsabfall kleiner als Vc ist beginni
der Spannung an der Eingangsklemme A zu folgen. Eine geringfügige positive Zunahme der Spannung an dei
Eingangsklemme B bewirkt dann, daß die Schaltungsanordnung rasch ihren Zustand ändert Wie bereit!
erwähnt wurde und in Fig.3 dargestellt ist ist die
Schaltungsanordnung im Ruhezustand auf den vertika ien Teil der Charakteristik nahe beim oberen Knie
vorgespannt und eine geringfügige Zunahme von Vj bewirkt daher eine viel größere Änderung (Abnahme
von Vc. Wenn bei der in Fig.2 dargestellter
Schaltungsanordnung die Ableitung d KiAJr sich von 0
(entsprechend dem negativsten Punkt der veränderlichen Eingangsspannung) auf einen positiven Wert
ändert (Va ist dabei immer noch negativ, sein Wert nimmt jedoch nun zu, und die Steigung ist nun positiv
geworden), wird der Transistor P\ schnell gesperrt und der Transistor /Vi in den leitenden Zustand ausgesteuert.
Dies wiederum hat zur Folge, daß der Transistor P2 in
den leitenden Zustand ausgesteuert und der Transistor Ni gesperrt wird, wobei V/.>
positiv wird und ungefähr auf + VOa entsprechend dem Binärwert I1 ansteigt.
Solange also der Vorspannungspunkt die angegebene Lage hat und die Charakteristiken der Inverter IO und
12 angepaßt sind, wie es bei einer integrierten Schaltung der Fall ist, wird ein ordnungsgemäßer Betrieb von
absoluten (im Gegensatz zu relativen) Änderungen der Lage der Übertragungscharakteristik infolge von
Verfahrensparameterschwankungen nicht beeinträchtigt.
Wenn die Zeitkonstante des WC-Gliedes groß im Vergleich zur Periode der Eingangsschwingung ist,
bleibt der Schaltungspunkt Dbis zur nächsten negativen
Halbwelle der Eingangsschwingung auf der dem Binärwert 1 entsprechenden Spannung und schaltet erst
im negativsten Punkt der Eingangsschwingung auf eine dem Binärwert 0 entsprechende Spannung. Anhand von
F i g. 2 war oben erläutert worden, wie d VVd/ nach dem
ersten negativen Extremwert bei A von 0 aus positiv wird, Ve bezüglich Vc positiv wird, die Diode 14 aufhört
zu leiten, der Transistor P\ sperrt und der Transistor /Vi
leitend wird. Der Kondensator 16 war vorher durch die Diode 14 und den Stromfluß durch den Transistor P\
aufgeladen worden. Die Ladung dieses Kondensators neigt nun dazu, abzufließen. Wenn der Widerstand 18
jedoch einen verhältnismäßig großen Wert hat, ist die hierfür erforderliche Zeit verhältnismäßig lang. Der
Transistor P\ bleibt daher gesperrt, und der Transistor N\ bleibt leitend. Die Spannung an der Eingangsklemme
A ist jedoch eine veränderliche Spannung, die nach dem Erreichen eines negativen Spitzen- oder Extremwertes
wieder positiver und nach dem Erreichen eines positiven Spitzen- oder Extremwertes wieder negativer
wird. Beim positiven Extremwert ist die Eingangsklemme B stark positiv und der Zustand der Transistoren P\
und /V] bleibt ungestört, d. h„ Pi sperrt und Λ/, leitet.
Wenn jedoch die Spannung an der Eingangsklemme A immer negativer wird, fällt die Spannung an der
Klemme B entsprechend ab. Die Schaltungsparameter können derart gewählt sein, daß, wenn die Spannung an
der Eingangsklemme A in die Nähe eines negativen Extremwertes kommt, die Spannung an der Klemme B
im Verhältnis ausreichend negativ wird, um den Leitungszustand der Transistoren P\ und TVi zu ändern,
d. h. den Transistor P\ in den leitenden Zustand und den Transistor Wi in den gesperrten Zustand zu schalten.
Dies hat wiederum zur Folge, daß sich Vb von + Vdd
entsprechend dem Binärwert 1 auf — Vss entsprechend
dem Binärwert 0 ändert.
Die eben beschriebene Zustandsänderung tritt beim negativen Spitzen- oder Extremwert des Eingangssignals an der Eingangsklemme A auf. Wenn die
Zustandsänderung eintritt, wird die Rückkopplungsschleife mit der Diode 14 wieder aktiv und die eventuell
vom Kondensator 16 abgeflossene Ladung wird über diese Schleife ergänzt, d. h. durch einen Strom, der von
der Klemme 13 durch die Stromstrecke des Transistors P] und die Diode 14 zum Kondensator 16 fließt.
negativen Extremwert durchläuft und dann wieder positiver zu werden beginnt, d. h. wenn sich die Steigung
von Va von 0 auf einen positiven Wert ändert,
wiederholen sich die oben erläuterten Vorgänge. Die Spannung Vb beginnt bezüglich V<
positiv zu werden, wodurch die Diode 14 unü der Transistor P\ gesperrt
werden, /Vi leitend wird und Vo sich wieder von 0 auf 1
ändert. Die Schaltungsanordnung gemäß F i g. 1 und 2 liefert also einen Ausgangsimpuls (in negativer Richtung)
kurzer Dauer, der zeitlich mit den negativen Spitzen- oder Extremwerten der Eingangsschwingung
an der Eingangsklemme A zusammenfällt.
Die oben erläuterte Arbeitsweise der beschriebenen Schaltungsanordnung sei anhand der in F i g. 9 dargestellten
Schwingungen für eine spezielle Anwendung erläutert. Die Eirigangsschwingung VA hat einen
Verlauf, wie er durch die Unruhe einer elektronischen Uhr, z. B. einer Armbanduhr, erzeugt wird. Die
Bewegung der Unruhe wird aufrechterhalten, indem man die Lage der Unruhe aufgrund des Durchganges
kleiner, an der Unruhe angebrachter Permanentmagnete durch eine feststehende Spule feststellt und der
Unruhe Energie im richtigen Zeitpunkt zuführt. Die Schwingung Va ergibt sich bei einem solchen System
durch die Spannung, die in der Spule erzeugt wird, während die Magnete an ihr vorbeischwingen. Diese
Schwingung wird dann der Eingangsklemme A der Schaltungsanordnung gemäß F i g. 1 und 2 zugeführt.
Die Schaltungsanordnung ist anfänglich so vorgespannt, wie es in F i g. 3 dargestellt ist. Der Vorspannungs-
oder Arbeitspunkt entspricht einer Ruhespannung V77 an der Klemme B der Schaltungsanordnung,
wie in Fig. 2 durch die Kurve Vb dargestellt ist. Eine
erste negative Halbwelle 80 der Schwingung Va
bewirkt, daß die Diode 14 leitet und die Spannung Vflan
der Klemme ßder Spannung an der Eingangsklemme A
folgt. Wenn Va positiv wird, ändert sich der Zustand des
Inverters 10, d. h., der Transistor P\ wird gesperrt, und der Transistor /Vi leitet, und der Inverter 12 ändert
ebenfalls einen Zustand. Als Folge davon ändert sich die als dritte Kurve in F i g. 9 dargestellte Spannung Vc von
ihrem Anfangswert Vtf + Vdiode (wobei Vdioof. die
Spannung an der Diode 14 bedeutet) auf den Wert Vss.
der als Massepotential angenommen worden ist. Dies ist durch den Spannungssprung 82 in der die Spannung Vc
darstellenden Kurve gezeigt. Die Spannung Vn, die in
der vierten Kurve dargestellt ist, ändert sich dementsprechend von 0 Volt auf Vdd, wie bei 84 in Fig. 9
dargestellt ist.
Eine anschließende positive Halbwelle 86 der Eingangsschwingung VA bewirkt, daß die Spannung Ve
dieser Halbwelle folgt, wie bei 88 dargestellt ist. (Es wurde angenommen, daß die Zeitkonstante des
WC-Gliedes aus dem Kondensator 16 und dem Widerstand 18 groß im Vergleich zur Schwingungsperiode der Unruhe ist, die bei einer 4-Hz-Unruhe 250 ms
beträgt) Da der Transistor Pi gesperrt und der
Transistor /Vi leitend bleibt, behalten Vr den Wert
V55=O Volt und VDdenWert VDD.
Wenn die Eingangsschwingung VA nach der ersten
positiven Spitze wieder abfällt, wie es bei 90 dargestellt ist, foigt die Spannung Vs der Spannung Va, wie es bei 92
dargestellt ist Wegen des Vorhandenseins des Widerstandes 18, durch den sich der Kondensator 16
geringfügig entlädt, erreicht die Klemme B den Spannungswert Vtf kurz bevor die Eingangsschwingung VA ihr zweites Minimum erreicht Wenn die
Spannung VB den Wert V77- erreicht, ändert sich der
Betriebszustand des Inverters 10, die Diode 14 und der Transistor P\ leiten und der Zustand des Inverters 12
ändert sich. Eine kurze Zeitspanne danach, wenn die Eingangsschwingung Ve beginnt positiv zu werden,
sperrt die Diode 14, und die Inverter 10 und 12 ändern s erneut ihren Betriebszustand. Dies ist in F i g. 9 durch
den positiven Impuls 94 der Spannung Vc und den entsprechenden negativen Impuls 96 der Spannung V/>
dargestellt.
Die größere negative Halbwelle 98 der Eingangsschwingung Va, die als nächstes an der Eingangsklemme
A auftritt, hat eine ähnliche Wirkung wie oben. Wenn die Eingangsschwingung Va ihren negativen Extremwert
erreicht, wird in der Spannung Vr ein positiver Impuls 100 und in der Spannung Vo ein negativer Impuls is
102 erzeugt. Wenn die Zeitkonstante für den Widerstand 18 und den Kondensator 16 richtig gewählt sind,
bleibt die Klemme B trotz der Entladung des Kondensators zwischen aufeinanderfolgenden, in negativer
Richtung verlaufenden Signalwerten, auf einem Spannungswert über Vtf, bis die jeweilige größere
negative Spitze kleiner wird. So ist z. B. die Spannung der Schwingung Vs im Punkt 104 kurz vor der positiven
Auswanderung IOC größer als Vtf- Wenn in entsprechender
Weise Va geringfügig negativ wird, wie es bei
108 dargestellt ist, folgt die Schwingung Vg zwar, wie es
bei UO dargestellt ist, sie wird jedoch nicht so negativ, daß der Wert Vtf erreicht wird. Der Transistor P\ in
Fig.2 bleibt daher gesperrt und die Diode 14 leitet nicht. Mit anderen Worter, gesagt, ändern die Inverter γ>
10 und 12 bei negativen Impulsen verhältnismäßig kleiner Amplitude, wie den Impulsen 108 und 109, ihren
Zustand nicht und die Schaltungsanordnung hat in diesem Sinne also praktisch einen Schwellwert.
Zusammenfassend kann also festgestellt werden, daß die Spannung Vc für alle Perioden, in denen Vb größer
als Vtf ist, den Wert 0 Volt (und die Spannung Vo den
Wert Vdd Volt) hat. Wenn die Spannung VB den Wert
Vtf Volt hat (oder geringfügig darunter liegt), hat die
Spannung Vc den Wert Vtf + Vdiode Volt. Da die
Übertragungscharakteristiken der Inverter IO und 12 aneinander angepaßt sind, schaltet die Spannung Vc von
Vdd auf 0 Volt nur dann, wenn die Klemme B die Spannung VrrVolt erreicht Die Spannung Vd bleibt auf
dem Wert Vdd Volt für alle Zeiträume, wenn Vb größer
als Vr/risL
Die Breite des Ausgangs- oder Antwort-Impulses an der Klemme D kann durch Änderung der Zeitkonstante
des WC-Gliedes beeinflußt werden. Bei Verringerung des Widerstandswertes des Widerstandes 18 entlädt
sich der Kondensator 16 offensichtlich schneller und die Breite des Ausgangsimpulses wird für eine spezielle
Eingangssignalfrequenz größer. Das Umgekehrte gilt, wenn der Wert des Widerstandes 18 erhöht wird. Die
Verwendung eines sehr großen Widerstandswertes ist von besonderem Interesse für Fälle, bei denen die
Eingangsfrequenz sehr niedrig ist, und für Fälle mit
höheren Frequenzen, bei denen die Ansprache ganz genau an den Spitzen einer in negativer Richtung
verlaufenden Eingangsschwingung gefordert wird Im Grenzfall kann der Widerstand 18 vollständig entfallen
und der Isolationswiderstand des Kondensators sowie die Eingangsimpedanz des CMOS-Inverters IO als
Entladungsstrecke für den Kondensator 16 dienen. Je größer die Impedanz dieser Entladungsstrecke ist, um so
kleiner ist die Breite des Antwortimpulses bei einer vorgegebenen Eingangsfrequenz.
Welche Werte man für die verschiedenen Parameter der Schaltungsanordnung gemäß F i g. 2 verwendet,
hängt von der speziellen Anwendung der Schaltungsanordnung ab. Der Kondensator 16 kann im allgemeinen
einen Wert in der Größenordnung von 1000 pf bis 1 μΡ
haben. Bei einer Schaltungsanordnung, die sich z. B. für die Wahrnehmung der Lage einer Unruhe eignet, die
mit 4 Hz schwingt, können der Kondensator einen Wert von 0,5 μΡ und der Widerstand einen Wert von 10
Megohm haben. Die Spannung Vdd kann von einer
kleinen Batterie geliefert werden und z. B. 1,3 Volt betragen und — Vjykann Masse sein; selbstverständlich
sind auch andere Werte möglich. Die relativen Breiten der p-Kanal- und n-Kanal-Transistoren können z. B.
50 μπι für den p-Kanal und 355 μπι für den n-Kanal
betragen.
Der in F i g. 4 dargestellte Spitzendetektor entspricht demjenigen gemäß F i g. 1 mit der Ausnahme, daß er für
die Wahrnehmung positiver und nicht negativer Spitzen- oder Extremwerte ausgelegt ist. Man beachte,
daß die Diode 14a umgekehrt gepolt ist wie die Diode des Ausführungsbeispiels 14 gemäß Fig. 1 und 2 und
daß der Widerstand 18a zwischen die Eingangsklemme B und die die Spannung + Bod führende Klemme und
nicht die die Spannung — Vss führende Klemme geschaltet ist.
Um den Leistungsverbrauch möglichst klein zu halten und den bereits erwähnten Vorteil durch das Verschieben
der in F i g. 3 dargestellten Übertragungscharakteristik nach links zu erreichen, ist es wünschenswert, daß
die p-Kanal-Transistoren P\ und P2 der Schaltungsanordnung
gemäß F i g. 2 relativ klein sind. Hierdurch wird jedoch der für die Aufladung des Kondensators 16 zur
Verfügung stehende Strom begrenzt, da dieser durch die Stromstrecke des Transistors P\ fließen muß, die nur ein
relativ beschränktes Leitungsvermögen hat. Die Schaltungsanordnung gemäß F i g. 5 stellt eine Lösung dieses
Problems dar. Hier wird die Rückkopplung von der Klemme C dazu verwendet, den Leitungszustand eines
npn-Transistors 20 zu steuern. Der Transistor 20 ist mit seiner Basis 22 an die Ausgangsklemme C und mit
seinem Emitter 24 an die Eingangsklemme B angeschlossen. Der Kollektor des Transistors 24 ist mit der
Klemme 13 für die Betriebsspannung + Vdd verbunden.
Bei der Ausführungsform gemäß Fig.5 wird die
Arbeitsweise der Schaltungsanordnung durch das begrenzte Stromführungsvermögen des Transistors P1
des Inverters 10 (siehe F i g. 2) nicht beeinträchtigt. Es reicht zur Versorgung des Transistors 20 mit einem
Basis-Emitter-Strom aus, der das Fließen eines relativ starken Kollektor-Emitter-Stromes in diesem Transistor
zuläßt. Der Strom zur Aufladung des Kondensators 16 wird also von der Klemme 13 über die Kollektor-Emitier-Strecke
des Transistors 20 direkt zugeführt und hängt nicht von den Leitungseigenschaften des Transistors
Pj des Inverters IO ab.
Der bipolare npn-Transistor 20 der Schaltungsanord
nung gemäß F i g. 5 kann ein Lateraltransistor sein und unter Anwendung der CMOS-Technik hergestellt
werden, indem man die P-Wannen-Diffusion (d. h. die
Substratdiffusion für die n-Kanal-MOS-Transistoren) für die Basis und die Quellen- und Abfluß-Diffusionen
(niedrigen spezifischen Widerstandes) der n-Kanal-MOS-Transistoren als Kollektor und Emitter verwendet; der npn-Transistor kann auch unter Verwendung
der η+-Diffusion als Emitter, der p-Wannendiffusion als
Basis und des η-Substrats als Kollektor gebildet werden.
Es ist manchmal wünschenswert, das Arbeiten der Detektorschaltung zu verhindern, z. B. um eine Auswahl
unter verschiedenen Minima (oder Maxima) im Eingangssignal zu treffen. F i g. 6 zeigt eine Schaltungsanordnung
für diese Betriebsweise. Sie enthält eine CMOS-Doppel-Torschaltung 30, die zwischen die
Ausgangsklemme Cund die Basis 22 des Transistors 20 geschaltet ist. Eine Sperrsignalklemme 32 ist mit der
Steuerelektrode des einen MOS-Transistors der Doppel-Torschaltung 30 direkt und mit der Steuerelektrode
des anderen MOS-Transistors der Doppel-Torschaltung über einen Inverter 34 verbunden.
Wenn das Sperrsignal im Betrieb einen ersten Wert - hat, arbeiten die beiden Transistoren der Doppel-Torschaltung
30 im Zustand hoher Impedanz und die Rückkopplungsstrecke ist praktisch unterbrochen.
Wenn aber die Rückkopplungsstrecke unterbrochen ist, arbeitet die Schaltungsanordnung nicht, d. h., sie spricht
auf die Spitzen- oder Extremwerte des der Eingangsklemme A zugeführten Eingangssignal nicht an. Wenn
das Sperrsignal einen zweiten Wert annimmt, werden beide Transistoren der Doppeltorschaltung 30 in den
Zustand niedriger Impedanz geschaltet und die Ausgangsklemme C ist dann über einen Stromweg
niedriger Impedanz mit der Basis 22 des Transistors 20 verbunden. In diesem Zustand arbeitet die Schaltungsanordnung
wie es anhand von F i g. 5 erläutert wurde. Selbstverständlich kann anstelle des Transistors 20 auch
eine Diode, wie die Diode 14 in Fig. I, für die Rückkopplung verwendet werden, wenn dies wünschenswert
ist.
Die in F i g. 7 und 8 dargestellte Ausführungsform ermöglicht ebenfalls einen Betrieb mit Sperrung. Hier
ist der Inverter 10 der bisher beschriebenen Ausführungsbeispiele durch ein NOR-Glied 40 ersetzt. Das
NOR-Glied enthält vier Transistoren (F i g. 8), und zwar zwei Transistoren Pa und Pb vom p-Typ sowi" :.»>:i
Transistoren /V3 und Nb vom η-Typ. Die Stromstrecken
der Transistoren P3, Pb und N3 sind in Reihe zwischen die
Betriebsspannungsklemmen geschaltet, während die Stromstrecke des Transistors Nb der des Transistors N11
parallel geschaltet ist. Die Eingangsklemme A ist über den Kondensator 16 mit der Eingangsklemme B des
NOR-Gliedes verbunden, die an die Steuerelektroden der Transistoren P3 und Nt, angeschlossen ist. Die
Steuerelektroden der Transistoren Pb und Na sind mit
einer Sperrsignalklemme 42 verbunden.
Wenn im Betrieb die Sperrspannung relativ positiv ist, wird der Transistor Pb gesperrt, und die Ausgangsklemme
C des NOR-Gliedes wird über den leitenden Transistor Na auf der dem Binärwert 0 entsprechenden
Spannung — Vss gehalten. Die Ausgangskiemme D des
Inverters 12 wird auf der den Binärwert 1 darstellenden Spannung + Vbo gehalten. Ein etwa an der Eingangsklemme A vorhandenes Signal hat keinen Einfluß auf
die Arbeitsweise der Schaltung.
Wenn die Sperrspannung relativ negativ gemacht wird, nimmt der Transistor Pb den Zustand niedriger
Impedanz an, während der Transistor N„ gesperrt wird.
Nun arbeitet die Schaltungsanordnung v:e oben beschrieben, wobei die Stromstrecken der Transistoren
P, und Nb effektiv in Reihe (über Pb) zwischen die
Speisespannungsklemmen geschaltet sind und ihre Steuerelektroden gemeinsam an die Klemme B
angeschlossen sind. Kurz gesagt, wenn man annimmt, daß die Klemme B anfänglich relativ negativ ist, leitet
der Transistor P, und die Klemme Cwird relativ positiv.
Hierdurch wird der Transistor 20 leitend (er erhält Basisstrom von + VDd über die Stromstrecken der
Transistoren P, und Pb) und die Klemme B wird relativ
positiv, jedoch nicht so positiv, daß der Transistor P„
gesperrt wird. Die Schaltungsanordnung ist auf einen Arbeitsdruck an der vertikalen Flanke der Charakteristik
nahe dem oberen Knie vorgespannt, wie es in F i g. 3 dargestellt ist. Im übrigen arbeitet die Schaltungsanordnung
genauso, wie es oben im einzelnen schon erläutert worden ist.
F i g. 10 zeigt eine andere Anwendung des Detektors gemäß der Erfindung für Uhrenschaltungen, und zwar in
ίο diesem Falle für die Verwendung mit einem Schrittmotor.
Der Schrittmotor wird durch Impulse von einem MOS-Treibertransistor 62 gespeist und hat die in
Fig. 14 dargestellte Charakteristik. Die Spannung am MOS-Treibertransistor fällt anfänglich im Zeitpunkt 1
is (Fig. 14) auf Vss ab, was für die vorliegenden
Erläuterungen mit Massepotential gleichgesetzt werden kann. Die Spannung steigt dann mit zunehmendem
Strom in einer induktiven Wicklung 71 des Schrittmotors bis zum Punkt 2 an. Nachdem der Motor einmal
ίο begonnen hat, sich zu bewegen, entsteht eine Gegen-EMK,
die den Strom effektiv verringert Dies setzt sich fort, bis die Geschwindigkeit des Motors durch ein
Maximum gegangen ist (Punkt 3 in Fig. 14) und verlangsamt sich bei der Annäherung an die nächste
Ruhestellung, wo der Strom (und damit die Spannung am MOS-Transistor) auf ihren Ruhewert ansteigt, wie es
im Punkt 4 dargestellt ist Alle Energie, die dem Motor nach dem Erreichen seiner maximalen Geschwindigkeit
zugeführt wird, ist verschwendet. Der Antriebsimpuls
ίο für den Motor kann also in diesem Punkt beendet
werden.
Aus den oben erläuterten Gründen ist: für ein System mit optimalem Wirkungsgrad eine Schaltungsanordnung
höchst wünschenswert, die die Breite oder Dauer des Motorantriebsimpulses automatisch auf den Optimalwert
einjustiert. Beispielsweise kann bei einer Armbanduhr alle 24 Stunden einmal ein breiter Impuls
erforderlich sein, um die zusätzliche Energie zu liefern, die zum Weiterschalten einer Datumsanzeige erforder-Hch
ist, während die Impulsbreite für den Rest der Zeit kleiner sein kann.
Die in Fig. 10 dargestellte Schaltungsanordnung
enthält die Detektorschaltung gemäß Fig. 1 und 2 und zusätzlich noch einen bipolaren Transistor 61, wie bei
F i g. 5 und eine mit einem NOR-Glied 63 verbundene Sperrsignalklemme 68 wie bei F i g. 7. Die Schaltungsanordnung
gemäß Fig. 10 enthält also die Schaltungsanordnung gemäß F i g. 7 mit zwei nachfolgenden
Impulsformungsinvertern 65a und 65b, von denen der inverter 656 eine Taktklemme CL eines durch eine
positive Flanke ansteuerbaren, rücksteflbaren Flipflops
67 vom D-Typ ansteuert
Die Rückstellklemme R des Flipflops 67 erhält ein Eingangssignal von einer in Fig. 15 dargestellten
Zählerkette, die einen (in negativer Richtung verlaufenden) Impuls der maximalen Breite liefert, wie sie zum
Antrieb des Schrittmotors unter allen möglichen Lastbedingungen ausreicht Ein Ausgang der Zählerkette
gemäß Fig. 15 ist mit einer Klemme 66 verbunden, die sowohl an ein NOR-Glied 64 als auch an die
Rückstellklemme R des Flipflops 67 angeschlossen ist Das zweite Eingangssignal für die NOR-Glied 64 wird
vom (^-Ausgang des Flipflops 67 geliefert Das
NOR-Glied 64 steuert einen großen MOS-Transistor 62 vom η-Typ, der mit der einen Klemme 69 der Wicklung
71 des Schrittmotors verbunden ist Die Klemme 69 ist ferner über den Kondensator 16 mit der Eingangsklemme
ödes NOR-Gliedes 63 verbunden.
Im Betrieb der Schaltungsanordnung gemäß Fig. 10
stellt die der Klemme 66 zugeführte Schwingung normalerweise den Binärweri I dar (sie hat dann also
einen verhältnismäßig hoiien Spannungswert, wie Vdp),
so daß das Flipflop 66 zurückgesetzt und das NOR-Glied 64 gesperrt ist. Das NOR-Glied 64 liefert im
gesperrten Zustand ein dem Binärwert 0 entsprechendes Ausgangssignal (also eine niedrige Spannung wie
Ws=O Volt), das der Steuerelektrode des Transistors 62
zugeführt wird und diesen Transistor sperrt.
Im Zeitpunkt fi (Fig. 11) ändert der Steuerimpuls an
der Klemme 66 seinen Wert von 1 auf 0. Da das Flipflop 67 zurückgesetzt ist, hat Q ebenfalls den Wert 0, so daß
das NOR-Glied 64 anspricht (und das Ausgangssignal 1 liefert), wodurch der Transistor 62 aufgetastet wird.
Gleichzeitig mit der Änderung des Signalwertes an der Klemme 66 von 1 auf 0 schaltet der der Klemme 68
zugeführte Sperrimpuls vom Wert 0 auf 1 (Zeitpunkt t\ in Fig. 11). Dieser Sperrimpuls wird ebenfalls durch die
in Fig. 15 dargestellte Schaltungsanordnung geliefert, wie gleich noch erläutert werden wird. Der Speirimpuls
bleibt für eine festgelegte Zeitspanne (U bis (2 in Fig. 11)
auf dem Wert 1; die Dauer dieser Zeitspanne ist im allgemeinen so lange gewählt, daß die Spannung am
MOS-Transistor ihren Maximalwert entsprechend dem Punkt 2 in Fig. 14 durchlaufen kann. Dies ist
erforderlich, um ein Ansprechen der Detektorschaltung auf den ersten negativen Impuls zu verhindern.
Nach dem Abschalten des Sperrimpulses im Zeitpunkt h ist die Detektorschaltung betriebsbereit. Wenn
im Zeitpunkt /3 (Punkt 3 in Fig. 14) das nächste Minimum der Spannung an der Wicklung 71 des Motors
erreicht wird, liefert der Detektor einen Ausgangsimpuls und eine geformte Version dieses Impulses wird
durch den Inverter 656 der Taktklemme CL des Flipflops 67 zugeführt. Der Impuls ändert sich zuerst
vom Wert 1 auf den Wert 0. Wenn dann die Spannung am MOS-Transistor ihren Minimalwert durchlaufen hat
und wieder zuzunehmen beginnt, ändert sich der Impuls wieder vom Wert 0 auf den Wert 1. Diese letzterwähnte
Änderung des Impulswertes schaltet den Zustand des Flipflops um, d. h., sie bewirkt, daß sich Q von 0 auf 1
ändert. Hierdurch werden das NOR-Glied 64 und der Transistor 62 gesperrt und damit der dem Motor
zugeführte Impuls im optimalen Zeitpunkt beendet, wie in F i g. 11 dargestellt ist.
Gewünschtenfalls kann der einzelne Transistor 62 durch einen komplementär-symmetrischen (CMOS)
Inverter ersetzt werden. Das Vorhandensein eines p-Kanal-Transistors in einem solchen Inverter trägt zu
einer positiveren Abschaltung des Motors und außerdem auch zu einer Vernichtung der in der induktiven
Wicklung des Motors gespeicherten Energie bei.
Die bereits erwähnte Schaltungsanordnung gemäß Fig. 15 enthält einen Oszillator 150, einen Frequenzteiler
152, der aus fünfzehn Flipflops FFl bis FF15 besteht
und zwei zusätzlichen Flipflops FF16 und FF17. Der
Oszillator 150 ist vorzugsweise kristallgesteuert und liefert das Eingangssignal für den Frequenzteiler 152.
Das letzte Flipflop FF15 des Frequenzteilers steuert die
Flopflops FF16 und FF17 parallel an. Die Rückstellklemme
R des Flipflops FF16 wird durch den (^-Ausgang Qj des Flipflops FF9 gespeist, während die
Rückstellklemme R des Flipflops FF17 mit der (^-Ausgangsklemme Qs des Flipflops FFS verbunden
ist.
Bei der dargestellten Schaltungsanordnung ändert On, seinen Wert von 1 auf 0 bei Eintreffen der negativen
Flanke von Qn und schaltet wieder zurück auf 1 nach
7,81 ms. wenn das QAusgangssignal des Flipflops FF9
seinen Wert von 0 auf 1 ändert. Das Signal Q\t wird der
Klemme 66 der Schaltungsanordnung gemäß Fig. 10 zugeführt. Der Sperrimpuls für die Klemme 68 der
Schaltung gemäß F i g. 10 wird in ähnlicher Weise durch
das Flipflop FF17 erzeugt, und zwar von dessen
Q Ausgang, der von 0 auf 1 umschaltet und dann 3,91 ms später durch den vom Q-Ausgang des Flipflops FF8
eintreffenden, in positiver Richtung verlaufenden Impuls wieder auf 0 zurückgeschaltet wird. Es ist
selbstverständlich möglich, sowohl die Breite des Steuerimpulses als auch die Breite des Sperrimpulses
anders zu wählen, indem man die Rücksteiianschlüsse der Flipflops FF16 und FF17 mit anderen Flipflops der
Teilerkette des Frequenzteilers 152 verbindet.
Bei der Schaltungsanordnung gemäß Fig. 15 sind die
Werte der Impulsbreiten gleich 2-", wobei π eine ganze Zahl ist. Von besonderem Interesse ist jedoch häufig der
Fall, andere Werte als 2~" zu erhalten, also z. B.
2-πΙ + 2-"2. Fig. 16 zeigt eine Abwandlung der
Schaltungsanordnung gemäß Fig. 15, bei der dies möglich ist. In diesem Falle werden die Rückstellklemmen
R der Flipflops FF16 und FF17 jeweils durch eines von zwei NOR-Gliedern 154 und 156 gespeist. Das
NOR-Glied 154 erhält als Eingangssignale Q\ und Qr,
während dem NOR-Glied 156 die Eingangssignale Qj und Qi zugeführt sind. Bei der in Fig. 16 dargestellten
speziellen Schaltungsanordnung beträgt die Breite oder Dauer des Steuer- oder Antriebsimpulses
5,86 ms = 3,91 + 1,95 ms und die Dauer des Sperrimpulses
2,93 ms= 1,95 + 0,98 ms. Fig. 17 zeigt den Verlauf der Schwingungen, die beim Betrieb der Schaltungsanordnung
gemäß F i g. 16 auftreten.
Bei den bisher beschriebenen Schaltungsanordnungen wirkt die Rückkopplungsstrecke oder -schleife, die
entweder eine einfache Diode oder die Emitter-Basis-Diode eines Transistors enthält, als Belastung für die
Schaltungsanordnung, d. h., die Rückkopplungsstrecke zieht Strom, wenn sie aktiv ist. Im Falle einer
Schaltungsanordnung, wie der in F i g. 7 und 8 dargestellten, bei der die Transistoren des η-Typs im
Vergleich zu den Transistoren des p-Typs eine verhältnismäßig niedrige Impedanz haben können, kann
dieser Stromfluß unter gewissen Betriebsbedingungen zur Folge haben, daß die Spannung an der Klemme C
verfrüht so weit abfällt, daß der Inverter 12 umschaltet.
Außerdem kann es Probleme bei einer Schaltungsanordnung, wie der gemäß F i g. 5, geben, die mit einer
Speisespannung Vdd - Vss relativ geringen Wertes betrieben wird. Für die folgenden Erläuterungen soll
wieder angenommen werden, daß Vss das Massepotential
ist. Die Spannung an der Klemme B ist eine Ruhevorspannung Vm um einen Diodenspannungsabfall
(Basis-Emitter-Spannungsabfall) kleiner als Vdd.
Der Stromfluß verläuft von Vdd über P\ (siehe Fig. 2) über 22 und 24 zur Klemme B. Bei Verwendung eines
bipolaren Siliciumtransistors bedeutet dies, daß die
Klemme B im Ruhezustand auf Vdd—0,4 bis 0,5 Volt
vorgespannt werden muß und wenn Vdd etwa in der Größenordnung von 1 bis 1,5 Volt liegt, stellt dies einen
wesentlichen Teil von Vnn dar. Hierdurch wird
wiederum die obere Grenze für die Schwellwertspannung des n-Kanal-Transistors bestimmt, nämlich
Vt < Von — Via- Durch Ausschaltung oder Verringerung
des Diodenspannungsabfalls könnten diese Schwierigkeiten erleichtert und es könnte eine niedrigere
Speisespannung Vm verwendet werden.
Die in Fig. 12 dargestellte Schaltungsanordnung wurde im Hinblick auf diese Probleme entwickelt, wenn
sie auch noch gewisse: Schwächen hat, wie unten erläutert werden wird. Die Rückkopplungsstrecke
enthält hier einen MOS-Transistor Pf vom p-Typ. Die
Steuerelektrode 50 dieses Transistors ist mit der Ausgangsklemme D der Schaltung und nicht mit der
Klemme C verbunden, wie bei den vorangegangenen Figuren. Die Stromstrecke des Transistors Pf ist
zwischen die Klemme für die Betriebsspannung + Vdd ι ο
und die Eingangsklemmie B geschaltet. Die mit einer gestrichelten Verbindung dargestellte Diode 51 ist ein
parasitäres Schaltungselement, das zwischen dem Substrat 53 und der Abflußelektrode des Transistors 55
gebildet wird, und da das Substrat bei dieser speziellen ι s Schaltungsanordnung mit Vdd verbunden ist, ist auch die
Kathode der Diode 51 an Vdd angeschlossen. Unter der
Voraussetzung, daß kein Sperrsignal anliegt (Sperrsignaleingangsklemme relativ negativ) und daß sich die
Klemme B auf einer relativ negativen Spannung befindet, leitet im Betrieb der Schaltungsanordnung
gemäß Fig. 12 das NOR-Glied 40, die Klemme C ist
relativ positiv und der Schaltungspunkt D ist relativ negativ. Die negative Spannung Vo(die gleich — VSsist)
bildet eine Flußvorspannung für den p-Transistor Pi. Da
die Eingangsimpedanz des Transistors fVjedoch extrem hoch ist, wird von der Steuerelektrode 50 praktisch kein
Strom aufgenommen. Der Transistor Pt stellt daher sowohl für das NOR-Glied als auch für den Ausgangs-Inverter 12 eine kleine Belastung dar. yo
Wenn der Transistor Pt, wie angegeben, in Flußrichtung vorgespannt ist, hat die Stromstrecke dieses
Transistors eine verhältnismäßig niedrige Impedanz, und die Klemme B wird relativ positiv. Die Schaltungsparameter können jedoch so gewählt werden, daß das
NOR-Glied 40 auch weiterhin leitet und die Schaltungsanordnung auf einen Ruhearbeitspunkt auf der vertikalen Flanke der Charakteristik nahe dem Knick
vorgespannt ist, wie Fig. 3 zeigt. Wenn die Impedanz
der Stromstrecke oder des Kanals des Transistors P, (die sorgfältig gewählt werden muß um ein einwandfreies
Arbeiten dieser Schaltungsanordnung zu gewährleisten) im leitenden Zustand des Transistors noch einen
vernünftig hohen Wert hat, steigt die Spannung an der Klemme B wegen der relativ hohen Zeitkonstante, die
sich mit dem Kondensator 16 ergibt, verhältnismäßig langsam, und der Spannungsanstieg an diesem Schaltungspunkt erfolgt nicht so rasch.
Die parasitäre Diode 51 in der Schaltungsanordnung
gemäß Fi g. 12 ist von Nutzen, wenn die Schaltungsan- so
Ordnung zur Speisung eines Schrittmotors verwendet wird, wie es in Verbindung mit Fig. 10 erläutert wurde.
Bei einem solchen Betrieb ist es wünschenswert, den Kondensator zwischen aufeinanderfolgenden Impulsen
zu entladen, um geringfügige Schwankungen der Amplitude zwischen diesen Impulsen zu ermöglichen.
Diese Entladung erfolgt durch die Diode, wenn das Eingangssignal an der Eiingangsklemme A positiv wird
und die Klemme B über Vdd anzuheben strebt. Ein
ähnliches Arbeiten kann bei den Schaltungsanordnun- <><
> gen gemäß Fig. 1, 2, 5 und 7 erreicht werden, indem man zusätzlich die übliche CMOS-Eingangs-Schutzschaltung vorsieht, welche eine zwischen die Klemme ß
und Masse (Vss) geschaltete Diode und eine weitere Diode zwischen der Klemme Sund Voo enthält. <«>
Die Diode 51 ist jedoch nicht wünschenswert bei einer Anwendung der Schaltungsanordnung, wie sie in
Verbindung mit Fig.9 erläutert wurde. Hier wird Vn
offensichtlich während jeder größeren positiven Spitze von Va positiv bezüglich Vdd- Das Vorhandensein einer
Diode, wie der Diode 51 würde dies verhindern, da eine solche Diode immer dann leitet, wenn VB dazu neigt,
Vdd zu überschreiten. Dies wiederum würde es der Schaltungsanordnung ermöglichen, auf die kleineren
negativen Spitzen, wie 108 und 109 (F i g. 9) anzusprechen, was meist unerwünscht ist Man beachte, daß in
den Schaltungsanordnungen gemäß Fig. 1, 2, 5 und 7
keine solche Diode vorhanden ist
F i g. 13 zeigt eine Abwandlung der Schaltungsanordnung gemäß Fig. 12 für solche Anwendungen, bei
denen eine zwischen die Klemme Bund Voo geschaltete
Diode nicht zulässig ist Hier ist die Abflußelektrode 55 des Transistors Pi mit der Basis des Transistors 20
verbunden und die Emitter-Kollektor-Strecke des Kollektors 20 ist zwischen die Klemme B und Vdd
geschaltet Wenn der Transistor 20 gesperrt ist, trennt er die Klemme B von Vdd und die parasitäre Diode ist
im Effekt von der Klemme B abgeschaltet. Man beachte ferner, daß der bipolare Transistor 20 weder den
Ausgangskreis des NOR-Gliedes 20 noch den Ausgangskreis des Inverters 12 belastet.
Unter nochmaliger Bezugnahme auf Fig. 12 sei erwähnt, daß die Impedanz des p-Kanal-Transistors Pi
einer sorgfältigen Bemessung bedarf, so daß die Zeitkonstante dieser Impedanz in Verbindung mit dem
Kondensator 16 groß ist. Hierdurch steigt Vb während der interessierenden Zeiträume nur langsam an. Dies
bedeutet, daß die Schaltungsanordnung dann nicht verwendet werden sollte, wenn große Schwankungen
der Temperatur und der Spannung Vdd zu erwarten
sind.
Die in Fig. 18 dargestellte Schaltungsanordnung ist
eine Abwandlung der Schaltungsanordnung gemäß F i g. 12, bei der die Impedanz des MOS-Transistors vom
p-Typ nicht genau kontrolliert zu werden braucht, wie es oben erläutert wurde. Bei der Schaltungsanordnung
gemäß Fig. 18 ist die Abflußelektrode IHO des Transistors Pi wie bei der Schaltungsanordnung gemäß
F i g. 12 mit der Klemme B verbunden, die Quellenelektrode 188 ist jedoch an die Klemme Cund nicht an Vdd
angeschlossen. Der Transistor arbeitet in dieser Schaltung als sogenannte Übertragungs-Torschaltung.
Die Arbeitsweise der Schaltung gemäß Fig. 18 stimmt weitgehend mit der gemäß Fig. 7 überein. Die
Spannung an der Klemme Cist in der Zeitspanne, in der Transistor Pt leitet, immer noch etwas positiver als an
der Klemme B, die Stromstrecke des Transistors fVstellt jedoch einen im wesentlichen ohmschen Widerstand dar
und mit kleinen Strömen kann ein Spannungsabfall erreicht werden, der kleiner ist als der Spannungsabfall
an einer Halbleiterdiode. Diese Schaltungsanordnung hat außerdem den zusätzlichen Vorteil, daß die Größen
der n- und p-Transistoren im NOR-Glied 50 (und im Inverter 12) nicht unterschiedlich zu sein brauchen, da es
nicht mehr nötig ist, dem Diodenspannungsabfall Rechnung zu tragen. Es kann sogar wünschenswert sein,
das Größenverhältnis umzukehren (also der p-Einrichtung eine niedrigere Impedanz zu geben als der
η-Einrichtung), so daß der vertikale Teil der Charakteristik so nahe wie möglich bei einer Spannung des Wertes
Vco liegt (die Charakteristik gemäß F i g. 3 also nach
rechts verschoben wird). Hierdurch kann sich zwischen der Klemme C und dem Schaltungspunkt D eine
maximale Spannung ausbilden, wodurch größere Schwankungen des Schwellwertes des p-Kanal-Transistors Pf zulässig sind. Nach den derzeitigen Erkenntnis-
sen läßt sich außerdem eine solche Schaltung leicht integrieren, indem man Herstellungsverfahren verwendet, wie sie für die Bildung von Silicium-Gatt-CMOS-Einrichtungen verwendet werden; hier sind die Schwellwerte der p-Kanal-Einrichtungen im allgemeinen
niedriger als die der η-Kanal-Einrichtungen.
Die in Fig. 19 dargestellte Schaltungsanordnung ist
eine Abwandlung der Schaltungsanordnung gemäß Fig. 18, bei der ein Übertragungs-Tor-Transistor /ty
vom η-Typ dem Übertragungs-Tor-Transistor Pr vom p-Typ parallel geschaltet ist Das Ausgangssignal des
Inverters 12 steuert wie bei dem Ausführungsbeispiel gemäß Fig. 18 den Stromfluß durch den Transistor Pi.
Die Steuerelektrode des Transistors Mt ist mit der Ausgangsklemme eines zusätzlichen Inverters 191
verbunden.
Es ist ersichtlich, daß bei den Schaltungen gemäß
Fig. 18 und 19 das Substrat des in der Rückkopplungsstrecke liegenden p-Kanaltransistors Pr mit V00
verbunden ist Für diese Schaltungen gelten also dieselben Einschränkungen wie bei der Schaltungsanordnung gemäß F i g. 12 im Hinblick auf das Vorhandensein einer parasitären Diode zwischen der Klemme B
und Vdd- Dies stört aus den erläuterten Gründen bei der Verwendung dieser Schaltungen in Anwendungen, z. B.
wie in Fig.9, wo die Unterscheidung aufeinanderfolgender Minima erforderlich ist. Die Schaltungen gemäß
Fig. 18 und 19 können jedoch in Anwendungen (wie z. B. denen bei F i g. 10 und 11) verwendet werden, wo es
wünschenswert ist, sukzessive Minima veränderlicher Größe abzuziehen, da die parasitäre Diode eine
Entladung des Kondensators zwischen den aufeinanderfolgenden Minima ermöglicht, wie erläutert wurde. Das
Problem, bei niedrigen Spannungen Vr < Vdd - Vdiouf.
zu halten, ist bei den Schaltungsanordnungen gemäß Fig. 18 und 19 infolge der beim Leiten im wesentlichen
resistiven (ohmschen) Eigenschaften der MOS-Transistoren zwischen Abfluß und Quelle weniger gravierend.
Es sei jedoch darauf hingev/iesen, daß die Rückkopplungsschaltungen bei Fig. 12, 13, 18 ur»d 19 wie die
Dioden-Rückkopplungsschaltungen in ihrer Wirkung wegen des Vorhandenseins des zweiten Inverters
asymmetrisch sind, dessen Ausgangssignal am Schaltungspunkt D den »Rückkopplungs«-Transistor Pr nur
für eine relative Polarität des Eingangssignals an der Klemme din Flußrichtung vorspannt.
Bei den vorangegangenen Erläuterungen war immer erwähnt worden, daß der Ruhearbeitspunkt auf dem
vertikalen Teil der Übertragungscharakteristik liegen soll. Man erhält die maximale Empfindlichkeit, wenn
man die Schaltungsanordnung in dieser Weise betreibt, d. h_ eine relativ kleine Änderung des Eingangssignals
hat eine relativ große Änderung des Ausgangssignals zur Folge. Selbstverständlich können die vorliegenden
Schaltungsanordnungen auch auf einen Ruhearbeitspunkt vorgespannt werden, der sich nicht auf dem
vertikalen Teil der Übertragungscharakteristik befindet, wenn es auf maximale Empfindlichkeit nicht ankommt.
Bei vielen Ausführungsbeispielen der Erfindung war erwähnt worden, daß die beiden in Reihe geschalteten
Transistoren, von denen der eine dem p-Typ und der andere dem η-Typ angehört, verschieden breite Kanäle
haben, so daß sie unterschiedliche Impedanzen darbieten, wenn sie leiten. Auch dies ist für die Arbeitsweise
der Schaltung nicht wesentlich. Wie aus den Erläuterungen hervorgeht, ist bei vielen dieser Schaltungsanord
nungen zwar eine unterschiedliche Bemessung der Größen der n- und D-Kanäle vorteilhaft, wenn die
Speisespannung ziemlich niedrig ist, wie in der Größenordnung von einem Volt, und zwar besonders
dann, wenn zwischen den Klemmen C und B ein schaltungsbedingter Spannungsabfall erheblicher Grö
ße auftritt, wenn der eine Transistor Strom in die
Stromstrecke von B nach C liefert Bei höheren Speisespannungswerten können die in Reihe geschalteten p- und η-Transistoren dieselben Werte oder Größen
haben. Die Eigenschaften entsprechender Transistoren
ίο zweier benachbarter Kreise, wie der Inverter IO und 12
in Fig. 1, sollen aneinander angeglichen sein; was einfach zu erreichen ist, wenn beide Kreise auf einem
gemeinsamen Substrat als integrierte Schaltung hergestellt werden.
Anhang
numerische Beispiele ergänzt werden, sollen dazu
dienen, eine tiefere Einsicht in das Arbeitsprinzip der
hier beschriebenen Schaltungsanordnungen zu geben.
der Inverter 12 mit den Transistoren P2 und /V2 in F i g. 2)
und die Vorgänge beim Erhöhen der Eingangsspannung (in diesem Falle an der Klemme C) von 0 Volt auf Vdd
betrachtet. Es sei ferner angenommen, daß Vdd — Vtp + Vtn ist d. h., daß Verhältnisse vorliegen,
to bei denen die Speisespannung Vdd immer größer ist als
die Summe der n- und p-Kanal-Schwellwerte Vtp bzw. Vtn- (Diese Bedingung muß bei Verwendung von
COS/MOS-lnvertern mit Rückkopplung erfüllt sein, z. B. wenn ein Inverter mit einem Widerstand als
Die Eingangs- Ausgangs-Kennlinie des Inverters ist in Fig.20 dargestellt. Unter der Voraussetzung, daß
Vdd > Vtp + Vtn ist, muß nun ein Bereich Λ'existieren,
wo VVv < ViN < Vdd — Vtp ist d. h, wo sowohl der
p-Transistor als auch der η-Transistor beide eingeschaltet sind bzw. leiten. Man beachte, daß der im
wesentlichen vertikale Teil der Kennlinie bei der Spannung Vr über Massepotential in diesen Bereich
fallen muß. Die Lage des vertikalen Teiles der Kennlinie,
also der Wert von Vt hängt außerdem von verschiedenen Faktoren ab:
a) den Werten von Vm und Vtp,
b) den Werten der Verstärkungsfaktoren K1P und
ICN,
c) die relativen Größen der Transistoren.
Die Lage des vertikalen Teils der Kennlinie bei Vt
oberhalb des Massepotentials kann in der Praxis berechnet werden, da
= K1N
WN
LN
wobei IdN der Sättigungsabflußstrom des n-Transistors
und γ r, das Verhältnis von Breite zu Länge ist. Eine
ähnliche Gleichung gilt für den p-Transistor. Unter der (15 Annahme, daß der Inverter nicht belastet ist, gilt für den
interessierenden Bereich
IIN
und ein Wert für Vr kann durch Auflösung der folgenden Gleichung gewonnen werden:
WP
= K1P -ut
= K1P -ut
Man beachte insbesondere, daß der Wert von Vr von
WN und WP abhängt. Man betrachte nun wieder die F i g. 1 und 2. Wenn die Spannung an der Klemme A von
VDD aus absinkt, folgt die Spannung an der Klemme B
bis die Spannung an der Klemme B einen Wert erreicht hat, der um Vr über 0 Volt liegt In diesem Punkt steigt
das Ausgangssignal rasch und, bis es schließlich durch die Vorspannung der Diode in Flußrichtung beschränkt
wird. Es ist jedoch eine notwendige Bedingung dafür,
daß die Diode in Flußrichtung vorgespannt wird, während sich der Ausgang immer noch auf dem
vertikalen Teil der Kennlinie befindet daß
Vdd -Vt> Vdiode (Vdiode = Vm wie oben).
Ist diese Bedingung nicht erfüllt dann schaltet die Ausgangsspannung auf Vdd, wenn die Eingangsspannung
V/n= W wird, die Diode leitet jedoch erst, wenn
V/n < Vr, so daß die Schaltung nicht auf den vertikalen
Teil der Kennlinie vorgespannt ist Wenn die Schaltung dann zur Wahrnehmung eines Minimalwertes der
Spannung an der Eingangsklemme A verwendet wird, ist dort eine viel größere positive Spannungsänderung
erforderlich, um eine Änderung des Zustandes der Spannung am Ausgang D zu bewirken, als sie benötigt
wird, wenn die Vorspannung der Schaltungsanordnung in den vertikalen Teil der Kennlinie fällt Un Lei
Verwendung als Detektor für Minima die maximale Empfindlichkeit zu erreichen, ist es also erforderlich,
daß Vdd -Vt> V010DEiSt.
Es wurde gezeigt, daß der Wert von Vr von den
Verfahrensparametern und den Größenverhältnissen der Transistoren abhängt. Macht man also den
η-Transistor größer als den p-Transistor, so verringert sich der Wert von Vr, und der vertikale Teil der
Kennlinie wird näher an 0 Volt herangeschoben, was wiederum bedeutet, daß der Wert von V00, bei dem
Vdd -Vt= Vdiode, kleiner wird. Als Folge davon verbessern sich die Betriebseigenschaften bei kleinen
Werten von Vdd- (Im Grenzfall Wn-* °° wird
Vr- Vw)
Unter Bezugnahme auf Fig.21 sei ein numerisches
Beispiel betrachtet. Angenommen Vr= 0,75 Volt und Vdiode (= VH) = 0,4 Volt, was wiederum voraussetzt,
daß die Transistoren genau aneinander angepaßt sind, und daß Vm = VTp = 0,4 Volt.
Beim Absinken der Spannung an der Klemme A fällt
Spannung an der Klemme B auf 0,75 Volt wenn die Spannung an der Klemme C von 0 Volt aus anzusteigen
beginnt Wenn die Spannung εη der Klemme C den Wert 0,75 Volt + 0,4 VoIt= 1,15 Volt erreicht leitet die
Diode, lädt auf diese Weise den Kondensator 16 auf und hält die Klemme Bauf 0,75 Volt (und damit die Klemme
Cauf 1,15 Volt). Da die Inverter 10 unci 12 gepaart sind, ist die Spannung 1,15 Volt an der Klemme Cäquivalent
ίο dem Binärwert 1 und der Schaltungspunkt B befindet
sich auf 0 Volt Eine kleine positive Änderung an der Klemme A hat eine kleine positive Änderung an der
Klemme B zur Folge, so daß die Spannung an der Klemme C rasch absinkt Wenn die Spannung C
schließlich den Wert 0,75 Volt durchläuft schaltet der Inverter 12, und die Spannung am Schaltungspunkt D
ändert sich auf 1,5 Volt
Wenn nun Vdd herabgesetzt wird, verringert sich
auch der Wert von Vr, er bleibt jedoch gleich Vdd?2,
wenn die Transistoren aneinander angepaßt sind. Für
Vdd= 1,0 Volt ist also V7= 0,5 Volt und die Klemme C
liegt auf 0,5 + 0,4 = 03 Volt wenn sich die Klemme ßauf
der Spannung 0,5 Volt befindet Die Spannung an der Klemme C befindet sich also immer noch auf dem
»vertikalen« Teil der Kennlinie. Es sei nun angenommen, daß durch Verfahrensschwankungen eine solche
Fehlanpassung der Transistoren eingetreten ist, daß bei Vdd= 1,5 Volt der Wert von Vr=3VW4 = l,12 Volt
Beträgt Die Spannung von 1,12 Volt an der Klemme B bewirkt daß die Spannung an der Klemme C bis aus
1,12 + 0,4=1,42 Volt ansteigt und die Diode leitet. Die Schaltungsanordnung ist dabei jedoch immer noch so
vorgespannt daß sich die Spannung an der Klemme C auf dem vertikalen Teil der Kennlinie befindet.
Wenn nun Vdd auf 1,0 Volt herabgesetzt wird, so daß Vr= 0,75 Voit beträgt wenn sich die Klemme B auf 0,75
Volt befindet und die Spannung an der Klemme C ansteigt kann der Maximalwert der Spannung an der
Klemme C nur 1 Volt (d. h. Vdd) betragen. Die Spannung an der Diode ist daher nur noch 0,25 Volt, und
die Diode leitet nicht Es ist erforderlich, die Spannung an der Klemme B auf 0,6 Volt herabzusetzen, damit die
Diode leitet und die Klemme B auf einer konstanten Spannung hält. An der Klemme Z? ist daher eine positive
Auswanderung um 150 mV erforderlich, bevor die Spannung an der Klemme C auf 0 abfällt, so daß die
Empfindlichkeit der Schaltung stark reduziert ist. Es ist daher sehr wünschenswert den Einfluß von Schwankungen
der Verfahrensparameter dadurch herabzusetzen, daß man die Größe des η-Transistors erhöht. Der
Grenzfall ist ein W^, bei dem immer
VT = Vtn = 0,4 Volt ist. In diesem Gren7fall arbeitet die
Schaltungsanordnung mit maximaler Empfindlichkeit bis herunter zu einer Spannung von V»/;=0,8 Volt.
Hierzu 5 Blatt Zeichnungen
Claims (17)
1. Spitzendetektor mit einer zwischen zwei unterschiedlichen Betriebszuständen umschaltbaren
Umkehrstufe, die zwischen Eingangs- und Ausgangsanschluß geschaltet ist, und mit einer zwischen
diesen Anschlüssen angeordneten Rückkopplungsschaltung, mit Hilfe deren bei aktiviertem Zustand
der Rückkopplungsschaltung dem Eingangsanschluß ein Gegenkopplungssignal zugeführt wird, sowie mit
einer Amplitudenänderungen feststellenden Differenzierschaltung, dadurch gekennzeichne
ι, da3 durch die Differenzierschaltung (16, 18) unter Steuerung durch einen vorbestimmten Pegel is
überschreitende Eingangssignalspitzen eine·" vorgegebenen Polaritätsrichtung die Rückkopplungsschaltung (14; 20; 20, 30; 50; 61; Pr, 20, Pr) in einen
wirksamen und anschließend wieder zurück in einen unwirksamen Zustand geschaltet wird, derart, daß :o
dabei die Umkehrstufe zwischen ihren beiden Betriebszuständen umgeschaltet wird und am
Ausgangsanschluß eine Spannungsänderung erzeugt, während die Rückkopplungsschaltung in der
übrigen Zeit zwischen dem Auftreten von Signalspitzen unwirksam bleibt.
2. Spitzendetektor nach Anspruch 1, dadurch gekennzeichnet, daß die Umkehrstufe durch zwei
Halbleiterelemente (P\, N\) verschiedener Leitungstypen gebildet wird, die jeweils eine Stromstrecke ρ
und eine Steuerstrecke haben und komplementärsymmetrisch mit ihren Stromstrecken in Reihe
zwischen zwei Betriebssparinungsklemmen (+ VOo,
— V55) geschaltet sind, daß ferner die Verbindung der
beiden Stromstrecken den Ausgangsanschluß (C) bildet und eine gemeinsame Verbindung der
Steuerelektroden der beiden Halbleiterelemente mit einem Eingangspunkt (B) verbunden ist.
3. Spitzendetektor nach Anspruch 2, dadurch gekennzeichnet, daß zwischen den Eingangspunkt
(B) und den Eingangsanschluß (A) ein Kondensator (16) des Differenziergliedes (16,18) geschaltet ist.
4. Spitzendetektor nach Anspruch 2, dadurch gekennzeichnet, daß ein Widerstand (18) zwischen
den Eingangspunkt (B) und eine der Betriebsspannungsklemmen (+ Vdd, — Vss) geschaltet ist.
5. Spitzendetektor nach einem der vorhergehenden Ansprüche, bei dem die Halbleiterelemente
Feldeffekttransistoren verschiedener Leitungstypen sind, dadurch gekennzeichnet, daß der Kanal
desjenigen Feldeffekttransistors (Ni) der im aktiven Zustand der Rückkopplungsschaltung leitet, eine
wesentlich größere geometrische Breite und damit im leitenden Zustand eine wesentliche niedrigere
Impedanz hat als der Kanal des anderen Transistors (Pt) im leitenden Zustand.
6. Spitzendetektor nach einem der vorhergehenden Ansprüche, dadurch gekennzeichnet, daß die
Rückkopplungsschaltung eine Diode (14, Ha) enthält, die so gepolt ist, daß durch sie ein Strom
<,o zwischen dem Ausgangsanschluß (C) und dem Eingangspunkt (B)f\\eß\. wenn die zwischen diesen
Schaltungspunkten liegende Spannung einer Änderung in einem vorgegebenen Sinne der relativen
Leitungszustände der Halbleiterelemente folgt. («,
7. Spitzendetektor nach Anspruch 6, dadurch gekennzeichnet, daß als Diode die Emitter-Basis-Strecke
(24-22) eines Bipolartransistors (20) dient, dessen Kollektor mit der einen Betriebsspannungsklemme
(+ Vdd) verbunden ist (F i g. 5).
8. Spitzendetektor nach Anspruch 5, dadurch gekennzeichnet, daß die Umkehrstufe ein NOR-Glied
(40) ist und die Rückkopplungsschaltung einen dritten Feldeffekttransistor (Pj) enthält, dessen
Stromstrecke zwischen die eine Betriebsspannungskiemme
(Vdd) und den Eingangspunkt (B) geschaltet ist und dessen Steuerelektrode über einen Inverter
(12) mit dem Ausgangsanschluß (C) gekoppelt ist (Fig. 12).
9. Spitzendetektor nach Anspruch 8, gekennzeichnet durch einen Bipolartransistor (20), dessen
Kollektorelektrode an die eine Betriebsspannungsklemme (Vdd) angeschlossen ist und dessen Basis-Emitter-Strecke
dazu dient, die Stromstrecke des dritten Feldeffekttransistors (Pr) mit dem Eingangspunkt (Β)τη koppeln (F ig. 13).
10. Spitzendetektor nach Anspruch 5, dadurch gekennzeichnet, daß die Rückkopplungsschaltung
einen dritten Feldeffekttransistor (Pr) enthält, dessen Stromstrecke zwischen den Ausgangsanschluß (C)
und den Eingangspunkt (ß) gekoppelt ist und dessen
Steuerelektrode über einen Inverter (12) mit dem Ausgangsanschluß (C) gekoppelt ist, >im die Leitfähigkeit
der Rückkopplungsschaltung durch den dritten Transistor zu steuern (F i g. 18,19).
11. Spitzendetektor nach Anspruch 10, dadurch
gekennzeichnet, daß der Stromstrecke des dritten Feldeffekttransistors (Pf) die Stromstrecke eines
vierten Feldeffekttransistors (Nr), der einen anderen Leitungstyp hat als der dritte Feldeffekttransistor,
parallel geschaltet ist und daß mit der Steuerelektrode des vierten Feldeffekttransistors eine Anordnung
(191) gekoppelt ist, die den Stromfluß durch den vierten Feldeffekttransistor komplementär zu dem
durch den dritten Feldeffekttransistor steuert (Fi3.19).
12. Spitzendetektor nach einem der vorhergehenden
Ansprüche, gekennzeichnet, daß durch eine Sperrschaltung (30) zum Verhindern eines Stromflusses
durch die Rückkopplungsschaltung (Fig. 6).
13. Spitzendetektor nach Anspruch 12, dadurch gekenczeichnet, daß die Rückkopplungsschaltung
einen Schalter (30) zum Unterbrechen bzw. Schließen der Rückkopplungsschaltung enthält, die mit
einer zu ihrer Betätigung dienenden Steuervorrichtung gekoppelt ist.
14. Spitzendetektor nach Anspruch 13, dadurch gekennzeichnet, daß der Schalter ein Feldeffekttransistor
(30) ist.
15. Spitzendetektor nach Anspruch 2, dadurch gekennzeichnet, daß die beiden Halbleiterelemente
einen Teil eines NOR-Gliedes (40) bilden, dessen einer Eingang durch den Eingangspunkt Vorgebildet
ist und dessen zweitem Eingang (42) ein Sperrsignal zuführbar ist.
16. Spitzendetektor nach Anspruch 15, dadurch gekennzeichnet, daß die beiden Halbleiterelemente
Feldeffekttransistoren (P3, N3) sind und daß das
NOR-Glied (40) einen weiteren Feldeffekttransistor (Pb) enthält, der den gleichen Leitungstyp hat, wie
der sonst leitende Transistor (P3), und dessen Stromstrecke in Reihe mit letzterem zwischen den
Ausgangsanschluß (C) und eine der Betriebsspannungsklemmen (+ VDD) geschaltet ist, und daß die
Steuerelektrode des weiteren Feldeffekttransistors (Pb) als zweiter Eingang (42) für das NOR-Glied (40)
dient (F ig. 8).
17. Spitzendetektor nach Anspruch 16, gekennzeichnet durch einen zusätzlichen Feldeffekttransistor
(Nb), dessen Stromstrecke zwischen den Ausgangsanschluß (C) und einen auf Bezugspotential
(— Vh) liegenden Schaltungspunkt geschaltet ist
und dessen Steuerelektrode am Eingangspunkt (B) liegt
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
GB5828272A GB1441928A (en) | 1972-12-18 | 1972-12-18 | Peak detector |
Publications (3)
Publication Number | Publication Date |
---|---|
DE2362917A1 DE2362917A1 (de) | 1974-06-20 |
DE2362917B2 DE2362917B2 (de) | 1977-10-13 |
DE2362917C3 true DE2362917C3 (de) | 1978-06-01 |
Family
ID=10481224
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
DE2362917A Expired DE2362917C3 (de) | 1972-12-18 | 1973-12-18 | Spitzendetektor |
Country Status (9)
Country | Link |
---|---|
US (1) | US3921010A (de) |
JP (1) | JPS5416429B2 (de) |
CH (3) | CH604244B5 (de) |
DE (1) | DE2362917C3 (de) |
FR (1) | FR2210768B1 (de) |
GB (1) | GB1441928A (de) |
HK (1) | HK74779A (de) |
IT (1) | IT1005112B (de) |
SU (1) | SU940657A3 (de) |
Families Citing this family (9)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JPS5759689B2 (de) * | 1974-09-30 | 1982-12-16 | Citizen Watch Co Ltd | |
DE2925483C2 (de) * | 1979-06-23 | 1984-08-23 | Kistler Instrumente Ag, Winterthur | Verfahren und Vorrichtung zum Messen und Auswerten der Spitzenwerte eines pulsierenden Spannungsmessignals |
US4634895A (en) * | 1984-07-11 | 1987-01-06 | At&T Bell Laboratories | CMOS peak detector and AC filter |
DE3650186T2 (de) * | 1985-01-30 | 1995-05-24 | Toshiba Kawasaki Kk | Halbleiteranordnung und Verfahren zu deren Herstellung. |
US5105316A (en) * | 1989-11-20 | 1992-04-14 | Seagate Technology, Inc. | Qualification for pulse detecting in a magnetic media data storage system |
FR2690748A1 (fr) * | 1992-04-30 | 1993-11-05 | Sgs Thomson Microelectronics | Circuit de détection de seuil de tension à très faible consommation. |
US6005432A (en) * | 1998-04-01 | 1999-12-21 | S3 Incorporated | Voltage level shift system and method |
US7236038B2 (en) * | 2005-06-20 | 2007-06-26 | Elite Semiconductor Memory Technology Inc. | Pulse generator and method for pulse generation thereof |
JP6361428B2 (ja) * | 2014-09-30 | 2018-07-25 | 株式会社リコー | 電圧レベル検出装置及び方法、モータ駆動制御装置、及びモータ装置 |
Citations (1)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
GB1297252A (de) * | 1969-09-18 | 1972-11-22 |
Family Cites Families (12)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
US3356858A (en) * | 1963-06-18 | 1967-12-05 | Fairchild Camera Instr Co | Low stand-by power complementary field effect circuitry |
US3304437A (en) * | 1963-08-20 | 1967-02-14 | Paul K Dano | Single-shot multivibrator pulse width controlled by repetition rate |
GB1113111A (en) * | 1964-05-29 | 1968-05-08 | Nat Res Dev | Digital storage devices |
US3654486A (en) * | 1965-04-30 | 1972-04-04 | Sperry Rand Corp | Transistor logic circuit with upset feedback |
US3471714A (en) * | 1966-06-07 | 1969-10-07 | United Aircraft Corp | Operational amplifier analog logic functions |
US3599018A (en) * | 1968-01-25 | 1971-08-10 | Sharp Kk | Fet flip-flop circuit with diode feedback path |
GB1256752A (de) * | 1968-06-08 | 1971-12-15 | ||
US3601629A (en) * | 1970-02-06 | 1971-08-24 | Westinghouse Electric Corp | Bidirectional data line driver circuit for a mosfet memory |
US3631528A (en) * | 1970-08-14 | 1971-12-28 | Robert S Green | Low-power consumption complementary driver and complementary bipolar buffer circuits |
US3739193A (en) * | 1971-01-11 | 1973-06-12 | Rca Corp | Logic circuit |
US3728556A (en) * | 1971-11-24 | 1973-04-17 | United Aircraft Corp | Regenerative fet converter circuitry |
US3731209A (en) * | 1972-05-15 | 1973-05-01 | Northrop Corp | Peak voltage detector circuit |
-
1972
- 1972-12-18 GB GB5828272A patent/GB1441928A/en not_active Expired
-
1973
- 1973-08-20 US US389726A patent/US3921010A/en not_active Expired - Lifetime
- 1973-12-14 IT IT733011A patent/IT1005112B/it active
- 1973-12-17 SU SU731985352A patent/SU940657A3/ru active
- 1973-12-18 FR FR7345194A patent/FR2210768B1/fr not_active Expired
- 1973-12-18 CH CH1773873A patent/CH604244B5/xx not_active IP Right Cessation
- 1973-12-18 DE DE2362917A patent/DE2362917C3/de not_active Expired
- 1973-12-18 CH CH1773873D patent/CH1773873A4/xx unknown
- 1973-12-18 CH CH437175A patent/CH607041A5/xx not_active IP Right Cessation
- 1973-12-18 JP JP14230973A patent/JPS5416429B2/ja not_active Expired
-
1979
- 1979-10-25 HK HK747/79A patent/HK74779A/xx unknown
Patent Citations (1)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
GB1297252A (de) * | 1969-09-18 | 1972-11-22 |
Also Published As
Publication number | Publication date |
---|---|
CH607041A5 (de) | 1978-11-30 |
CH604244B5 (de) | 1978-08-31 |
US3921010A (en) | 1975-11-18 |
GB1441928A (en) | 1976-07-07 |
DE2362917A1 (de) | 1974-06-20 |
JPS5416429B2 (de) | 1979-06-22 |
FR2210768B1 (de) | 1978-11-10 |
FR2210768A1 (de) | 1974-07-12 |
IT1005112B (it) | 1976-08-20 |
DE2362917B2 (de) | 1977-10-13 |
SU940657A3 (ru) | 1982-06-30 |
USB389726I5 (de) | 1975-01-28 |
HK74779A (en) | 1979-11-02 |
JPS507566A (de) | 1975-01-25 |
CH1773873A4 (de) | 1977-08-31 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
DE68912979T2 (de) | CMOS-Spannungsmultiplikator. | |
DE19530664C2 (de) | Leistungs-MOSFET mit Überlastungsschutzschaltung | |
DE3750463T2 (de) | Schalteinrichtung mit dynamischer Hysterese. | |
DE10344572B4 (de) | Gateansteuerungseinrichtung zur Reduktion einer Stoßspannung und einem Schaltverlust | |
DE69004695T2 (de) | Detektorschaltung von temperaturpegel, licht und zu niedriger taktfrequenz. | |
DE3880735T2 (de) | Integrierter CMOS-Kreis mit Substratvorspannungsregler. | |
DE3244630C2 (de) | ||
DE102008006301B4 (de) | Schaltungsanordnung zum Detektieren von Spannungsänderungen und Verfahren zum Detektieren einer Spannungsänderung | |
DE69329791T2 (de) | Schaltkreis zur abschaltung einer induktiven last | |
DE102013218670A1 (de) | Verpolungsschutz für High-Side-Schalter in n-Substrat | |
DE102015204021A1 (de) | Dynamische Strombegrenzungsschaltung | |
DE2541352A1 (de) | Oszillator in c-mos-technologie | |
DE2254618A1 (de) | Schaltungsanordnung zur referenzspannungserzeugung | |
DE2362917C3 (de) | Spitzendetektor | |
DE3024936C2 (de) | Wechselspannungsverstärker in Form einer integrierten Schaltung | |
DE68912739T2 (de) | Befehlschaltung. | |
DE4203137A1 (de) | Substratvorspannungs-erzeugungseinrichtung und betriebsverfahren fuer dieselbe | |
CH623420A5 (de) | ||
DE19725459B4 (de) | Von externer Spannung unabhängiger Sperrvorspannungspegeldetektor | |
DE3030654C2 (de) | ||
DE69411312T2 (de) | BiCMOS Ausgangstreiberschaltung | |
DE3343700C2 (de) | ||
DE69001669T2 (de) | Gegen rauschen geschuetzter schwellwertdetektor. | |
DE102019005176A1 (de) | Buck-boost-wandler sowie verfahren und treiber zu deren steuerung | |
EP0640259B1 (de) | Schmitt-trigger |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
C3 | Grant after two publication steps (3rd publication) | ||
8339 | Ceased/non-payment of the annual fee |