DE2105164C2 - Halbleiterbauelement mit Basis- und Emitterzone und Widerstandsschicht und Verfahren zu seiner Herstellung - Google Patents
Halbleiterbauelement mit Basis- und Emitterzone und Widerstandsschicht und Verfahren zu seiner HerstellungInfo
- Publication number
- DE2105164C2 DE2105164C2 DE2105164A DE2105164A DE2105164C2 DE 2105164 C2 DE2105164 C2 DE 2105164C2 DE 2105164 A DE2105164 A DE 2105164A DE 2105164 A DE2105164 A DE 2105164A DE 2105164 C2 DE2105164 C2 DE 2105164C2
- Authority
- DE
- Germany
- Prior art keywords
- layer
- emitter
- base
- window
- zone
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired
Links
- 239000004065 semiconductor Substances 0.000 title claims description 18
- 238000000034 method Methods 0.000 title description 8
- 238000004519 manufacturing process Methods 0.000 title description 7
- 229910052782 aluminium Inorganic materials 0.000 description 15
- XAGFODPZIPBFFR-UHFFFAOYSA-N aluminium Chemical compound [Al] XAGFODPZIPBFFR-UHFFFAOYSA-N 0.000 description 15
- 238000009792 diffusion process Methods 0.000 description 11
- 229910052751 metal Inorganic materials 0.000 description 11
- 239000002184 metal Substances 0.000 description 11
- 239000010936 titanium Substances 0.000 description 11
- 229910052719 titanium Inorganic materials 0.000 description 11
- RTAQQCXQSZGOHL-UHFFFAOYSA-N Titanium Chemical compound [Ti] RTAQQCXQSZGOHL-UHFFFAOYSA-N 0.000 description 9
- XUIMIQQOPSSXEZ-UHFFFAOYSA-N Silicon Chemical compound [Si] XUIMIQQOPSSXEZ-UHFFFAOYSA-N 0.000 description 6
- 229910052710 silicon Inorganic materials 0.000 description 6
- 239000010703 silicon Substances 0.000 description 6
- OAICVXFJPJFONN-UHFFFAOYSA-N Phosphorus Chemical compound [P] OAICVXFJPJFONN-UHFFFAOYSA-N 0.000 description 4
- VYPSYNLAJGMNEJ-UHFFFAOYSA-N Silicium dioxide Chemical compound O=[Si]=O VYPSYNLAJGMNEJ-UHFFFAOYSA-N 0.000 description 4
- 238000005530 etching Methods 0.000 description 4
- 229910052698 phosphorus Inorganic materials 0.000 description 4
- 239000011574 phosphorus Substances 0.000 description 4
- 229910052814 silicon oxide Inorganic materials 0.000 description 4
- 239000000758 substrate Substances 0.000 description 4
- 239000004020 conductor Substances 0.000 description 3
- 230000015572 biosynthetic process Effects 0.000 description 2
- 230000015556 catabolic process Effects 0.000 description 2
- 230000001427 coherent effect Effects 0.000 description 2
- 230000008020 evaporation Effects 0.000 description 2
- 238000001704 evaporation Methods 0.000 description 2
- 206010016256 fatigue Diseases 0.000 description 2
- 239000000463 material Substances 0.000 description 2
- 150000003608 titanium Chemical class 0.000 description 2
- 230000007704 transition Effects 0.000 description 2
- 238000011282 treatment Methods 0.000 description 2
- ZOXJGFHDIHLPTG-UHFFFAOYSA-N Boron Chemical compound [B] ZOXJGFHDIHLPTG-UHFFFAOYSA-N 0.000 description 1
- QVGXLLKOCUKJST-UHFFFAOYSA-N atomic oxygen Chemical compound [O] QVGXLLKOCUKJST-UHFFFAOYSA-N 0.000 description 1
- 229910052796 boron Inorganic materials 0.000 description 1
- 239000011248 coating agent Substances 0.000 description 1
- 238000000576 coating method Methods 0.000 description 1
- 239000013078 crystal Substances 0.000 description 1
- 230000007547 defect Effects 0.000 description 1
- 230000000873 masking effect Effects 0.000 description 1
- 229910052760 oxygen Inorganic materials 0.000 description 1
- 239000001301 oxygen Substances 0.000 description 1
- 238000005498 polishing Methods 0.000 description 1
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
- H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
- H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
- H01L29/70—Bipolar devices
- H01L29/72—Transistor-type devices, i.e. able to continuously respond to applied control signals
- H01L29/73—Bipolar junction transistors
- H01L29/7302—Bipolar junction transistors structurally associated with other devices
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L23/00—Details of semiconductor or other solid state devices
- H01L23/48—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor
- H01L23/482—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor consisting of lead-in layers inseparably applied to the semiconductor body
- H01L23/4824—Pads with extended contours, e.g. grid structure, branch structure, finger structure
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
- H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L24/02—Bonding areas ; Manufacturing methods related thereto
- H01L24/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
- H01L24/05—Structure, shape, material or disposition of the bonding areas prior to the connecting process of an individual bonding area
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
- H01L29/02—Semiconductor bodies ; Multistep manufacturing processes therefor
- H01L29/06—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions
- H01L29/08—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions with semiconductor regions connected to an electrode carrying current to be rectified, amplified or switched and such electrode being part of a semiconductor device which comprises three or more electrodes
- H01L29/0804—Emitter regions of bipolar transistors
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
- H01L2924/10—Details of semiconductor or other solid state devices to be connected
- H01L2924/11—Device type
- H01L2924/12—Passive devices, e.g. 2 terminal devices
- H01L2924/1203—Rectifying Diode
- H01L2924/12036—PN diode
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
- H01L2924/10—Details of semiconductor or other solid state devices to be connected
- H01L2924/11—Device type
- H01L2924/12—Passive devices, e.g. 2 terminal devices
- H01L2924/1204—Optical Diode
- H01L2924/12042—LASER
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
- H01L2924/10—Details of semiconductor or other solid state devices to be connected
- H01L2924/11—Device type
- H01L2924/13—Discrete devices, e.g. 3 terminal devices
- H01L2924/1301—Thyristor
Landscapes
- Engineering & Computer Science (AREA)
- Microelectronics & Electronic Packaging (AREA)
- Power Engineering (AREA)
- Computer Hardware Design (AREA)
- Physics & Mathematics (AREA)
- Condensed Matter Physics & Semiconductors (AREA)
- General Physics & Mathematics (AREA)
- Ceramic Engineering (AREA)
- Manufacturing & Machinery (AREA)
- Bipolar Transistors (AREA)
- Electrodes Of Semiconductors (AREA)
Description
— sowohl innerhalb eines in der Isolierschicht (3) angeordneten Emitterkontaktfensters (10) als
auch außerhalb des Emitterkontaktfensters (10) angeordnet ist,
— innerhalb des Emitterkontaktfensters (10) mit
einer Metallschicht (11) überzogen ist,
— außerhalb des Emitterkontaktfensters (10) als Reihenwidersiand (R) einerseits mit der Metallschicht
IU) und andererseits mit einem An-Schlußleiter (VS) verbunden ist,
— und die in der Dickenrichtung einen vernachlässigbar kleinen Widerstand aufweist, dadurch
gekennzeichnet,
— daß das Emitterkontaktfenster (10) sich überall
nahezu bis zum Rand des ^mitter-Basis-Überganges (9) erstreckt und
— daß die Widerstandsschicht (12) sich im Emitterkontaktfenster
(10) unmittelbar an die Emitterzone (8) anschließt und sich entlang des gesamten
RanGvS des Emitterkontaktfensters (10) an die Isolierschicht (3* ansch.i:°ßend erstreckt
• 2. Halbleiterbauelement nad Anspruch 1, dadurch
gekennzeichnet, daß der Halbleiterkörper (1) aus Silicium besieht, daß die Isolierschicht (3) aus
Siliciumoxid besteht, daß die Widerstandsschicht (12) aus Titan besteht und daß die Metallschicht (11)
aus Aluminium besteht.
3. Verfahren zur Herstellung eines Halbleiterbauelementes nach einem der vorstehenden Ansprüche,
gekennzeichnet durch die nachfolgenden Verfahrensschritte:
— das Eindiffundieren einer mit einer Isolierschicht (3) überzogenen Basiszone (4) von einem
ersten Leitungstyp in einen Halbleiterkörper (1);
— das Eindiffundieren einer Emitterzone (8) vom zweiten Leitungstyp in die Basiszone (4) über
eine Öffnung in der Isolierschicht (3);
— die Bildung eines Emitterkontaktfensters (10) durch das völlige Freiätzen der Oberfläche der
Emitterzone innerhalb der öffnung;
— das Anbringen einer Widerstandsschicht (12) teilweise innerhalb und teilweise außerhalb des
Emitterkontaktfensters (10);
— das Überziehen der Widerstandsschicht (12) mit einer Metallschicht (11) von der ein erster Teil
(11) die Widerstandsschicht (12) innerhalb des ep
•SEmitterkontaktfensters (IQ) völlig bedeckt und .'
ein zweiter, mit dem ersten nicht zusammenhängender Teil (13) außerhalb des Emitterkontaktfensters
angebracht wird, wobei der zwischen diesen beiden Teilen liegende Bereich der Widerstandsschicht (12) einen Emitterreihenwiderstand
bildet.
Die Erfindung bezieht sich auf ein Halbleiterbauelement entsprechend dem Oberbegriff des Patentanspruchs
1.
Die Erfindung bezieht sich weiter auf ein Verfahren zur Herstellung eines solchen Halbleiterbauelementes.
Ein Halbleiterbauelement der genannten Art ist aus der US-PS 34 45 727 bekannt. Derartige Bauelemente
werden meistens in Form eines Transistors, insbesondere eines Hochfrequenztransistors verwendet, obgleich
die erwähnten Emitter- und Basiszonen auch einen Teil anderer Halbleiterbauelemente wie Thyristoren, usw.
bilden können. Bei einem Hochfrequenztransistor mit einem Emitterreihenwiderstand enthält eine Basiszone
■aeistens eine Vielzahl miteinander verbundener Emitterzonen,
während auch meistens mehrere Basiszonen vorhanden sind. Die dabei mit einer Emitterzone in Reihe
geschalteten Widerstandsschicht dient im wesentlichen zur gleichmäßigen Verteilung des Emitierstroms
über die vorhandenen Emitterzonen, u.a. um einen zweiten Durchschlag (»second breakdown«) bei diesen
Transistoren zu verhindern, vgl. auch FR-PS 13 58 133
und CH-PS 4 74 157.
Bei diesen bekannten Halbleiterbauelementen wird die Widerstandsschicht lediglich zur Bildung der erwähnten
Reihenwiderstände verwendet. Für die Widerstandsschicht kann dabei ein Material mit einem verhältnismäßig
hohen spezifischen Widerstand gewählt werden; auch läßt sich aber eine gut leitende Schicht,
z. B. eine Metallschicht, verwenden, die dann jedoch
dünn genug sein muß, um den verlangten Reihenwiderstand zu erhalten.
Der Erfindung liegt daher die Aufgabe zugrunde, bei einem Bauelement mit Emitterreihenwiderstand den
Emitter-Basis-Übergang ohne zusätzliche Herstellungsschritte gegen Kurzschluß zu schützen.
Diese Aufgabe wird durch die im Patentanspruch !
gekennzeichnete Erfindung gelöst
Weitere Ausgestaltungen der Erfindung ergeben sich aus den Unteransprüchen.
Das Emitterdiffusionsfenster wird häufig zugleich als Emitterkontaktfenster in der meistens aus Siliciumoxid
bestehenden Isolierschicht verwendet, wobei der Emitter über dieses Fenster bis zu einer sehr geringen Tiefe
eindiffundiert wird, wonach die während dieser Diffusion in dem Fenster auf der Halbleiteroberfläche gebildete
Schicht, meistens eine Oxidschicht durch eine sehr kurzzeitige Ätzbehandlung entfernt wird. Eine auf diese
Weise gebildete Emitterzone ist unter der Bezeichnung »washedout«-Emitter bekannt Dabei ist der Abstand
des Randes des Emitterkontaktfensters von dem Emitter-Basis-Übergang etwa gleich der Diffusionstiefe.
Dieser Abstand ist derart gering, daß beim Aufdampfen der Emitterkontaktschicht im Fenster und bei den während
und nach diesem Aufdampfvorgang und bei weiteren Fertigungsschritten auftretenden Temperaturerhöhungen
diese Kontaktschicht, z. B. eine Aluminiumschicht, durch Angriff entweder des Oxids, oder des
Halbleitermaterials oder dieser beiden, den Emitter-Basis-Übergang kurzschließt Die Widerstandsschicht
schützt die Isolierschicht und das Halbleitermaterial vor ■'.einem Angriff und verhindert den erwähnten Kurz- |
■schiüß. %
Ein Ausführungsbeispiel der Erfindung ist in den ·
Zeichnungen dargestellt und wird im folgenden näher beschrieben. Es zeigt
F i g. 1 schematisch eine Draufsicht auf ein Halbleiterbauelement nach der Erfindung,
F i g. 2, 3 und 4 schematisch Querschnitte durch die
Anordnung nach F i g. 1 längs der Linien H-II, III-III und
IV-IV der F ig. 1,
Fig.5—10 schematisch Querschnitte durch die Anordnung
nach den F i g. 1 —4 in aufeinanderfolgenden Herstellungsstufen.
Die Figuren sind schematisch und nicht maßstäblich gezeichnet, wobei namentlich die Abmessungen in der
Dickenrichtung der Deutlichkeit halber übertrieben groß dargestellt sind. Entsprechende Teile sind in den
Figuren mit den gleichen Bezugsziffern bezeichnet Metallschichten sind in der Draufsicht nach F i g. 1 schraffiert
dargestellt
F i g. 1 zeigt in Draufsicht und F i g. 2 und 3 zeigen im Querschnitt längs der Linien H-II und III-III der Fig. 1
ein Halbleiterbauelement Die Anordnung bildet einen Planartransistor und enthält (siehe F i g. 2 und 3) einen
aus Silicium bestehenden Halbleiterkörper 1, der an einer Oberfläche 2 teilweise mit einer aus Siliciumoxid
bestehenden Isolierschicht 3 überzogen ist An die Oberfläche 2 grenzt eine diffundierte P-Idtende Basiszone
4, die eine Tiefe von 1 μηι aufweist und die mit dem
N-Ieitenden Teil 5 des Körpers, der den Kollektor des
Transistors bildet einen Kollektor-Basis-IPN-Übergang
6 bildet Das N-leitende Gebiet 5 wird durch eine epitaktische
Schicht mit einer praktisch homogenen Dotierung und einem spezifischen Widerstand von 1Ω cm gebildet
die auf einem hochdotierten η-leitenden Substrat
7 mit einem spezifischen Widerstand von 0.01Ω cm angebracht
ist In die Basiszone 4 ist (siehe F i g. 3) eine Vielzahl n-leitender 0,6 μΐη tiefer und 3 μπι breiler Emitterzonen
eindiffundiert die je völlig von der Basiszone 4 umgeben sind und mit dieser Zone Basis-Emitter-pn-Übergänge
bilden. In dem Querschnitt nach F i g. 3 ist eine dieser Zonen 8 mit dem zugehörigen pn-übergang
9 dargestellt
Die Emitterzone 8 ist über ein Emitterkontaktfenster in der Oxidschicht 3 (von welchem Fenster der Rand in
den F i g. 1 und 3 mit 10 bezeichnet ist) elektrisch mit einer aus Aluminium bestehenden Metallschicht 11 verbunden.
Diese elektrische Verbindung wird über die zwischenliegende Schicht 12 hergestellt, deren Zweck
und Zusammensetzung weiter unten noch näher erläutert werden. Die Aluminiumschicht 11 schließt sich außerhalb
des Fensters einem Ende des Reihenwiderstandes R an, der durch eine Widerstandsschicht 12 gebildet
wird, die aus einer dünnen Titanschicht mit einer derartigen Dicke besteht, daß der Schichtwiderstand 3 Ω pro
Quadrat beträgt Der Reihenwiderstand R ist am anderen Ende mit einem Anschlußleiter in Form einer Aluminiumschicht
13 verbunden.
Die Emitterreihenwiderstände R dienen zur Verbes
serung der Stromverteilung über die Emitterzonen und zur Verhinderung eines zweiten Durchschlags (»second
breakdown«).
Die Basiszone 4 ist (siehe Fig. 2) über eine Anzahl zwischem dem Emitterzonen 8 liegender Basiskontaktfenster
in der Oxidschicht mittels der Aluminiumschicht 15 kontaktiert. Der Rand eines diener Fenster ist in den
F i g. 1 und 2 mit 14 bezeichnet.
Die Kollektorzone 5 ist über das hochdotierte Substrat 7 und eine darauf angebrachte Metallschicht 16
kontaktiert
Die Widerstandsschicht 12 ist außer an der Stelle des Reihenwiderstandes R auch an anderen Stellen auf dem
Körper angebracht, und zwar in dieser Ausführungsform innerhalb dfcs Emitterkontaktfensters 10, wo diese
Schicht 12 völlig mit der Aluminiumschicht 11 überzogen ist und für einen gaita anderen Zweck benutzt wird.
Der pn-Obergang 9 befindet sich nämlich infolge der sehr geringen Tiefe der Emitterdiffusion und durch die
nachstehend im Detail zu beschreibende Weise, auf die das Emitterkontaktfenster angebracht ist in sehr geringer
Entfernung (einige Zehntel eines μπι) von dem Rande
10 des Emitterkontaktfensters. Es ist bekannt daß beim Anbringen einer Aluminiumschicht in diesem Fenster
das Oxid und das Silicium am Rande des Fensters etwas von dem Aluminium angegriffen werden, wodurch
im vorliegenden Falle eine große Gefahr vor Kurschluß des pn-Übergangs 9 entstehen würde. Bei
der Anordnung nach der Erfindung der obenbeschriebenen Art besteht diese Gefahr aber nicht, weil die Titanschicht
12 sich innerhalb des Emitterkontaktfensters an dem ganzen Rand 10 dieses Fensters entlang erstreckt
und sich dort der Oxidschicht 3 anschließt. Dies ist deutlich aus F i g. 3 und aus F i g. 4 ersichtlich, weiche
leztere Figur in vergrößertem Maßstab schematisch einen Querschnitt längs der Linie IV-IV der F i g. 1 durch
ein Detail des beschriebenen Transistors zeigt Da das Titan das Siliciumoxid und das Silicii',': bis zu einer verhäitriisiiiäSig
hohen Temperatur nahezu nicht oder gar
nicht angreift, bildet diese Titanschicht nicht nur den Emitterreihenwiderstand R, sondern es wird mit dieser
Schicht auch auf befriedigende Weise der pn-übergang 9 vor Kurzschluß durch die Aluminiumschicht geschützt
Der Widerstand der Titanschicht zwischen der Aluminiumschicht 11 und der Emitterzone 8, der durch
den Widerstand der Titanschicht in der Dickenrichtung gebildet wird, ist naturgemäß vernachljissigbar klein in
bezug auf den Widerstand R, der durch den Widerstand in einer zu der Schicht parallelen Richtung gebildet
wird.
Die beschriebene Anordnung wird auf folgende Weise hergestellt Es wird von einer η-leitenden Siliciumscheibe
7 mit einem spezifischen Widerstand von 0,01 Ω cm und einer Dicke von 200 »m ausgegangen.
Eine Oberfläche dieser Scheibe wird durch Polieren und Ätzen möglichst frei von Kristallfehlern gemacht, wonach
durch allgemein übliche Techniken auf dieser Oberfläche eine epitaktische Schicht 5 aus n-leitendem
Siliuum mit einem spezifischen Widerstand von 1 Ω cm
und einer Dicke von 12 μπι niedergeschlagen wird.
Die weitere Herstellung wird an Hand der Fig. 5—10
beschrieben, wobei der Einfachheit halber das Substrat 7, das bei den weiteren Vorgängen keine Rolle spielt,
weggelassen ist. All diese Figuren zeigen, wie F i g. 4, schematisch Querschnitte längs der Linie IV-IV der
Fig. 1.
Die erhaltene Siliciumscheibe wird dann in feuchtem Sauerstoff während 90 Minuten bei 1100°C oxydiert,
wonach ein Maskierungsvorgang durchgeführt und ein Basisdiffusionsfenster in die erhaltene Oxidschicht geätzt
i-ird. Darin wird Bor bis zu einer Tiefe von 0,8 μπι
mit einem Oberflächenwidersiand von etwa 150 Ω pro
Quadrat eindiffuneüc-rt. Während dieser DifiXjsion bilden
sich die Basiszone 4 und eine Oxidschicht 3, so daß die Struktur nach F i g. 5 erhalten wird.
Anschließend werden in die Oxidschicht 3 Emitterdiffusionsfenster
geatzt, wonach über diese Fenster Phosphor zar Bildung der Emitterzonen 8 eindiffundiert
wird. Dabei wird die Struktur nach F i g. 6 erhalten, wobei die Basisdicke während der Phosphordiffusion etwas
zugenommen hat und nun 1 μΐη beträgt, während die Emitterzonen eine Dicke von 0,6 Jim aufweisen.
Dann wird wiedei"snaskh;rt und die Basiskontaktfenster
14 werden geätzt, wonach die Struktur nach F i g. 7 erhalten wird.
Während der Phosphordiffusion hat sich in den Emitterdiffusionsfenstern
eine sehr dünne mit Phosphor verunreinigte Oxidschicht 17 gebildet (F i g. 6). Die Emitterkontaktfenster
werden nun dadurch gebildet, daß das Oxid über die ganze Oberfläche der Scheibe einer Ätzbehandlung
unterworfen wird, bis die Schicht 17 (sowie naturgemäß ein geringer Teil der umgebenden Oxidschicht
3) verschwunden ist. Dieses Verfahren ist unter der Bezeichnung »washed-out emitter-verfahren« bekannt.
Die nach diesen Behandlungen erhaltene Struktur ist in F ig.8dargestellt.
Auf die ganze Oberfläche der Scheibe wird dann eine dünne Titanschicht 12 aufgedampft, bis ein Schichtwiderstand
von 3 Ω pro Quadrat erreicht ist. Diese Titan· schicht wird anschließend durch Maskieren und Ätzen
in die in F i g. 1 durch die Linie 18 begrenzte Form gebracht
(siehe auch F i g. 9).
Wahrend dei auffolgenden Schrittes wird auf die sanze
Oberfläche eine Aluminiumschicht 19 aufgedampft (siehe Fig. 10), die anschließend maskiert und geätzt
wird, um die in F i g. I schraffiert dargestellten Metallschichtteile
zu erhalten, wobei ein Ätzmittel verwendet wird, das die Titanschicht 12 nicht angreift. Dabei wird
ein erster Teil 11 der Aluminiumschicht teilweise innerhalb des Emitterkontaktfensters 10 angebracht, während
ein zweiter Teil 13, der mit dem ersten Teil 11 nicht
zusammenhängt, außerhalb des Fensters 10 angebracht wird und als Anschlußleiter für die Emitterzonen 8 dient.
Zwischen dem ersten Teil 11 und dem zweiten Teil 13 erstreckt sich (siehe Fig.3) ein Teil der Widerstandsschicht
12, der frei von Aluminium ist und mit den beiden Teilen 11 und 13 der Aluminiumschicht in Kontakt
steht.
Nach dem Anbringen der Metallschicht 16 auf dem Substrat wird endgültig die Struktur nach den F i g. 1 —4
erhalten.
Die Anordnung wird schließlich auf übliche Weise festgestellt und in einer geeignet gewählten Umhüllung
untergebracht
!n dem beschriebenen Beispiel ist, wie aus Fig. 1 er-.
i sichtlich ist. jeweils zwei Emitterzonen 8 ein Titan-
schichtteil gemeinsam. Unter Umständen, u. a. in Abhängigkeit von dem gegenseitigen Abstand der Emitterzonen,
kann auch ein einziger zusammenhängender Teil der Widerstandsschicht angebracht werden, welchem
zusammenhängenden Teil sich die Metallschicht 13 und alle Emitterkontaktschichten 11 anschließen. Auch kann
erwünschtenfalls jede Emitterzone mit einem gesonderten mit den anderen Widerständen nicht zusammenhängenden
Reihenwider<stand versehen werden. Ferner ist
es keineswegs erforderlich, daß die Teile der Widerstandsschicht innerhalb und außerhalb des Emitterkontaktfensters
miteinander zusammenhängen.
55
Hierzu 2 Blatt Zeichnungen
60
55
Claims (1)
1. Halbleiterbauelement mit einem an einer Oberfläche
(2) wenigstens teilweise mit einer Isolierschicht (3) überzogenen Halbleiterkörper (1) mit
mindestens einer an die Oberfläche (2) grenzenden Basiszone (4) von einem ersten Leitungstyp, die innerhalb
des Halbleiterkörpers (1) mindestens eine Emitterzone (8) von einem zweiten Leitungstyp völlig
umgibt, und mit einer Widerstandsschicht (12), die
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
NL7002117A NL7002117A (de) | 1970-02-14 | 1970-02-14 |
Publications (2)
Publication Number | Publication Date |
---|---|
DE2105164A1 DE2105164A1 (de) | 1971-09-02 |
DE2105164C2 true DE2105164C2 (de) | 1985-08-22 |
Family
ID=19809336
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
DE2105164A Expired DE2105164C2 (de) | 1970-02-14 | 1971-02-04 | Halbleiterbauelement mit Basis- und Emitterzone und Widerstandsschicht und Verfahren zu seiner Herstellung |
Country Status (11)
Country | Link |
---|---|
US (1) | US3739239A (de) |
JP (1) | JPS536506B1 (de) |
BE (1) | BE762907A (de) |
BR (1) | BR7100946D0 (de) |
CA (1) | CA918300A (de) |
CH (1) | CH520404A (de) |
DE (1) | DE2105164C2 (de) |
FR (1) | FR2079433B1 (de) |
GB (1) | GB1338048A (de) |
NL (1) | NL7002117A (de) |
SE (1) | SE372374B (de) |
Families Citing this family (4)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
US3896475A (en) * | 1972-01-28 | 1975-07-22 | Philips Corp | Semiconductor device comprising resistance region having portions lateral to conductors |
US3848261A (en) * | 1972-06-19 | 1974-11-12 | Trw Inc | Mos integrated circuit structure |
FR2526225B1 (fr) * | 1982-04-30 | 1985-11-08 | Radiotechnique Compelec | Procede de realisation d'un condensateur integre, et dispositif ainsi obtenu |
JP7256622B2 (ja) * | 2018-09-26 | 2023-04-12 | 株式会社ジャパンディスプレイ | 表示装置 |
Family Cites Families (6)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
NL296170A (de) * | 1962-10-04 | |||
US3409523A (en) * | 1966-03-10 | 1968-11-05 | Bell Telephone Labor Inc | Electroetching an aluminum plated semiconductor in a tetraalkylammonium hydroxide electrolyte |
NL6706641A (de) * | 1966-11-07 | 1968-11-13 | ||
US3445727A (en) * | 1967-05-15 | 1969-05-20 | Raytheon Co | Semiconductor contact and interconnection structure |
US3460007A (en) * | 1967-07-03 | 1969-08-05 | Rca Corp | Semiconductor junction device |
NL164703C (nl) * | 1968-06-21 | 1981-01-15 | Philips Nv | Halfgeleiderinrichting, voorzien van een contact met ten minste twee gedeelten en een voor deze gedeelten gemeenschappelijk gedeelte, waarbij in elk der ver- bindingswegen tussen de gedeelten en het gemeenschappe- lijke gedeelte een serieweerstand is opgenomen. |
-
1970
- 1970-02-14 NL NL7002117A patent/NL7002117A/xx unknown
-
1971
- 1971-02-04 DE DE2105164A patent/DE2105164C2/de not_active Expired
- 1971-02-04 US US3739239D patent/US3739239A/en not_active Expired - Lifetime
- 1971-02-10 CA CA104959A patent/CA918300A/en not_active Expired
- 1971-02-11 SE SE175071A patent/SE372374B/xx unknown
- 1971-02-11 CH CH202771A patent/CH520404A/de not_active IP Right Cessation
- 1971-02-11 BR BR94671A patent/BR7100946D0/pt unknown
- 1971-02-12 BE BE762907A patent/BE762907A/xx unknown
- 1971-02-12 FR FR7104774A patent/FR2079433B1/fr not_active Expired
- 1971-02-15 JP JP645371A patent/JPS536506B1/ja active Pending
- 1971-04-19 GB GB2154771A patent/GB1338048A/en not_active Expired
Also Published As
Publication number | Publication date |
---|---|
NL7002117A (de) | 1971-08-17 |
CA918300A (en) | 1973-01-02 |
CH520404A (de) | 1972-03-15 |
FR2079433A1 (de) | 1971-11-12 |
JPS536506B1 (de) | 1978-03-08 |
BR7100946D0 (pt) | 1973-02-27 |
DE2105164A1 (de) | 1971-09-02 |
GB1338048A (en) | 1973-11-21 |
US3739239A (en) | 1973-06-12 |
FR2079433B1 (de) | 1974-05-31 |
BE762907A (fr) | 1971-08-12 |
SE372374B (de) | 1974-12-16 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
DE1614283C3 (de) | Verfahren zum Herstellen einer Halbleiteranordnung | |
DE2718894C2 (de) | Verfahren zur Herstellung einer Halbleiteranordnung | |
DE1589810C3 (de) | Passiviertes Halbleiterbauelement und Verfahren zu seiner Herstellung | |
DE2745857C2 (de) | ||
DE2729171C2 (de) | Verfahren zur Herstellung einer integrierten Schaltung | |
DE1764281C3 (de) | Verfahren zum Herstellen einer Halbleitervorrichtung | |
DE2153103B2 (de) | Verfahren zur Herstellung integrierter Schattungsanordnungen sowie nach dem Verfahren hergestellte integrierte Schaltungsanordnung | |
DE1282196B (de) | Halbleiterbauelement mit einer Schutzvorrichtung fuer seine pn-UEbergaenge | |
DE2217538B2 (de) | Verfahren zur Herstellung von Zwischenverbindungen in einer Halbleiteranordnung | |
DE3685969T2 (de) | Integrierte schaltung mit halbleiterkondensator und verfahren zu ihrer herstellung. | |
DE2033532B2 (de) | Halbleiteranordnung mit einer Passivierungsschicht aus Siliziumdioxid | |
DE1589687C3 (de) | Festkörperschaltung mit isolierten Feldeffekttransistoren und Verfahren zu ihrer Herstellung | |
DE2453279C3 (de) | Halbleiteranordnung | |
DE3304255C2 (de) | Verfahren zur Herstellung einer Halbleiteranordnung, bei dem eine Getterbehandlung erfolgt | |
DE2458734A1 (de) | Verfahren zur herstellung hochohmiger widerstaende in einer integrierten halbleiterschaltung | |
DE2105164C2 (de) | Halbleiterbauelement mit Basis- und Emitterzone und Widerstandsschicht und Verfahren zu seiner Herstellung | |
DE2147447B2 (de) | Halbleiterbauelement | |
DE1813551C3 (de) | Hochfrequenz-Planartransistor | |
DE1769271C3 (de) | Verfahren zum Herstellen einer Festkörperschaltung | |
DE1194501B (de) | Streifenfoermige durch eine Isolierschicht von dem Halbleiterkoerper getrennte Zuleitung zu einer Elektrode eines Halbleiterbauelements, Halbleiterbauelement und Verfahren zum Herstellen | |
DE1789171C2 (de) | Verfahren zum Herstellen einer Halbleiteranordnung | |
DE2105178C3 (de) | Integrierte Halbleiterschaltung | |
DE1614286C3 (de) | Halbleiteranordnung und Verfahren zu ihrer Herstellung | |
DE2058930C3 (de) | Verfahren zum Herstellen eines Isolierschicht-Feldeffekttransistors mit einer Gate-Isolierschicht aus einer Oxydschicht und einer Nitridschicht | |
DE2133980A1 (de) | Verfahren zur Herstellung einer Halbleiteranordnung und durch dieses Verfahren hergestellte Halbleiteran Ordnung |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
D2 | Grant after examination | ||
8364 | No opposition during term of opposition | ||
8339 | Ceased/non-payment of the annual fee |