DE2252830A1 - Halbleiterbaugruppe und verfahren zu ihrer herstellung - Google Patents

Halbleiterbaugruppe und verfahren zu ihrer herstellung

Info

Publication number
DE2252830A1
DE2252830A1 DE2252830A DE2252830A DE2252830A1 DE 2252830 A1 DE2252830 A1 DE 2252830A1 DE 2252830 A DE2252830 A DE 2252830A DE 2252830 A DE2252830 A DE 2252830A DE 2252830 A1 DE2252830 A1 DE 2252830A1
Authority
DE
Germany
Prior art keywords
wall part
substrate
semiconductor device
metallized
patterns
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Granted
Application number
DE2252830A
Other languages
English (en)
Other versions
DE2252830C2 (de
Inventor
Shinzo Anazawa
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
NEC Corp
Original Assignee
Nippon Electric Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Nippon Electric Co Ltd filed Critical Nippon Electric Co Ltd
Publication of DE2252830A1 publication Critical patent/DE2252830A1/de
Application granted granted Critical
Publication of DE2252830C2 publication Critical patent/DE2252830C2/de
Expired legal-status Critical Current

Links

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
    • H01L24/85—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a wire connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/02—Containers; Seals
    • H01L23/04—Containers; Seals characterised by the shape of the container or parts, e.g. caps, walls
    • H01L23/053—Containers; Seals characterised by the shape of the container or parts, e.g. caps, walls the container being a hollow construction and having an insulating or insulated base as a mounting for the semiconductor body
    • H01L23/055—Containers; Seals characterised by the shape of the container or parts, e.g. caps, walls the container being a hollow construction and having an insulating or insulated base as a mounting for the semiconductor body the leads having a passage through the base
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/02—Containers; Seals
    • H01L23/04—Containers; Seals characterised by the shape of the container or parts, e.g. caps, walls
    • H01L23/053—Containers; Seals characterised by the shape of the container or parts, e.g. caps, walls the container being a hollow construction and having an insulating or insulated base as a mounting for the semiconductor body
    • H01L23/057—Containers; Seals characterised by the shape of the container or parts, e.g. caps, walls the container being a hollow construction and having an insulating or insulated base as a mounting for the semiconductor body the leads being parallel to the base
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/44—Structure, shape, material or disposition of the wire connectors prior to the connecting process
    • H01L2224/45—Structure, shape, material or disposition of the wire connectors prior to the connecting process of an individual wire connector
    • H01L2224/45001—Core members of the connector
    • H01L2224/45099—Material
    • H01L2224/451—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron (B), silicon (Si), germanium (Ge), arsenic (As), antimony (Sb), tellurium (Te) and polonium (Po), and alloys thereof
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/4805—Shape
    • H01L2224/4809—Loop shape
    • H01L2224/48091—Arched
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/481—Disposition
    • H01L2224/48151—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/48221—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/48225—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation
    • H01L2224/48227—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation connecting the wire to a bond pad of the item
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
    • H01L2224/85—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a wire connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/42—Wire connectors; Manufacturing methods related thereto
    • H01L24/44—Structure, shape, material or disposition of the wire connectors prior to the connecting process
    • H01L24/45—Structure, shape, material or disposition of the wire connectors prior to the connecting process of an individual wire connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/42—Wire connectors; Manufacturing methods related thereto
    • H01L24/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L24/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/0001—Technical content checked by a classifier
    • H01L2924/00014—Technical content checked by a classifier the subject-matter covered by the group, the symbol of which is combined with the symbol of this group, being disclosed without further technical details
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01005—Boron [B]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01006—Carbon [C]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01063—Europium [Eu]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01079—Gold [Au]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/15—Details of package parts other than the semiconductor or other solid state devices to be connected
    • H01L2924/151—Die mounting substrate
    • H01L2924/156—Material
    • H01L2924/15786—Material with a principal constituent of the material being a non metallic, non metalloid inorganic material
    • H01L2924/15787—Ceramics, e.g. crystalline carbides, nitrides or oxides
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/15—Details of package parts other than the semiconductor or other solid state devices to be connected
    • H01L2924/161—Cap
    • H01L2924/1615—Shape
    • H01L2924/16195—Flat cap [not enclosing an internal cavity]

Landscapes

  • Engineering & Computer Science (AREA)
  • Computer Hardware Design (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Cooling Or The Like Of Semiconductors Or Solid State Devices (AREA)

Description

PAiL-IJ !ANWÄLTE
DR.-ING. RICHARD GLAWE · DIPL-ING. KLAUS DELFS · DIPL-PHYS. DR. WALTER MOLL
MÜNCHEN HAMBURG MÜNCHEN
8 MÖNCHEN 26 2 HAMBURG
POSTFACH 37 WAITZSTR. 12 UEBHERRSTR. 20 TEL. (0411) 8? 22 TEL. (0811) 22 ÖS 48 TELEX 212S>21 ip« IHRZEICHEN IHRENACHRICHTVOM UNSERZEICHEN MÜNCHEN
BETRIFFTi
Halbleiterbaugruppe und Verfahren zu ihrer Herstellung
Die Erfindung betrifft eine Halbleiterbaugruppe sowie ein Verfahren zu ihrer Herstellung, und insbesondere ein Einbaugehäuse mit einem Wandteil, in dem innenseitig wenigstens eine Stufe vorgesehen ist.
Im allgemeinen wird diese Art von Einbaugehäuse verwendet, um
Ultra/
einen Halbleiter einzubauen, der im Hochfrequenzband arbeitet. Es hat gewöhnlich ein keramisches Substrat, einen Wandteil, ein Verschlußteil und einen Zapfen als Kühlkörper. Der Zapfen ist an einem unteren Abschnitt des keramischen Substrates befestigt. And-er„erseits ist ein Halbleiterbauteil auf der oberen Fläche des Substrates angeordnet, auf der leitfähige Muster in der gewünschten Form metallisiert sind. Jede der Elektroden auf dem Halbleiterbauteil ist mit jedem der metallisierten Muster durch Metalldrähte auf der oberen Fläche verbunden. Ferner ist der Wandteil ebenfalls auf der oberen Fläche des Substrates montiert,
309822/07 60
225283Q ί
Dadurch ist die obere Fläche des Substrates eng, weil der Halb- !
leiter, die Verbindungsdrähte, die metallisierten Muster und
der Wandteil dort angeordnet sind. ;
Es ist jedoch erwünscht, dass auf der oberen Fläche des Substra- j
tes genügend Platz ist, um die Elektroden durch Metalldrähte mit ; den Mustern verbinden zu können. Aus diesem Grund ist es bei , herkömmlichen Einbaugehäusen erforderlich, dass das Substrat eine;
vergleichsweise große Fläche hat, um die Verbindungen unter diesem. Gesichtspunkt leichter herstellen zu können.
Andererseits ist, wie bereits erwähnt wurde, bei dieser Art von Einbaugehäusen der Zapfen im allgemeinen an der unteren Fläche ides Substrates als Kühlkörper befestigt. Wenn daher das Substrat ;
!groß im Vergleich zu dem an dem Substrat befestigten Zapfen ist, läßt es sich nicht vermeiden, dass eine Verspannung an der Kante
ides Substrates auftritt. Aus diesem Gesichtspunkt ist es erwünscht, dass das Substrat so klein wie möglich, ist. I
i : ι
Der Erfindung liegt daher die Aufgabe zugrunde, ein verbessertes i :Einbaugehäuse anzugeben, bei dem die Verbindungen leichter her- j gestellt werden können und bei dem die Verspannung aufgrund der
unterschiedlichen thermischen Ausdehnungskoeffizenten zwischen dem Substrat und dem Zapfen vermieden werden. Dabei soll das Gehäuse ein Substrat mit tatsächlich kleinen Abmessungen haben.
!Ferner soll ein Verfahren zur Herstellung des erfindungsgemäßen
jEinbaugehäuses angegeben werden, das einfach und billig durchzu-
ist.
309822/0760
Erfindungsgemäß ist dazu ein Einbaugehäuse für eine Halbleitereinrichtung gekennzeichnet durch einen Wandteil mit wenigstens einer innenseitigen Stufe, die einen Raum umgibt, wobei die Fläche der Stufe metallisierte, leitfähige Auster aufweist, die j sich von der Innenseite des Wandteiles zu dessen äußerem Umfang" !erstreckt, durch Metalldrähte als Verbindung zwischen den !metallisierten Mustern und den Elektroden des Halbleiters, der in dem von dem Wandteil umgebenden Raum montiert ist, und durch J Anschlußleitungen, die an dem äußeren Umfang des Wandteiles als
!Verbindung zu weiteren Schaltungen angeschlossen, sind.
;Bei dem erfindungsgemäßen Gehäuse mit einer Halbleiterein-
irichtung wird der innenseitige, von dem Wandteil umgebende,Baum !erheblich vergrößert, um Verbindungsarbeiten zu erleichten. Ein weiterer Vorteil besteht darin, dass tatsächlich keine Ver·™ zerrung in der Peripherse des Substratas auftritt.
'Ein Verfahren zur Herstellung des Einbaugehäusea zur Verwendung für die Halbleitereinrichtung ist erfindungsgemäss dadurch gekennzeichnet, dass zwei zu sinternde Plattenstücke hergestellt ,werden, die noch nicht gesintert sind, dassdie' gewünschten '; Metallmuster vorbestimmten Teile der Platten respektive aufge- ;druckt werden, dass in die zwei Platten Löcher eingestanzt werden, von denen das eine größer als das andere Loch ist, dass idie zwei Platten nach übereinanderlegen gesintert werden, um
leinen saumlosen Wandteil zu, bilden, der wenigstens, eine Stufe 'hat und bei dem sich die metallisierten Muster von dem innen-
iseitigen Bereich des Wandteiles zu eiern außenseitigen Bereich
309 8 2 2/0760
_ 4 _ ■ I
des-salben fortsetzen, dass eine Fläche des Saumlosen Wandteilea mit einem Substrat verbunden bzw. verklebt wird, das kleiner | als der äußere Umfang bei der Verbindungsfläche des Wandteiles ist, dass eine Halbleitereinrichtung auf dem Substrat in dem von dem Wandteil umgebenden Raum montiert wird, dass die. metallisierten Muster auf der Stufe des Wandteiles mit Elektroden der Halbleitereinrichtung durch Metalldrähte verbunden werden, und dass Leitungen für äußere Schaltungen an den metallisierten Mustern auf dem außenseitigen Bereich des Wandteiles befestigt werden.
Bekannte Ausführungen solcher Einbaugehäuse sowie AusführungS" beispiele der Erfindung wird nun anhand der beiliegenden Zeichnungen beschrieben. Es zeigen:
Fig. 1 und 2 Schnittdarstellungen herkömmlicher Einbaugehäuse für Halbleitereinrichtungen;
Fig. 3a, Jb und 3c schematische Darstellungen zur Beschreibung eines Ausführungsbeispieles der Erfindung ;
Fig. 4a, 4b, 4c und 4d schematische Darstellungen zur Beschreibung eines Verfahrens zur Herstellung der Wandteile gemäss der Erfindung;
Fig. 5a und 5b Draufsichten zur Beschreibung eines bevorzugten Verfahrens, welches für die Maßenproduktion geeignet ist;
Fig. 6 eine Außenansicht eines erfindungsgemäßen Endproduktes;
309822/0760
Fig. 7 "bis 9 Schnittdarstellungen von anderen Ausführungsbeispielen der Erfindung.
Gemäß Fig. .1 weist ein herkömmliches Einbaugehäuse ein keramisches Substrat T, einen Wandteil 7 ■> ein Verschlußteil 8 und einen Zapfen 9 als Kühlkörper auf. Das keramische Substrat j 1 weist durchgehende Löcher 11 auf, die jeweils mit einer J leitfähigen Schicht 5 metallisiert sind, um eine elektrische j Verbindung zwischen leitfähigen Mustern auf der oberen Fläche i
und leitfähigen Mustern auf der unteren Fläche herzustellen.. ι
Auf einem der leitfähigen Muster auf der oberen Fläche ist '
eine Halbleiterrichtung 2 montiert. Auf der oberen Fläche des |
Substrates ist ferner der Wandteil 7 montiert, der durch ein j Lötmaterial abgedichtet ist, während auf der unteren Fläche
des Substrates Leitungen 3» 3' zur Herstellung von Verbindun- ■
gen zu äußeren Schaltungen und ein Zapfen "9 als Kühl- ,
körper vorgesehen sind. \
Jede der Elektroden der Halbleitereinrichtung mit Ausnahme der unteren Elektrode ist mit der leitfähigen Schicht 5 auf der Oberfläche des Substrates 1 mit Hilfe von Metalldrähten 4 j verbunden, um elektrische Verbindungen mit den Leitungen 3, 3' herzustellen.
Auf dem Wandteil 7 ist der Verschlußteil 8 durch Schweißen aufgesetzt, um eine hermetische Abdichtung zu erzielen. Da jedoch sowohl die Halbleitereinrichtung als auch die Muster auf der selben Fläche des Substrates 1 angeordnet sind, und
309822/0760
da die Leitungen 3,3' auf der Unterseite des Substrates 1 befestigt sind, ist es erforderlich, eine große Fläche als Substrat zu nehmen. Daher ist das Substrat 1 gewöhnlich größer als der Zapfen, der an seiner Unterseite befestigt ist.
In Fig. 2 ist ein anderes herkömmliches Einbaugehäuse gezeigt, bei dem die Leitung 3»3' von der selben Fläche weggeführt werden, i auf der auch die Halbleitereinrichtung angeordnet ist. Die ι metallisierten Muster 5 auf der Fläche treten durch den Wand-
j teil7 hindurch, der durch ein Lötmaterial 6 abgedichtet ist. Auf dem Wandteil 7 ist der Verschlußteil 8 durch ein Lötmaterial 10 fest montiert. Bei diesem Einbaugehäuse ist es daher üblich, ! dass das Substrat größer als der Zapfen 9 ist. Ferner besteht die Gefahr, dass eine Verzerrung an dem Lötmaterial 6 auftritt, das eine geringe Festigkeit hat, so dass sich eine Beschädigung an der hermetischen Abdichtung ergibt. Sie wird oft durch einen
j mechanischen Stoß während des Zusammenbaus beschädigt.
In den Fig. 3a, 3b und 3c ist ein Ausführungsbeispiel der Er-S findung gezeigt. Fig. 3a ist eine Schnittdarstellung dieses Aus-,
i ' ι
ι führungsbeispiels. Fig. 3b ist eine Draufsicht, bei der der ; ι I
■ Verschlußteil 8 weggenommen ist, während Fig. 3c einen Schnitt j durch das Substrat darstellt, um die geeignete Größe für dieses ; Substrat zu beschreiben.
Wie in dan Fig. 3a und 3b gezeigt ist, ist das keramische Substrat 1 geringfügig größer als der innenseitige Durchmesser
309822/0760
— Π _
des Wandteiles 7 und kleiner als dessen Außenseite, so dass es an der Abdichtfläche des Wandteiles befestigt werden kann. Durch diese Anordnung können die Leitungen 3> 3' an der Unterseite des Wandteiles 7 montiert werden, der aus einem unteren Teil 7-1 und einem oberen Teil 7-2 besteht, um einen Stufenabschnitt 12
I ■ ■ ι
Jan der Innenseite zu'bilden. Die metallisierte Schicht 5 'tritt I 'durch den oberen Teil 7-2 von dem innenseitigen Bereich zu dem .!
außenseitigen Bereich des Wandteiles 7 hindurch. Die metallisier-j te Schicht 5 "ist an dem Stufenabschnitt 12 durch Metalldrähte j4 mit den Elektroden der Halbleitereinrichtung 2 verbunden, die ι auf einem der metallisierten Muster 5 montiert ist. Die
'metallisierte Schicht 5 setzt sich ferner von dem Stufenab-,schnitt 12 zu einer Seite des unteren Teiles 7-1 fort, an dem
idie Leitungen 3>3' elektrisch angeschlossen sind.
|Da die Leitungen 3»3' mit &em Wandteil durch Lötmaterialien 6, | |6' respektive in Kontakt gebracht werden, sind die Stromwege j von der Halbleitereinrichtung 2 zu den Leitungen 3>3' an den Lotabschnitten 6,6' schräg verlaufend angeordnet, um die Strom- ;reflexion zu reduzieren, die groß ist, wenn auf einander senkrecht stehende Abschnitte in den Leitungen enthalten sind. 'Der obere Teil 7-2 hat eine kreisförmige, metallisierte Schicht 5-2 auf der Oberfläche, um einen Kontakt mit dem Verschlußteil '8 herzustellen.
JAnhand von Fig. 3c wird nun eine geeignete Größe für das.
ι ,
!Substrat 1 beschrieben. Für den Kühlkörper der Halbleiterein-
309822/0760
richtung 2 sollte demnach die Größe für das Substrat so gewählt werden, dass es eine Länge größer als die i-maginäre Linie ist, die sich von beiden Seiten der Halbleitereinrichtung 2 mit einer Neigung von 45° nach unten erstreckt, ' weil die Wärme von der Halbleitereinrichtung 2 gewöhnlich innerhalb eines durch diese Linien eingeschlossene Winkels abgeleitet wird.
Erfindungsgemäß kann die Größe des Substrates zu einer an die Linien angrenzenden Größe gewählt werden, weil es nicht notwendig ist, die Leitungen 3*3' zu äui3eren Schaltungen auf dem Substrat 1 anzubringen. Wenn man annimmt, dass die Größe der Ilalbleitereinrichtung einen Quadratmillimeter und die Dicke des Substrates 0,2 Dim beträgt, wird als minimale erforderliche Größe 1,4 mm im Quadrat gewählt. Eine gewisse Breite von 0,3 mm zur Abdichtung dos Substrates an dem Wandteil muß an jeder Seite des Substrates 1 vorgesehen werden, und daher wird eine Seite des Substrates 2mm lang. Die Verzerrung, die das Substrat 1 durch den Zapfen 9 erfährt, wird beachtlich herabgesetzt, weil es möglich ist, dass das Substrat 1 kleiner als der Zupfen 9 ist.
Anhand der Fig. 'la, 'Ib und 4c wird ein Vorfahren zur Herstellung des V,',aid te iles erläutert, der bei Fig. 3 beschreiben wurde. Die; Figuren 'la und 4b zeigen eine obere und eine untere Fläche des unteren Teiles 7-1 respektive vor. dem Sintern, die aus keramischen Sohiehton bestehen.
JO H B/.'/() 7 1)0
Auf jeder der !flächen ist eine metallisierte Paste an den ge- j
wünschten Abschnitten 5-1 bis 5-7 angebracht, und ein Mittel- j
teil 13 ist ausgestanzt. Der mit Paste versehene Teil 5-2 der j
/durch! Fläche ist mit den mit Paste versehenen Teilen 5-3 und 5-5
'einen mit Paste versehenen Teil 5-7 auf beiden Seiten der ] Keramikschicht verbunden. Die Teile 5-3 ? 5-4 und 5-5 auf der j unteren Fläche sind zur Verbindung mit den Leitungen 3,3' vor-]
gesehen. Statt dem mit Paste versehenen Teil 5-7 auf der Seite·
können durchgehende Ijöeher an gewünschten Abschnitten des ; unteren Teiles 7-1 angebracht werden.
Sodann wird vor dem Sintern ein keramischer, plattenförmiger ; Teil 7-2 hergestellt (Fig. 4c), der den oberen Teil 7-2 des
Wandteiles 7 bildet* Dannach wird eine Fensteröffnung 14 ; hergestellt, die einen größeren Durchmesser als die Fensteröffnung 13 in dem unteren, plattenförmigen Teil 7-1 hat. !
Eine ringförmige Metallschicht 5-8 zur Verwendung als Schweiß-'
wird · !
naht/entlang der Fensteröffnung 14 angebracht. Die zwei Teile (
7-1 und 7-2, die oben beschrieben wurden, werden nun überein- ι andergelegt und danach bei einer Temperatur von 1650° ■ ' Celsius gesintert, um einen saumlosen Wandteil für das
Substrat zu bilden. Der gesinterte Wandteil 7 (Fig· 4-c) hat
eine Stufe 12 an seiner Innenseite, auf der sich die
metallisierte Schicht 5-7 kontinuierlich von dem Unfangsabschnitt entlang der Fensteröffnung zu der Unterseite des
unteren Teiles 7-1 erstreckt.
309822/0760
7252830
In den Fig. 5a und 5b ist ein Ausführungsbeispiel der Erfindung gezeigt, das für die Maßenherstellung des Gehäuses geeignet ist. In den Fig. 5a und 5"b sind der untere Teil 7-1 und der obere Teil 7-2 des Wandteiles respektive gezeigt. Auf j jedem der plattenförmigen Teile sind die metallisierten fluster nach dem öffnen bzw. Ausstanzen der Fensteröffnungen 9 aufgedruckt. Als Folge davon wird die Verzerrung durch die Befesti-
j gung des Zapfens an dem Substrat auf ein Minimum herabgesetzt.
I . ■
I In Fig. 7 ist ein anderes Ausführungsbeispiel der Erfindung
ι gezeigt, wobei Fig. 7a eine Schnittdarstellung und die Fig. 7b eine Draufsicht darstellt. Bei einer Halbleitereinrichtung zur Verwendung bei Ultrahochfrequenzen ist es in der Regel bevorzugt, eine Anordnung in Form einer Bandlinie zu wählen, bei
j . 1
! der alle Elektroden der Halbleitereinrichtung auf der selben
horizontalen Ebene montiert sind. Zu diesem Zweck sind auf I einem Kühlkörper 9 Vorsprünge 14· ausgebildet, auf denen leiti fähige Muster 3,3' metallisiert sind. Das keramische Substrat
'■ 1 ist an einem innenseitigen Bereich befestigt, der durch die ; Vorsprünge 14 auf dem Kühlkörper 9 unterteilt ist·
ί Der obere Teil 7-2 des Wandteiles 7 (Fig,8) steht über den i Außenumfang des unteren Teiles 7-1 nach außen vor, um einen Randabschnitt 7-3 zu bilden, auf dem metallisierte Muster angebracht sind, um die äußeren Leitungen 3»3' wegzuführen.
ι . ■ ■ ]
! In Fig. 9 ist ein weiteres Ausführungsbeispiel der Erfindung ge-j
309822/0760
_ ΛΛ _ 225283Q
zeigt, bei dem der obere Teil 7-2 einen kleineren äußeren Umfang als der untere Teil 7-1 hat, um die Leitungen 3 an der oberen Fläche des unteren Teiles 7-1 befestigen zu können.
Bei der Erfindung kann das keramische Substrat kleiner als
der Zapfen sein, um die Leitungen 3 von dem Wandteil wegzuführen, auf dem die Änschlußmuster abgeschieden oder anderweitig angebracht sind* . · - ■
Des weiteren wird erfindungsgemäß der Wandteil durch Verbindung von zwei Platten aus keramischen Schichten hergestellt, um einen Baumlosen Wandteil zu bilden. Er hat daher eine hohe mechanische Festigkeit und ist für die Maßenproduktion geeignet. . -
3 (I 9 B ) y I U 7 ti U

Claims (2)

Patentansprüche :
1. Halbleiterbeugruppe gekennzeichnet durch einen Wandteil
(7) mit wenigstens einer innenseitigen Stufe ( 2), die einen Raum umgibt, wobei eine Fläche der Stufe (12) metallisierte Muster aufweist, die sich von einem innenseitigen Bereich des Wandteiles (7) zu der äußeren Peripherie des Wandteiles (7) erstrecken, ein auf einer Unterseite des' Wandteiles (7) angeordnetes Substrat (1), um eine Halbleitereinrichtung (2) in dem von, dem Wandteil (7) umgebenden Raum zu montieren, wobei das Substrat (i) kleiner als der Außenumfang des Wandteiles (7) ist, Metalldrähte (4) zur Herstellung einer elektrischen Verbindung zwischen den metallisierten Mustern (5) auf der Stufe (12) und den Elektroden der Halbleitereinrichtung (2), und durch Leitungen (3,3'), die von der unteren Fläche des Wandteiles; (7) abgeleitet werden, um eine Verbindung zu anderen äußeren Schaltungen herzustellen.
2. Verfahren zur Herstellung einer Halbleiterbaugruppe dadurch gekennzeichnet, dass zwei zu sinternde Plattenstücke hergestellt werden, die noch nicht gesintert sind, dass die erwünschten, metallisierten Muster an einem gegebenen Abschnitt auf den Plattenrespektive aufgedruckt werden, dass sie zwei Plattendespektive zur Herstellung von Löchern gestanzt werden, von denen eines größer als das andere Loch
3 09822/0760
ist, dass die zwei Platten nach Üb er einander!, egen zur Herstellung eines saumlosen Wandteiles gesintert werden, der wenigstens eine Stufe an seiner Innenseite mit metallisierten Mustern aufweist, die von dem innenseitigen Bereich des Wandteiles zu dem außenseitigen Bereich, des-selben durchgehen, dass eine Fläche des saumlosen Wandteiles mit einem Substrat verbunden bzw. verklebt wird, das in seiner Größe kleiner als der Außenumfang der Fläche des Wandteiles ist, dass eine Halbleitereinrichtung auf dem Substrat in dem von dem Wandteil umgebenden Raum angebracht wird, dass die metallisierten Muster auf der Stufe mit den Elektroden auf der Halbleitereinrichtung durch Metalldrähte verbunden werden, und dass schliesslich Leitungen für äußere Schaltungen an den metallisierten Mustern auf dem außenseitigen Bereich des Wandteiles befestigt werden»
309 82 2/076 0
DE2252830A 1971-10-30 1972-10-27 Halbleiterbauelement mit einem Halbleiterelement in einem hermetisch geschlossenen Gehäuse Expired DE2252830C2 (de)

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP8596671A JPS5116258B2 (de) 1971-10-30 1971-10-30

Publications (2)

Publication Number Publication Date
DE2252830A1 true DE2252830A1 (de) 1973-05-30
DE2252830C2 DE2252830C2 (de) 1983-05-26

Family

ID=13873462

Family Applications (1)

Application Number Title Priority Date Filing Date
DE2252830A Expired DE2252830C2 (de) 1971-10-30 1972-10-27 Halbleiterbauelement mit einem Halbleiterelement in einem hermetisch geschlossenen Gehäuse

Country Status (4)

Country Link
JP (1) JPS5116258B2 (de)
CA (1) CA981800A (de)
DE (1) DE2252830C2 (de)
FR (1) FR2158043B1 (de)

Cited By (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
DE3119239A1 (de) * 1980-05-15 1982-06-16 CTS Corp., 46514 Elkhart, Ind. Verfahren zur herstellung eines mehrschicht-halbleiterplaettchen-traegers sowie nach diesem verfahren hergestelltes mehrschicht-keramikgehaeuse
DE3217345A1 (de) * 1981-05-18 1982-12-02 Naamloze Vennootschap Philips' Gloeilampenfabrieken, 5621 Eindhoven Verfahren zum zusammenbauen einer halbleiteranordnung und des schutzgehaeuses derselben

Families Citing this family (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS5615059U (de) * 1979-07-11 1981-02-09

Citations (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US3340602A (en) * 1965-02-01 1967-09-12 Philco Ford Corp Process for sealing
DE1809716A1 (de) * 1967-11-28 1969-08-28 Philips Nv Halbleitervorrichtung
DE1801164A1 (de) * 1967-08-11 1970-04-16 Philips Nv Vakuumdichte Huelle,in der wenigstens ein Waerme entwickelndes Halbleiterelement untergebracht ist
DE1958175A1 (de) * 1969-03-03 1970-09-10 North American Rockwell Elektronische Baugruppe

Family Cites Families (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
FR1305115A (fr) * 1960-11-10 1962-09-28 Rca Corp Microélément de circuit électronique et ses modes de réalisation
JPS4322387Y1 (de) * 1968-02-22 1968-09-19

Patent Citations (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US3340602A (en) * 1965-02-01 1967-09-12 Philco Ford Corp Process for sealing
DE1801164A1 (de) * 1967-08-11 1970-04-16 Philips Nv Vakuumdichte Huelle,in der wenigstens ein Waerme entwickelndes Halbleiterelement untergebracht ist
DE1809716A1 (de) * 1967-11-28 1969-08-28 Philips Nv Halbleitervorrichtung
DE1958175A1 (de) * 1969-03-03 1970-09-10 North American Rockwell Elektronische Baugruppe

Cited By (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
DE3119239A1 (de) * 1980-05-15 1982-06-16 CTS Corp., 46514 Elkhart, Ind. Verfahren zur herstellung eines mehrschicht-halbleiterplaettchen-traegers sowie nach diesem verfahren hergestelltes mehrschicht-keramikgehaeuse
DE3217345A1 (de) * 1981-05-18 1982-12-02 Naamloze Vennootschap Philips' Gloeilampenfabrieken, 5621 Eindhoven Verfahren zum zusammenbauen einer halbleiteranordnung und des schutzgehaeuses derselben

Also Published As

Publication number Publication date
FR2158043B1 (de) 1978-08-04
CA981800A (en) 1976-01-13
JPS4852178A (de) 1973-07-21
DE2252830C2 (de) 1983-05-26
JPS5116258B2 (de) 1976-05-22
FR2158043A1 (de) 1973-06-08

Similar Documents

Publication Publication Date Title
DE19927046B4 (de) Keramik-Metall-Substrat als Mehrfachsubstrat
DE60029962T2 (de) Anordnung für die montage von chips auf leiterplatten
DE3314996C2 (de)
CH439445A (de) Elektrische Schaltungsgruppe mit einem Rahmenteil und wenigstens einem Isolierblock
DE4021871A1 (de) Hochintegriertes elektronisches bauteil
DE69330657T2 (de) Elektronische Schaltungsvorrichtung und Verfahren zur Herstellung
DE3880067T2 (de) Leiterplatten für hohe Ströme und Verfahren zur Herstellung.
DE2639979B2 (de) Halbleiterbaueinheit
DE4015463A1 (de) Verfahren zum anbringen von leitenden anschluessen an keramikkomponenten
DE4312409B4 (de) Einstellbarer Kondensator
DE2920943C2 (de)
DE2064007C3 (de) Keramischer Kondensator
DE60030979T2 (de) Übergang zwischen asymetrischen streifenleiter und microstreifen in einer vertiefung
DE19716139C1 (de) Mehrfach-Koaxial-Steckverbinderteil
DE2252833A1 (de) Zusammengesetzte halbleitervorrichtung und verfahren zur herstellung derselben
DE3902998C2 (de)
DE2252830A1 (de) Halbleiterbaugruppe und verfahren zu ihrer herstellung
DE3501711C2 (de)
DE19614501A1 (de) Verfahren zum Herstellen eines Keramik-Metall-Substrates sowie Keramik-Metall-Substrat
DE19851868C1 (de) Elektrisches Leiterplatten-Bauteil und Verfahren zur automatischen Bestückung von Leiterplatten mit solchen Bauteilen
DE2310051B2 (de) Leistungshalbleiterbauelement
DE2657313A1 (de) Leiter- oder traegerplatte
DE102007048159B4 (de) Gehäuse zur Aufnahme elektrischer oder elektronischer Bauteile und/oder Komponenten, inbesondere Hochfrequenzkomponenten
EP0878870A1 (de) HF-Koaxial-Steckverbinderteil
DE19711325C2 (de) Befestigungskonstruktion für gedruckte Platinen

Legal Events

Date Code Title Description
8125 Change of the main classification

Ipc: H01L 23/08

8126 Change of the secondary classification

Ipc: H01L 23/48

D2 Grant after examination
8364 No opposition during term of opposition