DE2246968A1 - Einrichtung zur kombination, insbesondere multiplikation, zweier gleitkommazahlen - Google Patents
Einrichtung zur kombination, insbesondere multiplikation, zweier gleitkommazahlenInfo
- Publication number
- DE2246968A1 DE2246968A1 DE19722246968 DE2246968A DE2246968A1 DE 2246968 A1 DE2246968 A1 DE 2246968A1 DE 19722246968 DE19722246968 DE 19722246968 DE 2246968 A DE2246968 A DE 2246968A DE 2246968 A1 DE2246968 A1 DE 2246968A1
- Authority
- DE
- Germany
- Prior art keywords
- mantissa
- exponent
- multiplier
- register
- floating point
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Granted
Links
Classifications
-
- G—PHYSICS
- G06—COMPUTING; CALCULATING OR COUNTING
- G06F—ELECTRIC DIGITAL DATA PROCESSING
- G06F7/00—Methods or arrangements for processing data by operating upon the order or content of the data handled
- G06F7/38—Methods or arrangements for performing computations using exclusively denominational number representation, e.g. using binary, ternary, decimal representation
- G06F7/48—Methods or arrangements for performing computations using exclusively denominational number representation, e.g. using binary, ternary, decimal representation using non-contact-making devices, e.g. tube, solid state device; using unspecified devices
- G06F7/483—Computations with numbers represented by a non-linear combination of denominational numbers, e.g. rational numbers, logarithmic number system or floating-point numbers
- G06F7/487—Multiplying; Dividing
- G06F7/4876—Multiplying
-
- G—PHYSICS
- G06—COMPUTING; CALCULATING OR COUNTING
- G06F—ELECTRIC DIGITAL DATA PROCESSING
- G06F7/00—Methods or arrangements for processing data by operating upon the order or content of the data handled
- G06F7/38—Methods or arrangements for performing computations using exclusively denominational number representation, e.g. using binary, ternary, decimal representation
- G06F7/48—Methods or arrangements for performing computations using exclusively denominational number representation, e.g. using binary, ternary, decimal representation using non-contact-making devices, e.g. tube, solid state device; using unspecified devices
- G06F7/499—Denomination or exception handling, e.g. rounding or overflow
- G06F7/49905—Exception handling
- G06F7/4991—Overflow or underflow
-
- G—PHYSICS
- G06—COMPUTING; CALCULATING OR COUNTING
- G06F—ELECTRIC DIGITAL DATA PROCESSING
- G06F7/00—Methods or arrangements for processing data by operating upon the order or content of the data handled
- G06F7/38—Methods or arrangements for performing computations using exclusively denominational number representation, e.g. using binary, ternary, decimal representation
- G06F7/48—Methods or arrangements for performing computations using exclusively denominational number representation, e.g. using binary, ternary, decimal representation using non-contact-making devices, e.g. tube, solid state device; using unspecified devices
- G06F7/499—Denomination or exception handling, e.g. rounding or overflow
- G06F7/49936—Normalisation mentioned as feature only
Landscapes
- Engineering & Computer Science (AREA)
- Physics & Mathematics (AREA)
- General Physics & Mathematics (AREA)
- Computational Mathematics (AREA)
- Computing Systems (AREA)
- Mathematical Analysis (AREA)
- Mathematical Optimization (AREA)
- Pure & Applied Mathematics (AREA)
- Theoretical Computer Science (AREA)
- Nonlinear Science (AREA)
- General Engineering & Computer Science (AREA)
- Complex Calculations (AREA)
Description
PATENTANWÄLTE
DR.-PHIL. G. NICKEL- DR.-ING. J. DORNER
β MÜNCHEN 15
TEL. (O8 1I) 55 5719
Münohen, den 11. September 1972*
Anwalt saktenz.. s 27 - Pat. 39
Raytheon Company, ±h± Spring Street, Lexington, Massachusetts
02173» Vereinigte Staaten von Amerika
Einrichtung zur Kombination, insbesondere Multiplikation, zweier Gleitkommazahlen.
Die Erfindung betrifft allgemein digitale Reoheneinrichtungen
und insbesondere Digitalrechner, welche mit beweglichem Komma oder Gleitkomma arbeiten. Im einzelnen bezieht sich die Erfindung
auf eine Einrichtung zur Kombination, insbesondere Multiplikation zweier Gleitkommazahlen, die jeweils eine nicht normalisierte
Mantisse und einen Exponenten einer Basis enthalten, zu einer Ergebnis-Gleitkommazahl.
Bekanntermaßen wird in digitalen Rechnern die Technik des beweglichen
Kommas oder Gleitkommas so eingesetzt, daß der bedeutsame Anteil jeder Zahl, welche einer Gleitkommazahl entspricht, erhalten
werden kann, ohne daß wesentliche Bauteile, beispielsweise Register, größer als notwendig ausgelegt zu sein !brauchen. Sine
Gleitkommazahl ist eine solohe Zahl, welohe durch ein Yorzeiohen,
durch einen als Mantisse bezeichneten Wert und durch einen
mit Vorzeichen versehenen Exponenten einer Basis der zu verarbeitenden
Digitalzahl dargestellt wird. Jede Digitalzahl kann also folgendermaßen ausgedrückt werden: - Af * r~~
3098U/08A9
worin M die Mantisse, r die Basis und - Λ- der Exponent sind. Das
bewegliche Komma erscheint vereinbarungsgemäß vor der am weitesten links stehenden, bedeutsamen Stelle der Mantisse und notwendigenfalls wird der Exponent so geändert, daß der Wert der Gleitkommazahl jedenfalls dem Wert der betreffenden, zugehörigen Digitalzahl entspricht. Eine Gleitkommazahl wird als normalisiert
bezeichnet, wenn ihre Mantisse den größtmöglichen Inhalt oder
das größte Gewicht hat. Dies bedeutet, daß bei einer normalisierten Gleitkommazahl die am weitesten links stehende Stelle der
Mantisse einen von Null verschiedenen Wert besitzt. Die Normalisierung einer digitalen Gleitkommazahl geht so vor sioh, daß das
bewegliche Komma an die riohtige Stelle in der Mantisse gesohoben wird und daß der Exponent dann so geändert wird, daß der Wert
von Mantisse und Exponentanteil zusammen konstant bleibt.
Es ist bekannt, daß die Gleitkommateohnik bei der Addition, Subtraktion, Multiplikation und Division von digitalen Zahlen angewendet werden kann. Soll eine Addition oder Subtraktion ausgeführt werden, so können niohtnormalislerie Gleitkommazahlen mit
unterschiedlichen Exponenten in der Weise verarbeitet werden, daß die Exponenten der miteinander zu verarbeitenden Digitalzahlen so verändert werden, daß diese Exponenten schließlich gleich
werden und daß die Mantissen gegeneinander zur Aufreohterhaltung
der Werte der beiden Zahlen um einen entsprechenden Betrag verschoben werden, wonach die ausgerichteten Mantissen je nach Aufgabe addiert oder subtrahiert werden. Die resultierende Summe
oder Differenz der ausgerichteten Mantissen stellt zusammen mit dem korrigierten Exponenten die gewünschte Summe oder Differenz
dar, wenn keine der bedeutsamen Stellen in den ursprünglichen Mantissen verlorengegangen ist. Die resultierende, nicht normalisierte Summe oder Differenz wird dann normalisiert, um nachfolgend weitere Operationen, wie Multiplikationen oder Divisionen,
ausführen zu können.
Sollen Digitalzahlen bei beweglichem Komma miteinander multipliziert werden, so ist eine Normalisierung erforderlich. Da be-
3098U/08A9
kannte Multiplikationsverfahren die Sammlung von Partialprodukten vorsehen, welche durch eine stellenweise Multiplikation der
beiden Digitalzahlen (Multiplikand und Multiplikator) erhalten werden, ist die Anzahl der Stellen im Produkt gleich der Summe
der Stellen von Multiplikator und Multiplikand. Gewöhnlich sind die Zahlen der Stellen in den beiden Digitalzahlen gleich, ·ο
daß die Stellenzahl im Produkt das Zweifache der Stellenzahl von Multiplikator oder Multiplikand ist. Die Hälfte geringerer Ordnung, d. h. die Stellenhälfte mit der geringsten Wertigkeit des
gebildeten Produktes trägt nicht zur Genauigkeit des Multiplikationsvorganges bei und kann nicht ausgewertet werden, ohne daß
der Rechner in unzuträglicher Weise kompliziert gemaoht werden
muß. Hieraus folgt, daß bei ordnungsgemäßer Ausführung der Multiplikation das Produkt normalisiert werden muß, bevor eine weitere Verarbeitung stattfindet, um sicherzustellen, daß der Anteil mit dem höchsten Grad an Bedeutung erhalten wird.
Bisher hat man die Normalisierung bei der Multiplikation entweder so ausgeführt, daß das Produkt nach durchgeführter Multiplikation normalisiert wurde, oder indem nur normalisierte Zahlen
für Multiplikator und Multiplikand verwendet wurden. Die erste Lösung erfordert eine Verschiebung der das Produkt darstellenden Zahl im Akkumulator nach Beendigung des Multiplikationsvorganges, eine Maßnahme also, welche zeitraubend ist und eine Überprüfung des Exponenten der Produktzahl nicht zuläßt, bevor die
Multiplikation vollständig durchgeführt ist. Die an zweiter Stelle genannte Lösung erfordert vor einem Beginn des Multiplikationsvorganges eine Normalisierung sowohl des Multiplikanden als
auch des Multiplikators. Diese Normalisierung maoht wieder einen zeitraubenden Verschiebungsvorgang notwendig, der gewöhnlich
nach einem vorausgegangenen Verfahrenssohritt, beispielsweise einer Addition oder Subtraktion, durchgeführt wird. Soll die
Zeitdauer, welche für die Normalisierung erforderlioh ist, möglichst klein gehalten werden, so ist es notwendig, daß zusätzliche Schaltungen vorgesehen werden, um festzustellen, um welchen Betrag eine Verschiebung stattfinden muß, um die Mantisse
3098U/0849
der betreffenden zu normalisierenden Gleitkommazahl zu normalisieren, um dann die Mantisse zu verschieben und den Exponent
zu korrigieren. Es versteht sich, daß solche zusätzliche Schaltungen den Rechner weiter komplizieren und möglichst vermieden
werden sollten.
Durch die Erfindung soll die Aufgabe gelöst werden, bei der Kombination, insbesondere Multiplikation zweier nicht normalisierter Gleitkommazahlen als Ergebnis ein normalisiertes Kombinationsprodukt zu erhalten, ohne daß eine Verschiebung der Mantisse des Produktes oder eine unnötige Korrektur des Exponenten des
Produktes mit den oben aufgezeigten Nachteilen erforderlich sind.
Bei einem Verfahren bzw. einer Einrichtung zur Multiplikation zweier nioht normalisierter, digitaler Gleitkommazahlen in der
erfindungsgemäßen Weise soll die Multiplikation immer dann beendet werden, wenn in der Mantisse der den Multiplikator darstellenden Zahl sämtliohe Stellen Nullen sind.
Mit Einrichtungen nach der Erfindung soll es auch möglich sein,
bei der Multiplikation zweier digitaler Gleitkommazahlen zum frühest möglichen Zeitpunkt festzustellen, wenn das sich ergebende Produkt größer als die größte Digitalzahl ist, welohe verarbeitet werden kann.
Eine Lösung der gestellten Aufgabe wird erfindungsgemäß in einem
allgemeinen Falle dadurch erzielt, daß eine Normalisierungsvorrichtung zum Normalisieren der Mantisse einer der beiden miteinander zu kombinierenden Gleitkommazahlen während des Kombinationsvorganges sowie eine von der Normalisierungsvorrichtung gesteuerte Ausrichtvorrichtung vorgesehen sind, welch letztere
eine entsprechende Ausrichtkorrektur an Mantisse und Exponent der Ergebnis-Gleitkommazahl vornimmt.
3098U/0849
kommazahlen in ihren Exponentanteil und ihren Mantissenanteil
aufgeteilt. Die beiden Exponentanteile werden summiert und von
der Summe wird eine Zahl abgezogen, welohe der Anzahl der Stellen in der Mantisse der als Multiplikator gewählten Zahl entspricht.
Die Mantisse der als Multiplikand gewählten Gleitkommazahl wird normalisiert, während von Multiplikand und Multiplikator
Stelle um Stelle die Partialprodukte ermittelt werden. Die
durch die erwähnte Subtraktion modifizierte Summe der Exponenten wird schrittweise ergänzt, nachdem der Multiplikand normalisiert
ist, bis der Multiplikator zu Null wird oder die erforderliohe Anzahl von Iterationen durchgeführt ist.
Im folgenden wird die Erfindung duroh die Beschreibung eines bevorzugten
Ausführungsbeispieles unter Bezugnahme auf die anliegende Zeichnung erläutert. Es stellen dar:
Figur 1 ein sohematisohes Blockschaltbild eines Digitalrechners
zur Verdeutlichung der Verbindung einer, erfindungsgemäßen Gleitkommazahl-Multiplikationseinrichtung
mit den übrigen Teilen des Rechners und
Figur 2 ein Blockschaltbild zur Erklärung der Anordnung der einzelnen Bauteile und ihrer Steuerung innerhalb
der erfindungsgemäßen Einrichtung.
Zunächst sei Figur 1 näher betrachtet. Die Gleitkommazahl-Multiplikationseinriohtung
ist innerhalb eines zentralen Rechenwerkes k eines Digitalrechners angeordnet. Der Reohner kann üblichen
Aufbau besitzen und weist ein Steuerwerk 5, ein Eingabegerät 6, ein Ausgabegerät 7 und einen Speicher 8 auf. Zur Durchführung
irgend eines bestimmten Programmes wird das Eingabegerät 6 betätigt, um entsprechende Informationswörter dem Steuerwerk 5
aufzuprägen. Dieser Teil des Reohners spricht auf den Adressenteil und den Operationsteil jedes Informationswortes an, betätigt
das Rechenwerk k und den Speicher B und führt die gewünsohte
Operation aus. Nach Vervollständigung des Recheiivorganges
wird das Ergebnis entweder von dem Rechenwerk k oder dem Speicher
θ über das Steuerwerk 5 zum Ausgabegerät 7 zurückgegeben. Die Gleitkommazahl-Multiplikationseinrichtung naoh der Erfindung ist
in dem Rechenwerk k zusammen mit anderen Arten von Recheneinriohtungen untergebracht, welohe nioht gezeigt sind.
Betrachtet man nun Figur 2, so erkennt man, daß bei der bevorzugten Aus führungβform der Erfindung ein den Exponent verarbeitender Geräteabschnitt 11 und ein die Mantissen verarbeitender
Geräteabschnitt 13 vorgesehen sind, welohe zusammen eine digitale Gleitkommazahl erzeugen, welohe dem Produkt zweier nioht normalisierter digitaler Gleitkommazahlen entspricht. Der den Exponent verarbeitende Geräteabsohnitt 11 enthält also ein übliches Register Ik zur Aufnahme des Exponenten des Multiplikanden,
wobei Anzahl und Anordnung der Stufen so gewählt sind, daß der größte vorkommende Exponent des Multiplikanden gespeichert werden kann. Das Register Ik empfängt den jeweiligen Exponenten
eines Multiplikanden von dem in Figur 1 mit β bezeichneten Speicher in üblioher Weise. Entsprechend ist in dem die Exponenten
verarbeitenden Geräteabschnitt 11 auch ein Register 16 zur Aufnahme des Exponenten eines Multiplikators vorgesehen. Die in dem
für den Exponenten des Multiplikanden vorgesehenen Register 14 gespeicherten Exponenten und die in dem für den Exponenten des
Multiplikators vorgesehenen Register 16 gespeicherten Exponenten gelangen zu einem Addierwerk 18 und bewirken an dessen Ausgang
eine Digitalzahl, welche gleich der Summe der Exponenten in den beiden Registern ist. Diese Summe wird einem Eingang einer Subtraktionsschaltung 20 aufgeprägt. Dem zweiten Eingang dieser
Subtraktionsschaltung wird eine Digitalzahl mitgeteilt, welohe gleioh der maximalen Zahl von Stellen in einem Multiplikatorregister 22 ist, welchletzteres Bestandteil des die Mantissen verarbeitenden Geräteabschnitts 13 ist. Die Differenz zwischen den
genannten beiden Digitalzahlen aus der Subtraktionsschaltung 20 gelangt hierauf zu einem Produkt-Exponentregister 2k, Man erkennt also, daß zunächst das zuletzt genannte Register eint: Digitalzahl enthält, welche dem Exponent eines Produktes aus ι J em
- 6 -U)08 1 4 /08 4 J
Multiplikanden und dem kleinstmögliohen, zu verarbeitenden Multiplikator
entspricht. In dem die Exponenten verarbeitenden Gerät
eabschnitt 11 ist außerdem ein Überlaufdetektor 26 vorgesehen,
der mit dem Produkt-Exponentregister 24 verbunden ist. Der Detektor 26 ist eine übliche logische Verknüpfungsschaltung, welche
ein Signal erzeugt, wenn sämtliche Stufen des Produkt-Exponentregisters gefüllt sind.
Untersucht man nun den zur Verarbeitung der Mantissen dienenden
Geräteabschnitt 13, so erkennt man, daß dieser zusätzlich zu dem Multiplikatorregister 22 ein Multiplikandregister 28 enthält. In
dieses wird von dem Speicher 8 nach Figur i aus zunächst die Mantisse des Multiplikanden eingegeben. Die Ausgänge des Multiplikandregisters
28 und des Multiplikatorregisters 22 sind mit einer Multiplikationsschaltung 30 verbunden, welche in der üblichen
Weise aus den beiden in den zwei Registern befindlichen Digitalzahlen Stelle um Stelle Partialprodukte bilden. Diese Partialprodukte
werden über eine Summationssehaltung 32 einem Sammler
34 zugeführt, so daß jedes Partialprodukt in der angedeuteten Weise zur Summe der zuvor bereits gebildeten Partialprodukte
addiert wird. In der Schaltung mit dem Multiplikandregister 28 liegt außerdem ein Norjaalisierungsdetektor 36. Ein solcher Detektor
kann beispielsweise von einer einfaohen logischen Schaltung gebildet sein, welohe Taktimpulse von dem Steuerwerk 5 nach
Figur 1 zu der Steuerung für die Rechtsverschiebung im Sammler 34 durchschaltet und welche Taktimpulse über die Zählersteuerungsleitung
zum Produkt-Exponentregister und Zähler 24 durchsohaltet, wenn die erste von Null verschiedene Stelle des Multiplikanden
in der höchstwertigen Stufe des Multiplikandregisters 28 steht und welche schließlich Taktimpulse über einen Inverter
37 zu der Linkeverschiebungssteuerung des Multiplikandregisters
28 gelangen läßt, wenn diese Bedingung nicht erfüllt ist. Zur Vervollständigung des zur Verarbeitung der Mantissen dienenden
Geräteabschnittes ist noch ein Nulldetektor 38 mit dem Multiplikatorregister 22 verbunden. Der Nulldetektor 38 kann beispielsweise
von einer Verknüpfungsschaltung aus UND-Sohaltgliedern ge-
— 7 —
3098U/0849 =
bildet sein, welche ein Arbeitsspiel-Schlußsignal erzeugt, wenn
sämtliche Stufen des Multiplikatorregisters 22 mit Nullen gefüllt sind.
Im Betrieb werden der Exponent und die Mantisβ« des Multiplikators (welche im allgemeinen von dem Sammler abgeleitet werden)
jeweils dem Multiplikator-Exponentregister 16 bzw. dem Multiplikatorregister 22 über nicht im einzelnen gezeigte Schaltungemittel zugeführt. Gleichzeitig gelangen der Exponent und die Mantisse des Multiplikanden zum Multiplikand-Exponentregister 14
bzw. zum Multiplikandregister 28. Die Exponenten werden dann addiert und die so gebildete Summe wird um die Anzahl der Stufen
des Multiplikatorregisters 22 vermindert, wonach das Ergebnis dem Produkt-Exponentregister 24 zugeführt wird. Für jedes gegebene Paar von Exponenten ist dann die Zahl in dem Produkt-Exponentregister 24 die kleinstmbgliche Zahl. Nimmt man an, daß die
Zahl in dem Multiplikandregister 26 in den ersten N höchstwertigen Stellen Nullen enthält, so läßt der Normalisierungsdetektor
36 N die Linkeverschiebung steuernde Taktimpulse zu dem Multiplikandregister 28 durch. Das Ergebnis dieser Linkeverschiebung
ist, daß die bedeutsamste Stelle des Multiplikanden in der höchstwertigen Stufe des Multiplikandregisters 28 erscheint.
Es sei darauf hingewiesen, daß während dieser Betriebsphase von
der digitalen Multiplikationssohaltung 30 Partialprodukte der
nicht normalisierten Zahlen aus dem Multiplikandregister 28 und
dem Multiplikatorregister 22 gebildet werden. Dies« Partialprodukte gelangen Über die Summationssohaltung 32 zu dem Sammler
34t. Da der Multiplikand im Zuge der Normalisierung verschoben wird, wachsen die Partialprodukte in dem Sammler 34, obwohl sie
nicht verschoben werden, nach links. Per Normalisierungsdetektor 36 ändert daher seinen Zustand mit einer Sperrung der die Linkeverschiebung steuernden Taktimpulse von dem Multiplikandregister
28 und einer Freigabe der die Reohtsverschiebung steuernden
Taktimpulse zum Sammler 34 hin. Gleichzeitig läßt der Normalisierungsdetektor 36 ein eine Addition von EINS bewirkendes Ver-
3098U/0849
sohlβbungssignal zu dem Produkt-Expcmemtregister 2% gelangen.
Man sieht also, daß dann, wenn der Multiplikand in üem Multiplikandregister
28, wie eben beschrieben, einmal veraohofeem worden
ist, weitere Partialprodukte aufeinanderfolgend abgeleitet
werden. Diese Partialprodukte werden dann über die Summations- , schaltung 32 dem Sammler 34 zugeführt. Während dieses Teils der
Signalverarbeitung werden zum Sammler 34 die Reefetsversohiebung
steuernde Taktimpuls« geleitete Das Partialprodukt in dem Sammler wächst also nach rechts, wenn der Multiplikand normalisiert
wird. Das bedeutet, daß in dem Sammler 34 eine normalisierte
Mantisse gebildet wird. Man sieht also, daß nach jeder Ableitung eines Partialproduktes die Stellen in dem Multiplikatorregister
22 zur näohsten Stufe desselben verschoben werden, dafi die Partialprodukte
im Sammler 34 um eine Stufe nach rechts verschoben
werden und daß eine EINS zu der in dem Produkt-Expomentregister
24 befindlichen Zahl addiert wird. Bei ordnungsgemäßem Betrieb
werden dann, wenn der Nulldetektor 33 anzeigt, iaß sämtliche
Stufen des Multiplikatorregisters 22 nur noch Nullen enthalten, sämtliche der Vereohiebungssteuerung dienende Taktimpuls gs- ..,>
sperrt und der Multiplikationsvorgang 1st beendet. Die Zahl in dem Sammler oder Produktregister 34 ist dann das Produkt der
Mantissen der beiden miteinander zu multiplizierenden Zahlen.
Dieses Produkt ist normalisiert, mit Ausnahme selbstverständlich in dem Falle, daß während der Normalisierung dos Multiplikanden das Multiplikatorregister 22 geleert wird. In jedem Falle
jedooh liegen die bedeutsamen Stellen des Produktes in der oberen
Hälfte des Sammlers 34, so daß «die .Genauigkeit bsw. die bedeutsamen
Stellen des Produktes erhalten bleiben. Di© Zahl in dem Produkt-Exponentregister 24 ist ..gleich dem Produkt der Exponenten
der beiden miteinander ara multiplizierendea lablen.
Zusammengenommen sind also die Zahlen in dem Produktregister 34
und dem Produkt-Exponentregister 24 das gewünschte Ergebnis mit einem größtmöglichen Grad an Genauigkeit. Es sei bemerkt, daß
der Überlaufdetektor 26 zu jeder Zeit während des Multiplikationsvorganges
anzeigen kann, daß die in dem Produkt-Exponentregister
2% gebildete oder sich bildende Zahl größer als der
- 9 3098U/0849
höchste Exponent ist, welchen der Rechner verarbeiten kann. Während des Multiplikationsvorganges kann also das Produkt der beiden miteinander zu multiplizierenden Zahlen größer werden als
die größte Zahl, die in dem Rechner gehandhabt werden kann. Tritt diese Bedingung auf, so kann der Multiplikationsvorgang nicht
ohne die Entstehung eines Fehlers fortgesetzt werden. Wenn daher zu irgend einer Zeit der Überlaufdetektor anzeigt, daß durch
den Rechenvorgang die Kapazität des Rechners überschritten wird, so wird vermittels nicht dargestellter Einrichtungen ein Signal
für die BUenungspereon des Reohners gegeben und ein weiterer
Betrieb des Reohners wird verhindert. Es ist auch möglich, daß während eines Multiplikationsvorganges der Überlaufdetektor 26
anzeigt, daß die Summe der Exponenten der miteinander zu multiplizierenden Zahlen kleiner als der kleinste Exponent ist, der
noch verarbeitet werden kann. Wenn diese Bedingung auftritt, sind die Stellen in den bedeutsamen Stufen dee Produktregisters
oder Sammlers 34 sämtlioh Null. Es kann also der Fall auftreten,
daß das Produkt der beiden miteinander zu multiplizierenden Zahlen sich dem Wert Null nähert. In diesem Falle zeigt der Überlaufdetektor 26 der Bedienungsperson an, daß der Multiplikationsvorgang zu einem unbestimmten Ergebnis geführt hat, welches richtig
oder falsch sein kann. Je naoh dem besonderen, auszuführenden Programm kann dann die Bedienungsperson eine Unterbrechung des
Programmes herbeiführen oder die Rechnung fortsetzen, wobei eine bewußt gewählte Null als Ergebnis der Multiplikation eingesetzt
wird. Während die Erfindung am Beispiel der Anwendung auf Multiplikationseinrichtungen mit beweglichem Komma beschrieben worden
ist, lassen sich die der Erfindung zugrunde liegenden Gedanken auch auf andere Reohenvorgänge, beispielsweise auf die Division
mit beweglichem Komma, anwenden. Beispielsweise ist es einzusehen, daß zusätzliche Einrichtungen vorgesehen sein können, um
den reziproken Wert der in das Multiplikater-Exponentregister
16 und das Multiplikatorregister 22 einzugebenden Zahlen zu erzeugen, so daß die resultierenden Produkte jeweils dem Quotienten der beiden Gleitkommazahlen entsprechen. Außerdem kann die
offenbarte Multiplikatlonseinriohtung so abgewandelt werden,
J- 10 -
3098U/0849
daß sie eine Addition oder Subtraktion «3er beiden. Gleitkommazahlen
zuläßt. In diesem Falle, müssen die Zahlen in dem Multiplikand-Exponentregister
14 und dem Multiplikator-ExponeuLtregister
16 zunächst einander gleiok gemacht werden, u@fe©i ©ine entsprechende
Verschiebung der Zahlen in dem Miiltiplitoadregister
28 und dem Multiplikatorregister 22 stattfindet a Maolu ©iner solchen
Ausrichtung oder Korrektur werden di® dann im dem Multiplikandregister
22 befindlichen Zah'len addiert oder subtrahiert,
um die Mantisse der Summe oder Differenz der föeideEL Zahlen und
den Wert der beiden Zahlen zu ©rhalten0 B©r Exponsmt cä@g Ergebnisses
ist dann der Exponent entweder aus ü<am Multiplikand-Exponentregister
14 oder aus dem Multiplikator-Expomentregister
- 11 -
3098U/0849
Claims (4)
- η,Patentansprüche, Einrichtung zur Kombination, insbesondere Multiplikation, zweier Gleitkommazahlen, die jeweils eine nicht normalisierte Mantisse und einen Exponenten einer Basis enthalten, zu einer Ergebnis-Gleitkommazahl, dadurch gekennzeichnet, daß eine Normalisierungsvorrichtung zum Normalisieren der Mantisse einer der beiden Gleitkommazahlen während des Kombinationsvorganges sowie eine von der Normalisierungsvorrichtung gesteuerte Ausrichtvorrichtung vorgesehen sind, weichletztere eine entsprechende Ausrichtkorrektur an Mantisse und Exponent der Ergebnis-Gleitkommazahl vornimmt.
- 2. Einrichtung naoh Anspruoh 1 zur Multiplikation einer den Multiplikator darstellenden Gleitkommazahl und einer den Multiplikanden darstellenden Gleitkommazahl, gekennzeichnet durch eine Summationsschaltung (18) zur Addition der Exponenten von Multiplikand und Multiplikator zur Bildung eines ersten Produkt-Exponenten, ferner durch eine Subtraktionssohaltung (20) in welcher von dem ersten Produktexponenten eine Zahl gleich der Maximalzahl bedeutsamer Stellen in der Mantisse des Multiplikators abziehbar ist, um einen Zwisohen-Produktexponenten zu bilden, weiter durch ein Multiplikandregister (28) und ein Multiplikatorregister (22), welche jeweils die Mantisse von Multiplikand bzw. Multiplikator aufzunehmen vermögen, fernerhin durch Multiplikationsmittel (30) zum stellenweisen Multiplizieren der Mantissen aus dem Multiplikandregister und dem Multiplikatorregister unter Bildung von Partialprodukten, von denen bestimmte summiert den Stellen der Mantisse des Produktes gleich sind sowie zur gleichzeitigen Normalisierung der im Multiplikandregister befindlichen Mantisse und schließlich durch auf die Normalisierung der Mantisse im Multiplikandregister ansprechende Ein-- 12 -309814/08Λ92248968richtungen (36) zur schrittweisen Vergrößerung des ZwiSehen-Produkt exponent en und zur schrittweisem Verkleinerung des Partial-Proäuktergebnisses während ihrer jeweiligen Bildung zur Normalisierung des Produktes der beiden Gleitkommazahlen.
- 3. Einrichtung nach Anspruch 2, gekennzeichnet duroh auf die bedeutsamen Stellen der Mantisse des Multiplikators im Multiplikatorregister (22) ansprechende Detektorsinrichtungen (38), mittels welchen feststellbar ist, wann die letzte bedeutsame Stelle der betreffenden Mantisse zur Bildung der Partialprodukte ausgewertet ist sowie durch auf diese Detektoreinriohtungen ansprechende Anzeigemittel zur Erzeugung eines Signales, welches anzeigt, daß die vor dem Auftreten desxSignales gebildet® Summe von Partialprodukten sämtliohe bedeutsame Stellen in der Mantisse des Produkts aus den beiden Gleitkommazahlen enthält,,
- 4. Einrichtung nach Anspruch 2 oder 3, gekennzeichnet durch Vergleichseinrichtungen (26) zum Vergleich des Zwisolien-Produktexponenten mit einer oberen und einer unteren Grenzzahl sowie iuroh hierauf ansprechende Signalerzeugungseinrichtungen, die ein Signal abgeben, sobald der Zwischen-Produktexponent einen der Grenzwerte überschreitet bzw» unterschreitet«- 13 -309814/0849Leerseite
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
US18549871A | 1971-10-01 | 1971-10-01 |
Publications (2)
Publication Number | Publication Date |
---|---|
DE2246968A1 true DE2246968A1 (de) | 1973-04-05 |
DE2246968C2 DE2246968C2 (de) | 1982-09-09 |
Family
ID=22681232
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
DE2246968A Expired DE2246968C2 (de) | 1971-10-01 | 1972-09-25 | Einrichtung zur Multiplikation zweier Gleitkommazahlen |
Country Status (3)
Country | Link |
---|---|
US (1) | US3725649A (de) |
JP (1) | JPS5625697B2 (de) |
DE (1) | DE2246968C2 (de) |
Cited By (1)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
DE3143223A1 (de) * | 1980-10-31 | 1982-05-19 | Hitachi Denshi K.K., Tokyo | Gleitpunkt-multiplizierschaltkreis |
Families Citing this family (35)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
US3800130A (en) * | 1973-07-09 | 1974-03-26 | Rca Corp | Fast fourier transform stage using floating point numbers |
US4161784A (en) * | 1978-01-05 | 1979-07-17 | Honeywell Information Systems, Inc. | Microprogrammable floating point arithmetic unit capable of performing arithmetic operations on long and short operands |
US4247891A (en) * | 1979-01-02 | 1981-01-27 | Honeywell Information Systems Inc. | Leading zero count formation |
US4334284A (en) * | 1979-12-31 | 1982-06-08 | Sperry Corporation | Multiplier decoding using parallel MQ register |
GB2115190B (en) * | 1982-02-10 | 1985-11-20 | Singer Co | Data word normalisation |
JPS592140A (ja) * | 1982-06-29 | 1984-01-07 | Fujitsu Ltd | プリノ−マライズ方式 |
US4720809A (en) * | 1984-09-21 | 1988-01-19 | University Of Florida | Hybrid floating point/logarithmic number system arithmetic processor |
EP0197122B1 (de) * | 1984-10-16 | 1992-08-12 | The Commonwealth Of Australia | Zellularer gleitkommamultiplizierer mit seriellem fliessbandbetrieb |
US4758972A (en) * | 1986-06-02 | 1988-07-19 | Raytheon Company | Precision rounding in a floating point arithmetic unit |
WO1992001266A1 (de) * | 1990-07-04 | 1992-01-23 | Siemens Aktiengesellschaft | Anordnung zur emulation neuronaler netze und verfahren zu ihrem betrieb |
US6633895B1 (en) * | 2000-02-22 | 2003-10-14 | Hewlett-Packard Development Company, L.P. | Apparatus and method for sharing overflow/underflow compare hardware in a floating-point multiply-accumulate (FMAC) or floating-point adder (FADD) unit |
US20040098439A1 (en) * | 2000-02-22 | 2004-05-20 | Bass Stephen L. | Apparatus and method for sharing overflow/underflow compare hardware in a floating-point multiply-accumulate (FMAC) or floating-point adder (FADD) unit |
US7206800B1 (en) * | 2000-08-30 | 2007-04-17 | Micron Technology, Inc. | Overflow detection and clamping with parallel operand processing for fixed-point multipliers |
US7133890B2 (en) * | 2001-05-25 | 2006-11-07 | Sun Microsystems, Inc. | Total order comparator unit for comparing values of two floating point operands |
US6993549B2 (en) * | 2001-05-25 | 2006-01-31 | Sun Microsystems, Inc. | System and method for performing gloating point operations involving extended exponents |
US7016928B2 (en) * | 2001-05-25 | 2006-03-21 | Sun Microsystems, Inc. | Floating point status information testing circuit |
US6976050B2 (en) * | 2001-05-25 | 2005-12-13 | Sun Microsystems, Inc. | System and method for extracting the high part of a floating point operand |
US7366749B2 (en) * | 2001-05-25 | 2008-04-29 | Sun Microsystems, Inc. | Floating point adder with embedded status information |
US7003540B2 (en) * | 2001-05-25 | 2006-02-21 | Sun Microsystems, Inc. | Floating point multiplier for delimited operands |
US7191202B2 (en) * | 2001-05-25 | 2007-03-13 | Sun Microsystems, Inc. | Comparator unit for comparing values of floating point operands |
US7228324B2 (en) * | 2001-05-25 | 2007-06-05 | Sun Microsystems, Inc. | Circuit for selectively providing maximum or minimum of a pair of floating point operands |
US7430576B2 (en) * | 2001-05-25 | 2008-09-30 | Sun Microsystems, Inc. | Floating point square root provider with embedded status information |
US7069288B2 (en) * | 2001-05-25 | 2006-06-27 | Sun Microsystems, Inc. | Floating point system with improved support of interval arithmetic |
US7363337B2 (en) * | 2001-05-25 | 2008-04-22 | Sun Microsystems, Inc. | Floating point divider with embedded status information |
US6961744B2 (en) * | 2001-05-25 | 2005-11-01 | Sun Microsystems, Inc. | System and method for generating an integer part of a logarithm of a floating point operand |
US7444367B2 (en) * | 2001-05-25 | 2008-10-28 | Sun Microsystems, Inc. | Floating point status information accumulation circuit |
US7395297B2 (en) * | 2001-05-25 | 2008-07-01 | Sun Microsystems, Inc. | Floating point system that represents status flag information within a floating point operand |
US7831652B2 (en) * | 2001-05-25 | 2010-11-09 | Oracle America, Inc. | Floating point multiplier with embedded status information |
US6970898B2 (en) * | 2001-05-25 | 2005-11-29 | Sun Microsystems, Inc. | System and method for forcing floating point status information to selected values |
US7069289B2 (en) * | 2001-05-25 | 2006-06-27 | Sun Microsystems, Inc. | Floating point unit for detecting and representing inexact computations without flags or traps |
US7613762B2 (en) * | 2001-05-25 | 2009-11-03 | Sun Microsystems, Inc. | Floating point remainder with embedded status information |
US7236999B2 (en) * | 2002-12-17 | 2007-06-26 | Sun Microsystems, Inc. | Methods and systems for computing the quotient of floating-point intervals |
US7219117B2 (en) * | 2002-12-17 | 2007-05-15 | Sun Microsystems, Inc. | Methods and systems for computing floating-point intervals |
US20040167954A1 (en) * | 2003-02-21 | 2004-08-26 | Infineon Technologies North America Corp. | Overflow detection system for multiplication |
US7853653B2 (en) * | 2004-11-03 | 2010-12-14 | Aspect Software, Inc. | Method of tracking e-mail handling by a remote agent of an automatic contact distributor |
Citations (2)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
DE1125685B (de) * | 1960-01-18 | 1962-03-15 | Bendix Corp | Rechenmaschine |
DE1162111B (de) * | 1961-04-26 | 1964-01-30 | Sperry Rand Corp | Gleitkomma-Recheneinrichtung |
Family Cites Families (3)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
US3304417A (en) * | 1966-05-23 | 1967-02-14 | North American Aviation Inc | Computer having floating point multiplication |
US3434114A (en) * | 1966-09-23 | 1969-03-18 | Ibm | Variable floating point precision |
US3536903A (en) * | 1966-12-23 | 1970-10-27 | Gen Electric | Binary floating-point comparing and selective processing apparatus |
-
1971
- 1971-10-01 US US00185498A patent/US3725649A/en not_active Expired - Lifetime
-
1972
- 1972-09-25 DE DE2246968A patent/DE2246968C2/de not_active Expired
- 1972-10-02 JP JP9811072A patent/JPS5625697B2/ja not_active Expired
Patent Citations (2)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
DE1125685B (de) * | 1960-01-18 | 1962-03-15 | Bendix Corp | Rechenmaschine |
DE1162111B (de) * | 1961-04-26 | 1964-01-30 | Sperry Rand Corp | Gleitkomma-Recheneinrichtung |
Non-Patent Citations (1)
Title |
---|
Electronic Engineering, März 1962, S. 144 bis 147 * |
Cited By (1)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
DE3143223A1 (de) * | 1980-10-31 | 1982-05-19 | Hitachi Denshi K.K., Tokyo | Gleitpunkt-multiplizierschaltkreis |
Also Published As
Publication number | Publication date |
---|---|
JPS5625697B2 (de) | 1981-06-13 |
US3725649A (en) | 1973-04-03 |
DE2246968C2 (de) | 1982-09-09 |
JPS4844060A (de) | 1973-06-25 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
DE2246968A1 (de) | Einrichtung zur kombination, insbesondere multiplikation, zweier gleitkommazahlen | |
DE1956209C3 (de) | Multipliziervorrichtung | |
DE1162111B (de) | Gleitkomma-Recheneinrichtung | |
DE2018452A1 (de) | Arithmetische Einrichtung | |
DE2623986A1 (de) | Parallelrechenwerk | |
DE2658248A1 (de) | Mit hoher geschwindigkeit arbeitendes multiplikationssystem sowie verfahren zur durchfuehrung einer multiplikationsoperation | |
DE1169166B (de) | Modulí¬9 Pruefzahl-Rechner | |
DE2352686B2 (de) | Dezimaler Parallel-Addierer/Substrahierer | |
DE3303269C2 (de) | ||
DE3447634C2 (de) | ||
DE4019646C2 (de) | Vorrichtung und Verfahren zum Multiplizieren von Datenwörtern in Zweier-Komplement-Darstellung | |
DE3434777C2 (de) | ||
DE3447729A1 (de) | Verfahren und vorrichtung zur dezimal-multiplikation | |
DE2826773A1 (de) | Verfahren und schaltungsanordnung zum feststellen der wertigkeit von ziffern in arithmetischen operationen mit dezimalrechnern | |
DE2203143C3 (de) | Rechenanordnung zum Dividieren von Dezimalzahlen | |
DE3132611C2 (de) | ||
DE1549395C3 (de) | Elektronischer Kleinrechner, insbesondere Tischrechner | |
DE3302013C2 (de) | ||
DE3889746T2 (de) | Zähler. | |
DE1549485C3 (de) | Anordnung zur Division binärer Operanden ohne Rückstellung des Restes | |
DE1103646B (de) | Inkrement-Rechenmaschine | |
DE2142636C3 (de) | Rechenwerk für die Durchführung digitaler Multiplikationen | |
DE1234055B (de) | Anordnung zur Addition oder Subtraktion | |
DE2432979C3 (de) | Mit gemischter Zahlendarstellung arbeitende Einrichtung zum Multiplizieren zweier komplexer Zahlen und Addieren einer dritten komplexen Zahl zum Produkt | |
DE2902488C2 (de) |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
D2 | Grant after examination | ||
8339 | Ceased/non-payment of the annual fee |