DE2246968C2 - Einrichtung zur Multiplikation zweier Gleitkommazahlen - Google Patents
Einrichtung zur Multiplikation zweier GleitkommazahlenInfo
- Publication number
- DE2246968C2 DE2246968C2 DE2246968A DE2246968A DE2246968C2 DE 2246968 C2 DE2246968 C2 DE 2246968C2 DE 2246968 A DE2246968 A DE 2246968A DE 2246968 A DE2246968 A DE 2246968A DE 2246968 C2 DE2246968 C2 DE 2246968C2
- Authority
- DE
- Germany
- Prior art keywords
- exponent
- register
- mantissa
- product
- multiplication
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired
Links
Classifications
-
- G—PHYSICS
- G06—COMPUTING; CALCULATING OR COUNTING
- G06F—ELECTRIC DIGITAL DATA PROCESSING
- G06F7/00—Methods or arrangements for processing data by operating upon the order or content of the data handled
- G06F7/38—Methods or arrangements for performing computations using exclusively denominational number representation, e.g. using binary, ternary, decimal representation
- G06F7/48—Methods or arrangements for performing computations using exclusively denominational number representation, e.g. using binary, ternary, decimal representation using non-contact-making devices, e.g. tube, solid state device; using unspecified devices
- G06F7/483—Computations with numbers represented by a non-linear combination of denominational numbers, e.g. rational numbers, logarithmic number system or floating-point numbers
- G06F7/487—Multiplying; Dividing
- G06F7/4876—Multiplying
-
- G—PHYSICS
- G06—COMPUTING; CALCULATING OR COUNTING
- G06F—ELECTRIC DIGITAL DATA PROCESSING
- G06F7/00—Methods or arrangements for processing data by operating upon the order or content of the data handled
- G06F7/38—Methods or arrangements for performing computations using exclusively denominational number representation, e.g. using binary, ternary, decimal representation
- G06F7/48—Methods or arrangements for performing computations using exclusively denominational number representation, e.g. using binary, ternary, decimal representation using non-contact-making devices, e.g. tube, solid state device; using unspecified devices
- G06F7/499—Denomination or exception handling, e.g. rounding or overflow
- G06F7/49905—Exception handling
- G06F7/4991—Overflow or underflow
-
- G—PHYSICS
- G06—COMPUTING; CALCULATING OR COUNTING
- G06F—ELECTRIC DIGITAL DATA PROCESSING
- G06F7/00—Methods or arrangements for processing data by operating upon the order or content of the data handled
- G06F7/38—Methods or arrangements for performing computations using exclusively denominational number representation, e.g. using binary, ternary, decimal representation
- G06F7/48—Methods or arrangements for performing computations using exclusively denominational number representation, e.g. using binary, ternary, decimal representation using non-contact-making devices, e.g. tube, solid state device; using unspecified devices
- G06F7/499—Denomination or exception handling, e.g. rounding or overflow
- G06F7/49936—Normalisation mentioned as feature only
Landscapes
- Engineering & Computer Science (AREA)
- Physics & Mathematics (AREA)
- General Physics & Mathematics (AREA)
- Computational Mathematics (AREA)
- Computing Systems (AREA)
- Mathematical Analysis (AREA)
- Mathematical Optimization (AREA)
- Pure & Applied Mathematics (AREA)
- Theoretical Computer Science (AREA)
- Nonlinear Science (AREA)
- General Engineering & Computer Science (AREA)
- Complex Calculations (AREA)
Description
Die Erfindung bezieht sich auf eine Einrichtung zur Multiplikation zweier Gleitkommazahlen gemäß dem
Oberbegriff des Patentanspruches 1.
Aus der Veröffentlichung »Electronic Engineering« März 1962, Seiten 144 bis 147, ist eine derartige
Multiplikationseinrichtung bekannt Die Einrichtung sieht die Multiplikation der Mantissen nach Art von
Zahlen mit festem Komma vor, wonach die Produktmantisse unter entsprechender Korrektur des Exponenten
in einem anschließenden Arbeitsschritt normalisiert wird.
Auch bei einer Einrichtung nach der deutschen Auslegeschrift 11 25 685 erfolgt die Normalisierung des
Multiplikationsergebnisses nach Ausführung der Multi· plikation.
Demgegenüber soll durch die Erfindung die Aufgabe gelöst werden, eine Einrichtung der eingangs beschriebenen
Art so auszugestalten, daß möglichst schnell ein normalisiertes Ergebnis zur Verfügung steht
^, Aufgabe-wird erfindungsgemäß durch die
kennzeichnenden Merkmale des Patentanspruches l gelöst.
Die Erfindung ermöglicht also, daß die Normalisies
rung des Multiplikationsergebnisses während der stellenweisen Multiplikation der Multiplikandmantisse
mit der Multiplikatormantisse stattfindet, nachdem zuvor die Exponentensumme um die Maximalzahl
möglicher Stellen der Multiplikatormantisse verkleinert
ίο worden ist Die Normalisierung des Ergebnisses ist
daher bei der hier angegebenen Einrichtung nicht mehr ein gesonderter Arbeitsschritt, sondern besteht zu
einem Teil in den Multiplikationsvorgängen selbst
doppelte Größe des Multiplikatorexponenten oder des Mulüplikandexponenten abgestimmt zu sein braucht, ist
gemäß einer zweckmäßigen Weiterbildung als Oberlaufanzeige eine Vergleichseinrichtung zum Vergleich des
Produktexponenten mit einer oberen und einer unteren
Grenzzahl sowie hierauf ansprechende Signalerzeugungseinrichtungen
vorgesehen, die ein Signal abgeben, sobald der Produktexponent einen der Grenzwerte
überschreitet bzw. unterschreitet
Nachfolgend wird ein Ausführungsbeispiel unter Bezugnahme auf die Zeichnung näher erläutert Es stellt dar
Nachfolgend wird ein Ausführungsbeispiel unter Bezugnahme auf die Zeichnung näher erläutert Es stellt dar
F i g. 1 ein schematiches Blockschaltbild eines Digitalrechners
zur Verdeutlichung der Verbindung einer erfindungsgemäßen Gleitkommazahl-Multiplikationseinrichtung
mit den übrigen Teilen des Rechners und
Fi g. 2 ein Blockschaltbild zur Erklärung der Anordnung
der einzelnen Bauteile und ihrer Steuerung innerhalb der erfindungsgemäßen Einrichtung.
Zunächst sei Fig. 1 näher betrachtet Die Gleitkommazahl-Multiplikationseinrichtung ist innerhalb eines zentralen Rechenwerkes 4 eines Digitalrechners angeordnet Der Rechner kann üblichen Aufbau besitzen und weist ein Steuerwerk 5, ein Eingabegerät 6, ein Ausgabegerät 7 und einen Speicher 8 auf. Zur Durchführung irgend eines bestimmten Programmes wird das Eingabegerät 6 betätigt, *im entsprechende Informationswörter dem Steuerwerk 5 aufzuprägen. Dieser Teil des Rechners spricht auf den Adressenteil und den Operationsteil jedes Informationswortes an, betätigt das Rechenwerk 4 und den Speicher 8 und führt die gewünschte Operation aus. Nach Vervollständigung des Rechenvorganges wird das Ergebnis entweder von dem Rechenwerk 4 oder dem Speicher 8 über das Steuerwerk 5 zum Ausgabegerät 7 zurückgegeben. Die
Zunächst sei Fig. 1 näher betrachtet Die Gleitkommazahl-Multiplikationseinrichtung ist innerhalb eines zentralen Rechenwerkes 4 eines Digitalrechners angeordnet Der Rechner kann üblichen Aufbau besitzen und weist ein Steuerwerk 5, ein Eingabegerät 6, ein Ausgabegerät 7 und einen Speicher 8 auf. Zur Durchführung irgend eines bestimmten Programmes wird das Eingabegerät 6 betätigt, *im entsprechende Informationswörter dem Steuerwerk 5 aufzuprägen. Dieser Teil des Rechners spricht auf den Adressenteil und den Operationsteil jedes Informationswortes an, betätigt das Rechenwerk 4 und den Speicher 8 und führt die gewünschte Operation aus. Nach Vervollständigung des Rechenvorganges wird das Ergebnis entweder von dem Rechenwerk 4 oder dem Speicher 8 über das Steuerwerk 5 zum Ausgabegerät 7 zurückgegeben. Die
so Gleitkommazahl-Multiplikationseinrichtung nach der
anderen Arten von Recheneinrichtungen untergebracht,
welche nicht gezeigt sind
der bevorzugten Ausführungsform der Erfindung ein
den Exponent verarbeitender Geräteabschnitt U und ein die Mantissen verarbeitender Geräteabschnitt 13
vorgesehen sind, welche zusammen eine digitale Gleitkommazahl erzeugen, welche dem Produkt zweier
nicht normalisierter digitaler Gleitkommazahlen entspricht Der den Exponent verarbeitende Geräteabschnitt 11 enthält also ein übliches Register 14 zur
Aufnahme des Exponenten des Multiplikanden, wobei Anzahl und Anordnung der Stufen so gewählt sind, daß
der größte vorkommende Exponent des Multiplikanden gespeichert werden kann. Das Register 14 empfängt den
jeweiligen Exponenten eines Multiplikanden von dem in F i g. 1 mit 8 bezeichneten Speicher in üblicher Weise.
46 968
Entsprechend ist in dem die Exponenten verarbeitenden
Gertteabschnitt It auch ein,Register te zur Aufnahme
des Exponenten eines Multiplikators vorgesehen. Die in dem fQr den Exponenten des Multiplikanden vorgesehenen
Register 14 gespeicherten Exponenten und die in dem fur den Exponenten des Multiplikators vorgesehenen
Register 16 gespeicherten Exponenten gelangen zu einem Addierwerk 18 und bewirken an dessen Ausgang
eine Dititalzahl, welche gleich der Summe der
Exponenten in den beiden Registern ist. Diese Summe wird einem Eingang einer Subtraktionsschaltung 20
aufgeprägt Dem zweiten Eingang dieser Subtraktionsschaltung wird eine Digitalzahl mitgeteilt, welche gleich
der maximalen Zahl von Stellen in einem Multiplikatorregister 22 ist, welch letzteres Bestandteil des die
Mantissen verarbeitenden Geräteabschnitts 13 ist Die Differenz zwischen den genannten beiden Digitalzahlen
aus der Subtratkionsschaltung 20 gelangt hierauf zu einem Produkt-Exponentregister 24. Man erkennt also,
daß zunächst das zuletzt genannte Register eine Digitalzahl enthält, welche dem Exponent eines
Produktes aus dem Multiplikanden und dem kleinstmöglichen,
zu verarbeitenden Multiplikator entspricht In dem die Exponenten verarbeitenden Geräteabschnitt 11
ist außerdem ein Oberlaufdetektor 26 vorgesehen, der mit dem Produkt-Exponentregister 24 verbunden ist
Der Detektor 26 ist eine übliche logische Verknüpfungsschaltung, welche ein Signal erzeugt, wenn sämtliche
Stufen des Produkt-Exponentregisters gefüllt sind.
Untersucht man nun den zur Verarbeitung der Mantissen dienenden Geräteabschnitt 13, so erkennt
man, daß dieser zusätzlich zu dem Multiplikatorregister 22 ein Multiplikandregister 28 enthält In dieses wird
von dem Speicher 8 nach Fig. 1 aus zunächst die Mantisse des Multiplikanden eingegeben. Die Ausgänge
des Multiplikandregisters 28 und des Multiplikatorregisters 22 sind mit einer Multiplikationsschaltung 30
verbunden, welche in der üblichen Weise aus den beiden in den zwei Registern befindlichen Digitalzahlen Stelle
um Stelle Partialprodukte bilden. Diese Partialprodukte
werden Ober eine Summationsschaltung 32 einem Sammler 34 zugeführt so daß jedes Partialprodukt in
der angedeuteten Weise zur Summe der zuvor bereits gebildeten Partialprodukte addiert wird In der Schaltung
mit dem Multiplikandregister 28 liegt außerdem ein Normalisierungsdetektor 36. Ein solcher Detektor
kann beispielsweise von einer einfachen logischen Schaltung gebildet sein, weiche Taktimpulse von dem
Steuerwerk 5 nach F i g. 1 zu der Steuerung für die Rechtsverschiebung im Sammler 34 durchschaltet und
welche Taktimpulse Ober die Zählersteuerungsleitung zum Produkt-Exponentregister und Zähler 24 durchschaltet
wenn die erste von Null verschiedene Stelle des Multiplikanden in der höchstwertigen Stufe des
Multiplikandregisters 28 steht und welche schließlich Taktimpulse Ober einen Inverter 37 zu der Linksverschiebungssteuerung
des Multiplikandregisters 28 gelangen läßt wenn diese Bedingung nicht erfüllt ist Zur
Vervollständigung des zur Verarbeitung der Mantissen dienenden Geräteabschnittes ist noch ein Nulldetektor
38 mit dem Multiplikatorregister 22 verbunden. Der Nulldetektor 38 kann beispielsweise von einer Verknüpfungsschaltung
aus UND-Schaltgliedern gebildet sein, welche ein Arbeitsspiel-Schlußsignal erzeugt wenn
sämtliche Stufen des Multiplikatorregisters 22 mit Nullen gefüllt sind.
Im Betrieb werden der Exponent und die Mantisse
des Multiplikators (wsfcbe im altgemeinen von dem
Sammler abgeleitet werden) jeweils dem Multiplikator-Exponentregister
t6 bzw, dem Multiplikatorregister 22 über nicht im einzelnen gezeigte Schaltungsmittel
zugeführt Gleichzeitig gelangen der Exponent und die Mantisse des Multiplikanden zum Multiplikand-Exponentregister
14 bzWr zum Multiplikandregister 28. Die
Exponenten werden dann addiert und die so gebildete Summe wird um die Anzahl der Stufen des Multiplikatorregisters
22 vermindert, wonach das Ergebnis dem
ίο Produkt-Exponentregister 24 zugeführt wird Für jedes
gegebene Paar von Exponenten ist dann die Zahl in dem Produkt-Exponentregister 24 die kleinstmögliche ZahL
Nimmt man an, daß die Zahl in dem Multiplikandregister 28 in den ersten N höchstwertigen Stellen Nullen
enthält so läßt der Normalisierungsdetektor 36N die Linksverschiebung steuernde Taktimpulse zu dem
Multiplikandregister 28 durch. Das Ergebnis dieser Linksverschiebung ist daß die bedeutsamste Stelle des
Multiplikanden in der höchstwertigen Stufe des
Es sei darauf hingewiesen, daß während dieser Betriebsphase von der digitalen K^Jtiplikationsschaltung3ö
Partiaiprodukte der nicht normalisierten Zahlen aus dem Multiplikandregister 28 und dem Multiplikatorregister
22 gebildet werden. Diese Partialprodukte gelangen über die Summationsschaltung 32 zu dem
Samml-y 34. Da der Multiplikand im Zuge der
Normalisierung verschoben wird wachsen die Partialprodukte in dem Sammler 34, obwohl sie nicht
verschoben werden, nach links. Der Normalisierungsdetektor 36 ändert daher seinen Zustand mit einer
Sperrung der die Linksverschiebung steuernden Takt-Sperrung der die Linksverschiebung steuernden Taktimpulse
von dem Multiplikandregister 28 und einer Freigabe der die Rechtsverschiebung steuernden
Taktimpulse zum Sammler 34 hia Gleichzeitig läßt der Normalisierungsdetektor 36 ein eine Addition von EINS
bewirkendes Verschiebungssignal zu dem Produkt-Exponentregister 24 gelangen. Man sieht also, daß dann,
wenn der Multiplikand in dem Multiplikar.dregijiter 28,
wie eben beschrieben, einmal verschoben worden ist, weitere Partialprodukte aufeinanderfolgend abgeleitet
we.-den. Diese Partialprodukte werden dann über die Summationsschaltung 32 dem Sammler 34 zugeführt
Während dieses Teils der Signalverarbeitung werden zum Sammler 34 die Rechtsverschiebung steuernde
Taktimpulse geleitet Das Partialprodukt in dem Sammler wächst also nach rechts, wenn der Multiplikand
normalisiert ist Das bedeutet daß in dem Sammler 34 eine normalisierte Mantisse gebildet wird. Man sieht
also, daß nach jeder Ableitung eines Partialproduktes die Stellen in dem Multiplikatorregister 22 zur nächsten
Stufe desselben verschoben werden, daß die Partialprodukte im Sammler 34 um eine Stufe nach rechts
versdiosben werden und daß eine EINS zu der in dem
Produkt-Exponentregister 24 befindlichen Zahl addiert wird Bei ordnungsgemäßem Betrieb wenden dann,
wenn der Nulldetektor 38 anzeigt daß sämtliche Stufen des Multiplikato/registers 22 nur noch Nullen enthalten,
sämtliche der Verschiebungssteuerung dienende Taktimpulse gesperrt und der Multiplikationsvorgang ist
beendet Die Zahl in dem Sammler oder Produktregister 34 ist dann das Produkt der Mantissen dei beiden
miteinander zu multiplizierenden Zahlen. Dieses Produkt ist normalisiert mit Ausnahme selbstverständlich
in dem Falle, daß während der Normalisierung des Multiplikanden das Multiplikatorregister 22 geleert
wird In jedem Falle jedoch liegen die bedeutsamen
Stellen des Produktes in der oberen Hälfte des Sammlers 34, so daß die Genauigkeit bzw. die
bedeutsamen Stellen des Produktes erhalten bleiben. Die Zahl in dem Produkt-Exponentregister 24 ist gleich
dem Produkt der Exponenten der beiden miteinander zu s multiplizierenden Zahlen. Zusammengenommen sind
also die Zahlen in dem Produktregister 34 und dem Produkt-Exponentregister 24 das gewünschte Ergebnis
mit einem größtmöglichen Grad an Genauigkeit. Es sei bemerkt, daß der Überlaufdetektor 26 zu jeder Zeit
Wahrend des Multiplikationsvorganges anzeigen kann, daß die in dem Produkt-Exponentregister 24 gebildete
oder sich bildende Zahl größer als der höchste Exponent ist, welchen der Rechner verarbeiten kann. Während
des Multiplikationsvorganges kann also das Produkt der beiden miteinander zu multiplizierenden Zahlen größer
werden als die größte Zahl, die in dem Rechner gehandhabt werden kann. Tritt diese Bedingung auf, so
kann der Multiplikationsvorgang nicht ohne die Entstehung eines Fehlers fortgesetzt werden. Wenn
daher zu irgend einer Zeit der Überlaufdetektor anzeigt, daß durch den Rechenvorgang die Kapazität des
Rechners überschritten wird, so wird vermittels nicht dargestellter Einrichtungen ein Signal für die Bedienungsperson
des Rechners gegeben und ein weiterer Betrieb des Rechners wird verhindert. Es ist auch
möglich, daß während eines Multiplikationsvorganges der Oberlaufdetektor 26 anzeigt daß die Summe der
Exponenten der miteinander zu multiplizierenden Zahlen kleiner als der kleinste Exponent ist, der noch
verarbeitet werden kann. Wenn diese Bedingung auftritt, sind die Stellen in den bedeutsamen Stufen des
Produktregisters oder Sammlers 34 sämtlich Null. Es kann also der Fall auftreten, daß das Produkt der beiden
miteinander zu multiplizierenden Zahlen sich dem Wert 3s Null nähert In diesem Falle zeigt der Überlaufdetektor
26 der Bedienungsperson an, daß der Multiplikationsvorgang zu einem unbestimmten Ergebnis geführt hat,
welches richtig oder falsch sein kann. Je nach dem besonderen, auszuführenden Programm katrti dann die
Bedienungsperson eine Unterbrechung des Programmes herbeiführen oder die Rechnung fortsetzen, wobei
eine bewußt gewählte Null als Ergebnis der Multiplikation eingesetzt wird.
Wahrend die Erfindung am Beispiel der Anwendung auf Multiplikationseinrichtungen mit beweglichem
Komma beschrieben worden ist, lassen sich die der Erfindung zugrunde liegenden Gedanken auch auf
andere Rechenvorgänge, beispielsweise auf die Division mit beweglichem Komma, anwenden. Beispielsweise ist
es einzusehen, daß zusätzliche Einrichtungen vorgesehen sein können, um den reziproken Wert der in das
Multiplikator-Exponentregister 16 und das Multiplikatorregister 22 einzugebenden Zahlen zu erzeugen, so
daß die resultierenden Produkte jeweils dem Quotienten der beiden Gieiikumüiu£ut'iicü cnispf einen. Außerdem
kann die offenbarte Multiplikationseinrichtung so abgewandelt werden, daß sie eine Addition oder
Subtraktion der beiden Gleitkommazahlen zuläßt In diesem Falle müssen die Zahlen in dem Multiplikand-Exponentregister
14 und dem Multiplikator-Exponentregister 16 zunächst einander gleich gemacht werden,
wobei eine entsprechende Verschiebung der Zahlen in dem Multiplikandregister 28 und dem Multiplikatorregister
22 stattfindet. Nach einer solchen Ausrichtung oder Korrektur werden die dann in dem Multiplikandregister
22 befindlichen Zahlen addiert oder subtrahiert, um die Mantisse der Summe oder Differenz der beiden Zahlen
und den Wert der beiden Zahten zu erhalten. Der Exponent des Ergebnisses ist dann der Exponent
entweder aus dem Multiplikand-Exponentregister 14 oder aus dem Multiplikator-Exponentregister 16.
Hierzu 1 Blatt Zeichnungen
Claims (2)
- Patentansprüche;I, Einrichtung zur Multiplikation zweier Gleitkommazahlen mit einer Vorrichtung zur steUenwejsen Multiplikation der jeweils in zugeordneten Mantissenregistern mit der niedrigsten von Null verschiedenen Stelle in der untersten Stufe (rechtsbündig) gespeicherten Mantissen unter Bildung von Partialprodukten und zur stellenrichtigen Addition derselben, ferner einer Vorrichtung zur Addition der jeweils in zugeordneten Exponentenregistern gespeicherten Exponenten zu einem Produktexponenten und mit Mitteln zur Normalisierung der Mantisse des Ergebnisses unter entsprechender Korrektur des Produktexponenten, dadurch gekennzeichnet, daß eine Subtraktionsschaltung (20) zum Abziehen einer der maximalen Stellenzahl der Multiplikatormantisse entsprechenden Zahl von dem Produktexponenten der Additionsvorrichtung (18) nachgeschaltet ist, daß ferner mit dem Multiplikas^mantissenregister (28) eine Normalisierungs-Detektoreinrichtung (36) gekoppelt ist, welche auf den sich während der stellenweisen Multiplikation aufgrund der dabei stattfindenden Linksverschiebung der Multiplikandmantisse einstellenden Normalisierungszustand der letzteren anspricht und sodann bei der Fortsetzung der stellenweisen Multiplikation Signale zur Rechtsverschiebung im Produktmantissenregister (34) und zur Erhöhung des Produktexponsnten abgibt und daß an das Multiplikatormantissenregister (22) eine weitere Detektoreinrichtung (38) angeschlossen ist, mittels welcher feststellbar ist, wann die letzte bedeutsame Stelle des betreffenden Re^isterinhaltes bei der Bildung der PartialproJukte ausgewertet ist und welche eine Signalerzeugungsei .richtung (5) steuert, welche das Ende des Multiplikationsvorganges bewirkt
- 2. Einrichtung nach Anspruch 1, gekennzeichnet durch Vergleichseinrichtungen (26) zum Vergleich des Produktexponenten mit einer oberen und einer unteren Grenzzahl sowie durch hierauf ansprechende Signalerzeugungseinrichtungen (5) die ein Signal abgeben, sobald der Produktexponent einen der Grenzwerte Oberschreitet bzw. unterschreitet
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
US18549871A | 1971-10-01 | 1971-10-01 |
Publications (2)
Publication Number | Publication Date |
---|---|
DE2246968A1 DE2246968A1 (de) | 1973-04-05 |
DE2246968C2 true DE2246968C2 (de) | 1982-09-09 |
Family
ID=22681232
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
DE2246968A Expired DE2246968C2 (de) | 1971-10-01 | 1972-09-25 | Einrichtung zur Multiplikation zweier Gleitkommazahlen |
Country Status (3)
Country | Link |
---|---|
US (1) | US3725649A (de) |
JP (1) | JPS5625697B2 (de) |
DE (1) | DE2246968C2 (de) |
Families Citing this family (36)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
US3800130A (en) * | 1973-07-09 | 1974-03-26 | Rca Corp | Fast fourier transform stage using floating point numbers |
US4161784A (en) * | 1978-01-05 | 1979-07-17 | Honeywell Information Systems, Inc. | Microprogrammable floating point arithmetic unit capable of performing arithmetic operations on long and short operands |
US4247891A (en) * | 1979-01-02 | 1981-01-27 | Honeywell Information Systems Inc. | Leading zero count formation |
US4334284A (en) * | 1979-12-31 | 1982-06-08 | Sperry Corporation | Multiplier decoding using parallel MQ register |
JPS5776635A (en) * | 1980-10-31 | 1982-05-13 | Hitachi Ltd | Floating multiplying circuit |
GB2115190B (en) * | 1982-02-10 | 1985-11-20 | Singer Co | Data word normalisation |
JPS592140A (ja) * | 1982-06-29 | 1984-01-07 | Fujitsu Ltd | プリノ−マライズ方式 |
US4720809A (en) * | 1984-09-21 | 1988-01-19 | University Of Florida | Hybrid floating point/logarithmic number system arithmetic processor |
EP0197122B1 (de) * | 1984-10-16 | 1992-08-12 | The Commonwealth Of Australia | Zellularer gleitkommamultiplizierer mit seriellem fliessbandbetrieb |
US4758972A (en) * | 1986-06-02 | 1988-07-19 | Raytheon Company | Precision rounding in a floating point arithmetic unit |
WO1992001266A1 (de) * | 1990-07-04 | 1992-01-23 | Siemens Aktiengesellschaft | Anordnung zur emulation neuronaler netze und verfahren zu ihrem betrieb |
US20040098439A1 (en) * | 2000-02-22 | 2004-05-20 | Bass Stephen L. | Apparatus and method for sharing overflow/underflow compare hardware in a floating-point multiply-accumulate (FMAC) or floating-point adder (FADD) unit |
US6633895B1 (en) * | 2000-02-22 | 2003-10-14 | Hewlett-Packard Development Company, L.P. | Apparatus and method for sharing overflow/underflow compare hardware in a floating-point multiply-accumulate (FMAC) or floating-point adder (FADD) unit |
US7206800B1 (en) | 2000-08-30 | 2007-04-17 | Micron Technology, Inc. | Overflow detection and clamping with parallel operand processing for fixed-point multipliers |
US6976050B2 (en) * | 2001-05-25 | 2005-12-13 | Sun Microsystems, Inc. | System and method for extracting the high part of a floating point operand |
US7613762B2 (en) * | 2001-05-25 | 2009-11-03 | Sun Microsystems, Inc. | Floating point remainder with embedded status information |
US6961744B2 (en) * | 2001-05-25 | 2005-11-01 | Sun Microsystems, Inc. | System and method for generating an integer part of a logarithm of a floating point operand |
US7228324B2 (en) * | 2001-05-25 | 2007-06-05 | Sun Microsystems, Inc. | Circuit for selectively providing maximum or minimum of a pair of floating point operands |
US7366749B2 (en) * | 2001-05-25 | 2008-04-29 | Sun Microsystems, Inc. | Floating point adder with embedded status information |
US7191202B2 (en) | 2001-05-25 | 2007-03-13 | Sun Microsystems, Inc. | Comparator unit for comparing values of floating point operands |
US7831652B2 (en) * | 2001-05-25 | 2010-11-09 | Oracle America, Inc. | Floating point multiplier with embedded status information |
US7363337B2 (en) * | 2001-05-25 | 2008-04-22 | Sun Microsystems, Inc. | Floating point divider with embedded status information |
US7069288B2 (en) * | 2001-05-25 | 2006-06-27 | Sun Microsystems, Inc. | Floating point system with improved support of interval arithmetic |
US6993549B2 (en) * | 2001-05-25 | 2006-01-31 | Sun Microsystems, Inc. | System and method for performing gloating point operations involving extended exponents |
US7395297B2 (en) * | 2001-05-25 | 2008-07-01 | Sun Microsystems, Inc. | Floating point system that represents status flag information within a floating point operand |
US7430576B2 (en) * | 2001-05-25 | 2008-09-30 | Sun Microsystems, Inc. | Floating point square root provider with embedded status information |
US6970898B2 (en) * | 2001-05-25 | 2005-11-29 | Sun Microsystems, Inc. | System and method for forcing floating point status information to selected values |
US7133890B2 (en) | 2001-05-25 | 2006-11-07 | Sun Microsystems, Inc. | Total order comparator unit for comparing values of two floating point operands |
US7016928B2 (en) * | 2001-05-25 | 2006-03-21 | Sun Microsystems, Inc. | Floating point status information testing circuit |
US7444367B2 (en) * | 2001-05-25 | 2008-10-28 | Sun Microsystems, Inc. | Floating point status information accumulation circuit |
US7003540B2 (en) * | 2001-05-25 | 2006-02-21 | Sun Microsystems, Inc. | Floating point multiplier for delimited operands |
US7069289B2 (en) * | 2001-05-25 | 2006-06-27 | Sun Microsystems, Inc. | Floating point unit for detecting and representing inexact computations without flags or traps |
US7219117B2 (en) * | 2002-12-17 | 2007-05-15 | Sun Microsystems, Inc. | Methods and systems for computing floating-point intervals |
US7236999B2 (en) * | 2002-12-17 | 2007-06-26 | Sun Microsystems, Inc. | Methods and systems for computing the quotient of floating-point intervals |
US20040167954A1 (en) * | 2003-02-21 | 2004-08-26 | Infineon Technologies North America Corp. | Overflow detection system for multiplication |
US7853653B2 (en) * | 2004-11-03 | 2010-12-14 | Aspect Software, Inc. | Method of tracking e-mail handling by a remote agent of an automatic contact distributor |
Family Cites Families (5)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
US3056550A (en) * | 1960-01-18 | 1962-10-02 | Bendix Corp | Variable-exponent computers |
NL277572A (de) * | 1961-04-26 | |||
US3304417A (en) * | 1966-05-23 | 1967-02-14 | North American Aviation Inc | Computer having floating point multiplication |
US3434114A (en) * | 1966-09-23 | 1969-03-18 | Ibm | Variable floating point precision |
US3536903A (en) * | 1966-12-23 | 1970-10-27 | Gen Electric | Binary floating-point comparing and selective processing apparatus |
-
1971
- 1971-10-01 US US00185498A patent/US3725649A/en not_active Expired - Lifetime
-
1972
- 1972-09-25 DE DE2246968A patent/DE2246968C2/de not_active Expired
- 1972-10-02 JP JP9811072A patent/JPS5625697B2/ja not_active Expired
Also Published As
Publication number | Publication date |
---|---|
DE2246968A1 (de) | 1973-04-05 |
JPS5625697B2 (de) | 1981-06-13 |
JPS4844060A (de) | 1973-06-25 |
US3725649A (en) | 1973-04-03 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
DE2246968C2 (de) | Einrichtung zur Multiplikation zweier Gleitkommazahlen | |
DE1956209C3 (de) | Multipliziervorrichtung | |
DE19758079A1 (de) | Verfahren und Vorrichtung zur Galoisfeld-Multiplikation | |
DE2523860C3 (de) | Vorrichtung zur digitalen, linearen Interpolation einer fabulierten Funktion | |
DE1162111B (de) | Gleitkomma-Recheneinrichtung | |
DE2712224A1 (de) | Datenverarbeitungsanlage | |
DE2623986A1 (de) | Parallelrechenwerk | |
DE1549508C3 (de) | Anordnung zur Übertragsberechnung mit kurzer Signallaufzeit | |
DE1499281B1 (de) | Rechenmaschine fuer logarithmische Rechnungen | |
DE3447729C2 (de) | ||
DE3303269C2 (de) | ||
DE3440680C2 (de) | ||
DE3447634C2 (de) | ||
DE3340362C2 (de) | ||
DE2203143C3 (de) | Rechenanordnung zum Dividieren von Dezimalzahlen | |
EP0130397B1 (de) | Digitales Rechenwerk | |
DE3302013C2 (de) | ||
DE3132611C2 (de) | ||
DE1774771B2 (de) | Anordnung, um wechselweise eine addition oder eine aus einer anzahl logischer funktionen zwischen den stellenwerten zweier binaerwoerter durchzufuehren | |
DE3312796C2 (de) | ||
DE1125685B (de) | Rechenmaschine | |
DE1549485C3 (de) | Anordnung zur Division binärer Operanden ohne Rückstellung des Restes | |
DE2142636C3 (de) | Rechenwerk für die Durchführung digitaler Multiplikationen | |
DE1297906B (de) | Digitales elektronisches Rechenwerk | |
DE1259122B (de) | Schaltungsanordnung zur Durchfuehrung verkuerzter Multiplikationen oder Divisionen |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
D2 | Grant after examination | ||
8339 | Ceased/non-payment of the annual fee |