DE2245140A1 - Einkapselung fuer elektronische bauelemente - Google Patents

Einkapselung fuer elektronische bauelemente

Info

Publication number
DE2245140A1
DE2245140A1 DE2245140A DE2245140A DE2245140A1 DE 2245140 A1 DE2245140 A1 DE 2245140A1 DE 2245140 A DE2245140 A DE 2245140A DE 2245140 A DE2245140 A DE 2245140A DE 2245140 A1 DE2245140 A1 DE 2245140A1
Authority
DE
Germany
Prior art keywords
glass
encapsulation
lead frame
glass layer
base
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
DE2245140A
Other languages
English (en)
Inventor
Michael T Leeds
Wilbur T Wakely
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Diacon Inc
Original Assignee
Diacon Inc
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Diacon Inc filed Critical Diacon Inc
Publication of DE2245140A1 publication Critical patent/DE2245140A1/de
Pending legal-status Critical Current

Links

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/02—Containers; Seals
    • H01L23/04—Containers; Seals characterised by the shape of the container or parts, e.g. caps, walls
    • H01L23/043—Containers; Seals characterised by the shape of the container or parts, e.g. caps, walls the container being a hollow construction and having a conductive base as a mounting as well as a lead for the semiconductor body
    • H01L23/047—Containers; Seals characterised by the shape of the container or parts, e.g. caps, walls the container being a hollow construction and having a conductive base as a mounting as well as a lead for the semiconductor body the other leads being parallel to the base
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/02—Containers; Seals
    • H01L23/04—Containers; Seals characterised by the shape of the container or parts, e.g. caps, walls
    • H01L23/053—Containers; Seals characterised by the shape of the container or parts, e.g. caps, walls the container being a hollow construction and having an insulating or insulated base as a mounting for the semiconductor body
    • H01L23/057—Containers; Seals characterised by the shape of the container or parts, e.g. caps, walls the container being a hollow construction and having an insulating or insulated base as a mounting for the semiconductor body the leads being parallel to the base
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/02—Containers; Seals
    • H01L23/10—Containers; Seals characterised by the material or arrangement of seals between parts, e.g. between cap and base of the container or between leads and walls of the container
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/44—Structure, shape, material or disposition of the wire connectors prior to the connecting process
    • H01L2224/45—Structure, shape, material or disposition of the wire connectors prior to the connecting process of an individual wire connector
    • H01L2224/45001—Core members of the connector
    • H01L2224/45099—Material
    • H01L2224/451—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron (B), silicon (Si), germanium (Ge), arsenic (As), antimony (Sb), tellurium (Te) and polonium (Po), and alloys thereof
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/4805—Shape
    • H01L2224/4809—Loop shape
    • H01L2224/48091—Arched
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/481—Disposition
    • H01L2224/48151—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/48221—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/48245—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being metallic
    • H01L2224/48247—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being metallic connecting the wire to a bond pad of the item
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/42—Wire connectors; Manufacturing methods related thereto
    • H01L24/44—Structure, shape, material or disposition of the wire connectors prior to the connecting process
    • H01L24/45—Structure, shape, material or disposition of the wire connectors prior to the connecting process of an individual wire connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/42—Wire connectors; Manufacturing methods related thereto
    • H01L24/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L24/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01019—Potassium [K]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/0102—Calcium [Ca]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01039—Yttrium [Y]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/095—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00 with a principal constituent of the material being a combination of two or more materials provided in the groups H01L2924/013 - H01L2924/0715
    • H01L2924/097—Glass-ceramics, e.g. devitrified glass
    • H01L2924/09701—Low temperature co-fired ceramic [LTCC]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/15—Details of package parts other than the semiconductor or other solid state devices to be connected
    • H01L2924/151—Die mounting substrate
    • H01L2924/1515—Shape
    • H01L2924/15153—Shape the die mounting substrate comprising a recess for hosting the device
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/15—Details of package parts other than the semiconductor or other solid state devices to be connected
    • H01L2924/151—Die mounting substrate
    • H01L2924/15165—Monolayer substrate
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/15—Details of package parts other than the semiconductor or other solid state devices to be connected
    • H01L2924/161—Cap
    • H01L2924/1615—Shape
    • H01L2924/16152—Cap comprising a cavity for hosting the device, e.g. U-shaped cap
    • Y—GENERAL TAGGING OF NEW TECHNOLOGICAL DEVELOPMENTS; GENERAL TAGGING OF CROSS-SECTIONAL TECHNOLOGIES SPANNING OVER SEVERAL SECTIONS OF THE IPC; TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
    • Y10—TECHNICAL SUBJECTS COVERED BY FORMER USPC
    • Y10T—TECHNICAL SUBJECTS COVERED BY FORMER US CLASSIFICATION
    • Y10T29/00—Metal working
    • Y10T29/49—Method of mechanical manufacture
    • Y10T29/49002—Electrical device making
    • Y10T29/49117—Conductor or circuit manufacturing
    • Y10T29/49121—Beam lead frame or beam lead device

Description

Die Erfindung bezieht sich allgemein auf Umhüllungen elektronischer Bauelemente, und sie bezieht sich insbesondere auf
schützende, hermetische Einkapselungen für Halbleiterbauelemente.
Einkapselungen bekannter Art, wie sie beispielsweise in der USA-Patentschrift 3 340 347 beschrieben sind? enthalten eine Kombination aus einer keramischen Unterlage, einem metallischen Leiterrahmen und einer nicht-"entglasten11 Glaszusammensetzung, welche eine Glas-Metall-Versiegelung bildet. Es ist üblich, daß die Komponenten einer solchen Umhüllung in der
für die Zusammensetzung vorgesehenen Orientierung angeordnet werden, wobei das Glas im wesentlichen nicht-entglast bleibt. Die gesamte Anordnung wird anschließend in einem Ofen untergebracht, und das Glas wird geschmolzen und dann entglast, wobei sich eine feste, unempfindliche hermetische Glas-Metall-Versiegelung bildet.
309813/1066
Diese Art des Vorgehens ist insofern nachteilig, als es während des Versiegelungsvorgangs vielfach vorkommt, daß sich der metallische Leiterrahmen innerhalb des geschmolzenen Glases geringfügig verschiebt. Eine solche Verschiebung kann zur Folge haben, daß die dünnen Metalldrähte brechen, welche das Bauelement mit dem metallischen Leiterrahmen verbinden, so daß das Bauelement unbrauchbar wird.
Es wäre daher vorteilhaft, wenn eine Einkapselung für ein Halbleiterbauelement geschaffen werden könnte, bei der diese Bewegung vermieden ist, so daß die Stabilität der gegenseitigen Anordnung der Unterlage und des Leiterrahmens während des Zusammensetzens und des Versiegeins wirksam gesichert ist.
Die Einkapselung für elektronische Bauelemente gemäß der Erfindung enthält eine Unterlage, z.B. aus Keramik, wie sie an sich bekannt ist. Der Leiterrahmen wird fest mit der Unterlage verbunden, und er wird in der erfindungsgemäß zusammengesetzten Glasschicht auf der Unterlage eingebettet. Die zusammengesetzte Schicht hat einen ersten unteren Schichtteil, welcher im wesentlichen entglast ist, und einen zweiten oberen Schichtteil, welcher im wesentlichen nicht-entglast ist. Zur elektrischen Kontaktgabe sind Flächen des Leiterrahmens sowohl innerhalb als auch außerhalb des Umfangs der Unterlage freigelegt, und der Teil des Leiterrahmens zwischen den freigelegten Teilen ist in der zusammengesetzten Glasschicht eingebettet. Außerdem ist eine obere Abdeckung vorgesehen, welche am Ende des Bearbeitungsganges mit der Unterlage versiegelt wirdo
Da bei der erfindungsgemäß vorgesehenen Einkapselung der Leiterrahmen in einer Glasschicht eingebettet ist, von dem wenigstens
309813/1066
ein Teil vor dem abschließenden Verkapseln der Abdeckung mit der Unterlage entglast ist, ist das bisherige Problem der Bewegung des Leiterrahmens während der abschließenden Versiegelung der Abdeckung vollständig gelöst.
Ausführungsbeispiele der erfindungsgemäß vorgesehenen Einkapselung und Verfahren zur Herstellung und Zusammensetzung werden nachfolgend anhand der Zeichnungen beschrieben.
Figur 1 zeigt eine Draufsicht des Unterlagenteils der Einkapselung gemäß der Erfindung nach dem Anbringen des ersten unteren Teils der zusammengesetzten Glasschicht, jedoch vor dem Anbringen der zweiten oberen Glasschicht.
Figur 2 ist eine Schnittdarstellung nach der Linie 2-2 der in Figur 1 dargestellten Unterlage.
Figur 3 ist eine Draufsicht des Unterlagenteils der Einkapselung gemäß der Erfindung nach dem Anbringen beider Teile der zusammengesetzten Glasschicht.
Figur 4 ist eine Schnittdarstellung nach der Linie 4-4 der in Figur 3 dargestellten Unterlage.
Figur 5 zeigt im Schnitt eine Abdeckung für die Einkapselung gemäß der Erfindung.
Figur 6 ist eine Schnittdarstellung der Unterlage und der Abdeckung nach der Versiegelung mit einem Halbleiterbauelement, welches auch die entsprechenden elektrischen Anschlüsse aufweist.
309813/1066
2245U0
Wie aus Figur 1 hervorgeht, weist die Einkapselung gemäß der Erfindung eine Unterlage 1 auf, weiche Üblicherweise aus keramischem Material besteht. Es können jedoch auch aridere Materialien verwendet werden, beispielsweise metallische Werkstoffe oder andere leitfähige Werkstoffe, da gemäß der Erfindung die Glasschichten die erforderliche Isolierung zwischen Unterlage 1 und Leiterrahmen 2 bilden. Obwohl der Leiterrahmen 2 zur Vereinfachung der Darstellung als aus zwei Leitern zusammengesetzt gezeigt ist, werden üblicherweise mehr als zwei Leiter verwendet, welche sich vom äußeren Umfang 3 der Unterlage i nach innen erstrecken und um den gesamten Umfang herum angeordnet sind. Teile 5 der Leiter 2, welche sich zum Innern des Hohlraums 4 der Unterlage 1 erstrecken, und Teile 6 der Leiter 2, welche sich außerhalb des Umfangs 3 der Unterlage 1 befinden, sind frei von Glas und stehen daher für die Herstellung der elektrischen Kontakte zur Verfügung. Dies erfolgt im Regelfall durch Lot- oder Schweißverbindung mit geeigneten Drähten·
Die Herstellung der Einkapselung gemäß der Erfindung beginnt mit dem Aufsetzen des Leiterrahmen 2 auf die Unterlage 1. Während des Zusammenbaus sind die Leiter 2 normalerweise miteinander in einem Rahmen verbunden. Zuerst wird eine dünne Paste eines entglasungsfähigen Glasmaterials 7 auf die Unterlage 1 aufgetragen, und zwar über die gesamte Unterlage mit Ausnahme des inneren Hohlraums 4, welcher frei von Glas gehalten wird. Bei bestimmten Ausführungsformen der. Erfindung ist es auch möglich, daß eine Glasschicht 7 über dem Hohlraum 4 angeordnet wird. Es ißt Jedoch im allgemeinen zweckmäßiger, daß dieser Innenraum frei von Glas ist, damit ein unmittelbarer thermischer Kontakt und eine Wärmeleitung zwischen dem in der Einkapselung einzuschließenden Halbleiterbauelement und dem keramischen Material der Unterlage 1 besteht. 309813/1066
2245H0
Ein entglasungsfähiges Glas hat eine solche Zusammensetzlang, daß eine "Entglasung" möglich ist. Als Entglasung wird das Auf-•vechsen von kdstallinem Material in dem Glas bezeichnet. Bei der Herstellung von Glas werden normalerweise geeignete Maßnahmen getroffen, um eine solche Entglasung zu verhindern. Bei der Einkapselung von Halbleiterbauelementen wird jedoch eine Versiegelung unter bewußter Anwendung von Entglasungsmaßnahmen hergestellt. Das zur Versiegelung vorgesehene Glas wird zunächst einer verhältnismäßig niedrigen Temperatur ausgesetzt, und es wird dann durch Entglasung bei einer höheren Temperatur in ein Material von kristallinem Charakter umgewandelt, welches anschließend hohen Umgebungstemperaturen widersteht, ohne zu erweichen oder zu fließen.
Für die Zusammensetzung des Glaswerkstoffes stehen mehrere Sorten von Gläsern zur Verfügung, bei denen eine Entglasung möglich ist. Bevorzugte Zusammensetzungen sind in der USA-Patentschrift 3 248 350 beschrieben. Diese entglasungsfähigen Glaszusammensetzungen werden bei Temperaturen entglast, die im allgemeinen über 400° C liegen, wie es in der genannten Patentschrift beschrieben ist.
Gemäß der Erfindung wird dann entsprechend der Darstellung in Figur 1 der Leiterrahmen 2 auf die Glasschicht 7 aufgesetzt. Die Anordnung, die aus Unterlage 1, Glasschicht 7 und Rahmen 2 besteht, wobei der Rahmen in dem Glas angeordnet ist, wird dann in einen Entglasungsofen üblicher Bauart eingesetzte Die Entglasung kann bei Temperaturen im Bereich von 450 - 550° C ausgeführt werden. Die hierfür benötigten Zeiten liegen zwischen etwa 2 Minuten und 1 Stunde. Wenn beispielsweise eine Glaszusammensetzung verwendet wird, wie sie unter der Bezeichnung
30 9813/1066
2245H0
"CV-98" bei Owens-Illinois zur Verfügung steht, erfolgt eine zuverlässij
5 Minuten.
zuverlässige Entglasung bei einer Temperatur von 500 C in etwa
Nachdem die Unterlage 1 aus dem Entglasungsofen entnommen und abgekühlt ist, wird entsprechend der Darstellung in Figur 2 eine zweite Glasschicht 8 aufgebracht. Die zweite Glasschicht besteht ebenfalls aus entglasungsfähigem Glasmaterial, und ihr Wärmeausdehnungsverhalten muß dem der Unterlage angepaßt sein, sowie auch der vorher aufgebrachten Glasschicht und des Metalleiterrahmens 2. Es ist jedoch nicht erforderlich, daß die Zusammensetzung identisch ist mit der Glaszusammensetzung, wie sie für die erste Schicht verwendet wurde, solange die erwähnten Forderungen erfüllt sind. Die zweite Schicht 8 wird oben auf der entglasten ersten Schicht angeordnet, und sie bedeckt den Leiterrahmen 2 mit Ausnahme derjenigen Teile, welche sich zum Hohlraum 4 erstrecken und über ihm liegen, um zu ermöglichen, daß ein Halbleiterbauelement, wie bereits beschrieben, unmittelbar an dem freiliegenden keramischen Material der Einkapselung angebracht werden kann. Die Teile 6 (Figur 1) der Leiter 2 außerhalb des Umfangs 3 der Unterlage 1 und die Teile 5 der Leiter 2, die sich in den Hohlraum 4 der Unterlage 1 erstrecken, bleiben frei von Glas, so daß Drähte oder andere elektrische Kontaktmittel unmittelbar mit den Metalleitern 2 verbunden werden können. Die zweite Glasschicht 8 wird bei solchen Temperaturen und in solchen Zeiträumen aufgebracht, daß keine Entglasung erfolgt. Vorzugsweise wird die Schicht Jedoch gesintert, und zwar bei Temperaturen, welche zwischen etwa 425 und 480° C liegen, und diese Temperaturen sind so gewählt, daß sie unter denjenigen Bedingungen (Zeit und Temperatur) bleiben, unter denen eine Entglasung der Glaszusammensetzung erfolgen würde· Der Zweck der Sinterung
309813/1066
22*5140
ist lediglich die Verfestigung der'Glassohicht^ ledciefe, soll diese nicht-entglast bleiben, so daß sie später ejßtgl&B.t werden kann, wenn die abschließende Versiegelung einer oberen Abdeckung mit der Unterlage erfolgt.
Schließlich wird eine obere Abdeckung 9, wie sie als Beispiel in Figur 5 dargestellt ist, auf die Umhüllung aufgesetzt^ nachdem das Halbleiterbauelement in geeigneter Weise in dem Hohlraum 4 der Unterlage 1 angebracht und entsprechend verdrahtet ist, wie aus Figur 2 zu erkennen ist. Die obere abdichtung 9 kann entsprechend der Darstellung in Figur 5 erforderlichenfalls auch eine nieht-entglaste Glasschicht 10 aufweisen. Jedoch ist eine solche Glasschicht nicht unbedingt erforderlich, da eine Abdichtung unmittelbar zwischen Glasschicht 8 (Figur Z) und der unbeschichteten keramischen Abdeckung 9 hergestellt werden kann.
Der Vorteil der Einkapselung gemäß der Erfindung ist vor allem, daß der Leiterrahmen 2 sich während des abschließenden Versiegelungsvorgangs nicht verschieben kann» Dies Wird dadurch erreicht, daß erfindungsgemäß eine untere entgläste Glässchicht 7 vorgesehen ist. Jedoch ist eine zusätzliche, nicht-ehtgläste Glasschicht 8 über dem Rahmen 2 angeordnet 3 um eine leichte und einfache Versiegelung der oberen Abdeckung 9 ait der Unterlage zu ermöglichen. Ob eine Glasschicht 10 auf der oberen Abdeckung 9 zum Zweck der Erleichterung der Versiegelung anzubringen ist, kann von Fall zu Fall entschieden werden.
Die erfindungsgemäß vorgesehene Einkapselung kann in der in Figur 2 dargestellten Form für den Gebrauch ausgeliefert werden,
30 9813/
2245U0
zusammen mit einer oberen Abdeckung 9, wie sie in Figur 5 dargestellt ist. Der Benutzer befestigt lediglich sein Halbleiterbauelement 12 gemäß der Darstellung in Figur 6 in dem mittleren Teil 4, stellt die elektrischen Verbindungen, z.B. über dünne Drähte 11, zu den inneren Teilen 5 der Leiter 2 her und versiegelt dann die obere Abdeckung 9 mit der Einkapselung. Dies ist in Figur 6 dargestellt. Wie bereits erwähnt, kann die Versiegelung bei verhältnismäßig niedrigen Temperaturen ausgeführt werden, beispielsweise unterhalb von 500° C. Niedrigere Versiegelung st emp er atur en haben auch den Vorteil, daß das fertige Bauelement nach Abschluß der Herstellung bessere Betriebseigenschaften hat.
309813/1066

Claims (4)

  1. Ansprüche
    /U) Einkapselung für elektronische Bauelemente, dadurch gekennzeichnet,
    daß ein Leiterrahmen an einer Unterlage befestigt und in einer auf der Unterlage angeordneten zusammengesetzten Glasschicht eingebettet ist, welche einen ersten unteren Teil aufweist, der im wesentlichen entglast ist, und einen zweiten oberen Teil, welcher im wesentlichen nicht-entglast 1st, daß der Leiterrahmen Teile aufweist, welche zur elektrischen Kontaktgabe sowohl innerhalb als auch außerhalb des Umfangs der Unterlage freiliegen,
    und daß der Zwischenteil des Leiterrahmens zwischen den freiliegenden Teilen in der zusammengesetzten Glasschicht eingebettet ist.
  2. 2. Einkapselung nach Anspruch 1, dadurch gekennzeichnet, daß zusätzlich eine Abdeckung vorhanden ist, welche mit der Glasschicht versiegelt werden kann.
  3. 3. Einkapselung nach Anspruch 1, dadurch gekennzeichnet', daß der obere Teil der zusammengesetzten Glasschicht den Zwischenteil des Leiterrahmens bedeckt.
  4. 4. Einkapselung nach Anspruch 2, dadurch gekennzeichnet, daß die Abdeckung eine Glasbeschichtung aufweist, welche mit dem oberen Teil der zusammengesetzten Glasschicht versiegelt werden kann.
    309813/1066
DE2245140A 1971-09-24 1972-09-14 Einkapselung fuer elektronische bauelemente Pending DE2245140A1 (de)

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
US18347071A 1971-09-24 1971-09-24

Publications (1)

Publication Number Publication Date
DE2245140A1 true DE2245140A1 (de) 1973-03-29

Family

ID=22672930

Family Applications (1)

Application Number Title Priority Date Filing Date
DE2245140A Pending DE2245140A1 (de) 1971-09-24 1972-09-14 Einkapselung fuer elektronische bauelemente

Country Status (5)

Country Link
US (1) US3697666A (de)
JP (1) JPS56943B2 (de)
CA (1) CA952234A (de)
DE (1) DE2245140A1 (de)
GB (1) GB1334998A (de)

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
FR2518811A1 (fr) * 1981-12-22 1983-06-24 Avx Corp Dispositif a circuit integre en conteneur de ceramique

Families Citing this family (28)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US3778686A (en) * 1972-08-18 1973-12-11 Motorola Inc Carrier for beam lead integrated circuits
GB1490978A (en) * 1973-12-21 1977-11-09 Marconi Co Ltd Light emitting diode(led)arrays
JPS5543110Y2 (de) * 1975-02-27 1980-10-09
US4326214A (en) * 1976-11-01 1982-04-20 National Semiconductor Corporation Thermal shock resistant package having an ultraviolet light transmitting window for a semiconductor chip
JPS5936824B2 (ja) * 1976-12-15 1984-09-06 株式会社日立製作所 半導体装置
JPS598358Y2 (ja) * 1978-02-08 1984-03-15 京セラ株式会社 半導体素子パツケ−ジ
US4262300A (en) * 1978-11-03 1981-04-14 Isotronics, Inc. Microcircuit package formed of multi-components
JPS5588356A (en) * 1978-12-27 1980-07-04 Hitachi Ltd Semiconductor device
JPS5599153U (de) * 1978-12-28 1980-07-10
JPS5683050A (en) * 1979-12-12 1981-07-07 Toshiba Corp Semiconductor device
US4298769A (en) * 1979-12-14 1981-11-03 Standard Microsystems Corp. Hermetic plastic dual-in-line package for a semiconductor integrated circuit
JPS5873563A (ja) * 1981-10-16 1983-05-02 株式会社日立製作所 作動液収容体
JPS5936947A (ja) * 1982-08-25 1984-02-29 Mitsubishi Electric Corp 半導体装置
US4567545A (en) * 1983-05-18 1986-01-28 Mettler Rollin W Jun Integrated circuit module and method of making same
FR2547113B1 (fr) * 1983-06-03 1986-11-07 Inf Milit Spatiale Aeronaut Boitier d'encapsulation de composant electronique, durci vis-a-vis des radiations
JPS60156756U (ja) * 1984-03-28 1985-10-18 株式会社　フジ電科 気密端子
US4622433A (en) * 1984-03-30 1986-11-11 Diacon, Inc. Ceramic package system using low temperature sealing glasses
US5071712A (en) * 1985-03-22 1991-12-10 Diacon, Inc. Leaded chip carrier
US4651415A (en) * 1985-03-22 1987-03-24 Diacon, Inc. Leaded chip carrier
US4701573A (en) * 1985-09-26 1987-10-20 Itt Gallium Arsenide Technology Center Semiconductor chip housing
JPS62271842A (ja) * 1986-05-16 1987-11-26 笹岡　信彦 包装箱
US4888449A (en) * 1988-01-04 1989-12-19 Olin Corporation Semiconductor package
JPH01226550A (ja) * 1988-03-02 1989-09-11 Toyo Seikan Kaisha Ltd 容器胴体
JPH02174144A (ja) * 1988-12-26 1990-07-05 Sumitomo Electric Ind Ltd 半導体装置用パッケージ
JPH03129862A (ja) * 1989-10-16 1991-06-03 Nec Corp ガラス封止型半導体装置
DE19727913A1 (de) * 1997-07-01 1999-01-07 Daimler Benz Ag Keramikgehäuse und Verfahren zu seiner Herstellung
US6084297A (en) * 1998-09-03 2000-07-04 Micron Technology, Inc. Cavity ball grid array apparatus
US10014189B2 (en) * 2015-06-02 2018-07-03 Ngk Spark Plug Co., Ltd. Ceramic package with brazing material near seal member

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
FR2518811A1 (fr) * 1981-12-22 1983-06-24 Avx Corp Dispositif a circuit integre en conteneur de ceramique

Also Published As

Publication number Publication date
CA952234A (en) 1974-07-30
US3697666A (en) 1972-10-10
GB1334998A (en) 1973-10-24
JPS4841672A (de) 1973-06-18
JPS56943B2 (de) 1981-01-10

Similar Documents

Publication Publication Date Title
DE2245140A1 (de) Einkapselung fuer elektronische bauelemente
DE60015451T2 (de) Drucksensor und Herstellungsverfahren desselben
DE60032199T2 (de) Verpackung auf Waferebene unter Verwendung einer Mikrokappe mit Vias
DE3733304A1 (de) Vorrichtung und verfahren zum versiegeln eines hermetisch dichten keramikgehaeuses mit einem keramikdeckel
DE2132939A1 (de) Verfahren zum Herstellen von Dickfilm-Hybridschaltungen
DE102009055691A1 (de) Leistungshalbleitermodul
DE3230959A1 (de) Keramik-ic-bauteil
DE3644874A1 (de) Hybridstruktur
DE2314731B2 (de) Halbleiteranordnung mit höckerartigen Vorsprüngen auf Kontaktflecken und Verfahren zur Herstellung einer solchen Halbleiteranordnung
DE2248303C2 (de) Halbleiterbauelement
DE1956501C3 (de) Integrierte Schaltungsanordnung
DE2937050A1 (de) Flachpaket zur aufnahme von elektrischen mikroschaltkreisen und verfahren zu seiner herstellung
DE3938152C2 (de) Verfahren zur Herstellung eines Halbleiterbauelements
DE3328975A1 (de) Verfahren zum hartverloeten zweier bauteile mit unterschiedlichen waermeleitfaehigkeiten und hartgeloetetes schaltungsflachgehaeuse
DE2636580A1 (de) Oberflaechengeschuetzter, verkapselter halbleiter und verfahren zu seiner herstellung
DE3640248A1 (de) Halbleitervorrichtung
DE3632246A1 (de) Hermetisch versiegeltes elektronisches bauteil und verfahren zu seiner herstellung
EP1595287B1 (de) Elektronisches bauteil mit halbleiterchip und verfahren zur herstellung desselben
DE2937051A1 (de) Flachpaket zur aufnahme von elektrischen mikroschaltkreisen und verfahren zu seiner herstellung
DE3432449C2 (de)
DE3018846C2 (de)
DE3019868A1 (de) Verfahren zur herstellung von halbleiteranordnungen
DE2252833A1 (de) Zusammengesetzte halbleitervorrichtung und verfahren zur herstellung derselben
EP0078470A1 (de) Verfahren zum Herstellen eines optischen Strahlungsempfängers
DE2249209A1 (de) Leiterrahmen zur verwendung in gehaeusen fuer halbleiterbauelemente