DE2132099C3 - Verfahren zur Herstellung eines Musters sich kreuzender oder überlappender elektrisch leitender Verbindungen - Google Patents

Verfahren zur Herstellung eines Musters sich kreuzender oder überlappender elektrisch leitender Verbindungen

Info

Publication number
DE2132099C3
DE2132099C3 DE2132099A DE2132099A DE2132099C3 DE 2132099 C3 DE2132099 C3 DE 2132099C3 DE 2132099 A DE2132099 A DE 2132099A DE 2132099 A DE2132099 A DE 2132099A DE 2132099 C3 DE2132099 C3 DE 2132099C3
Authority
DE
Germany
Prior art keywords
conductive
layer
pattern
thickness
lower conductive
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Expired
Application number
DE2132099A
Other languages
English (en)
Other versions
DE2132099B2 (de
DE2132099A1 (de
Inventor
G E Smith
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
AT&T Corp
Original Assignee
Western Electric Co Inc
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Western Electric Co Inc filed Critical Western Electric Co Inc
Publication of DE2132099A1 publication Critical patent/DE2132099A1/de
Publication of DE2132099B2 publication Critical patent/DE2132099B2/de
Application granted granted Critical
Publication of DE2132099C3 publication Critical patent/DE2132099C3/de
Expired legal-status Critical Current

Links

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/52—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames
    • H01L23/522—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames including external interconnections consisting of a multilayer structure of conductive and insulating layers inseparably formed on the semiconductor body
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/30—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26
    • H01L21/31—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26 to form insulating layers thereon, e.g. for masking or by using photolithographic techniques; After treatment of these layers; Selection of materials for these layers
    • H01L21/3205—Deposition of non-insulating-, e.g. conductive- or resistive-, layers on insulating layers; After-treatment of these layers
    • H01L21/321—After treatment
    • H01L21/3213—Physical or chemical etching of the layers, e.g. to produce a patterned layer from a pre-deposited extensive layer
    • H01L21/32133—Physical or chemical etching of the layers, e.g. to produce a patterned layer from a pre-deposited extensive layer by chemical means only
    • H01L21/32134—Physical or chemical etching of the layers, e.g. to produce a patterned layer from a pre-deposited extensive layer by chemical means only by liquid etching only
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/71—Manufacture of specific parts of devices defined in group H01L21/70
    • H01L21/768—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics
    • H01L21/76838—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics characterised by the formation and the after-treatment of the conductors
    • H01L21/7684—Smoothing; Planarisation
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/48—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor
    • H01L23/482—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor consisting of lead-in layers inseparably applied to the semiconductor body
    • H01L23/485—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor consisting of lead-in layers inseparably applied to the semiconductor body consisting of layered constructions comprising conductive layers and insulating layers, e.g. planar contacts
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10N—ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10N97/00—Electric solid-state thin-film or thick-film devices, not otherwise provided for
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/0001—Technical content checked by a classifier
    • H01L2924/0002—Not covered by any one of groups H01L24/00, H01L24/00 and H01L2224/00
    • Y—GENERAL TAGGING OF NEW TECHNOLOGICAL DEVELOPMENTS; GENERAL TAGGING OF CROSS-SECTIONAL TECHNOLOGIES SPANNING OVER SEVERAL SECTIONS OF THE IPC; TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
    • Y10—TECHNICAL SUBJECTS COVERED BY FORMER USPC
    • Y10S—TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
    • Y10S148/00—Metal treatment
    • Y10S148/041—Doping control in crystal growth
    • Y—GENERAL TAGGING OF NEW TECHNOLOGICAL DEVELOPMENTS; GENERAL TAGGING OF CROSS-SECTIONAL TECHNOLOGIES SPANNING OVER SEVERAL SECTIONS OF THE IPC; TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
    • Y10—TECHNICAL SUBJECTS COVERED BY FORMER USPC
    • Y10S—TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
    • Y10S148/00—Metal treatment
    • Y10S148/042—Doping, graded, for tapered etching
    • Y—GENERAL TAGGING OF NEW TECHNOLOGICAL DEVELOPMENTS; GENERAL TAGGING OF CROSS-SECTIONAL TECHNOLOGIES SPANNING OVER SEVERAL SECTIONS OF THE IPC; TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
    • Y10—TECHNICAL SUBJECTS COVERED BY FORMER USPC
    • Y10S—TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
    • Y10S148/00—Metal treatment
    • Y10S148/049—Equivalence and options
    • Y—GENERAL TAGGING OF NEW TECHNOLOGICAL DEVELOPMENTS; GENERAL TAGGING OF CROSS-SECTIONAL TECHNOLOGIES SPANNING OVER SEVERAL SECTIONS OF THE IPC; TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
    • Y10—TECHNICAL SUBJECTS COVERED BY FORMER USPC
    • Y10S—TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
    • Y10S148/00—Metal treatment
    • Y10S148/051—Etching
    • Y—GENERAL TAGGING OF NEW TECHNOLOGICAL DEVELOPMENTS; GENERAL TAGGING OF CROSS-SECTIONAL TECHNOLOGIES SPANNING OVER SEVERAL SECTIONS OF THE IPC; TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
    • Y10—TECHNICAL SUBJECTS COVERED BY FORMER USPC
    • Y10S—TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
    • Y10S148/00—Metal treatment
    • Y10S148/067—Graded energy gap
    • Y—GENERAL TAGGING OF NEW TECHNOLOGICAL DEVELOPMENTS; GENERAL TAGGING OF CROSS-SECTIONAL TECHNOLOGIES SPANNING OVER SEVERAL SECTIONS OF THE IPC; TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
    • Y10—TECHNICAL SUBJECTS COVERED BY FORMER USPC
    • Y10S—TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
    • Y10S148/00—Metal treatment
    • Y10S148/122—Polycrystalline

Landscapes

  • Engineering & Computer Science (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • General Physics & Mathematics (AREA)
  • Computer Hardware Design (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • Physics & Mathematics (AREA)
  • Manufacturing & Machinery (AREA)
  • Chemical & Material Sciences (AREA)
  • Chemical Kinetics & Catalysis (AREA)
  • General Chemical & Material Sciences (AREA)
  • Internal Circuitry In Semiconductor Integrated Circuit Devices (AREA)
  • Weting (AREA)

Description

Die Erfindung bezieht sich auf ein Verfahren gemäß dem Oberbegriff des Anspruchs 1. Ein derartiges Verfahren ist bekannt.
In der Mikroelektronik ist eine hohe Konzentration leitender Wege auf verhältnismäßig kleinem Raum vorgesehen. Mit Vorteil sind solche leitenden Wege in Schichten angeordnet, welche eine Unterlage überdekken; hierbei ergibt sich die Notwendigkeit, daß sich leitende Wege in verschiedenen Schichten überlappen oder kreuzen, während eine elektrische Isolation dazwischen aufrechterhalten werden muß.
Typisch ist das Problem der Schaffung einer Anzahl von Zwischenverbindungen, sei es galvanisch oder kapazitiv, mit verschiedenen Schaltungselementen in einer monolithischen integrierten Schaltung. Dicht verwandt ist das Problem der Herstellung getrennter Verbindungen mit zwei in dichtem Abstand befindlichen Bereichen, wo es als günstig angesehen wird, eine Verbindung vorliegen zu haben, welche die Kante der anderen Verbindung überlappt, obgleich eine elektrische Isolation hiervon aufrechterhalten wird.
Ein allgemein bekanntes Verfahren zur Erzielung eines gewünschten Zwischenverbindungsmusters in der Technik der intergrierten Schaltungen umfaßt zuerst die Bildung einer leitenden Schicht über dem Halbleiterwafer, typischerweise elektrisch hiervon über den meisten Teilen der Oberfläche durch eine Zwischenisolierschicht isoliert, wobei jedoch eine Verbindung daran gewählten Bereichen durch öffnungen oder Dickem duzierungen in der Isolierschicht hergestellt wird. Te der leitenden Schicht werden alsdann selektiv entfen ■5 um das erste leitende Muster oder das erste Niveau d Metallisierung zu bilden. Alsdann wird nach Herstellu einer Isolierschicht über diesem leitenden Muster π geeigneten öffnungen oder Bereichen reduziert Dicke in der gesamten Isolation, wo eine Verbindu
ίο mit dem Wafer oder dem ersten Muster erwünscht i eine zweite zusammenhängende leitende Schic aufgebracht, wobei gewählte Teile derselben alsda entfernt werden, um das zweite leitende Muster od das zweite Metallisierungsniveau zu bilden.
Auf diese Weise hergestellte Zwischen verbindung muster zeigen zu oft Defekte, beispielsweise Unterbr chungen oder Kurzschlüsse, die an den Bereich gelegen sind, wo das eine der beiden leitenden Must eine Überkreuzung des anderen bildet
Aufgabe der vorliegenden Erfindung ist die Reduzi rung des Auftretens derartiger Defekte.
Die erfindungsgemäße Lösung dieser Aufgabe ergil sich durch die kennzeichnenden Merkmale des Ai Spruchs 1.
Aus der DE-OS 15 64 896 ist es bereits bekam Isolierstoffpodeste auf Halbleiterkörper mit abgeflac ten Kanten zu versehen, um zu verhindern, daß die a die Isolierstoffpodeste führenden Leitbahnen im Kai tenbereich der Podeste unterbrochen werden. Ferner i es bereits aus »Bell Laboratories Record«, Okt.-No 1966, Seiten 313 bis 317 bekannt, Trennschlitze zwisch« den verschiedenen Bauelementen eines Siliciumwafe durch anisotropes Ätzen herzustellen.
Dieses Verfahren führt zu einem unteren leitende Muster, bei welchem die Kanten des leitenden Elemen frei von abrupten Diskontinuitäten sind und eir gleichförmige Schicht aus Isoliermaterial darüb gebildet werden kann, bevor ein darüber erfolgend Aufbringen des zweiten leitenden Musters durchgefüh wird.
Vorteilhafte Ausgestaltungen und Weiterbildung! des Verfahrens nach Anspruch 1 ergeben sich aus d( Unteransprüchen. Die bei den Ansprüchen 3 bis vorgesehene Verwendung von polykristallinem Siliciu als untenliegende Verbindung ist an sich aus »IEE Spectrum«, Oktober 1969, Seiten 28 bis 35 bekannt. B diesem Stand der Technik ist eine zweite Verbindung ebene vorgesehen, die durch eine Isolierschicht von d< Verbindungen aus polykristallinem Silicium getrennt i:
Die Erfindung schafft also ein Verfahren, bei de zumindest zwei überlappende oder kreuzende Niveai elektrisch isolierter leitender Elemente verwend werden, um vorzugsweise Bereiche einer mikroelektn nischen Baueinheit zu verbinden. Ferner wird durch d Erfindung die Aufrechterhaltung einer gleichförmige Dicke der Isolation zwischen den beiden leitende Elementen erleichtert.
Die Erfindung und der Stand der Technik werde nachstehend anhand der Zeichnung näher erläutert. I zeigt
Fig. 1 verhältnismäßig abrupte Diskontinuitäten a den Kanten eines leitenden Musters bei Anwendun eines nach dem Stand der Technik bekannte Verfahrens im Schnitt durch einen Festkörper,
Fig. 2 den abgeflachten Kantenverlauf eines leite den Musters bei Anwendung des erfindungsgemäße Verfahrens in einer Darstellung ähnlich Fig. 1,
Fig. 3 —5 einen Festkörper in perspektivisch
Schnittdarstellung nach Durchführung verschiedener Verfahrensschritte, wobei als Endprodukt ein Festkörper mit zwei in zwei Niveaus liegenden leitenden [Mustern auf einem Halbleiterwafer erzeugt wird.
ft F i g. 1 zeigt den Querschnitt einer leitenden Verbinäung 11 des auf einer Unterlage 12 gebildeten leitenden jflusters, wenn ein nach dem Stand der Technik gekanntes Verfahren zur Herstellung des Musters verwendet wird. Eine Ätzgrundmaske 13 dient zur örtlichen Festlegung der Entfernung unerwünschter !feile der ursprünglichen gleichförmigen leitenden Schicht während des Ätzvorgangs. Typischerweise tritt eine gewisse Hinterschneidung während des Ätzvorjgangs auf, jedoch beträgt der veranschaulichte Winkel Θ zumindest 45°. Dieser Winkel ist noch sehr groß; wenn eine Isolierschicht über dem Kantenabschnitt aufgebracht wird, so zeigt sich eine Anfälligkeit für Defekte in der Isolierschicht an diesen Bereichen.
I Um solche Defekte zu vermindern, wird ;emäß F i g. 2 mittels der Maske 13/4 eine Verbindung 1 iA auf der Unterlage t2A durch Ätzen hergestellt wobei der Winkel θ nicht größer als etwa 30° ist, so daß eine gleichförmigere Isolierschicht über den Kantenteilen aufgebracht werden kann.
Ferner ist die Entfernung sich unstetig ändernder Kantenabschnitte vorteilhaft, selbst dann, wenn die verwendete Isolierschicht zur Schaffung einer Isolation gegenüber einem überdeckten zweiten leitenden Muster als eine gezüchtete Schicht erzeugt wird, die durch an Ort und Stelle erfolgende Umwandlung eines Hauptabschnitts der ersten leitenden Schicht gebildet wird. In diesem Fall entsteht der Hauptvorteil daraus, daß ein gleichförmiger Niederschlag des normalerweise bei der Herstellung von Kontaktlöchern in der Isolierschicht verwendeten Ätzgrundmaterials ermöglicht wird.
Wie sich aus F i g. 2 ergibt, kann dieser gewünschte Querschnitt des leitenden Materials erhalten werden, indem eine stärkere Hinterschneidung der Maske erzielt wird, dadurch, daß die Ätzgeschwindigkeit in der Ebene der leitenden Schicht höher als in deren Dickendimension gehalten wird. Ein solcher Gradient oder eine solche Anisotropie der Ätzgeschwindigkeiten kann auf verschiedene Weise erzielt werden. Beispielsweise kann das Material der leitenden Verbindung HA einen geeigneten Gradienten in der Zusammensetzung aufweisen. Ein solcher Zusammensetzungsgradient kann erzielt werden, indem zwei Metalle zusammen so verdampft werden, daß die entstehende Legierung einen Gradienten in den relativen Zusammensetzungen der beiden Metalle als Funktion der Dicke aufweist, wobei das weniger ätzbeständige Metall zur Oberseite hin zunimmt. Wahlweise kann das leitende Material 1 IA einen leitenden polykristallinen Halbleiter aufweisen, wobei die Anisotropie der Ätzgeschwindigkeit durch ein Profil in kristalliner Fehlordnung erreicht wird, die entweder durch Ionenbeschießung oder Niederschlagsbedingungen erreicht wird. Hierbei macht man von der Tatsache Gebrauch, daß ein eine stärkere Fehlordnung aufweisendes Material schneller als ein besser geordnetes Material geätzt werden kann.
Nachfolgend ist ein Ausführungsbeispiel des erfindungsgemäßen Verfahrens in Verbindung mit F i g. 3 - 5 erläutert, welche aufeinanderfolgende Verfahrensstufen bei der Herstellung eines Teiles eines Zwischenverbindungsmusters einer monolithischen integrierten Halbleiterschaltung darstellt. Zum besseren Verständnis ist die Zeichnung nicht maßstäblich angelegt. Fig. 3 zeigt einen Siliciumwafer21, welcher normalerweise mehrere Schaltungselemente (nicht im einzelnen gezeigt) enthält und durch leitende Filme an der Oberfläche des Wafers miteinander zu verbinden sind. Insbesondere sind verschiedene Öffnungen in der Oxidbeschichtung 22 vorgesehen, um zu ermöglichen, daß eine leitende Schicht 23 an der Oberfläche eine galvanische Verbindung mit dem Wafer an diesen Bereichen herstellt. Wenn eine kapazitive elektrische Verbindung hergestellt werden soll, ist wahlweise die Isolierschicht an den Bereichen, wo eine solche Verbindung gewünscht wird, lediglich verdünnt. Es verbleibt dann das Problem der Zwischenverbindung der Bereiche in einer gewünschten Form, um hierbei die Schaltungselemente zu verbinden. Im Interesse der Vereinfachung ist vorliegend lediglich dieser Teil des Herstellungsganges in Einzelheiten beschrieben. Es liegt eine Vielfalt von Verfahren vor, die nunmehr gewerblich angewendet werden und einen oxidbeschichteten Siliciumwafer nach Art von Fig.3 liefern, der an einer gemeinsamen Oberfläche mehrere Bereiche umfaßt, welche miteinander verbunden werden sollen.
Die leitende Schicht 23 ist im Sinne einer anisotropen Ätzung gewählt, insbesondere in dem Sinn, daß die Ätzung in Richtung der Ebene der Schicht schneller als in der Richtung senkrecht hierzu erfolgt. Dieser Zweck kann auf verschiedene Weise erfüllt werden. Beispielsweise kann die leitende Schicht durch zusammen erfolgenden Niederschlag zweier Metalle gebildet werden, wobei das Verhältnis der beiden sich mit der Zeit während des Niederschlags ändert, um einen Zusammensetzungsgradient mit der Dicke in der niedergeschlagenen Schicht zu schaffen. Beispielsweise kann die Schicht aus Kupfer oder Gold zusammengesetzt sein, wobei das anfänglich niedergeschlagene Material vorherrschend Gold ist und die Anteile der beiden Metalle mit der Zeit verschoben werden, bis das am Ende niedergeschlagene Material vorherrschend Kupfer ist. Alsdann wird ein Ätzmittel verwendet, welches um so schneller ätzt, je größer der Kupferanteil ist. Gemäß einem anderen Beispiel kann die leitende niedergeschlagene Schicht aus einem auf hohe Leitfähigkeit dotierten polykristallinen Silicium bestehen, wobei die Niederschlagsbedingungen so gewählt werden, daß das anfänglich niedergeschlagene Material verhältnismäßig gut geordnet ist, jedoch bei laufender Zeit die Fehlordnungsmenge in dem niedergeschlagenen Material steigt. Dies kann beispielsweise erzielt werden, indem die Temperatur der Unterlage mit der Zeit gesenkt wird, wenn das Silicium niedergeschlagen wird. Wahlweise kann eine gleichförmige polykristalline Schicht niedergeschlagen werden, wobei die an der Oberseite der Schicht eingeführte Fehlordnung durch Ionenbeschießung herbeigeführt wird. Gemäß einem anderen Ausführungsbeispiel kann die Schicht ein hochleitendes p-leitendes Silicium sein, dessen Dotierung zu der Oberfläche hin höher wird.
Nach Bildung der leitenden Schicht muß das Überschußmaterial entfernt werden, um das gewünschte erste leitende Muster festzulegen.
Dies kann in der Weise geschehen, die nunmehr bei der Hersteilung integrierter Schaltungen angewendet wird und typischerweise photolithographische Verfahren umfaßt, deren Enderzeugnis der Bildung einer ätzmittelbeständigen Maske über der leitenden Schicht gemäß dem gewünschten leitenden Muster für dieses Niveau der Metallisierung entspricht.
Als nächstes wird der maskierte Wafer einem
Ätzmittel ausgesetzt, welches in der gewünschten anisotropen Weise die leitende Schicht einätzt und auf der Oberfläche das gewünschte erste leitende Muster 24 gemäß F i g. 4 beläßt.
Für das Beispiel, welches die Schicht aus einer binären Zusammensetzung von Kupfer und Gold gemäß der obigen Beschreibung umfaßt, ist eine wäßrige Lösung von Eisenchlorid oder eine wäßrige Lösung von 70% Salpetersäure ein geeignetes Ätzmittel. Für das beschriebene Beispiel mit fehlgeordnetem polykristallinen Silicium umfaßt ein geeignetes Ätzmittel ein Gemisch, welches volumenmiißig aus drei Teilen einer 48°/oigen wäßrigen Lösung von Hydrofluorsäure, fünf Teilen einer 7O°/oigen wäßrigen Lösung von Salpetersäure, drei Teilen Eisessig und zwei Teilen einer 3%igen wäßrigen Lösung von Quecksilbernitrat besteht. Tatsächlich ist in der Praxis eine große Anzahl von Ätzmitteln bekannt, welche gestörtes Material leichter als geordnetes Material ätzen. Ferner ist ein Ätzmittel zur anisotropen Ätzung eine;; p-leitenden Siliciums in einem Artikel mit dem Titel »A Water-Amine-Complexing Agent System for Etching Silicon«, Seiten 965 — 970, September 1967 in »Journal Electrochemical Society: Solid State Science« bekannt.
Der Ätzvorgang wird fortgesetzt, bis die Oxidschicht an den freigelegten Teilen der leitenden Schicht erreicht wird. Danach wird die Maske in normaler Weise entfernt; eine Schicht aus Isoliermaterial, welches typischerweise aus Siliciumdioxid bestehen kann, wird auf der Oberfläche des Wafers aufgebracht, um das leitende Muster zu überdecken und die Bildung eines zweiten leitenden Musters isoliert von dem ersten Muster zu ermöglichen. Die Anwendung abgeschrägter Kanten für das leitende Element, welches das erste leitende Muster bildet, ermöglicht, daß diese Schicht aus Isoliermaterial gleichförmige- über dem leitenden Element niedergeschlagen werden kann.
In einigen Fällen kann es vorteilhaft sein, die Isolierschicht durch an Ort und Stelle erfolgende Umwandlung eines oberen Abschnittes des leitenden Musters zu bilden. Wenn beispielsweise das erste Muster aus Silicium gebildet ist, kann eine Aufheizung in einer oxidierenden Atmosphäre in der üblichen Weise verwendet werden, um eine isolierende Schicht darüber auszubilden. In diesem Fall ist die abgeschrägte Kante für die nachfolgende Verarbeitung vorteilhaft. Insbesondere wird das folgende gleichförmige Absetzen der Ätzgrundschicht erleichtert, die normalerweise verwendet wird, um die Formgebung der isolierten Schicht über der ersten Metallisierungsschicht zu steuern und die Wahrscheinlichkeit von Defekten in der Überlappung oder dem Oberkreuzungsbereich zu reduzieren.
Danach muß das zweite Niveau des gewünschtei leitenden Musters hergestellt werden.
Wenn dieses Muster eine elektrische Verbindung zi dem Halbleiterwafer haben soll, sei es galvanisch ode kapazitiv, so werden zuerst entsprechend öffnungei oder Verdünnungen der isolierenden Schichten übe: dem Wafer an den zur Verbindung gewünschtei Bereichen vorgesehen. Dies kann mit Vorteil durcl Anwendung üblicher photolithographischer Verfahrei geschehen und ist nachfolgend nicht in Einzelheitei erläutert.
Nachdem die entsprechenden öffnungen angebrach wurden, erfolgt das Aufbringen einer vorteilhafterweis« stetigen leitenden Schicht. Wenn das gewünscht», Zwischenverbindungsmuster eine weitere Überlappung oder Überkreuzung der leitenden Elemente über den; zweiten Muster erfordert, so kann die Schicht mi Vorteil von der Art sein, weiche anfänglich zu Herstellung des ersten leitenden Musters abgesetz
wird. Wenn es jedoch unnötig ist, zusätzliche Überkreu zungs- oder Überlappungsmuster herzustellen, kam dieses zweite leitende Muster in üblicherweise unte Verwendung normaler Stoffe hergestellt werdeil Danach werden in jedem Fall übliche photolithography sehe Verfahren verwendet, um überschüssiges Materia von dieser zweiten Schicht zu entfernen und dk gewünschte leitende Muster 25 zu belassen, welches voi dem ersten leitenden Muster 24 durch eine Isolier schicht 26 gemäß F i g. 5 isoliert ist. Im Interesse de Vereinfachung ist das volle Ausmaß der Isolierschich
26 nicht veranschaulicht. ■'.'
Die Erfindung ist anwendbar auf die Bildung eine
leitenden Verbindung, welche nicht völlig ein darunter liegendes leitendes Element überkreuzt, sondern ledig Hch überlappt. Dieser Fall entsteht typisch dort, wo e vorteilhaft ist, getrennte Verbindungen entweder direk oder kapazitiv zu zwei in dichtem Abstand gelegem Bereiche eines Halbleiterwafer herzustellen, wie die beispielsweise bei gewissen Formen Feldeffekttransi stören mit isoliertem Gate oder ladungsgekoppelte Schaltungen der Fall ist.
Die Grundlagen der Erfindung können auf jede Forn einer Mikroschaltung ausgedehnt werden, einschließlicl vielschichtiger Zwischenverbindungsmuster, beispiels weise Dünn- und Dickfilmschaltungen, einschließlicl einfacher Widerstände und Kapazitäten sowie Schal tungen, beispielsweise ladungsgekoppelter Schaltungen einschließlich in erster Linie kapazitiver Verbindungei zu einem Halbleiterwafer. Die Erfindung kann sogar au magnetische Mikroschaltungen angewendet werden wenn sich die Notwendigkeit für Vielschicht-Zwischen verbindungen ergibt.
Hierzu 1 Blatt Zeichnungen

Claims (5)

Patentansprüche:
1. Verfahren zur Herstellung eines Musters sich kreuzender oder überlappender elektrisch leitender Verbindungen auf einem elektrischen Bauelement, das zumindest zwei voneinander isolierte leitende Muster umfaßt, dadurch gekennzeichnet, daß die unteren leitenden Verbindungen (24) aus einer Schicht (23) ausgeätzt werden, welche in ihrer Dickenrichtung langsamer als in der Richtung senkrecht hierzu ätzbar ist, wobei die Ätzgeschwindigkeiten auf solche Werte eingestellt werden, daß der Winkel (Θ) zwischen den Seitenflächen der geätzten leitenden Verbindungen (24) und der Unterfläche einer Ätzmaske (\5A) nicht größer als 30° ist.
2. Verfahren nach Anspruch 1, dadurch gekennzeichnet, daß die untere leitende Schicht aus einer binären Legierung besteht, deren Zusammensetzung sich mit der Dicke der Schicht ändert, um eine anisotrope Ätzgeschwindigkeit einzustellen.
3. Verfahren nach Anspruch 1, dadurch gekennzeichnet, daß die untere leitende Schicht polykristallin ist und daß die Gitterfehlordnung sich mit der Dicke ändert, um eine anisotrope Ätzgeschwindigkeit einzustellen.
4. Verfahren nach Anspruch 1, dadurch gekennzeichnet, daß die untere leitende Schicht aus einem polykristallinen Halbleitermaterial besteht, bei welchem die Leitfähigkeit sich mit der Dicke ändert, um eine anisotrope Ätzgeschwindigkeit einzustellen.
5. Verfahren nach Anspruch 3 oder 4, dadurch gekennzeichnet, daß das Bauelement ein oxidbeschichtetes Siliciumkristall-Unterlagematerial aufweist und das untere leitende Muster aus polykristallinem Silicium besteht.
DE2132099A 1970-06-29 1971-06-28 Verfahren zur Herstellung eines Musters sich kreuzender oder überlappender elektrisch leitender Verbindungen Expired DE2132099C3 (de)

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
US5078070A 1970-06-29 1970-06-29

Publications (3)

Publication Number Publication Date
DE2132099A1 DE2132099A1 (de) 1972-01-05
DE2132099B2 DE2132099B2 (de) 1979-10-11
DE2132099C3 true DE2132099C3 (de) 1983-12-01

Family

ID=21967382

Family Applications (1)

Application Number Title Priority Date Filing Date
DE2132099A Expired DE2132099C3 (de) 1970-06-29 1971-06-28 Verfahren zur Herstellung eines Musters sich kreuzender oder überlappender elektrisch leitender Verbindungen

Country Status (9)

Country Link
US (1) US3675319A (de)
JP (1) JPS557018B1 (de)
BE (1) BE768899A (de)
CA (1) CA922425A (de)
DE (1) DE2132099C3 (de)
FR (1) FR2096566B1 (de)
GB (1) GB1348731A (de)
NL (1) NL174413C (de)
SE (1) SE373983B (de)

Families Citing this family (8)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US3936331A (en) * 1974-04-01 1976-02-03 Fairchild Camera And Instrument Corporation Process for forming sloped topography contact areas between polycrystalline silicon and single-crystal silicon
GB1501114A (en) * 1974-04-25 1978-02-15 Rca Corp Method of making a semiconductor device
US4181564A (en) * 1978-04-24 1980-01-01 Bell Telephone Laboratories, Incorporated Fabrication of patterned silicon nitride insulating layers having gently sloping sidewalls
US4354309A (en) * 1978-12-29 1982-10-19 International Business Machines Corp. Method of manufacturing a metal-insulator-semiconductor device utilizing a graded deposition of polycrystalline silicon
US5285571A (en) * 1992-10-13 1994-02-15 General Electric Company Method for extending an electrical conductor over an edge of an HDI substrate
DE19649972C2 (de) * 1996-11-22 2002-11-07 Siemens Ag Verfahren zur Herstellung eines Leitungssatzes für Kraftfahrzeuge
US20140264340A1 (en) * 2013-03-14 2014-09-18 Sandia Corporation Reversible hybridization of large surface area array electronics
US9905471B2 (en) * 2016-04-28 2018-02-27 Taiwan Semiconductor Manufacturing Co., Ltd. Integrated circuit structure and method forming trenches with different depths

Family Cites Families (6)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US3260634A (en) * 1961-02-17 1966-07-12 Motorola Inc Method of etching a semiconductor wafer to provide tapered dice
NL285523A (de) * 1961-11-24
FR1379429A (fr) * 1963-01-31 1964-11-20 Motorola Inc Procédé d'isolement électrique pour circuits miniaturisés
DE1564896A1 (de) * 1966-08-30 1970-01-08 Telefunken Patent Halbleiteranordnung
BE758160A (fr) * 1969-10-31 1971-04-01 Fairchild Camera Instr Co Structure metallique a couches multiples et procede de fabrication d'une telle structure
JPS563951B2 (de) * 1973-05-15 1981-01-28

Also Published As

Publication number Publication date
NL174413B (nl) 1984-01-02
NL7108656A (de) 1971-12-31
US3675319A (en) 1972-07-11
DE2132099B2 (de) 1979-10-11
FR2096566A1 (de) 1972-02-18
GB1348731A (en) 1974-03-20
CA922425A (en) 1973-03-06
BE768899A (fr) 1971-11-03
FR2096566B1 (de) 1975-02-07
NL174413C (nl) 1984-06-01
DE2132099A1 (de) 1972-01-05
JPS557018B1 (de) 1980-02-21
SE373983B (de) 1975-02-17

Similar Documents

Publication Publication Date Title
DE19538634C2 (de) Verfahren zum Vereinzeln von elektronischen Elementen aus einem Halbleiterwafer
DE2945533C2 (de) Verfahren zur Herstellung eines Verdrahtungssystems
EP0030640B1 (de) Verfahren zum Anbringen einer selbstausrichtenden Gateelektrode in einem V-Metalloxid-Feldeffekttransistor
DE3834241C2 (de) Halbleitereinrichtung und Verfahren zum Herstellen einer Halbleitereinrichtung
DE2646308C3 (de) Verfahren zum Herstellen nahe beieinander liegender elektrisch leitender Schichten
DE2229457A1 (de) Verfahren zur herstellung eines halbleiterbauelementes
EP0002185A1 (de) Verfahren zum Herstellen einer Verbindung zwischen zwei sich kreuzenden, auf der Oberfläche eines Substrats verlaufenden Leiterzügen
DE2729030A1 (de) Verfahren zum erzeugen eines mehrschichtigen leiterzugsmusters bei der herstellung monolithisch integrierter schaltungen
DE2723944A1 (de) Anordnung aus einer strukturierten schicht und einem muster festgelegter dicke und verfahren zu ihrer herstellung
DE2313219B2 (de) Verfahren zur Herstellung einer Halbleiteranordnung mit einer auf mehreren Niveaus liegenden Metallisierung
DE2740757C2 (de) Halbleiteranordnung und Verfahren zu deren Herstellung
CH617037A5 (de)
DE2636971A1 (de) Verfahren zum herstellen einer isolierenden schicht mit ebener oberflaeche auf einem substrat
DE2132099C3 (de) Verfahren zur Herstellung eines Musters sich kreuzender oder überlappender elektrisch leitender Verbindungen
DE3544539A1 (de) Halbleiteranordnung mit metallisierungsbahnen verschiedener staerke sowie verfahren zu deren herstellung
DE2931825A1 (de) Magnetblasen-speichervorrichtung
DE2361804A1 (de) Verfahren zur herstellung von supraleitenden kontakten und schaltkreisen mit josephson-elementen
DE10240099A1 (de) Herstellungsverfahren für eine Halbleiterstruktur
DE3034980A1 (de) Verfahren zur herstellung von verbundkoerpern
DE4408564C2 (de) Verfahren zur Herstellung einer Mehrschicht-Leitungsstruktur in einer Halbleitereinrichtung
EP0013728A1 (de) Verfahren zur Herstellung von elektrischen Verbindungen zwischen Leiterschichten in Halbleiterstrukturen
DE2451486C2 (de) Verfahren zum Herstellen von integrierten Halbleiteranordnungen
DE19719909A1 (de) Zweifaches Damaszierverfahren
DE4200284C2 (de) Halbleitereinrichtung und Verfahren zu deren Herstellung
DE2453528C2 (de) Maskierungsverfahren

Legal Events

Date Code Title Description
OD Request for examination
8225 Change of the main classification

Ipc: H05K 3/46

8226 Change of the secondary classification

Ipc: H05K 3/10

8281 Inventor (new situation)

Free format text: SMITH, GEORGE ELWOOD, MURRAY HILL, N.J., US

C3 Grant after two publication steps (3rd publication)