DE4408564C2 - Verfahren zur Herstellung einer Mehrschicht-Leitungsstruktur in einer Halbleitereinrichtung - Google Patents

Verfahren zur Herstellung einer Mehrschicht-Leitungsstruktur in einer Halbleitereinrichtung

Info

Publication number
DE4408564C2
DE4408564C2 DE4408564A DE4408564A DE4408564C2 DE 4408564 C2 DE4408564 C2 DE 4408564C2 DE 4408564 A DE4408564 A DE 4408564A DE 4408564 A DE4408564 A DE 4408564A DE 4408564 C2 DE4408564 C2 DE 4408564C2
Authority
DE
Germany
Prior art keywords
film
insulation film
contact opening
layer
interlayer insulation
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Expired - Fee Related
Application number
DE4408564A
Other languages
English (en)
Other versions
DE4408564A1 (de
Inventor
Young Kwon Jun
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
SK Hynix Inc
Original Assignee
Goldstar Electron Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Goldstar Electron Co Ltd filed Critical Goldstar Electron Co Ltd
Publication of DE4408564A1 publication Critical patent/DE4408564A1/de
Application granted granted Critical
Publication of DE4408564C2 publication Critical patent/DE4408564C2/de
Anticipated expiration legal-status Critical
Expired - Fee Related legal-status Critical Current

Links

Classifications

    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/18Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/28Manufacture of electrodes on semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/268
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/71Manufacture of specific parts of devices defined in group H01L21/70
    • H01L21/768Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics
    • H01L21/76838Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics characterised by the formation and the after-treatment of the conductors
    • H01L21/76877Filling of holes, grooves or trenches, e.g. vias, with conductive material
    • H01L21/76882Reflowing or applying of pressure to better fill the contact hole

Landscapes

  • Engineering & Computer Science (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Manufacturing & Machinery (AREA)
  • Computer Hardware Design (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Internal Circuitry In Semiconductor Integrated Circuit Devices (AREA)

Description

Die Erfindung bezieht sich auf ein Verfahren zur Herstellung einer Mehr­ schicht-Leitungsstruktur in einer Halbleitereinrichtung.
Halbleitereinrichtungen werden heutzutage mehr und mehr miniaturi­ siert, um einerseits zu einem höheren Integrationsgrad zu kommen und um sie andererseits mit einer höheren Arbeitsgeschwindigkeit betreiben zu können. Wird insbesondere bei der Bildung einer Mehrschicht-Lei­ tungsstruktur in einer Halbleitereinrichtung die Ausdehnung bzw. Breite der Leitungsschichten geringer und wird ferner der Abstand zwischen den Schichten kürzer, so verringert sich dabei auch die Größe der Kontaktöff­ nungen.
Zur Bildung einer Kontaktöffnung wurde vorgeschlagen, ein reaktives Io­ nenätzverfahren einzusetzen, das nachfolgend als "RIE"-Verfahren be­ zeichnet werden soll. Zwar läßt sich hierbei der Ätzvorgang sehr genau steuern, jedoch ist das Seitenätzverhalten schlecht.
Konventionelle Verfahren zur Bildung einer Zweischicht-Leitungsstruk­ tur sowie zur Bildung einer Kontaktöffnung durch Anwendung des RIE- Verfahrens werden nachfolgend unter Bezugnahme auf die Zeichnung be­ schrieben.
Dabei zeigt die Fig. 1 Querschnitte durch eine Mehrschicht-Leitungs­ struktur in einer Halbleitereinrichtung in unterschiedlichen Herstel­ lungsstufen.
Gemäß Fig. 1A wird zunächst ein Substrat 1 einem thermischen Oxida­ tionsprozeß unterworfen, um auf der Oberfläche des Substrats 1 einen Si­ liciumoxidfilm 12 zu erhalten. Sodann wird auf der Oberfläche des Silici­ umoxidfilms 12 Aluminium-Silicium (Al-Si) niedergeschlagen und struktu­ riert, und zwar zur Bildung einer ersten Leitungsschicht 13 mit einer Mehr­ zahl von parallel zueinander verlaufenden und voneinander beabstandeten Leitungen. Auf die Oberfläche der so erhaltenen Struktur wird dann ein Ni­ tridfilm 14 als Isolationsfilm aufgebracht, und zwar unter Anwendung eines Plasmaprozes­ ses.
Um die Oberfläche des Nitridfilms 14 einzuebnen, wird auf diese eine Sili­ calösung aufgebracht, die anschließend getempert wird, um einen Silica- Isolationsfilm 15 zu erhalten, wie in Fig. 1B zu erkennen ist.
Auf den Silica-Isolationsfilm 15 wird sodann gemäß Fig. 1C ein Photore­ sist aufgebracht, der anschließend belichtet und entwickelt wird, und zwar unter Anwendung eines konventionellen Photoätzprozesses. Auf die­ se Weise wird ein Photoresistmuster 16 erhalten. Unter Verwendung des Photoresistmusters 16 als Maske erfolgt die Durchführung eines RIE-Pro­ zesses zwecks selektiver Ätzung des Silica-Isolationsfilms 15 und des Ni­ tridfilms 14. Im Ergebnis entsteht eine Kontaktöffnung 17, durch die eine ausgewählte erste Leitung freigelegt wird.
Nachdem das Photoresistmuster 16 entfernt worden ist, wird gemäß Fig. 1D auf den Silica-Isolationsfilm 15 mit der Kontaktöffnung 17, also auf die gesamte Oberfläche der resultierenden Struktur Al-Si niedergeschlagen, und zwar durch einen konventionellen Sputterprozeß. Diese Al-Si Schicht wird dann strukturiert, um eine zweite Leitungsschicht 18 zu erhalten. Im Ergebnis liegt somit eine Halbleitereinrichtung mit einer Zweischicht-Lei­ tungsstruktur vor.
Bei dem oben beschriebenen konventionellen Verfahren treten jedoch ei­ nige Probleme auf. So ist es z. B. erforderlich, die Seitenwand der Kontakt­ öffnung 17 im Zwischenschicht-Isolationsfilm, der aus dem Nitridfilm 14 und dem Silica-Isolationsfilm 15 besteht, zu neigen, beispielsweise im Winkel von etwa 45 bis etwa 55°, um zu verhindern, daß Unterbrechungen der zweiten Leitungsschicht 18 innerhalb der Kontaktöffnung 17 auftre­ ten. In Abhängigkeit von dem Flächenverhältnis von Photoresistmuster 16 zu Nitridfilm 14, der Ätzgeschwindigkeit sowie der Stabilität des Ätzverfahrens bildet sich an der Seitenwand der Kontaktöffnung 17 nur eine sehr dünne zweite Leitungsschicht 18 aus, da die Seitenwand der Kontaktöffnung 17 sehr steil ist, wie die Fig. 1C zeigt. In einem derart dünnen Bereich der zweiten Leitungsschicht 18 kann es leicht zu Leitungsunter­ brechungen kommen, da hier die Stromdichte sehr hoch ist.
Ist darüber hinaus der aus dem Nitridfilm 14 und dem Silica-Isolations­ film 15 bestehende Zwischenschicht-Isolationsfilm dick, so kann es infol­ ge der Ausnehmung im Photoresist 16 zu starken Schwankungen der Ätz­ parameter kommen so daß es schwierig ist, die Kontaktöffnung über ihren gesamten Verlauf klein auszubilden.
Um hier Abhilfe zu schaffen, wurde bereits in der koreanischen Patentpu­ blikation Nr. 90-1834, einem Familienmitglied der US 47 28 627, ein Verfahren zur Herstellung einer Mehrschicht- Leitungsstruktur von Mase Yaskaz et al. vorgeschlagen, das nachfolgend unter Bezugnahme auf die Fig. 2A bis 2E näher erläutert werden soll.
Nach diesem Verfahren wird zunächst auf einem Substrat 1 gemäß Fig. 2A ein Siliciumoxidfilm 2 gebildet, auf den dann eine Al-Si Legierung auf­ gebracht wird. Diese Al-Si Legierung wird anschließend durch einen Pho­ toätzprozeß strukturiert, und zwar unter Verwendung eines photoemp­ findlichen Films 4 als Maske, um eine erste Leitungsschicht 3 zu erhalten.
Nachdem gemäß Fig. 2B der photoempfindliche Film entfernt worden ist, wird mehrere Male ein Plasma-CVD-Prozeß bei einer Temperatur von nicht mehr als 300°C ausgeführt, um relativ dick Nitridfilme 5 und 6 zu bilden, die keine Vorsprünge aufweisen. Dabei ist der zuerst gebildete Nitridfilm 5 dünner als der auf ihm liegende Nitridfilm 6. Anschließend wird ein Silica- Isolationsfilm 7 auf dem Nitridfilm 6 gebildet, um die gesamte Oberfläche der so erhaltenen Struktur einzuebnen, also insbesondere die stufenför­ migen Bereiche, die durch Bildung der ersten Leitungsschicht 3 entstan­ den sind.
Danach wird gemäß Fig. 2C der Silica-Isolationsfilm 7 mit einem photo­ empfindlichen Film abgedeckt, der anschließend in einem Photoätzprozeß belichtet und entwickelt wird, um ein Filmmuster 8 zu erhalten. Unter Verwendung des Filmmusters 8 als Maske werden danach der Silica-Isola­ tionsfilm 7 und die Nitridfilme 6 und 5 in dieser Reihenfolge geätzt, um ei­ ne Kontaktöffnung 9 zu erhalten, die die erste Leitungsschicht 3 freilegt.
Nach Entfernen des Filmmusters 8 gemäß Fig. 2D erfolgt ein Tempe­ rungsprozeß bei etwa 500°C für etwa 15 Minuten, um auf der ersten Lei­ tungsschicht 3 im Bereich der freigelegten Kontaktöffnung 9 einen Vor­ sprung 10 zu erzeugen, also eine in die Kontaktöffnung 9 hineinragende Auswölbung. Die Bildung des Vorsprungs 10 erfolgt aufgrund des soge­ nannten "Hillock Phänomens", das bei Aluminium Al zu beobachten ist, welches sich in der ersten Leitungsschicht 3 befindet.
Schließlich wird gemäß Fig. 2E eine weitere Al-Si Legierung auf die ge­ samte Oberfläche der so erhaltenen Struktur aufgebracht, und zwar zur Bildung einer zweiten Leitungsschicht 11, die durch die Kontaktöffnung 9 hindurch mit der ersten Leitungsschicht 3 elektrisch in Kontakt steht.
Beim Verfahren von Mase et al. wird vom Al Hillock Phänomen Gebrauch gemacht, das bei der Temperung von Al auftritt, um die Kontaktöffnung auszufüllen, und um dadurch eine Verbindung zwischen der unteren Lei­ tung und der oberen Leitung zu schaffen.
Bei der Bildung des Vorsprungs infolge des Al Hillock Phänomens werden jedoch in der ersten Leitungsschicht aufgrund der Bewegung von Al im Be­ reich benachbart zum Vorsprung Leerstellen bzw. Hohlräume oder Lücken erzeugt, was zu einer Leitungsbeschädigung führt. Darüber hinaus läßt sich die Größe bzw. Form des Vorsprungs nicht genau einstellen, so daß das von Mase et al. vorgeschlagene Verfahren zu einer inhomogenen Lei­ tungsstruktur führt und darüber hinaus nicht reproduzierbar ist.
Bei dem bekannten Verfahren wird zur Ausbildung einer sich durch einen Zwischenschichtisolator erstreckenden Verbindung ein sich in eine Kontaktöffnung im Zwischenschichtisolator erstreckender kleiner Hügel dadurch gebildet wird, daß nach Ausbildung des Zwischenschichtisolators über ei­ ner ersten Leiterstruktur und Herstellen der Kontaktöffnung ein Temperungsschritt ausgeführt wird, durch den Leitermaterial der ersten Leiterstruktur in die Kon­ taktöffnung fließt, so daß die Kontaktöffnung teilweise von unten her ausgefüllt wird, bevor die zweite Leiterstruktur auf den Zwischenschichtisolator aufgebracht wird, wobei der verbleibende Freiraum der Kontaktöffnung von oben mit Leiter­ material gefüllt wird.
Diese Vorgehensweise hat den Nachteil, daß die erste Leiterstruktur geschwächt wird und daß zur vollständigen Ausbildung des Verbindungsleiters die Kontaktöff­ nung auch noch von oben aufgefüllt werden muß.
Bei einem weiteren bekannten Verfahren (DE 41 30 535 A1) zur Herstellung einer Mehrschicht-Leitungsstruktur in einer Halbleitereinrichtung wird auf ein Halblei­ tersubstrat zunächst eine Siliziumoxidschicht und daran anschließend eine erste Aluminiumschicht aufgebracht, die nachfolgend mit einem dünnen Zwischenschich­ tisolierfilm bedeckt wird. Dann wird in dem Zwischenschichtisolierfilm ein Kon­ taktloch gebildet, so daß anschließend eine Aluminiumschicht aufgebracht werden kann, die unter Zuhilfenahme einer Maske geätzt wird, um einen leitenden Me­ tallstopfen zu bilden.
Danach wird dann ein zweiter Zwischenschichtisolierfilm und ein Photoresist auf­ gebracht und zurückgeätzt, um den Kopf der leitenden Säule freizulegen. Nach dem Entfernen von Resten der Photoresistschicht wird dann eine weitere Alumini­ umschicht aufgebracht, um eine zweite Leiterstruktur zu erhalten, die über den Metallstopfen mit der ersten Leiterstruktur verbunden ist Dieses bekannte Verfahren kann nur auf Mehrschicht-Leitungsstrukturen ange­ wandt werden, bei denen der Zwischenschichtisolator aus einzelnen Zwischen­ schichtisolierfilmen aufgebaut ist, wobei insbesondere der erste, also der auf der ersten Leitungsstruktur aufgebrachte Zwischenschichtisolationsfilm relativ dünn ausgebildet sein muß, also so, daß das Kontaktloch verglichen mit seiner Tiefe ei­ ne große Breite aufweist, um sicherzustellen, daß das Kontaktloch beim Aufbrin­ gen der Aluminiumschicht genügend ausgefüllt wird.
Bei einem anderen bekannten Verfahren (DE 43 11 509 A1) zur Herstellung einer Mehrschicht-Leitungsstruktur in einer Halbleitereinrichtung wird auf einem auf ei­ nem Halbleitersubstrat liegenden Isolationsfilm eine erste Leitungsschicht gebildet, auf die ein erster dünner Zwischenschicht-Isolationsfilm aufgebracht wird. Im er­ sten Zwischenschicht-Isolationsfilm wird dann eine die erste Leitungsschicht frei­ legenden Kontaktöffnung ausgebildet. Anschließend wird auf den ersten Zwischen­ schicht-Isolationsfilm und die Kontaktöffnung ein Metallfilm aufgebracht, der ei­ ner thermischen Behandlung unterzogen wird, die es erlaubt, die Oberfäche des Metallfilms zu glätten.
Danach wird der Metallfilm derart selektiv geätzt, daß er nur oberhalb der Kon­ taktöffnung und um diese herum verbleibt. Anschließend wird ein zweiter Zwi­ schenschicht-Isolationsfilm auf den stehengebliebenen Metallfilm und den ersten Zwischenschicht-Isolationsfilm aufgebracht, der dann von einem dritten Isolation­ film mit ebener Oberfläche überdeckt wird. Der zweite und der dritte Zwischen­ schicht-Isolationsfilm werden dann zurückgeätzt, bis die Oberfläche des verbliebe­ nen Metallfilms freiliegt. Abschließend wird dann eine zweiten Leitungsschicht auf dem Zwischenschicht-Isolator und dem Metallstopfen ausgebildet.
Ferner ist es bekannt (S. Wolf, "Silicon Processing for the VLSI Era, Volume 2: Process Integration", Lattice Press, Sunset Beach (Ca), 1990, Seiten 194 bis 204), Zwischenschichtisolationsfilme von Mehrschicht-Leitungsstrukturen zu glätten und Kontaktöffnungen in geglätteten Zwischenschichtisolationsfilmen mit Leitermateri­ al zu füllen. Dies kann jedoch problematisch sein, da die Tiefe der Kontaktöffnun­ gen über einem Bereich von 0,3 bis 1.3 µm variiert.
Der Erfindung liegt die Aufgabe zugrunde, ein weiteres Verfahren zur Herstellung einer Mehrschicht-Leitungsstruktur in einer Halbleitereinrichtung bereitzustellen, das es insbesondere ermöglicht, abgestufte Bereiche besser abzudecken, und zu ei­ ner Verringerung des Leitungswiderstandes führt.
Diese Aufgabe wird durch das Verfahren nach Anspruch 1 gelöst. Vorteilhafte Weiterbildungen der Erfindung sind in den Unteransprüchen angegeben.
Die Erfindung wird nachfolgend unter Bezugnahme auf die Zeichnung nä­ her beschrieben. Es zeigen:
Fig. 1A bis 1D Querschnitte durch eine Mehrschicht-Leitungsstruk­ tur einer Halbleitereinrichtung in unterschiedlichen Herstellungsstufen zur Erläuterung eines konventionellen Herstellungsverfahrens;
Fig. 2A bis 2E Querschnitte durch eine Mehrschicht-Leitungsstruk­ tur einer Halbleitereinrichtung in unterschiedlichen Herstellungsstufen zur Erläuterung eines anderen konventionellen Herstellungsverfahrens;
Fig. 3A bis 3H Querschnitte durch eine Mehrschicht-Leitungsstruk­ tur einer Halbleitereinrichtung in unterschiedlichen Herstellungsstufen zur Erläuterung eines ersten Ausführungsbeispiels eines erfindungsge­ mäßen Verfahrens; und
Fig. 4A und 4B Mehrschicht-Leitungsstrukturen einer Halbleiterein­ richtung, hergestellt nach einem zweiten Ausführungsbeispiel des erfin­ dungsgemäßen Verfahrens.
In Übereinstimmung mit der vorliegenden Erfindung wird eine Zwischen­ schichtstopfen-Metallschicht in einer Kontaktöffnung begraben, und zwar u. a. durch thermische Erhitzung und damit verbundener mechani­ scher Ausdehnung oder Schmelzung der Metallschicht, wodurch die Kon­ taktöffnung vollständig mit der Metallschicht ausgefüllt wird und dort ein Metallstopfen entsteht, der im oberen Bereich plan bzw. planarisiert ist und durch den verhindert wird, daß Beschädigungen im Leitungsbereich auftreten.
Bevorzugte Ausführungsbeispiele der Erfindung werden nachfolgend un­ ter Bezugnahme auf die Zeichnung im einzelnen beschrieben, wobei glei­ che Elemente mit denselben Bezugszeichen versehen sind.
Die Fig. 3A bis 3H zeigen ein Verfahren zur Bildung von Leitungen in einer Halbleitereinrichtung in Übereinstimmung mit einem ersten Aus­ führungsbeispiel der vorliegenden Erfindung.
Zunächst wird gemäß Fig. 3A auf einen zu einer Einrichtung gehörenden und nicht dargestellten Halbleiter ein Isolationsfilm 20 aufgebracht, bei­ spielsweise ein Oxidfilm. Danach wird der Oxidfilm bereichsweise mit ei­ nem leitenden Film abgedeckt, um eine Leitungsschicht zu erhalten. Als leitender Film kann vorzugsweise ein Al-Legierungsfilm zum Einsatz kom­ men. Der Al-Legierungsfilm kann durch einen allgemeinen Sputterprozeß aufgebracht werden, und zwar mit einer Dicke im Bereich von etwa 0,5 µm bis etwa 1,0 µm. Dieser leitende Film wird durch einen Photoätzprozeß strukturiert, um eine erste Leitungsschicht 21 zu erhalten. Die Form der strukturierten ersten Leitungsschicht ist in den Figuren nicht im einzel­ nen dargestellt. Als Ätzgas für die Al-Legierung kann vorzugsweise ein Cl2 enthaltendes Gas verwendet werden.
Die erste Leitungsschicht kann nicht nur der leitende Film sein, der durch Niederschlagung eines Metalls und Strukturierung desselben erhalten worden ist, wie oben beschrieben, sondern kann auch ein Verunreini­ gungsdiffusionsbereich in einem Halbleitersubstrat sein, also ein Source­ bereich oder ein Drainbereich. Im zuletzt genannten Fall wird eine im An­ schluß daran gebildete zweite Leitungsschicht als primäre Leitungs­ schicht angesehen, die mit dem Verunreinigungsdiffusionsbereich ver­ bunden ist.
Unter Anwendung eines Chemical Vapor Deposition Verfahrens (CVD-Ver­ fahren) oder eines plasmaverstärkten Chemical Vapor Deposition Verfah­ rens (PECVD-Verfahren) wird anschließend ein Zwischenschicht-Isola­ tionsfilm 22 auf die gesamte Oberfläche der so erhaltenen Struktur aufge­ bracht, beispielsweise ein Oxidfilm, ein Nitridfilm oder ein geschichteter Film aus einem Oxidfilm und einem Nitridfilm, und zwar mit einer Gesamt­ dicke von etwa 1 µm. Sodann wird der Zwischenschicht-Isolationsfilm 22 mit einem photoempfindlichen Film 23 bedeckt, der anschließend durch einen Photoätzprozeß belichtet und entwickelt wird, um ein gewünschtes Kontaktöffnungsmuster zu erhalten.
Entsprechend der Fig. 3B wird dann der Zwischenschicht-Isolationsfilm 22 unter Verwendung des strukturierten photoempfindlichen Films 23 als Maske anisotrop und isotrop geätzt, um im Zwischenschicht-Isolations­ film 22 eine Kontaktöffnung zu erhalten, durch die ein vorbestimmter Be­ reich der ersten Leitungsschicht freigelegt wird.
Besteht der Zwischenschicht-Isolationsfilm 22 aus einem oder mehreren Oxidfilmen, so wird beim anisotropen Ätzprozeß ein Gas verwendet, das CHF3 oder CF4 enthält. Beim isotropen Ätzprozeß kommt dagegen eine Naßätzlösung zum Einsatz, beispielsweise eine HF enthal­ tende Lösung. Besteht dagegen der Zwischenschicht-Isolationsfilm 22 aus Nitridfilmen, so wird beim anisotropen Ätzprozeß ein Gas verwendet, das CHF3 oder CF4 enthält, während beim isotropen Ätz­ prozeß eine Naßätzlösung zum Einsatz kommt, beispielsweise eine Phos­ phorsäure enthaltende Lösung. Die Ätzprozesse für die geschichtete Struktur aus dem Oxidfilm und dem Nitridfilm verwenden ein Ätzgas und eine Ätzlösung, die jeweils für die entsprechenden Filme geeignet sind.
Infolge des anisotropen und des isotropen Ätzens des Zwischenschicht- Isolationsfilms wird somit eine Kontaktöffnung erhalten, die in ihrem obe­ ren Bereich breiter ist als in ihrem unteren Bereich.
In Übereinstimmung mit Fig. 3C wird nach Entfernen des photoempfind­ lichen Filmmusters 23 mittels eines Sputterverfahrens auf die gesamte Oberfläche des Zwischenschicht-Isolationsfilms 22, der die Kontaktöff­ nung 24 enthält, eine Metallschicht 25 aufgebracht, und zwar mit einer Dicke von etwa 300 bis 1000 nm. Diese Metallschicht 25 dient später zur Bildung eines Zwischenschichtstopfens. Das Material zur Bildung der Metallschicht 25 enthält vorzugsweise Al oder eine Al-Le­ gierung.
In einem weiteren Schritt wird gemäß Fig. 3D ein photoempfindlicher Film auf die Zwischenschichtstopfen-Metallschicht 25 aufgebracht, der anschließend durch einen Photoätzprozeß belichtet und entwickelt wird, um ein Filmmuster 26 zu erhalten. Dieses Filmmuster 26 liegt also auf der Zwischenschichtstopfen-Metallschicht 25 in einem vorbestimmten Be­ reich, in welchem sich auch die Kontaktöffnung 24 befindet. Dabei dient das Filmmuster 26 als Maske, wenn die Zwischenschichtstopfen-Metall­ schicht 25 geätzt wird. Dieser Ätzprozeß wird so ausgeführt, daß das Volu­ men der Zwischenschichtstopfen-Metallschicht 25, die um den Kontakt­ öffnungsbereich herum verbleibt, dasselbe oder größer ist als dasjenige des Innenraums der Kontaktöffnung 24.
Nach Entfernen des photoempfindlichen Filmmusters 26 wird gemäß Fig. 3E auf die gesamte Oberfläche der so erhaltenen Struktur ein Zwi­ schenisolationsfilm 27 aufgebracht, und zwar mit einer Dicke von etwa 500 bis 1000 nm und unter Anwendung eines CVD- oder PECVD-Verfahrens. Bevorzugte Materialien zur Bildung des Zwi­ schenisolationsfilms 27 enthalten Oxide bzw. Nitride, wobei der Zwischen­ isolationsfilm 27 durch einen Oxidfilm und/oder einen Nitridfilm gebildet ist. Beispielsweise kann also nur ein Nitridfilm zur Bildung des Zwischen­ isolationsfilms 27 dienen.
Unter einer Inertgasatmosphäre, beispielsweise einer N2- oder Ar- Atmosphäre, oder unter einer reduzierenden Gasatmosphäre, beispielsweise unter einer H2-Atmosphäre, erfolgt ein Temperungsprozeß bei Tempera­ turen im Bereich von etwa 350 bis etwa 600°C sowie in einem Zeitraum von 1 bis 30 Minuten, um dabei die Zwischenschichtstopfen-Metallschicht 25 in einen fließfähigen Zustand zu bringen bzw. zu schmelzen, um auf diese Weise die Kontaktöffnung zu füllen, wie in Fig. 3F zu erkennen ist.
Niedrige Temperaturen beider Temperung, beispielsweise Temperaturen im Bereich von 350 bis 450°C führen dazu, daß die Isolationsfilme 22 und 27, die die Zwischenschichtstopfen-Metallschicht 25 umgeben, in der Zwi­ schenschichtstopfen-Metallschicht 25 Druckspannungen bzw. kompres­ sive Spannungen erzeugen, wodurch die Zwischenschichtstopfen-Metall­ schicht 25 mechanisch in den Zentralbereich der Kontaktöffnung ge­ drückt wird, also sich in diesen Zentralbereich hineinbewegt, der bezüg­ lich dieser Strömung den schwächsten Teil bildet.
Erfolgt die Temperung bei höheren Temperaturen, beispielsweise im Be­ reich von 500 bis 600°C, so ist der mechanische Strom der Zwischen­ schichtstopfen-Metallschicht 25 mehr oder weniger ein Flüssigkeits­ strom, der infolge des Schmelzens der Al-Legierung entsteht, die Bestand­ teil der Zwischenschichtstopfen-Metallschicht 25 ist. Durch diesen flüssi­ gen Metallstrom wird ebenfalls der Zentralraum der Kontaktöffnung und evtl. in ihr noch vorhandene Resträume gefüllt.
Wie in Fig. 3G gezeigt ist, wird anschließend der Zwischenisolationsfilm 27 durch ein Naßätzverfahren entfernt, so daß nur noch ein Metallstopfen 25A zur Verbindung der Leitungsschichten vorhanden ist.
In einem weiteren Verfahrensschritt wird gemäß Fig. 3H ein leitender Film zur Bildung einer Leitungsschicht mit einer Dicke von etwa 500 bis 1000 nm auf die gesamte Oberfläche der so erhaltenen Struktur aufgebracht, also auf den Metallstopfen 25A und den Zwischen­ schicht-Isolationsfilm 22. Dabei wird der leitende Film unter Anwendung eines Sputterprozesses erzeugt und anschließend strukturiert, um eine zweite Leitungsschicht 28 zu erhalten, die mit der ersten Leitungsschicht 21 über den Metallstopfen 25A verbunden ist, der sich in der Kontaktöff­ nung 24 befindet. Dabei kann auch der leitende Film zur Bildung der zwei­ ten Leitungsschicht 28 eine Al-Legierung enthalten. Danach wird die zwei­ te Leitungsschicht 28 durch einen Isolationsschutzfilm 29 abgedeckt.
Die Fig. 4A und 4B dienen zur Erläuterung eines weiteren Ausfüh­ rungsbeispiels der vorliegenden Erfindung.
Gemäß Fig. 4A wird vor der Bildung des Zwischenschicht-Isolationsfilms 22 in Fig. 3A ein Isolationsfilm 30 zur Einebnung von Stufen enthalten­ den Bereichen aufgebracht, und zwar durch Aufschleudern (Spin-on- Glass-Verfahren). Dabei kann der Isolationsfilm 30 ein Polyimid sein. Al­ ternativ dazu ist es gemäß Fig. 4B auch möglich, den Isolationsfilm 30 zurückzuätzen, und zwar so weit, daß nur noch Seitenwände 30A an der ersten Leitungsschicht 21 verbleiben. Natürlich läßt sich der Isolations­ film 30 auch in anderer geeigneter Weise aufbringen, und zwar auf die Strukturen 20 und 21.
Wie oben beschrieben, werden nach der Erfindung die Vorteile der Zwi­ schenschichtstopfen-Metallschicht und des Zwischenisolationsfilms aus­ genutzt, um einen Metallstopfen in der Kontaktöffnung zu erhalten. Dies führt zu einer erheblich verbesserten Reproduzierbarkeit und Homogenität der erfindungsgemäß hergestellten Halbleitereinrichtung.
Infolge des beschriebenen Metallflusses, der beim Verfahren nach der Er­ findung auftritt, ist es darüber hinaus möglich, die Leitungsschichten vor Beschädigungen zu schützen, was zu einer verbesserten Betriebszuver­ lässigkeit der Halbleitereinrichtung führt.

Claims (10)

1. Verfahren zur Herstellung einer Mehrschicht-Leitungsstruktur in einer Halbleitereinrichtung mit folgenden Schritten:
  • a) Bildung einer ersten Leitungsschicht (21) auf einem Isolationsfilm (20), der auf einem Halbleitersubstrat liegt;
  • b) Aufbringen eines Zwischenschicht-Isolationsfilms (22) auf die gesamte erste Leitungsschicht (21);
  • c) selektives Ätzen des Zwischenschicht-Isolationsfilms (22) zur Bildung ei­ ner die erste Leitungsschicht (21) freilegenden Kontaktöffnung (24);
  • d) Aufbringen eines Metallfilms (25) auf den Zwischenschicht-Isolationsfilm (22) sowie auf die Kontaktöffnung (24);
  • e) selektives Ätzen des Metallfilms (25), derart, daß der Metallfilm (25) nur oberhalb der Kontaktöffnung (24) und um diese herum verbleibt;
  • f) Aufbringen eines Zwischenisolationsfilms (27) auf den stehengebliebenen Metallfilm (25) und den Zwischenschicht-Isolationsfilm (22);
  • g) Tempern des vom Zwischenisolationsfilm (27) bedeckten Metallfilms (25), so daß der Metallfilm (25) in den Innenraum der Kontaktöffnung (24) hinein fließt und dort einen Metallstopfen (25A) bildet der die Kontaktöffnung (24) ausfüllt;
  • h) Entfernen des Zwischenisolationsfilms (27); und
  • i) Bildung einer zweiten Leitungsschicht (28) auf dem Zwischenschicht- Isolationsfilm (22) und dem Metallstopfen (25A).
2. Verfahren nach Anspruch 1, dadurch gekennzeichnet, daß die Kon­ taktöffnung (24) so hergestellt wird, daß sie in ihrem oberen Bereich weiter ist als in ihrem unteren Bereich.
3. Verfahren nach Anspruch 1, dadurch gekennzeichnet, daß beim Schritt c) des selektiven Ätzens des Zwischenschicht-Isolationsfilms (22) folgende Schritte ausgeführt werden:
  • - Bildung eines photoempfindlichen Films (23) auf dem Zwischenschicht- Isolationsfilm (22);
  • - selektives Belichten und Entwickeln des photoempfindlichen Films, um ein Filmmuster (23) zu erhalten; und
  • - anisotropes und isotropes Ätzen des Zwischenschicht-Isolationsfilms (22) unter Verwendung des Filmmusters (23) als Maske.
4. Verfahren nach Anspruch 1, dadurch gekennzeichnet, daß der Metall­ film (25) durch einen Aluminium-Film oder durch einen Aluminium-Legie­ rungsfilm gebildet wird.
5. Verfahren nach Anspruch 1, dadurch gekennzeichnet, daß der ober­ halb der Kontaktöffnung (24) und um dieser herum verbleibende Metallfilm (25) mit einer solchen Dicke und lateralen Ausdehnung hergestellt wird, daß dessen Volumen gleich oder größer ist als dasjenige des Innenraums der Kon­ taktöffnung (24).
6. Verfahren nach Anspruch 1, dadurch gekennzeichnet, daß der Zwi­ schenisolationsfilm (27) ein Nitridfilm ist.
7. Verfahren nach Anspruch 1, dadurch gekennzeichnet, daß das Tem­ pern in einer Inertgasumgebung oder einer reduktiven Gasumgebung bei Temperaturen im Bereich von etwa 350 bis 600°C sowie über einen Zeitraum von 1 bis 30 Minuten ausgeführt wird.
8. Verfahren nach Anspruch 1, dadurch gekennzeichnet, daß vor dem Schritt b) des Aufbringens des Zwischenschicht-Isolationsfilms (22) ein Schritt a2) der Bildung eines planarisierenden Isolationsfilms (30) zur Eineb­ nung von Stufen enthaltenden Bereichen, die durch Bildung der ersten Lei­ tungsschicht (21) erhalten werden, erfolgt.
9. Verfahren nach Anspruch 8, dadurch gekennzeichnet, daß dieser Isola­ tionsfilm (30) ein Spin-on-Glass-Film oder ein Polyimidfilm ist.
10. Verfahren nach Anspruch 8 oder 9, gekennzeichnet durch einen weite­ ren Schritt a3) des Zurückätzens des planarisierenden Isolationsfilms (30).
DE4408564A 1994-01-12 1994-03-14 Verfahren zur Herstellung einer Mehrschicht-Leitungsstruktur in einer Halbleitereinrichtung Expired - Fee Related DE4408564C2 (de)

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
KR1019940000425A KR0140646B1 (ko) 1994-01-12 1994-01-12 반도체장치의 제조방법

Publications (2)

Publication Number Publication Date
DE4408564A1 DE4408564A1 (de) 1995-07-13
DE4408564C2 true DE4408564C2 (de) 2002-03-14

Family

ID=19375528

Family Applications (1)

Application Number Title Priority Date Filing Date
DE4408564A Expired - Fee Related DE4408564C2 (de) 1994-01-12 1994-03-14 Verfahren zur Herstellung einer Mehrschicht-Leitungsstruktur in einer Halbleitereinrichtung

Country Status (4)

Country Link
US (1) US5427982A (de)
JP (1) JP2537467B2 (de)
KR (1) KR0140646B1 (de)
DE (1) DE4408564C2 (de)

Families Citing this family (9)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2737764B2 (ja) * 1995-03-03 1998-04-08 日本電気株式会社 半導体装置及びその製造方法
US5668055A (en) * 1995-05-05 1997-09-16 Applied Materials, Inc. Method of filling of contact openings and vias by self-extrusion of overlying compressively stressed matal layer
DE19655076B4 (de) * 1996-01-26 2005-03-10 Mitsubishi Electric Corp Halbleitereinrichtung und Herstellungsverfahren einer Halbleitereinrichtung
JPH09205185A (ja) 1996-01-26 1997-08-05 Mitsubishi Electric Corp 半導体装置および半導体装置の製造方法
US5926736A (en) 1996-10-30 1999-07-20 Stmicroelectronics, Inc. Low temperature aluminum reflow for multilevel metallization
US5930671A (en) * 1997-10-20 1999-07-27 Industrial Technology Research Institute CVD titanium silicide for contract hole plugs
US6965165B2 (en) * 1998-12-21 2005-11-15 Mou-Shiung Lin Top layers of metal for high performance IC's
US6936531B2 (en) 1998-12-21 2005-08-30 Megic Corporation Process of fabricating a chip structure
US7932603B2 (en) 2001-12-13 2011-04-26 Megica Corporation Chip structure and process for forming the same

Citations (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US4728627A (en) * 1985-06-06 1988-03-01 Kabushiki Kaisha Toshiba Method of making multilayered interconnects using hillock studs formed by sintering
DE4130535A1 (de) * 1990-09-14 1992-03-19 Mitsubishi Electric Corp Verfahren zur verbindung einer unteren und einer oberen verbindung
DE4311509A1 (de) * 1992-05-16 1993-11-18 Gold Star Electronics Verfahren zum Herstellen eines Halbleiterbauelements

Family Cites Families (8)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US4587138A (en) * 1984-11-09 1986-05-06 Intel Corporation MOS rear end processing
JPS62102559A (ja) * 1985-10-29 1987-05-13 Mitsubishi Electric Corp 半導体装置及び製造方法
US5250468A (en) * 1990-02-05 1993-10-05 Mitsubishi Denki Kabushiki Kaisha Method of manufacturing semiconductor device including interlaying insulating film
US5288664A (en) * 1990-07-11 1994-02-22 Fujitsu Ltd. Method of forming wiring of semiconductor device
JP2841976B2 (ja) * 1990-11-28 1998-12-24 日本電気株式会社 半導体装置およびその製造方法
US5229325A (en) * 1991-01-31 1993-07-20 Samsung Electronics Co., Ltd. Method for forming metal wirings of semiconductor device
JPH0574958A (ja) * 1991-09-13 1993-03-26 Nec Corp 半導体装置およびその製造方法
JPH05109715A (ja) * 1991-10-16 1993-04-30 Nec Corp 半導体装置の製造方法

Patent Citations (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US4728627A (en) * 1985-06-06 1988-03-01 Kabushiki Kaisha Toshiba Method of making multilayered interconnects using hillock studs formed by sintering
DE4130535A1 (de) * 1990-09-14 1992-03-19 Mitsubishi Electric Corp Verfahren zur verbindung einer unteren und einer oberen verbindung
DE4311509A1 (de) * 1992-05-16 1993-11-18 Gold Star Electronics Verfahren zum Herstellen eines Halbleiterbauelements

Non-Patent Citations (1)

* Cited by examiner, † Cited by third party
Title
WOLF, S.: "Silicon Processing for the Vlsi Era, Vol. 2, Process Integration" Lattice Press, Sunset Beach (Ca) 1990, S. 194-204 *

Also Published As

Publication number Publication date
JPH07211725A (ja) 1995-08-11
JP2537467B2 (ja) 1996-09-25
DE4408564A1 (de) 1995-07-13
KR950024266A (ko) 1995-08-21
KR0140646B1 (ko) 1998-07-15
US5427982A (en) 1995-06-27

Similar Documents

Publication Publication Date Title
DE4125221C2 (de)
DE4433086C2 (de) Halbleitervorrichtung und Verfahren zu deren Herstellung
DE19805076C2 (de) Verfahren zum Herstellen von Halbleiterbauelementen mit einem vertikalen Feldeffekttransistor
EP0286708B1 (de) Verfahren zur Herstellung von Kontaktöffnungen in einer Doppellagenisolation
DE4220497A1 (de) Halbleiterspeicherbauelement und verfahren zu dessen herstellung
DE10256346A1 (de) Halbleiterbauelement mit MIM-Kondensator und Herstellungsverfahren
DE3834241A1 (de) Halbleitereinrichtung
DE2723944A1 (de) Anordnung aus einer strukturierten schicht und einem muster festgelegter dicke und verfahren zu ihrer herstellung
DE19704149A1 (de) Metallverdrahtung an einem Halbleiterbauteil und Verfahren zum Herstellen derselben
DE4408564C2 (de) Verfahren zur Herstellung einer Mehrschicht-Leitungsstruktur in einer Halbleitereinrichtung
DE19531602C2 (de) Verbindungsstruktur einer Halbleitereinrichtung und ihr Herstellungsverfahren
DE4222584C2 (de) Verfahren zur Strukturierung und Herstellung von Halbleiterbausteinen
DE4232817A1 (de) Halbleiter-speicherzelle und verfahren zu deren herstellung
DE10228344B4 (de) Verfahren zur Herstellung von Mikrostrukturen sowie Anordnung von Mikrostrukturen
DE10046915A1 (de) Halbleitervorrichtung und Verfahren zum Herstellen derselben
DE4120592C2 (de) Halbleitereinrichtung und Verfahren zu deren Herstellung
DE69935401T2 (de) Herstellungsverfahren für ein Zwischenmetalldielektrikum aus Luft in einer integrierten Schaltung
DE19719909A1 (de) Zweifaches Damaszierverfahren
DE69721376T2 (de) Verbesserungen in oder in Bezug auf Halbleiteranordnungen
DE4200284C2 (de) Halbleitereinrichtung und Verfahren zu deren Herstellung
DE10239218A1 (de) Verfahren zum Herstellen einer Halbleitervorrichtung und deren Aufbau
DE19856805B4 (de) Grabenisolierstruktur und Verfahren zu ihrer Herstellung
DE4426364B4 (de) Halbleiterbauelement mit einem selbstjustiertangeordneten Kontakt und Verfahren zu seiner Herstellung
DE19836163C2 (de) Metalleitung für eine Halbleitereinrichtung und Verfahren zu deren Herstellung
DE10309899B4 (de) Verfahren zum Füllen einer Polysiliziumfuge

Legal Events

Date Code Title Description
OP8 Request for examination as to paragraph 44 patent law
D2 Grant after examination
8364 No opposition during term of opposition
R119 Application deemed withdrawn, or ip right lapsed, due to non-payment of renewal fee

Effective date: 20131001