DE1564896A1 - Halbleiteranordnung - Google Patents

Halbleiteranordnung

Info

Publication number
DE1564896A1
DE1564896A1 DE19661564896 DE1564896A DE1564896A1 DE 1564896 A1 DE1564896 A1 DE 1564896A1 DE 19661564896 DE19661564896 DE 19661564896 DE 1564896 A DE1564896 A DE 1564896A DE 1564896 A1 DE1564896 A1 DE 1564896A1
Authority
DE
Germany
Prior art keywords
openings
mask
semiconductor
evaporation
section
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
DE19661564896
Other languages
English (en)
Inventor
Gerstner Dipl-Ing Dr Dieter
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Telefunken Patentverwertungs GmbH
Original Assignee
Telefunken Patentverwertungs GmbH
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Telefunken Patentverwertungs GmbH filed Critical Telefunken Patentverwertungs GmbH
Publication of DE1564896A1 publication Critical patent/DE1564896A1/de
Pending legal-status Critical Current

Links

Classifications

    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00Details of semiconductor or other solid state devices
    • H01L23/48Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor
    • H01L23/482Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor consisting of lead-in layers inseparably applied to the semiconductor body
    • H01L23/485Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor consisting of lead-in layers inseparably applied to the semiconductor body consisting of layered constructions comprising conductive layers and insulating layers, e.g. planar contacts
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/02Bonding areas ; Manufacturing methods related thereto
    • H01L24/04Structure, shape, material or disposition of the bonding areas prior to the connecting process
    • H01L24/05Structure, shape, material or disposition of the bonding areas prior to the connecting process of an individual bonding area
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02Bonding areas; Manufacturing methods related thereto
    • H01L2224/04Structure, shape, material or disposition of the bonding areas prior to the connecting process
    • H01L2224/04042Bonding areas specifically adapted for wire connectors, e.g. wirebond pads
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42Wire connectors; Manufacturing methods related thereto
    • H01L2224/47Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/484Connecting portions
    • H01L2224/48463Connecting portions the connecting portion on the bonding area of the semiconductor or solid-state body being a ball bond

Landscapes

  • Engineering & Computer Science (AREA)
  • Computer Hardware Design (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Manufacturing & Machinery (AREA)
  • Physical Vapour Deposition (AREA)

Description

  • "Halbleiteranordnunglr Die Erfindung betrifft eine Halbleiteranordnung aus einem mit einer Isollerschicht zumindest teilweise bedeckten HalbleiterkÖrper, auf dessen Isolierschicht eine Inetallische, strukturierte Schicht zur Bildung von Leitbahnen bzw. Anschlußflächen und/oder elektrischen Bauelementen aufgebracht ist. Die Erfindung besteht darin, daß sich Teile der strukturlerten, metallischen Schicht auf, über die Halbleiteroberfläche ragenden Isolierstofferhöhungen befinden, deren zur Halbleiteroberfläche abfallende Planken kantenfrei abgeflacht sind* Zur Herstellung von Halbleiterbauelementen planarer.Bauweise werden Halbleiterkörper mit einer oxydierten Halbleiteroberfläche verwendet. Neuerdings läßt sich diese Oxydschicht auch durch andere, künstlich aufgebrachte, elektrisch isolierende Schichten ersetzen. Die aktiven und/oder passiven Bauelemente werden durch Diffusion geeigneter Störstellen-
    Das aufzudampfende Metall muß auf dem Isolierstoffmaterial gut haften bzw. eine gute Adhäsion gegenüber diesen aufweisen. Trotzdem-haben sich beim Aufdampfen der Leitbahnen und der Kontaktflächen auf die Er11hungen aus Isolierstoffmaterial immer. wieder Schwierigkeiten ergeben. Insbesondere war die Haftfestigkeit der Leitbahnen vielfach schlecht und es traten bei Strombelastung oder auch nur bei längerer Lagerung häufig Leitbahnunterbrechungen auf. Der Ausfall bei der Fertigung derartiger Halbleiterbauelemente oder integrierter Schaltungen war daher zu hoch* Überraschenderweise hat es-sich nun erwiesen, daß die Leitbahnen auf den Flanken der Isolierstofferhöhungen viel besser haften, Leitbahnunterbrechungen weit seltener sind und die Lebensdauer der Halbleiterbauelemente erheblich verlängert werden kann, wenn die Flanken der IsolierstofferhÖhungen kantenfrei zur-eigentlichen Halbleiteroberfläche hin abgeflacht sind. Der Verlauf der Leitbahnen von den Kontaktatellen der diffundierten Halbleiterbauelemente zu den Kontaktflächen auf den Isolierstofferhöhungen ist dann weniger steil und läßt sich daher'bei Verwendung der bekannten Mankentechnik einfacher herstellen, da sich an den schräg abfallenden Flächen die Metallschicht in einer größeren Stärke ausbildet als bei senkrecht abbrechenden Flächen. Die erfindungsgemäße Anordnung wird noch-anhand eines Ausführungsbeispieles näher erläutert. Im Anschluß daran wird ein Verfahren zu deren Herstellung unter Angabe der geeigneten Arbeitsmittel beschrieben. Die Figur 1 zeigt im Schnitt und in der Draufsicht ein Planarbauelement, beispielsweise einen Planartransistor mit zwei Isolierstoffpodesten. Die Figur 2 zeigt eine schematische Darstellung zur Erläuterung des Verfahrens zur Herstellung-der erfindungsgemäßen Halbleiteranordnung unter Verwendung-einer Maske und eiter Quelle für das Verdampfungsgut. Der in Figur 1 dargestellte Planartransistor besteht aus einem Halbleiterkörper 1, auf dessen Oberfläche die Isoliersch'icht 2 aufgebracht ist. Die Isolierschicht besteht vorteilhafterweise aus Siliziumoxyd, Siliziumdioxyd oder zur Siliziumnitrid. Die Kontaktierung der innerhalb des Diffusionsfensters 3 befindlichen Emitter- und Basiselektrode vorgesehenen Leitbahnen 4 und 5 erstrecken sich auf die Quarzschicht 2 und verlaufen dann Über die kantenfreien Flanken 6 und 7 der IsolierstofferhÖhungen 8 und 9 und münden auf den Kontaktflächen lo und 11, Durch entsprechende Bemessung der Dicke der IsolierstofferhÖhungen kann die Kapazität zwischen den Kontaktflächen einerseits und dem HalbleiterkÖrper andererseits wesentlich heratgesetzt werden. Durch die Großflächigkeit der Kontaktflächen lo und 11 wird die Herstellung einer elektrisch leitenden und dauerhaften Verbindung zwischen den Kontaktflächen und den Zuleitungsdrähten 12 und 13 erheblich erleichtert. Außer. den genannten Kontaktflächen können auf Erhöhungen aus Isolierstoff auch andere, großflächige Metallbeläge untergebracht werden, wie Widerstandsschichten oder mehrere aufeinander aufgedampfte Schichten, die in ihrer Gesamtheit eine Kapazität bilden. Somit lassen sich auch die großflächlgen Metallbeläge von integrierten Schaltimgen auf Isolierstofferhöhungen anordnen, wodurch erreicht wird, daß die bei der Dimensionierung der Schaltung nicht berücksichtigten StÖrkapazitäten sehr klein werden. Die Figur 2 zeigt in einer schematischen Darstellung eine Anordnung zur Herstellung der erfindungsgemäßen Isolierstofferhöhung mit abgeflachten und kantenfreien Flanken. In der Figur ist ein Halbleiterkörper 1 dargestellt, auf dessen Oberfläche Isolierstofferhöhungen 8 und 9 aufzubringen sind, ferner eine Manko 14, mit der die Halbleiteroberfläche teilweise abgedeckt wird und eine relativ großflächige Quelle 15 mit dem Verdampfungsgut. Das Aufdampfverfahren wird vorteilhaft im Vakuum bei Sauerstoffzufuhr durchgefÜhrt. Der Sauerstoffpartialdruck beträgt dabei to -4 biq lo-5 Torr zur Anpassung des Ausdehnungkoeffizienten des aufgedampften Materials, im allgemeinen also des Siliziumoxyds, an den des Halbleitermaterials. Als Maske 14 wird vorteilhafterweise eine mehrschichtige Metallmaske verwendet, die zur Verhinderung von Streuschichten direkt auf die Halbleiteroberfläche aufgelegt wird. Die Maske besteht beispielsweise aus einer ersten Nickelschicht 16, einer mittleren Molybdänschicht 17 und einer weiteren Nickelschicht 18. Die Maske ist mit Öff- nungen 19 versehen, durch die das von der Verdampfungsquelle abgedampfte Material zur Halbleiteroberfläche gelangt und dort Isollerstoffpodeste bildet. Vm Isolierstoffpodeste mit abgeflachten Flanken zu erhalten, weisen die Öffnungen der Maske keinen konstanten Querschnitt auf. Der Querschnitt 2o der Maskenüffnung an der dem Halbleiterkörper zugewandten Oberflächenseite muß größer sein, als der Querschnitt 21 der Öffnungen auf der gegenüberliegenden Oberflächenselte der Maske. In einer vorteilhaften Ausführung weist die Maskenöffnung in der Mitte 22 zwischen den beiden Oberflächenseiten der Maske den größten Querschnitt auf, während die Mantellinie 23 der Öffnung einen parabelähnlichen Verlauf besitzt. Die Öff- nungen in der Maske kÖnnen jedoch auch einen-konischen Verlauf aufweisen. Da die von der Verdampfungs quelle abgedampften Atome oder Moleküle des Verdampfungsgutes vielfach zusammenstoßen, bildet sich eine Streustrahlung, durch die auch der Auslauf der Planken 6 und 7 auf der Halbleiteroberfläche und auf dem Plateau 24 der Podeste kantenfrei abgerundet ist. Zur Herstellung der Metallmaake mit den beschriebenen Öffnungen wird diese mit Hilfe der bekannten Photolack-und Ätztechnik von beiden Oberflächenseiten aus behandelt, wobei die Öffnung der Ätzfenster in der Photolackmaske jeweils den erforderlichen Querschnitt der in die Maske einzubringenden Öffnungen an den beiden Oberflächenseiten entsprechen* Durch entsprechende Wahl der Ätzzeiten, Zusammensetzung der Ätzmittel und der Ätzgeschwindigkeit der Ätzmittel erhält man Öffnungen mit den in der Figur 2 dargestellten Mantellinien. Die Quelle 15 für das VordampfUngsgut besteht aus einem mit dem Verdampfungsglit gefüllten Tiegel, beispielsweise einem Quarztiegel. Der nach oben offene Tiegel wird mit einem Sieb bzw. mit einem wattenförmigen Drahtbausch 25 aus einem temperaturfenten und mit dem Verdampfungsgut nicht reagierenden Material abgeschlosOL-n. Dazu eignet sich besonders ein watteförmiger Bausch aus dünnem Tantaldraht. Bei Versuchen hat es sich als vorteilhaft erwiesen, wenn der Abstand der Quelle von dem Halbleiterkörper etwa 5 bis lo mal so groß wie der Quellendurchmesser bzwe der Tiegeldurchmesser ist. Bei einem Öffnungsdurchmesser des Tiegels von 30 mm wird man die Quelle also beispielsweise 2oo - 300 mm von der Halbleiteroberfläche entfernt anordnen, In der Figur 2 ist durch mit Pfeilen gekennzeichneten Linien angedeutet, wie die Quelle d-,rch das Verdampftingsgut a7,7.f der Halbleiteroberfläche abgel#ildet wird. Dadurch läßt sich besonders leicht erkennen, wie die Form der Maskenöffnungen zu Isolierstoffpodesten mit flach auslaufenden Flanken führt. Dem erfindungsgemäßen Verfahren kommt allgemeine Bedeutung zu. Es kann immer dort vorteilhaft eingesetzt werden, wo auf einer Unterlage beliebiger Substanz Materialien an bestimmten Stellen aufgedampft werden sollen und wo flach auslaufende und kantenfreie Flanken der durch die Aufdampfung erzeugten ErhÖhungen auf der Unterlage erwünscht-sind., Das Verfahren wird besonders dann von Vorteil sein, weniä die Maske direkt auf die Unterlage aufgelegt werden muß* Dies wird besonders dann-der Fall sein, wenn Streuschichten außerhalb des Aufdampfbereiches auf der Oberfläche der Unterlage ver7 mieden werden müssen.

Claims (2)

  1. P a t e n t a n s p r ü o h e 1) Halbleiteranordnung aus einem mit einer Isolierschicht zumindest teilweise bedeckt,#en Halbleiterkörper, auf dessen Isolierschicht eine metallische, strukturierte Schicht zur Bildung von Lei tbahnen bzw. Anschlußflächen und/oder elektrischen Bauelementen aufgebracht ist, dadurch gekennzeichnet, daß sich Teile der strukturierten, metallischen Schicht auf, über die Halbleiteroberfläche ragenden Isolierstofferhöhungen befinden, deren zur Halbleiteroberfläehe abfallende Flanken kantenfrei abgeflacht sind.
  2. 2) Halbleiteranordnung nach Anspruch 1, dadurch gekennzeichnet, daß auf den Isolierstofferhöhungen metallische Anschlußflächen für ein oder mehrere, im oder auf dem Halbleiterkörper untergebrachte, elektrische Bauelemente vorhanden sind, und daß diese Anachlußflächen über auf den abgeflachten Flanken der Erhöhungen verlaufenden Leitbahnen mit den Kontaktstellen der Bauelemente elektrisch leitend verbunden sind. 3) Halbleiteranordnung nach Anspruch 1 und 2, dadurch gekennzeichnet, daß die Isolierstofferhöhungen aus Siliziumoxyd, Siliziumdioxyd oder Sillziumnitrid bestehen. 4) Verfahren zur Herstellung einer Halbleiteranordnung nach einem der vorangehenden Ansprüche, dadurch gekennzeichnet, daß auf die Oberfläche eines Halbleiterkörpers eine Maske aufgelegt wird, die Öffnungen mit nicht konstantem Querschnitt aufweist, und daß die Isolierstofferhöhungen durch diese Öffnungen von einer großflächigen Verdampfungsquelle aus aufgedampft werden. 5) Verfahren nach Anspruch 4, dad#irch gekennzeichnet, daß die Aufdempfung im Vakuum bei Sauerstoffzufur erfolgt und der - Sauerstoffpartialdurch lo-4 bis lo-5 Torr zur Anpassung den Ausdehnungskoeffizienten des aufgedampften Materials an das Halbleitermaterial beträgt. 6) Verfahren nach Anspruch 4 und 5, gekennzeichnet durch die Verwendung einer mehrschichtigen Metallmaske mit Öff- nungen, wobei der Querschnitt der Maskenöffnungen auf der dem Halbleiterkörper zugewandten Oberflächenseite größer ist als der Querschnitt der Öffnungen auf der geg enüberliegenden Oberflächenseite der Maske. 7) Verfahren nach Anspruch 6, dadurch gekennzeichnet, daß der Querschnitt der Maskenöffnungen. in der Mitte der Öffnun,#"-en größer ist als an den beiden Oberflächenseiten und die MantellInie der Öffnungen einen parabelähnlichen Verlauf hat. 8) Verfahren nach Anspruch 6, dadurch gekennzeichnet, daß der Querschnitt der Maskenöffnung konisch verläuft* 9) Verfahren nach Anspruch 6 bis 8, gekennzeichnet durch die Verwendung einer Maske aus einer Nickel- Molybdän-Nickei-Schichtenfolge, deren beide, aus Nickel bestehenden Oberflächenseite stellenweise zur Herstellung der Mankenöffnungen mit ÄtzlÖsungen behandelt werden. lo) Verfahren nach einem der vorangehenden Ansprüche, gekennzeichnet durch die Verwendung einer flächenhaften Quelle für das Verdampfungsgut aus einem Tiegel mit eingefülltem und erhitztem Verdampfungsgut, der mit einem Sieb bzw. mit einem watteförmigen Drahtbausch aua-einem temperaturfesten und mit dem Verdampfung sgut nicht rea-Sierenden Material abgeschlossen ist. 11) Verfahren nach Anspruch lo, gekennzeichnet durch die Verwendung einer Quelle für das Verdampfungsgut , das zur gleichmäßigen Streuung der abdampfenden Substant mit einem watteförmigen Bausch aus dünnem Tantaldraht bedeckt ist. 12) Verfahren nach Anspruch lo, gekennzeichnet durch die Verwendung eines einseitig offenen Quarztiegels.
DE19661564896 1966-08-30 1966-08-30 Halbleiteranordnung Pending DE1564896A1 (de)

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
DET0031942 1966-08-30

Publications (1)

Publication Number Publication Date
DE1564896A1 true DE1564896A1 (de) 1970-01-08

Family

ID=7556659

Family Applications (1)

Application Number Title Priority Date Filing Date
DE19661564896 Pending DE1564896A1 (de) 1966-08-30 1966-08-30 Halbleiteranordnung

Country Status (1)

Country Link
DE (1) DE1564896A1 (de)

Cited By (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
DE2132099A1 (de) * 1970-06-29 1972-01-05 Western Electric Co Verfahren zur Zwischenverbindung elektrischer Baueinheiten
EP0267359A2 (de) * 1986-09-15 1988-05-18 International Business Machines Corporation Maske zum Niederschlag von Pastenmaterial

Cited By (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
DE2132099A1 (de) * 1970-06-29 1972-01-05 Western Electric Co Verfahren zur Zwischenverbindung elektrischer Baueinheiten
EP0267359A2 (de) * 1986-09-15 1988-05-18 International Business Machines Corporation Maske zum Niederschlag von Pastenmaterial
EP0267359A3 (en) * 1986-09-15 1989-04-26 International Business Machines Corporation Mask for depositing paste material

Similar Documents

Publication Publication Date Title
DE1614872C3 (de) Halbleiteranordnung
DE2142146A1 (de) Halbleiteranordnung und Verfahren zur Herstellung einer derartigen Anordnung
DE1764951B1 (de) Mehrschichtige metallisierung fuer halbleiteranschluesse
DE1282196B (de) Halbleiterbauelement mit einer Schutzvorrichtung fuer seine pn-UEbergaenge
DE2726003A1 (de) Verfahren zur herstellung von mis- bauelementen mit versetztem gate
DE3024084A1 (de) Verfahren zur herstellung von halbleiterbauelementen
DE2033532B2 (de) Halbleiteranordnung mit einer Passivierungsschicht aus Siliziumdioxid
EP0012220A1 (de) Verfahren zur Herstellung eines Schottky-Kontakts mit selbstjustierter Schutzringzone
DE2249832C3 (de) Verfahren zum Herstellen einer Verdrahtungsschicht und Anwendung des Verfahrens zum Herstellen von Mehrschichtenverdrahtungen
DE2132034A1 (de) Verfahren zur Herstellung von Zwischenverbindungen fuer elektrische Baueinheiten auf Festkoerpern
DE19645033C2 (de) Verfahren zur Bildung eines Metalldrahtes
DE1910736A1 (de) Verfahren zum Herstellen von elektrisch isolierten,aus Aluminium bestehenden Kontakten
DE1614233A1 (de) Verfahren zur Herstellung einer Halbleitervorrichtung und nach diesem Verfahren hergestellte Halbleitervorrichtung
DE1289188B (de) Metallbasistransistor
DE2458734A1 (de) Verfahren zur herstellung hochohmiger widerstaende in einer integrierten halbleiterschaltung
DE1564896A1 (de) Halbleiteranordnung
DE2132099A1 (de) Verfahren zur Zwischenverbindung elektrischer Baueinheiten
DE1564136C3 (de) Verfahren zum Herstellen von Halbleiterbauelementen
DE102009010891A1 (de) Verfahren zur Herstellung eines Kontakts mit einem Halbleitermaterial aus Siliziumkarbid und Halbleiterbauelement mit einem solchen Kontakt
DE19609229C2 (de) Verfahren zum Herstellen von diskreten elektronischen Elementen
DE19813741A1 (de) Halbleitervorrichtung
DE102016101652A1 (de) Optoelektronisches Bauelement mit Seitenkontakten
DE69026148T2 (de) Methode und Konstruktion einer elektrischen Verbindung zu einem oxydischen Supraleiter
DE1926989A1 (de) Hochfrequenzleitung
DE1764937B2 (de) Verfahren zur herstellung von isolationsschichten zwischen mehrschichtig uebereinander verlaufenden metallischen leitungsverbindungen fuer halbleiteranordnungen