DE19922186C1 - IC-Chip - Google Patents

IC-Chip

Info

Publication number
DE19922186C1
DE19922186C1 DE19922186A DE19922186A DE19922186C1 DE 19922186 C1 DE19922186 C1 DE 19922186C1 DE 19922186 A DE19922186 A DE 19922186A DE 19922186 A DE19922186 A DE 19922186A DE 19922186 C1 DE19922186 C1 DE 19922186C1
Authority
DE
Germany
Prior art keywords
chip
wiring
row
connection
group
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Expired - Fee Related
Application number
DE19922186A
Other languages
English (en)
Inventor
Simon Muff
Christian Hauser
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Siemens AG
Original Assignee
Siemens AG
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Siemens AG filed Critical Siemens AG
Priority to DE19922186A priority Critical patent/DE19922186C1/de
Priority to PCT/DE2000/001507 priority patent/WO2000068995A1/de
Priority to JP2000617496A priority patent/JP3600159B2/ja
Application granted granted Critical
Publication of DE19922186C1 publication Critical patent/DE19922186C1/de
Priority to US10/010,164 priority patent/US20020060372A1/en
Anticipated expiration legal-status Critical
Expired - Fee Related legal-status Critical Current

Links

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/02—Bonding areas ; Manufacturing methods related thereto
    • H01L24/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
    • H01L24/06—Structure, shape, material or disposition of the bonding areas prior to the connecting process of a plurality of bonding areas
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/48—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor
    • H01L23/50—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor for integrated circuit devices, e.g. power bus, number of leads
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02—Bonding areas; Manufacturing methods related thereto
    • H01L2224/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
    • H01L2224/04042—Bonding areas specifically adapted for wire connectors, e.g. wirebond pads
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02—Bonding areas; Manufacturing methods related thereto
    • H01L2224/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
    • H01L2224/05—Structure, shape, material or disposition of the bonding areas prior to the connecting process of an individual bonding area
    • H01L2224/0554—External layer
    • H01L2224/0555—Shape
    • H01L2224/05552—Shape in top view
    • H01L2224/05553—Shape in top view being rectangular
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02—Bonding areas; Manufacturing methods related thereto
    • H01L2224/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
    • H01L2224/06—Structure, shape, material or disposition of the bonding areas prior to the connecting process of a plurality of bonding areas
    • H01L2224/061—Disposition
    • H01L2224/0612—Layout
    • H01L2224/0613—Square or rectangular array
    • H01L2224/06134—Square or rectangular array covering only portions of the surface to be connected
    • H01L2224/06136—Covering only the central area of the surface to be connected, i.e. central arrangements
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01004—Beryllium [Be]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01005—Boron [B]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01006—Carbon [C]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01019—Potassium [K]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01032—Germanium [Ge]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01033—Arsenic [As]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01052—Tellurium [Te]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01058—Cerium [Ce]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01068—Erbium [Er]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01078—Platinum [Pt]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01082—Lead [Pb]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/013—Alloys
    • H01L2924/014—Solder alloys
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/10—Details of semiconductor or other solid state devices to be connected
    • H01L2924/11—Device type
    • H01L2924/14—Integrated circuits

Landscapes

  • Engineering & Computer Science (AREA)
  • Computer Hardware Design (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Semiconductor Integrated Circuits (AREA)
  • Design And Manufacture Of Integrated Circuits (AREA)
  • Wire Bonding (AREA)
  • Lead Frames For Integrated Circuits (AREA)

Abstract

Die Erfindung betrifft einen IC-Chip mit mehreren Anschlussvorrichtungen, denen jeweils eine bestimmte vorgegebene Pin-Belegung zugeordnet ist, welche Pin-Belegung mehrfach vorhanden ist, wobei der IC-Chip wahlweise in einer sich aus der Pin-Belegung ergebenden Standard-Verdrahtung oder in einer sich ebenfalls aus der Pin-Belegung ergebenden und zur Standard-Verdrahtung gespiegelten Mirror-Image-Verdrahtung montierbar ist. DOLLAR A Um einen solchen Chip kostengünstig herstellen bzw. einfach montieren zu können, wird gemäß der Erfindung vorgeschlagen, dass als Anschlussvorrichtung mindestens zwei Gruppen von metallischen Anschlussflecken vorgesehen sind, die auf der Oberseite oder Unterseite des IC-Chips angeordnet sind und dass der ersten Gruppe von Anschlussflecken die Standard-Verdrahtung oder Standard-Pin-Belegung zugeordnet ist und mindestens einer zweiten Gruppe von Anschlussflecken die hierzu korrespondierende Mirror-Image-Verdrahtung oder Mirror-Image-Pin-Belegung zugeordnet ist.

Description

Die Erfindung betrifft einen IC-Chip gemäß Oberbegriff des Patentanspruchs 1. Ein solcher IC-Chip ist bereits aus der US-PS 5,502,621 bekannt.
IC-Chips, also integrierte Halbleiterschaltungen ("IC" steht für "Integrated Circuit"), werden heutzutage in den unter­ schiedlichsten Anwendungen eingesetzt. In der Regel sind sie Teil hochkomplexer elektrischer bzw. elektronischer Schaltun­ gen. Diese Schaltungen werden häufig auf Leiterplatten bzw. Platinen realisiert, die mit einem oder mehreren solcher IC- Chips bestückt werden und auf denen in einer oder mehreren Lagen Leiterbahnen aufgebracht sind, die die einzelnen IC- Chips miteinander bzw. mit anderen elektrischen oder elektro­ nischen Bauteilen verbinden. Üblicherweise weisen die IC- Chips metallische Anschlussflecken auf, die über Drahtverbin­ dungen ("Bonds") an die Leiterbahnen angeschlossen sind und denen jeweils eine bestimmte vorgegebene elektrische Funktio­ nalität zugewiesen ist ("Pin-Belegung" oder "Pin- Assignment"). Zum Schutz vor Zerstörung sind die IC-Chips im allgemeinen gehäust. Neben der klassischen Art der Verbindung der IC-Chips, bei der die Bond-Drähtchen durch die Platine hindurchgeführt und auf der Rückseite mit der zugeordneten Leiterbahn verlötet werden, werden heutzutage bei der Bestüc­ kung von Platinen auch andere Verbindungstechniken wie bei­ spielsweise die ein- oder beidseitige Surface-Mounted- Technology ("SMT") eingesetzt, bei der die IC-Chips mit ihren Bonds direkt mit den Leiterbahnen verbunden werden, die sich auf der gleichen Seite der Platine befinden wie die IC-Chips. Aber auch bei dieser Montage- bzw. Bestückungstechnik sind ggf. Verbindungen durch die Platine hindurch oder, bei Ver­ wendung von mehrlagigen Schichten von Leiterbahnen, von einer Leiterbahnschicht zu einer anderen Leiterbahnschicht möglich durch entsprechende Bohrungen ("Via-Bohrungen") in der Plati­ ne bzw. in den entsprechenden Schichten. Zur Realisierung gleicher Leiterbahnlängen ("Kanallängen") z. B. bei der beid­ seitigen Bestückung von Platinen mit einer Mehrzahl gleicher IC-Chips bzw. zur Vermeidung bzw. Verringerung störender Lei­ tungsüberkreuzungen ("Crossover") bzw. unerwünschter Längska­ pazitäten und -Induktivitäten bei parallel zueinander verlau­ fenden Leiterbahnen ("Crosstalk") hat es sich als zweckmäßig erwiesen, bei der Montage von mehreren gleichartigen IC-Chips auf einer Platine neben IC-Gehäusen mit einer Standard-Ver­ drahtung auch IC-Gehäuse mit einer sogenannten Mirror-Image- Verdrahtung zu verwenden. Bei dieser Art der Verdrahtung bleibt die elektrische Funktionalität des IC-Chips erhalten, die Verdrahtung wird im Vergleich zur Standard-Verdrahtung jedoch um eine Mittelachse gespiegelt realisiert.
Ein bekanntes Beispiel dieser Art, wie es in der US 5,903,443 und dem dort beschriebenen Stand der Technik offenbart ist, ist in den Fig. 1 bis 3 gezeigt. Bei dieser Lösung ist ein Chip 20 auf seiner Oberseite 21 mit (quadratischen) metalli­ schen Anschlussflecken ("Pads") 1 bis 12 versehen, die eine bestimmte, durch die Numerierung angedeutete Pin-Belegung aufweisen und die mit der Verdrahtung 100 (Fig. 1), 102 (Fig. 2) bzw. 101 (Fig. 3) eines Interposers verbunden sind. Die Verdrahtungen 100, 101, 102 weisen an ihren freien Enden Anschlusspunkte ("Balls") auf, denen jeweils eine Nummer 1 bis 12 zugeordnet ist, die jeweils der des zugehörigen An­ schlussfleckens 1 bis 12 entspricht. Die Pin-Belegung der einzelnen Anschlussflecken 1 bis 12 auf der Oberseite 21 des IC-Chips 20 entspricht somit genau der Pin-Belegung der ent­ sprechenden Anschlusspunkte 1 bis 12 der Interposer- Verdrahtung 100, 101, 102. Die Verdrahtung ist so gestaltet, dass die freien Anschlusspunkte 1 bis 12 paarweise links und rechts neben dem IC-Chip 20 angeordnet sind. Die Anordnung der Anschlusspunkte 1 bis 12 in Fig. 1 zeigt eine Standard- Verdrahtung bzw. Standard-Pin-Belegung mit den Pin-Belegungen 1, 2, 5, 6, 9, 10 auf der einen Seite des IC-Chips 20 und den Pin-Belegungen 3, 4, 7, 8, 11, 12 auf der gegenüberliegenden Seite des IC-Chips 20. Die Anordnung der Anschlusspunkte 1 bis 12 in den Fig. 2 und 3 zeigen da­ gegen jeweils eine Mirror-Image-Verdrahtung bzw. Mirror- Image-Pin-Belegung, die gegenüber der Standard-Pin-Belegung gemäß Fig. 1 an der Mittelachse des IC-Chips 20 gespiegelt ist, die parallel zur Reihe der Anschlussflecken 1 bis 12 auf der Oberseite 21 des IC-Chips 20 verläuft. Die Ausführungs­ form in Fig. 2 unterscheidet sich von der der Fig. 3 dadurch, dass in Fig. 2 das Layout des IC-Chips 20 mit dem Layout des Chips 20 in Fig. 1 übereinstimmt und das Verdrahtungs-Layout des Interposers 102 in Fig. 2 gegenüber dem Verdrahtungs-Lay­ out 100 in Fig. 1 verändert ist, während in Fig. 3 das Ver­ drahtungs-Layout 101 des Interposers mit dem Verdrahtungs- Layout 100 des Interposers gemäß Fig. 1 übereinstimmt, während hier das Chip-Layout bzw. die Pin-Belegung der Anschlussflec­ ken 1 bis 12 in Fig. 2 (Reihenfolge in Fig. 2 von oben nach un­ ten: 4, 3, 2, 1, 8, 7, 6, 5, 12, 11, 10, 9) gegenüber dem Chip-Layout bzw. der Pin-Belegung der Anschlussflecken 1 bis 12 in Fig. 1 (Reihenfolge in Fig. 1 von oben nach unten: 1, 2, 3, 4, 5, 6, 7, 8, 9, 10, 11, 12) verändert ist. Nachteil die­ ser bekannten Lösung ist, dass die IC-Chips 20 in mindestens zwei Ausführungsformen, nämlich in der Standard-Ausführung (Fig. 1) und mindestens in einer hierzu korrespondierenden "gespiegelten" Mirror-Image-Ausführung (Fig. 2 bzw. Fig. 3) ge­ häust werden müssen. Dies erhöht die Kosten der Herstellung solcher IC-Chips und erschwert die Bestückung von Platinen mit solchen IC-Chips, da bei der Montage der Chips streng darauf geachtet werden muss, dass man den jeweils "richtigen" gehäusten Chip, d. h. entweder den Chip in Standard-Ausführung oder den in Mirror-Image-Ausführung auswählt.
Diese Nachteile vermeidet der IC-Chip der eingangs genannten US-PS 5,502,621. Bei diesem in einem quadratischen Gehäuse angeordneten Chip ist ein Teil der seitlich am Gehäuse her­ aufgeführten elektrischen Anschlüsse mit ihrer zugehörigen Pin-Belegung doppelt ausgeführt, und zwar dergestalt, dass die Anschlüsse mit der gleichen Pin-Belegung bezüglich einer der beiden in der Chip-Ebene liegenden Mittelachsen des qua­ dratisch ausgebildeten Chipgehäuses spiegelbildlich zueinan­ der angeordnet sind. Die Mittelachsen sind parallel zu den Außenkanten des Chipgehäuses ausgerichtet. Diese Positionie­ rung der doppelten Pin-Belegung ermöglicht es, den Chip ohne Änderung des Chip-Layouts sowohl in Standard-Ausführung als auch in Mirror-Image-Ausführung zu verwenden; der (gehäuste) Chip ist, mit anderen Worten, je nach Art der Montage und Po­ sitionierung auf der Platine, entweder "Standard"-Chip oder hierzu korrespondierender "Mirror-Image"-Chip. Mit Chips die­ ser Art ist es möglich, bei der ein- bzw. beidseitigen Be­ stückung von Platinen geometrisch sehr einfach strukturierte Schaltungsaufbauten zu realisieren; z. B. Chip-Paare, die auf der Oberseite der Platine, gegeneinander um 180 Grad ver­ dreht, miteinander verbunden sind und durch entsprechende Chip-Paare auf der Unterseite der Platine ergänzt werden, wo­ bei die beiden Chip-Paare durch Via-Bohrungen miteinander verbunden sind. Der innere Aufbau des gehäusten IC-Chips, insbesondere der interne Anschluss der eigentlichen inte­ grierten Halbleiterschaltung im Gehäuse an die seitlich aus dem Gehäuse heraufgeführten elektrischen Anschlüsse ist in der US-PS 5,502,621 nicht offenbart.
Eine weitere Möglichkeit zur Realisierung von "Mirror-Image"- Chips ist in der DE 197 56 529 A1 offenbart. Die Zuordnung der Pin-Belegung wird durch einen internen elektronischen Um­ schalter gewählt.
Die Aufgabe der Erfindung besteht darin, einen weiteren IC- Chip der eingangs genannten Art zu schaffen, der ohne Ände­ rung des Chip-Layouts sowohl in der Standard-Ausführung wie auch in der Mirror-Image-Ausführung montiert werden kann.
Die erfindungsgemäße Lösung der Aufgabe ist durch die Merkma­ le des Patentanspruchs 1 wiedergegeben. Die übrigen Ansprüche enthalten vorteilhafte Aus- und Weiterbildungen der Erfindung (Ansprüche 2 bis 11) sowie eine bevorzugte Anwendung der Er­ findung (Anspruch 12).
Der der Erfindung zugrundeliegende Gedanke besteht darin, dass der IC-Chip mindestens zwei Gruppen von metallischen An­ schlussflecken aufweist, die auf der Oberseite oder Untersei­ te des IC-Chips angeordnet sind, wobei der ersten Gruppe von Anschlussflecken die Standard-Verdrahtung bzw. die Standard- Pin-Belegung zugeordnet ist und mindestens einer zweiten Gruppe von Anschlussflecken die hierzu korrespondierende Mir­ ror-Image-Verdrahtung bzw. Mirror-Image-Pin-Belegung zugeord­ net ist.
Ein wesentlicher Vorteil dieser Lösung besteht darin, dass je nach geometrischer Positionierung bzw. Ausrichtung des IC- Chips in der elektrischen oder elektronischen Schaltung (z. B. auf einer Platine) der Chip wahlweise in einer sich aus der Pin-Belegung der ausgewählten Gruppe von Anschlussflecken er­ gebenden Standard-Verdrahtung oder in einer hierzu korrespon­ dierenden und sich aus der Pin-Belegung der anderen ausge­ wählten Gruppe von Anschlussflecken ergebenden Mirror-Image- Verdrahtung montiert werden kann, ohne dass hierzu das Layout des Chips geändert werden muss.
In einer ersten bevorzugten Ausführungsform der Erfindung werden
  • a) die Standard-Verdrahtung bzw. Standard-Pin-Belegung durch die Positionierung des Chips in einer ersten Position und
  • b) die Mirror-Image-Verdrahtung bzw. Mirror-Image-Pin-Bele­ gung durch die Positionierung des Chips in einer zweiten Po­ sition realisiert. Bei dieser Lösung sind die beiden Positio­ nen des Chips so beschaffen, dass die zweite Position durch Rotation des Chips um eine senkrecht zur Ober- oder Untersei­ te des Chips ausgerichtete Achse überführbar ist (und umge­ kehrt).
Der Rotationswinkel kann je nach räumlicher Anordnung der beiden Gruppen von Anschlussflecken relativ zueinander auf dem Chip z. B. 90° oder 270° oder, vorzugsweise, 180° betra­ gen.
In einer zweiten bevorzugten Ausführungsform der Erfindung werden
  • a) die Standard-Verdrahtung bzw. Standard-Pin-Belegung durch die Positionierung des Chips in einer ersten Position und
  • b) die Mirror-Image-Verdrahtung bzw. Mirror-Image-Pin-Be­ legung durch die Positionierung des Chips in einer zweiten Position realisiert. Bei dieser Lösung sind die beiden Posi­ tionen des Chips so beschaffen, dass die zweite Position durch Translation des Chips entlang einer parallel zur Ober- oder Unterseite des Chips verlaufenden ersten Gerade über­ führbar ist (und umgekehrt).
Der Vorteil dieser beiden Ausführungsformen (Rotations- oder Translations-Lösung) besteht darin, dass durch eine einfache Drehung oder Verschiebung des Chips relativ zur elektrischen bzw. elektronischen Schaltung entweder die Standard-Ausfüh­ rung der Verdrahtung bzw. Pin-Belegung oder deren Mirror- Image-Ausführung realisiert werden kann. Eine Änderung des Chip-Layouts ist nicht erforderlich. Bei der Montage solcher Chips auf Platinen mit Hilfe von Interposern kann ein und der derselbe Interposer-Typ sowohl für die Standard-Ausführung wie auch für die Mirror-Image-Ausführung verwendet werden, d. h. auch das Layout des Interposers muss nicht geändert wer­ den.
Im folgenden wird die Erfindung anhand der Figuren näher er­ läutert. Es zeigen:
Fig. 1 einen IC-Chip von oben mit einer Verdrahtung in Standard-Ausführung (Stand der Technik);
Fig. 2 einen IC-Chip von oben mit einer zum IC-Chip gemäß Fig. 1 korrespondierenden Verdrahtung in Mirror-Image- Ausführung (Stand der Technik);
Fig. 3 einen anderen IC-Chip von oben mit einer zum IC-Chip gemäß Fig. 1 korrespondierenden Verdrahtung in Mirror-Image-Ausführung (Stand der Technik);
Fig. 4 eine vorteilhafte erste Ausführungsform des erfindungsgemäßen IC-Chips von oben mit einer Verdrahtung in Standard-Ausführung;
Fig. 5 den IC-Chip gemäß Fig. 4 mit einer Verdrahtung in Mirror-Image-Ausführung;
Fig. 6 eine vorteilhafte zweite Ausführungsform des erfindungsgemäßen IC-Chips von oben mit einer Verdrahtung in Standard-Ausführung;
Fig. 7 den IC-Chip gemäß Fig. 6 mit einer Verdrahtung in Mirror-Image-Ausführung;
Fig. 8 eine vorteilhafte dritte Ausführungsform des erfindungsgemäßen IC-Chips von oben mit einer Verdrahtung in Standard-Ausführung;
Fig. 9 den IC-Chip gemäß Fig. 8 mit einer Verdrahtung in Mirror-Image-Ausführung.
Die in den Fig. 1 bis 3 gezeigten IC-Chips sind bereits bekannt. Sie zeigen, wie weiter oben bereits beschrieben, je­ weils die Oberseite 21 eines IC-Chips 20, auf der metallische Anschlussflecken 1 bis 12 in einer Reihe angeordnet sind, die jeweils mit der Verdrahtung 100 bzw. 101 bzw. 102 eines In­ terposers verbunden sind. Die Numerierung der Anschlussflec­ ken 1 bis 12 steht. Für deren Pin-Belegung und findet ihre Entsprechung in der gleichlautenden Numerierung der An­ schlusspunkte 1 bis 12 an den freien Enden der Verdrahtung 100 bzw. 101 bzw. 102 des jeweiligen Interposers. Die Ver­ drahtung 100 in Fig. 1 stellt eine Standard-Ausführung dar, während die Verdrahtungen 101 gemäß Fig. 3 und 102 gemäß Fig. 2 verschiedene Mirror-Image-Ausführungen zu dieser Standard- Ausführung darstellen. Im Vergleich zur Standard-Ausführung in Fig. 1 wurde in Fig. 2 das Layout des Interposers geändert bei unverändertem Layout des eigentlichen IC-Chips, während in Fig. 3 das Layout des IC-Chips geändert wurde (vgl. die Reihenfolge in der Pin-Belegung der Anschlussflecken 1 bis 12 auf dem IC-Chip 20 in Fig. 1 und Fig. 3) bei unverändertem Lay­ out des Interposers.
Die Fig. 4 und 5 zeigen beide denselben IC-Chip 20, und zwar einmal mit einer Verdrahtung 100 in Standard-Ausführung (Fig. 4) und einmal in der korrespondierenden Mirror-Image- Ausführung 101 (Fig. 5).
Der IC-Chip 20 weist auf seiner Oberseite 21 zwei Gruppen 40 und 50 von metallischen Anschlussflecken 1 bis 12 auf, die in zwei nebeneinander liegenden Reihen angeordnet sind. Die bei­ den Reihen liegen auf zwei zweiten Geraden, die parallel zu­ einander und parallel zu zwei der vier Außenkanten des recht­ eckig ausgebildeten IC-Chips 20 verlaufen. Die Anschlussflec­ ken 1 bis 12 haben innerhalb einer Reihe alle den gleichen Abstand zu den jeweils direkt benachbarten Anschlussflecken. Die Anschlussflecken 1 bis 12 beider Reihen liegen paarweise auf vierten Geraden, die senkrecht zu den beiden zweiten Ge­ raden verlaufen, und haben alle - bedingt durch die Paralle­ lität der beiden zweiten Geraden - den gleichen Abstand. Die Numerierung, d. h. Pin-Belegung der einzelnen Anschlussflecken 1 bis 12 entspricht im Fall der ersten Gruppe 40 der Numerie­ rung der Anschlussflecken 1 bis 12 des IC-Chips 20 gemäß Fig. 1 (Standard-Ausführung: 1, 2, . ., 12), während die Nume­ rierung, d. h. Pin-Belegung der einzelnen Anschlussflecken der zweiten Gruppe 50 der Numerierung der Anschlussflecken 1 bis 12 des IC-Chips 20 gemäß Fig. 3 (Mirror-Image-Ausführung: 4, 3, 2, 1, 8, 7, 6, 5, 12, 11, 10, 9) entspricht und darüber hinaus auch in der Reihe entgegengesetzt zur Numerierung der ersten Gruppe 40 verläuft.
Die Mirror-Image-Ausführung gemäß Fig. 5 wird realisiert, in­ dem der IC-Chip 20, ausgehend von seiner ersten Position re­ lativ zur Interposer-Verdrahtung 100 gemäß Fig. 4, um die Mit­ telachse senkrecht zur Oberseite 21 des IC-Chips 20 um 180 Grad in seine zweite Position relativ zur Interposer-Verdrah­ tung 101 gemäß Fig. 5 gedreht wird. In gleicher Weise kann die Mirror-Image-Ausführung gemäß Fig. 5 durch Drehung um 180 Grad um besagte Mittelachse in die Standard-Ausführung gemäß Fig. 4 überführt werden.
Die Fig. 6 und 7 zeigen beide denselben IC-Chip 20, und zwar einmal mit einer Verdrahtung 100 in Standard-Ausführung (Fig. 6) und einmal in der korrespondierenden Mirror-Image- Ausführung 101 (Fig. 7). Der Unterschied zu dem IC-Chip 20 ge­ mäß den Fig. 4 und 5 besteht darin, dass beim IC-Chip 20 gemäß Fig. 6 und 7 die Numerierung in beiden Gruppen 60 (Standard-Ausführung) und 70 (Mirror-Image-Ausführung) der Anschlussflecken 1 bis 12 in beiden Reihen gleichsinnig, d. h. hier (beispielhaft) von oben nach unten verläuft.
Die Mirror-Image-Ausführung gemäß Fig. 7 wird realisiert, in­ dem der IC-Chip 20, ausgehend von seiner ersten Position re­ lativ zur Interposer-Verdrahtung 100 gemäß Fig. 6, auf einer Geraden parallel zur Oberseite 21 des IC-Chips 20 und paral­ lel zu den vierten Geraden, d. h. quer zu den beiden Reihen von Anschlussflecken 1 bis 12 in seine zweite Position rela­ tiv zur Interposer-Verdrahtung 101 gemäß Fig. 7 verschoben wird. In gleicher Weise kann die Mirror-Image-Ausführung ge­ mäß Fig. 7 durch Verschiebung entlang der besagten Geraden in entgegengesetzte Richtung in die Standard-Ausführung gemäß Fig. 6 überführt werden.
Die Fig. 8 und 9 zeigen beide denselben IC-Chip 20, und zwar einmal mit einer Verdrahtung 100 in Standard-Ausführung (Fig. 8) und einmal in der korrespondierenden Mirror-Image- Ausführung 101 (Fig. 9). Der Unterschied zu den IC-Chips 20 gemäß den Fig. 4 und 5 bzw. 6 und 7 besteht darin, dass beim IC-Chip 20 gemäß Fig. 8 und 9 die beiden Gruppen 80 (Standard-Ausführung) und 90 (Mirror-Image-Ausführung) der Anschlussflecken 1 bis 12 in einer gemeinsamen Reihe zusam­ mengefasst sind, die auf einer dritten Geraden liegt. In die­ ser gemeinsamen Reihe gehören die Anschlussflecken 1 bis 12 alternierend entweder der einen oder der anderen der beiden Gruppen 80 und 90 an, d. h. die einzelnen Nummern der Stan­ dard-Pin-Belegung 1, 2, 3, . . . 12 und die der Mirror-Image- Pin-Belegung 4, 3, 2, 1, 8, 7, 6, 5, 12, 11, 10, 9 sind hier ineinander verzahnt und zu einer gemeinsamen Numerierung 4, 1, 3, 2, 2, 3, 1, 4, 8, 5, 7, 6, 6, 7, 5, 8, 12, 9, 11, 10, 10, 11, 9, 12 zusammengefasst. Die Numerierung erfolgt auch hier gleichsinnig, d. h. von oben nach unten.
Die Mirror-Image-Ausführung gemäß Fig. 9 wird realisiert, in­ dem der IC-Chip 20, ausgehend von seiner ersten Position re­ lativ zur Interposer-Verdrahtung 100 gemäß Fig. 8, auf einer Geraden parallel zur Oberseite 21 des IC-Chips 20 und koline­ ar zu der dritten Geraden, d. h. kolinear zur gemeinsamen Rei­ he der Anschlussflecken 1 bis 12 (zweifache Anzahl) in seine zweite Position relativ zur Interposer-Verdrahtung 101 gemäß Fig. 9 verschoben wird. In gleicher Weise kann die Mirror- Image-Ausführung gemäß Fig. 9 durch Verschiebung entlang der besagten Geraden in entgegengesetzte Richtung in die Stan­ dard-Ausführung gemäß Fig. 8 überführt werden.
Ein wesentlicher Vorteil dieser drei Ausführungsvarianten des erfindungsgemäßen IC-Chips besteht darin, dass sowohl für die Standard-Ausführung (Fig. 4; Fig. 6; Fig. 8) der Verdrahtung wie auch für die korrespondierende Mirror-Image-Ausführung (Fig. 5; Fig. 7; Fig. 9) jeweils nur ein Layout des IC-Chips pro Ausführungsvariante sowie ein (gemeinsames) Layout der Inter­ poser-Verdrahtung Für alle Varianten benötigt werden.
Ein weiterer Vorteil besteht darin, dass durch einfache Mon­ tagemaßnahmen (Rotation des Chips um 180 Grad bzw. Transla­ tion des Chips quer oder längs zu den Reihen der Anschluss­ flecken) die Standard-Ausführung in die Mirror-Image-Ausfüh­ rung der Verdrahtung überführt werden kann und umgekehrt.
Die Erfindung ist nicht auf die dargestellten Ausführungsbei­ spiele beschränkt, sondern vielmehr auf weitere übertragbar.
So ist es z. B. möglich, anstelle der Anordnung der An­ schlussflecken auf Geraden andere linienförmige Anordnungen wie z. B. Halb- oder Viertelkreise, Zickzacklinien, Bogen usw. oder andere flächige geometrische Anordnungen wie Kreise, Dreiecke, Vier- und sonstige Vielecke usw. auszuwählen; es muss lediglich sichergestellt sein, dass die benötigten An­ schlussflecken auf der Ober- oder Unterseite des Chips zum einen mindestens zweifach vorhanden sind (nämlich in Stan­ dard- und in Mirror-Image-Ausführung) und dass zum anderen die gewählten Anordnungen der Anschlussflecken die rotations- bzw. translationssymmetrischen Anforderungen bei der Plazie­ rung dieser Anordnungen von Anschlussflecken auf der Ober- bzw. Unterseite des Chips erfüllen. Im Falle der geforderten Rotationssymmetrie können die Anschlussflecken z. B. auf einem gemeinsamen Kreis mit der Drehachse als Mittelpunkt liegen. Die Anschlussflecken der einen Gruppe (Standard-Ausführung) können dabei auf einem der beiden Hälften des Kreises liegen und die Anschlussflecken der anderen Gruppe (Mirror-Image- Ausführung) auf der anderen Hälfte. Denkbar ist aber auch, ähnlich zur Lösung gemäß Fig. 8 und 9, dass die Anschlussflec­ ken auf dem Kreis gleichverteilt und alternierend aus beiden Gruppen stammend angeordnet werden, so dass zur Überführung der Standard-Ausführung der Verdrahtung in die korrespondie­ rende Mirror-Image-Ausführung der Verdrahtung lediglich eine Rotation um 360 Grad/n erforderlich ist, wobei n die Anzahl von Anschlussflecken einer Gruppe ist.
Ferner ist es möglich, die vertikale elektrische Belegung, d. h. die vertikale Position durch einen Metall-Fix oder durch Sicherungen ("Fuses") entsprechend zu konfigurieren. Der we­ sentliche Vorteil einer solchen Lösung besteht darin, dass nur eine Maske im FE geändert werden muss und dass die Anzahl der Anschlussflecken (und damit der Platzbedarf) geringer ist als bei der Verdopplung der Anschlussflecken gemäß den Lö­ sungsvarianten in Fig. 4 bis 9.
Bezugszeichenliste
1
Nummer eines Anschlussfleckens bzw. Verdrahtungs-Balls
2
Nummer eines Anschlussfleckens bzw. Verdrahtungs-Balls
3
Nummer eines Anschlussfleckens bzw. Verdrahtungs-Balls
4
Nummer eines Anschlussfleckens bzw. Verdrahtungs-Balls
5
Nummer eines Anschlussfleckens bzw. Verdrahtungs-Balls
6
Nummer eines Anschlussfleckens bzw. Verdrahtungs-Balls
7
Nummer eines Anschlussfleckens bzw. Verdrahtungs-Balls
8
Nummer eines Anschlussfleckens bzw. Verdrahtungs-Balls
9
Nummer eines Anschlussfleckens bzw. Verdrahtungs-Balls
10
Nummer eines Anschlussfleckens bzw. Verdrahtungs-Balls
11
Nummer eines Anschlussfleckens bzw. Verdrahtungs-Balls
12
Nummer eines Anschlussfleckens bzw. Verdrahtungs-Balls
20
IC-Chip
21
Oberseite des IC-Chips
30
Gruppe von Anschlussflecken (Stand der Technik)
40
erste Gruppe von Anschlussflecken (Erfindung)
50
zweite Gruppe von Anschlussflecken (Erfindung)
60
erste Gruppe von Anschlussflecken (Erfindung)
70
zweite Gruppe von Anschlussflecken (Erfindung)
80
erste Gruppe von Anschlussflecken (Erfindung)
90
zweite Gruppe von Anschlussflecken (Erfindung)
100
Standard-Verdrahtungs-Layout
101
Mirror-Image-Verdrahtungs-Layout
102
weiteres Mirror-Image-Verdrahtungs-Layout

Claims (12)

1. IC-Chip, mit mehreren Anschlussvorrichtungen, denen je­ weils eine bestimmte vorgegebene Pin-Belegung zugeordnet ist, welche Pin-Belegung mehrfach vorhanden ist, wobei der IC-Chip wahlweise in einer sich aus der Pin-Belegung ergebenden Standard-Verdrahtung oder in einer sich eben­ falls aus der Pin-Belegung ergebenden und zur Standard- Verdrahtung gespiegelten Mirror-Image-Verdrahtung mon­ tierbar ist, dadurch gekennzeichnet, dass als An­ schlussvorrichtungen mindestens zwei Gruppen (40, 50; 60, 70; 80, 90) von metallischen Anschlussflecken (1-12) vorgesehen sind, die auf der Oberseite (21) oder Unter­ seite des IC-Chips (20) angeordnet sind; dass der ersten Gruppe (40; 60; 80) von Anschlussflecken (1-12) die Standard-Verdrahtung oder Standard-Pin-Belegung zugeord­ net ist und mindestens einer zweiten Gruppe (50; 70; 90) von Anschlussflecken (1-12) die hierzu korrespondierende Mirror-Image-Verdrahtung oder Mirror-Image-Pin-Belegung zugeordnet ist.
2. IC-Chip nach Anspruch 1, dadurch gekennzeichnet, dass bei vorgegebenem Standard-Verdrahtungs-Layout (100) und Mir­ ror-Image-Verdrahtungs-Layout (101) die Standard-Ver­ drahtung oder Standard-Pin-Belegung durch die Positio­ nierung des IC-Chips (20) in einer ersten Position rea­ lisiert ist, dass die Mirror-Image-Verdrahtung oder Mir­ ror-Image-Pin-Belegung durch die Positionierung des IC- Chips (20) in einer zweiten Position realisiert ist und dass die zweite Position durch Rotation des IC-Chips (20) um eine senkrecht zur Oberseite (21) oder Untersei­ te des IC-Chips (20) ausgerichtete Achse oder durch Translation des IC-Chips (20) entlang einer parallel zur Oberseite (21) oder Unterseite des IC-Chips (20) verlau­ fenden ersten Geraden in die erste Position überführbar ist (und umgekehrt).
3. IC-Chip nach Anspruch 2, dadurch gekennzeichnet, dass zur Überführung der zweiten Position in die erste Position und umgekehrt jeweils eine Rotation um 90° oder um 270° oder vorzugsweise um 180° erforderlich ist.
4. IC-Chip nach einem der Ansprüche 2 oder 3, dadurch gekennzeichnet, dass die Standard-Verdrahtung (100) und die hierzu korrespondie­ rende Mirror-Image-Verdrahtung (101; 102) sich jeweils auf zwei sich gegenüberliegenden Seiten des IC-Chips (20) über den IC-Chip (20) hinaus erstreckt.
5. IC-Chip nach einem der vorhergehenden Ansprüche, dadurch gekennzeichnet, dass die er­ ste Gruppe (40; 60; 80) von Anschlussflecken (1-12) in einer ersten Reihe und die zweite Gruppe (50; 70; 90) von Anschlussflecken (1-12) in einer zweiten Reihe ange­ ordnet sind oder dass die Anschlussflecken (1-12) beider Gruppen (40, 50; 60, 70; 80, 90) alternierend in einer gemeinsamen Reihe angeordnet sind.
6. IC-Chip nach Anspruch 5, dadurch gekennzeichnet, dass die er­ ste und zweite Reihe nebeneinander angeordnet sind.
7. IC-Chip nach einem der Ansprüche 5 oder 6, dadurch gekennzeichnet, dass die einzelnen Anschlussflecken (1-12) der ersten Reihe und die einzelnen Anschlussflecken (1-12) der zweiten Reihe innerhalb ihrer eigenen Reihe jeweils den gleichen Ab­ stand zu ihren direkt benachbarten Anschlussflecken ih­ rer jeweils eigenen Gruppe (40, 50; 60, 70; 80, 90) ha­ ben oder dass die einzelnen Anschlussflecken (1-12) der einen Gruppe (40; 60; 80) in der gemeinsamen Reihe je­ weils den gleichen Abstand zu ihren direkt benachbarten Anschlussflecken (1-12) der jeweils anderen Gruppe (50; 70; 90) haben.
8. IC-Chip nach einem der Ansprüche 5 bis 7, dadurch gekennzeichnet, dass die An­ schlussflecken (1-12) der ersten Reihe und die An­ schlussflecken (1-12) der zweiten Reihe auf parallel zu­ einander verlaufenden zweiten Geraden liegen oder dass die Anschlussflecken (1-12) der gemeinsamen Reihe auf einer dritten Geraden liegen.
9. IC-Chip nach Anspruch 8, dadurch gekennzeichnet, dass sich direkt gegenüberliegende Anschlussflecken (1-12) der er­ sten und der zweiten Reihe jeweils auf einer vierten Ge­ raden liegen, die senkrecht zu den beiden zweiten Gera­ den verläuft.
10. IC-Chip nach einem der Ansprüche 5 bis 9, dadurch gekennzeichnet, dass die Pin-Belegung der Anschlussflecken (1-12) der ersten Gruppe (40; 60; 80) längs der ersten Reihe oder längs der gemeinsamen Reihe gegensinnig (40, 50) oder gleich­ sinnig (60, 70; 80, 90) ist zur Pin-Belegung der An­ schlussflecken (1-12) der zweiten Gruppe (50; 70; 90).
11. IC-Chip nach einem der Ansprüche 5 bis 10, dadurch gekennzeichnet, dass zur Überführung der zweiten Position des IC-Chips (20) in die erste Position und umgekehrt jeweils eine Transla­ tion quer zur ersten und zweiten Reihe oder jeweils eine Translation längs der gemeinsamen Reihe erforderlich ist.
12. IC-Chip nach einem der vorhergehenden Ansprüche, gekennzeichnet durch die Verwendung als IC-Chip zur ein- oder beidseitigen Bestückung von Platinen mittels SMT.
DE19922186A 1999-05-12 1999-05-12 IC-Chip Expired - Fee Related DE19922186C1 (de)

Priority Applications (4)

Application Number Priority Date Filing Date Title
DE19922186A DE19922186C1 (de) 1999-05-12 1999-05-12 IC-Chip
PCT/DE2000/001507 WO2000068995A1 (de) 1999-05-12 2000-05-12 Ic-chip
JP2000617496A JP3600159B2 (ja) 1999-05-12 2000-05-12 Ｉｃチップ
US10/010,164 US20020060372A1 (en) 1999-05-12 2001-11-13 IC chip

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
DE19922186A DE19922186C1 (de) 1999-05-12 1999-05-12 IC-Chip

Publications (1)

Publication Number Publication Date
DE19922186C1 true DE19922186C1 (de) 2000-10-19

Family

ID=7908026

Family Applications (1)

Application Number Title Priority Date Filing Date
DE19922186A Expired - Fee Related DE19922186C1 (de) 1999-05-12 1999-05-12 IC-Chip

Country Status (4)

Country Link
US (1) US20020060372A1 (de)
JP (1) JP3600159B2 (de)
DE (1) DE19922186C1 (de)
WO (1) WO2000068995A1 (de)

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US7725860B1 (en) * 2000-06-19 2010-05-25 Herman Kwong Contact mapping using channel routing

Citations (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US5502621A (en) * 1994-03-31 1996-03-26 Hewlett-Packard Company Mirrored pin assignment for two sided multi-chip layout
DE19756529A1 (de) * 1997-04-30 1998-11-12 Mitsubishi Electric Corp Halbleitereinrichtung
US5903443A (en) * 1997-04-07 1999-05-11 Micron Technology, Inc. Interdigitated leads-over-chip lead frame, device, and method for supporting an integrated circuit die

Family Cites Families (14)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US5082802A (en) * 1985-11-12 1992-01-21 Texas Instruments Incorporated Method of making a memory device by packaging two integrated circuit dies in one package
US5012389A (en) * 1988-12-14 1991-04-30 Hand Held Products, Inc. Board wiring pattern for a high density memory module
US4997896A (en) * 1990-05-29 1991-03-05 The Goodyear Tire & Rubber Company Process and catalyst system for synthesizing trans-1,4-polybutadiene
DE4032370A1 (de) * 1990-10-12 1992-04-16 Philips Patentverwaltung Schaltungsanordnung mit wenigstens zwei identischen, integrierten schaltungen oder schaltungsmodulen
JP2568748B2 (ja) * 1990-10-30 1997-01-08 三菱電機株式会社 半導体装置
US5153507A (en) * 1990-11-16 1992-10-06 Vlsi Technology, Inc. Multi-purpose bond pad test die
JPH07147386A (ja) * 1993-09-29 1995-06-06 Toshiba Micro Electron Kk 半導体装置とその製造方法およびそれに用いる器具
JPH088389A (ja) * 1994-04-20 1996-01-12 Fujitsu Ltd 半導体装置及び半導体装置ユニット
US5805520A (en) * 1997-04-25 1998-09-08 Hewlett-Packard Company Integrated circuit address reconfigurability
KR100340060B1 (ko) * 1998-06-02 2002-07-18 박종섭 티에스오피와호환성이있는씨에스피핀배치방법및그에의한핀배치구조
US6049136A (en) * 1998-06-03 2000-04-11 Hewlett-Packard Company Integrated circuit having unique lead configuration
US6242814B1 (en) * 1998-07-31 2001-06-05 Lsi Logic Corporation Universal I/O pad structure for in-line or staggered wire bonding or arrayed flip-chip assembly
US6052289A (en) * 1998-08-26 2000-04-18 Micron Technology, Inc. Interdigitated leads-over-chip lead frame for supporting an integrated circuit die
JP2000340737A (ja) * 1999-05-31 2000-12-08 Mitsubishi Electric Corp 半導体パッケージとその実装体

Patent Citations (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US5502621A (en) * 1994-03-31 1996-03-26 Hewlett-Packard Company Mirrored pin assignment for two sided multi-chip layout
US5903443A (en) * 1997-04-07 1999-05-11 Micron Technology, Inc. Interdigitated leads-over-chip lead frame, device, and method for supporting an integrated circuit die
DE19756529A1 (de) * 1997-04-30 1998-11-12 Mitsubishi Electric Corp Halbleitereinrichtung

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US7725860B1 (en) * 2000-06-19 2010-05-25 Herman Kwong Contact mapping using channel routing

Also Published As

Publication number Publication date
JP3600159B2 (ja) 2004-12-08
US20020060372A1 (en) 2002-05-23
JP2002544672A (ja) 2002-12-24
WO2000068995A1 (de) 2000-11-16

Similar Documents

Publication Publication Date Title
DE69211445T2 (de) Speicherungspackung
DE69200500T2 (de) Gestufte Mehrlagenverbindungsplatte und Herstellungsmethoden.
DE60207572T2 (de) Verfahren zum herstellen einer nadelkarte
DE102004045719B4 (de) Gedruckte-Schaltungsplatine-Testzugangspunktstrukturen und Verfahren zum Herstellen derselben
DE102005060081B4 (de) Elektronisches Bauteil mit zumindest einer Leiterplatte und mit einer Mehrzahl gleichartiger Halbleiterbausteine und Verfahren
DE69020204T2 (de) Mehrschichtige gedruckte Leiterplatte.
DE10002852A1 (de) Abschirmeinrichtung und elektrisches Bauteil mit einer Abschirmeinrichtung
WO2001006562A1 (de) Tsop-speicherchipgehäuseanordnung
DE10339770A1 (de) FBGA-Anordnung
DE10138958A1 (de) Chip-Scale-Packung, gedruckte Leiterplatte, Elektronikmodul und Leiterplatten-Entwurfsverfahren
DE69108302T2 (de) Elektronische Schaltung mit einer Federanordnung für die Stromzufuhr.
DE102019117376B4 (de) Schirmung in einem Einheitskondensatorarray
DE2547323A1 (de) Traeger fuer integrierte schaltungen
DE19922186C1 (de) IC-Chip
DE60130717T2 (de) Leiterplatte mit Kontaktflächen zur Verbindung mit einem darauf montierten elektronischen Bauteil
DE19936862C1 (de) Kontaktierung von Metalleiterbahnen eines integrierten Halbleiterchips
DE102004037826B4 (de) Halbleitervorrichtung mit miteinander verbundenen Halbleiterbauelementen
DE10260005A1 (de) Chippaket und Verfahren zu seiner Herstellung
DE10134986B4 (de) Verbindung gehäusegefaßter integrierter Speicherbausteine mit einer Leiterplatte
DE10318589A1 (de) Leiterplattenanordnung
DE102020116233A1 (de) Schaltungsträger mit Anschlussflächenfeld und Verfahren zum Herstellen eines Anschlussflächenfelds auf einem Schaltungsträger
DE2810575A1 (de) Gedruckte elektrische schaltungsplatte
DE69300372T2 (de) Baugruppe von elektronischen Bauteilen.
DE10125750A1 (de) Halbleiterschaltungsanordnung und Verfahren zu deren Herstellung
DE69818703T2 (de) Verfahren zur oberflächenmontierung eines mikrowellengehäuses auf einer leiterplatte und gehäuse und leiterplatte zur durchführung des verfahrens

Legal Events

Date Code Title Description
8100 Publication of the examined application without publication of unexamined application
D1 Grant (no unexamined application published) patent law 81
8364 No opposition during term of opposition
8339 Ceased/non-payment of the annual fee