DE19756529A1 - Halbleitereinrichtung - Google Patents
HalbleitereinrichtungInfo
- Publication number
- DE19756529A1 DE19756529A1 DE19756529A DE19756529A DE19756529A1 DE 19756529 A1 DE19756529 A1 DE 19756529A1 DE 19756529 A DE19756529 A DE 19756529A DE 19756529 A DE19756529 A DE 19756529A DE 19756529 A1 DE19756529 A1 DE 19756529A1
- Authority
- DE
- Germany
- Prior art keywords
- input
- output
- signal
- circuit
- control signal
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Granted
Links
- 239000004065 semiconductor Substances 0.000 title claims description 44
- 239000000758 substrate Substances 0.000 title claims description 17
- 230000004044 response Effects 0.000 claims abstract description 11
- 238000012545 processing Methods 0.000 claims abstract description 7
- 230000000295 complement effect Effects 0.000 claims 1
- 230000005540 biological transmission Effects 0.000 abstract 1
- 239000000047 product Substances 0.000 description 41
- 238000010586 diagram Methods 0.000 description 9
- 238000012360 testing method Methods 0.000 description 7
- 229910000679 solder Inorganic materials 0.000 description 5
- 238000005452 bending Methods 0.000 description 4
- 238000004519 manufacturing process Methods 0.000 description 4
- 239000004642 Polyimide Substances 0.000 description 3
- 230000008901 benefit Effects 0.000 description 3
- 238000000034 method Methods 0.000 description 3
- 229920001721 polyimide Polymers 0.000 description 3
- 230000008569 process Effects 0.000 description 3
- 230000008859 change Effects 0.000 description 2
- 239000010949 copper Substances 0.000 description 2
- 210000003734 kidney Anatomy 0.000 description 2
- 238000012856 packing Methods 0.000 description 2
- RYGMFSIKBFXOCR-UHFFFAOYSA-N Copper Chemical compound [Cu] RYGMFSIKBFXOCR-UHFFFAOYSA-N 0.000 description 1
- 230000003213 activating effect Effects 0.000 description 1
- 150000001875 compounds Chemical class 0.000 description 1
- 238000010276 construction Methods 0.000 description 1
- 229910052802 copper Inorganic materials 0.000 description 1
- 238000011161 development Methods 0.000 description 1
- 230000018109 developmental process Effects 0.000 description 1
- 210000003608 fece Anatomy 0.000 description 1
- 239000011368 organic material Substances 0.000 description 1
- 230000009467 reduction Effects 0.000 description 1
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L23/00—Details of semiconductor or other solid state devices
- H01L23/48—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor
- H01L23/50—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor for integrated circuit devices, e.g. power bus, number of leads
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
- H01L27/02—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers
- H01L27/04—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being a semiconductor body
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
- H01L2924/0001—Technical content checked by a classifier
- H01L2924/0002—Not covered by any one of groups H01L24/00, H01L24/00 and H01L2224/00
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
- H01L2924/15—Details of package parts other than the semiconductor or other solid state devices to be connected
- H01L2924/151—Die mounting substrate
- H01L2924/1517—Multilayer substrate
- H01L2924/15172—Fan-out arrangement of the internal vias
- H01L2924/15173—Fan-out arrangement of the internal vias in a single layer of the multilayer substrate
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
- H01L2924/15—Details of package parts other than the semiconductor or other solid state devices to be connected
- H01L2924/151—Die mounting substrate
- H01L2924/153—Connection portion
- H01L2924/1531—Connection portion the connection portion being formed only on the surface of the substrate opposite to the die mounting surface
- H01L2924/15311—Connection portion the connection portion being formed only on the surface of the substrate opposite to the die mounting surface being a ball array, e.g. BGA
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
- H01L2924/30—Technical effects
- H01L2924/301—Electrical effects
- H01L2924/3011—Impedance
Landscapes
- Engineering & Computer Science (AREA)
- Power Engineering (AREA)
- Physics & Mathematics (AREA)
- Condensed Matter Physics & Semiconductors (AREA)
- General Physics & Mathematics (AREA)
- Computer Hardware Design (AREA)
- Microelectronics & Electronic Packaging (AREA)
- Semiconductor Integrated Circuits (AREA)
- Tests Of Electronic Circuits (AREA)
Description
Die vorliegende Erfindung bezieht sich auf eine Halbleitereinrichtung nach dem
Oberbegriff des Anspruches 1, und insbesondere auf den Aufbau einer Halb
leitereinrichtung, die fähig ist, eine Ein
gangs-/Ausgangsanschlußstiftsignalzuordnung von außen gesehen spiegelsymmetrisch
zu invertieren.
Bei der Herstellung von Halbleitereinrichtungen werden bisher Produkte mit
Anschlußstiften, die in eine Richtung und in die entgegengesetzte Richtung ab
gewinkelt (gebogen) sind (später bezeichnet als vorwärtsgebogene und rück
wärtsgebogene Produkte) getrennt hergestellt, um die Notwendigkeit zu elimi
nieren, eine Blindleitung vorzusehen zum In-Übereinstimmung-Bringen der
Impedanz zwischen Chips, wenn sie auf eine Platine gruppiert (gepackt)
werden.
Fig. 9 ist eine Ansicht, die das Konzept zeigt, wie ein vorwärtsgebogenes Pro
dukt 100 und ein rückwärtsgebogenes Produkt 101 entgegengesetzt zueinander
auf den vorder- und rückseitigen Oberflächen einer Platine 10 gruppiert sind.
Auf diese Weise können die Längen der Leitungen zu diesen zwei Chips nicht
nur gleich gemacht sondern auch verringert werden, was zur Verringerung des
Rufens (Schwingens), oder der Packungs-(Gruppierungs-)fläche beiträgt.
Fig. 10A und 10B zeigen eine Anschlußstiftanordnung der Gehäuse solcher
vorwärtsgebogener Produkte 100 und rückwärtsgebogener Produkte 101.
Die dunklen Eingangs-/Ausgangsanschlußstifte, wie sie in der rechten Hälfte
des Gehäuses des vorwärtsgebogenen Produktes 100 angeordnet sind, sind im
rückwärtsgebogenen Produkt 101 in der linken Hälfte angeordnet, in anderen
Worten spiegelsymmetrisch in Bezug auf die Mittellinie angeordnet.
Die derart getrennte Herstellung der vorwärtsgebogenen Produkte und der
rückwärtsgebogenen Produkte, wie sie oben beschrieben sind, ist mit dem fol
genden Problem im Hinblick auf die Montage- und Testkosten für Chips behaf
tet.
Insbesondere, falls ein Gehäuse ein sogenanntes QFP (Quad Flat Package,
Flachgehäuse mit im Quadrat angeordneten Anschlußreihen) ist, werden im
Vorgang des Biegens der Anschlußstifte eines Gehäuses die Anschlußstifte
einfach in verschiedene Richtungen zwischen vorwärtsgebogenen Produkten
und rückwärtsgebogenen Produkten gebogen.
Das getrennte Herstellen vorwärtsgebogener Produkte und rückwärtsgebogener
Produkte beeinflußt die Montagekosten nicht stark.
Jedoch erfordern das vorwärtsgebogene Produkt und das rückwärtsgebogene
Produkt mit verschiedenen Verbindungsspezifikationen verschiedene Prüfplätze
in Abhängigkeit von der Biegungsrichtung im Testvorgang. Insbesondere muß
eine gestiegene Anzahl von Testplätzen produziert werden, was die Testkosten
anhebt.
Falls das verwendete Gehäuse ein sogenanntes BGA (Ball Grid Array =
Kugelgitterfeld) Gehäuse ist, gibt es genau gesagt keinen derartigen Vorgang
des Biegens der Anschlußstifte eines Gehäuses aber die Ausdrücke
"vorwärtsgebogenes Produkt" und "rückwärtsgebogenes Produkt" werden noch
verwendet wie in dem Fall mit dem QFP zum Erleichtern der Beschreibung.
Fig. 11 zeigt das Konzept, wie ein BGA-Gehäuse installiert wird.
Das BGA-Gehäuse weist ein Halbleiterelement 801, eine Gehäuseplatine 802
und Lötperlenanschlüsse 804 auf. Das Halbleiterelement 801 ist auf der Ge
häuseplatine 802 gebildet. Die Lötperlenanschlüsse 804 sind unter der Ge
häuseplatte 802 vorgesehen. Das Halbleiterelement 801 und die Lötperlen 804
sind elektrisch miteinander verbunden.
Während des Gruppierens (Packens) wird ein Bandträger 810 mit einem Band
aus einem organischen Material wie z. B. Polyimid und eine Kupfer-
(Cu)Verbindung darauf mit den Lötperlen verlötet.
Die oben beschriebene Struktur des BGA-Gehäuses erlaubt es, das rückwärts
gebogene Produkt durch Wechseln des Spurmusters des Polyimid-Bandes her
zustellen. Die Testkosten zu dieser Zeit hängen deshalb nicht von der Richtung
des Biegens ab.
Weiterhin ist das Herstellen eines rückwärtsgebogenen Produktes im BGA-Ge
häuse, was die Montagekosten betrifft, gleichzusetzen mit dem Wechseln des
Spurmusters, und deshalb sollte das Polyimid-Band in einer Vielschichtstruktur
gebildet sein, was die Montagekosten anhebt.
Es ist eine Aufgabe der Erfindung, eine Halbleitereinrichtung anzugeben, die
fähig ist, die Eingangs-/Ausgangsanschlußstiftzuordnung von außen gesehen
spiegelsymmetrisch zu invertieren, während die Testkosten und die Montage
kosten vom Ansteigen abgehalten werden.
Diese Aufgabe wird gelöst durch eine Halbleitereinrichtung nach Anspruch 1.
Weiterbildungen der Erfindung sind in den Unteransprüchen angegeben.
Zusammengefaßt bezieht sich die vorliegende Erfindung auf eine Halbleiterein
richtung, die ein Substrat und einen Substrathalter aufweist.
Eine integrierte Halbleiterschaltungseinrichtung ist im Substrat vorgesehen.
Der Substrathalter hält das Substrat und hat eine Mehrzahl von Ein
gangs-/Ausgangsanschlüssen, die elektrisch mit der integrierten Halbleiterschaltungs
einrichtung verbunden sind, zum Austausch von Eingangs-/Ausgangsdaten und
Steuersignalen mit außen.
Die integrierte Halbleiterschaltungseinrichtung weist einen internen Schalt
kreis, eine Mehrzahl von ersten Eingangs-/Ausgangsanschlußflächen, so viele
zweite Eingangs-/Ausgangsanschlußflächen wie erste Ein
gangs-/Ausgangsanschlußflächen, ein Schaltnetz und eine dritte Ein
gangs-/Ausgangsanschlußfläche auf.
Der interne Schaltkreis empfängt außen angelegte Daten, führt eine vorge
schriebene Betriebsverarbeitung als Antwort auf ein Steuersignal aus und gibt
Daten aus, entsprechend dem Ergebnis der Betriebsverarbeitung. Jede der
ersten Eingangs-/Ausgangsanschlußflächen führt eine Eingabe von Daten, die
an den internen Schaltkreis angelegt werden sollen, eine Eingabe eines Steuer
signals und eine Ausgabe von Daten aus dem internen Schaltkreis aus. Die
zweiten Eingangs-/Ausgangsanschlußflächen sind entsprechend zu den ersten
Eingangs-/Ausgangsanschlußflächen vorgesehen und jede führt eine Eingabe
von Daten, die an den internen Schaltkreis angelegt werden sollen, eine Ein
gabe eines Steuersignals und eine Ausgabe von Daten aus dem internen Schalt
kreis aus. Das Schaltnetz antwortet auf ein außen angelegtes Schaltsteuersignal
und ersetzt die Verbindung zwischen einer ersten Ein
gangs-/Ausgangsanschlußfläche und dem internen Schaltkreis mit der Verbindung
zwischen einer entsprechenden zweiten Eingangs-/Ausgangsanschlußfläche und
dem internen Schaltkreis. Die dritte Eingangs-/Ausgangsanschlußfläche emp
fängt ein Schaltsteuersignal. Jeder der Mehrzahl von Ein
gangs-/Ausgangsanschlüssen ist elektrisch mit einer von den entsprechenden Ein
gangs-/Ausgangsanschlußflächen, den zweiten Ein
gangs-/Ausgangsanschlußflächen und der dritten Eingangs-/Ausgangsanschlußfläche
verbunden. Unter der Mehrzahl von Eingangs-/Ausgangsanschlüssen sind die
Eingangs-/Ausgangsanschlüsse, die den ersten Ein
gangs-/Ausgangsanschlußflächen entsprechen, und die Eingangs-/Ausgangsanschlüsse,
die den zweiten Eingangs-/Ausgangsanschlußflächen entsprechen, symmetrisch
in Bezug auf eine Mittellinie des Substrathalters angeordnet und ein Ein
gangs-/Ausgangsanschluß, der der dritten Eingangs-/Ausgangsanschlußfläche ent
spricht, ist nicht auf der Mittellinie angeordnet.
Vorzugsweise weist die integrierte Halbleiterschaltungseinrichtung ferner eine
Mehrzahl von Halteschaltkreisen auf, die entsprechend der ersten und zweiten
Eingangs-/Ausgangsanschlußfläche angeordnet sind, zum Halten außen ange
legter Daten und eines Steuersignals in Synchronisation mit einem außen an
gelegten Taktsignal. Die Mehrzahl von Halteschaltkreisen ist zwischen den ent
sprechenden ersten und zweiten Eingangs-/Ausgangsanschlußflächen und dem
Schaltnetz angeordnet.
Deshalb ist ein Hauptvorteil der vorliegenden Erfindung die Fähigkeit,
Produkte als vorwärts- und rückwärtsgebogene Produkte nur als Antwort auf
ein außen angelegtes Schaltsteuersignal dienen zu lassen, da die Ein
gangs-/Ausgangsanschlüsse des Substrathalters symmetrisch invertiert sind.
Ein anderer Vorteil der vorliegenden Erfindung liegt darin, daß die Betriebs
geschwindigkeit nicht abnimmt, falls die Funktionen der Anschlußflächen ent
sprechend des Vorwärtsbiegens und Rückwärtsbiegens invertiert sind, weil das
Schaltnetz zwischen dem internen Schaltkreis und den Halteschaltkreisen vor
gesehen ist, welche entsprechend der Eingangs-/Ausgangsanschlußflächen vor
gesehen sind.
Weitere Merkmale und Zweckmäßigkeiten der vorliegenden Erfindung ergeben
sich aus der folgenden Beschreibung von Ausführungsformen der vorliegenden
Erfindung anhand der Figuren. Von den Figuren zeigen:
Fig. 1 ein Blockschaltbild, das die Konfiguration einer integrierten Halbleiter
schaltungseinrichtung 1000 gemäß einer Ausführungsform der Erfin
dung zeigt;
Fig. 2A und 2B Darstellungen, die das Konzept zeigen, wie die Anschluß
stifte angeordnet sind, wenn die integrierte Halbleiterschaltungs
einrichtung 1000 in einem QFP montiert ist, und Fig. 2A entspricht
einem vorwärtsgebogenen Produkt und Fig. 2B einem rückwärtsge
bogenen Produkt;
Fig. 3 ein Blockschaltbild, das den Schaltkreis 210 der integrierten Halb
leiterschaltungseinrichtung in Fig. 1 zeigt;
Fig. 4 ein Schaltbild, das die Konfiguration eines Registers 202A zeigt das
in Fig. 1 gezeigt ist;
Fig. 5 ein Schaltbild, das die Konfiguration eines Multiplexers 300 zeigt, der
in Fig. 3 gezeigt ist;
Fig. 6 eine Querschnittsansicht, die zeigt, wie die integrierte Halbleiter
schaltungseinrichtung 1000 in ein BGA-Gehäuse montiert ist;
Fig. 7 eine Ansicht, die die Anschlußstiftanordnung eines vorwärtsge
bogenen Produktes zeigt, wenn die integrierte Halbleiterschal
tungseinrichtung 1000 in ein BGA-Gehäuse montiert ist;
Fig. 8 eine Ansicht, die die Anschlußstiftanordnung eines rückwärtsge
bogenen Produktes zeigt wenn die integrierte Halbleiterschaltungsein
richtung 1000 in ein BGA-Gehäuse montiert ist;
Fig. 9 eine Ansicht, die das Konzept zeigt, wie ein vorwärtsgebogenes
Produkt und ein rückwärtsgebogenes Produkt auf einer Platine gruppiert
sind;
Fig. 10A und 10B sind Ansichten, die die Anschlußstiftanordnung eines her
kömmlichen QFP-Gehäuses zeigen, Fig. 10A entspricht einem vorwärts
gebogenen Produkt und Fig. 10B einem rückwärtsgebogenen Produkt;
und
Fig. 11 eine Querschnittsansicht, die eine Montage unter der Verwendung
eines BGA-Gehäuses zeigt.
Fig. 1 ist ein Blockschaltbild, das schematisch die Konfiguration einer inte
grierten Halbleiterschaltungseinrichtung 1000 zeigt, die auf einem Halbleiter
substrat gebildet ist, das in einer Halbleitereinrichtung gemäß einer Ausfüh
rungsform der Erfindung installiert ist.
Die integrierte Halbleiterschaltungseinrichtung 1000 weist Ein
gangs-/Ausgangsanschlußflächen 200a bis 200f, die außen angelegte Eingangsdaten
oder Steuersignale empfangen, eine Eingangs-/Ausgangsanschlußfläche 230,
die ein außen angelegtes Schaltsteuersignal SPIEGEL-EN empfängt, Register
202A bis 202f, die entsprechend dem Eingangs-/Ausgangsanschlußflächen 200a
bis 200f vorgesehen sind, zum Halten von Daten, die an den entsprechenden
Eingangs-/Ausgangsanschlußflächen als Reaktion auf Taktsignale T und /T an
gelegt sind, die in der integrierten Halbleiterschaltungseinrichtung 1000 basie
rend auf einem außen angelegten Taktsignal erzeugt werden, ein Schaltnetz
210, das Signale von den Registern 200a bis 200f empfängt und deren Aus
gangsbestimmungsorte schaltet basierend auf dem außen angelegten Schalt
steuersignal SPIEGEL-EN, und einen internen Schaltkreis 220, der ein Signal
vom Schaltnetz 210 empfängt, eine vorgeschriebene Betriebsverarbeitung
ausführt und das Ergebnis nach außen ausgibt, auf.
Falls das Signal SPIEGEL-EN nicht aktiv ist (z. B. auf einem "L"-Pegel), wird
ein Signal SA, das von der Eingangs-/Ausgangsanschlußfläche 200a angelegt
ist, als ein Signal SAB vom Schaltnetz 210 ausgegeben und an den internen
Schaltkreis 220 angelegt, und ein außen an die Ein
gangs-/Ausgangsanschlußflächen 200b angelegtes Signal SB wird an den internen
Schaltkreis 220 als ein Signal SBA vom Schaltnetz 210 angelegt.
Auf ähnliche Weise wird, falls das Signal SPIEGEL-EN nicht aktiv ist, ein
Signal SC, das an der Eingangs-/Ausgangsanschlußfläche 200c angelegt ist, an
den internen Schaltkreis 220 angelegt als ein Signal SCD vom Schaltnetz 210,
während ein Signal SD, das von der Eingangs-/Ausgangsanschlußfläche 200d
angelegt ist, an den internen Schaltkreis als ein Signal SDC angelegt wird.
Auf dieselbe Weise wird, falls das Signal SPIEGEL-EN nicht aktiv ist, ein
Signal SE, das an die Eingangs-/Ausgangsanschlußfläche 200e angelegt ist, an
den internen Schaltkreis 220 als ein Signal SEF vom Schaltnetz 210 angelegt.
Hingegen wird, falls das Signal SPIEGEL-EN aktiv ist, das Signal SA, das an
die Eingangs-/Ausgangsanschlußfläche 200a angelegt ist, an den internen
Schaltkreis 220 als ein Signal SBA vom Schaltnetz 210 angelegt, während das
Signal SB, das an die Eingangs-/Ausgangsanschlußfläche 200b angelegt ist, an
den internen Schaltkreis 220 als ein Signal SAB angelegt wird.
Die Signale SC und SD, die an die Eingangs-/Ausgangsanschlußflächen 200c
und 200d angelegt sind, und die Signale SE und SF, die an die Ein
gangs-/Ausgangsanschlußflächen 200e und 200f angelegt sind, werden an den internen
Schaltkreis 220 angelegt, wobei ihre gegenseitigen Beziehungen vom Fall, in
dem das Signal SPIEGEL-EN nicht aktiv ist, umgekehrt sind.
Insbesondere werden in der integrierten Halbleiterschaltungseinrichtung 1000
der Fig. 1 außen angelegte Daten dem internen Schaltkreis 220 in der für die
entsprechenden Eingangs-/Ausgangsanschlußflächen 200a, 200b, 200c und
200d, und 200e und 200f umgekehrten Weise, abhängig vom Zustand des
Signals SPIEGEL-EN geliefert.
Fig. 2A und 2B sind Ansichten, die Beispiele der Anschlußstiftanordnung eines
Gehäuses zeigen, wenn die integrierte Halbleiterschaltung 1000, die in Fig. 1
gezeigt ist, in ein QFP gepackt wird. Fig. 2A zeigt ein Beispiel einer An
schlußstiftanordnung, die einem vorwärtsgebogenen Produkt 100 entspricht,
und Fig. 2B zeigt ein Beispiel einer Anschlußstiftanordnung, die einem rück
wärtsgebogenen Produkt 101 entspricht.
In Fig. 2A ist das Signal SPIEGEL-EN, das in Fig. 1 gezeigt ist, an einen An
schlußstift 1002 angelegt, während in Fig. 2B das Signal SPIEGEL-EN an
einen Anschlußstift 1004 angelegt ist.
Daher werden, falls die in Fig. 2 gezeigten vorwärts- und rückwärtsgebogenen
Produkte 100 und 101 auf einer Platine 10 gruppiert werden, wie in Fig. 9 ge
zeigt ist, die Anschlußstifte 1002 und 1004 einander entgegengesetzt mit der
Platine 10 dazwischen angeordnet.
Durch Invertieren eines jeden Pegels der Signale, die an die Anschlußstifte
1002 und 1004 angelegt sind, kann jede grundsätzlich ähnlich montierte Halb
leitereinrichtung entweder als vorwärtsgebogenes Produkt 100 oder als rück
wärtsgebogenes Produkt 101 verwendet werden.
Fig. 3 ist ein Blockschaltbild, das schematisch einen Teil der in Fig. 1 gezeig
ten Konfiguration zeigt, welche die Eingangs-/Ausgangsanschlußfläche 200a und 200b,
die Eingangs-/Ausgangsanschlußfläche 230, die das Signal
SPIEGEL-EN empfängt, die Register 202a und 202b, die den Ein
gangs-/Ausgangsanschlußflächen 200a und 200b entsprechen, und Multiplexer 300
und 302 im Schaltnetz 210 aufweist.
Die Multiplexer 300 und 302 sind im Schaltnetz 210 enthalten.
Der Multiplexer 300 empfängt ein Ausgangssignal vom Register 202A, das ein
außen angelegtes Signal SA durch die Eingangs-/Ausgangsanschlußfläche 200a
empfängt, und ein Ausgangssignal vom Register 202B, das das Signal SB, das
durch die Eingangs-/Ausgangsanschlußfläche 200b angelegt ist, empfängt, und
gibt das Signal SA im aktiven Zustand des Signals SPIEGEL-EN und das
Signal SB im inaktiven Zustand aus.
Der Multiplexer 302 empfängt ein Ausgangssignal vom Register 202, das das
Signal SA, das durch die Eingangs-/Ausgangsanschlußfläche 200a angelegt ist,
empfängt, und ein Ausgangssignal vom Register 202B, das das Signal SB emp
fängt, welches durch die Eingangs-/Ausgangsanschlußfläche 200b angelegt ist,
und gibt das Signal SB im aktiven Zustand des Signals SPIEGEL-EN und das
Signal SA in seinem inaktiven Zustand aus.
Deshalb können, durch Anlegen des Signals, das vom Multiplexer 300 als
Signal SAB an den internen Schaltkreis ausgegeben ist, und des Signals, das
vom Multiplexer 302 als Signal SBA an den internen Schaltkreis 220 ausge
geben ist, diese Signale geschaltet werden zum Anlegen an den internen
Schaltkreis 220 in Abhängigkeit vom Zustand des Signals SPIEGEL-EN.
Fig. 4 ist ein Schaltbild, das ein Beispiel der Konfiguration des in Fig. 1 ge
zeigten Registers 202A zeigt.
Die Register 202B bis 202f haben dieselbe Konfiguration wie das Register
202A.
Das Register 202A weist einen n-Kanal-MOS-Transistor 2022, der zwischen
den Knoten P1 und P2 verbunden ist, die das außen angelegte Signal SA emp
fangen, und dessen Gatepotential durch das Signal /T gesteuert ist, Inverter
2024 und 2026, die in Reihe zwischen den Knoten P2 und P3 verbunden sind,
einen n-Kanal-MOS-Transistor 2028, der zwischen den Knoten P2 und P3 und
parallel zu den Invertern 2024 und 2026 verbunden ist und dessen Gatepoten
tial durch das Signal T gesteuert ist, einen n-Kanal-MOS-Transistor 2030, der
zwischen den Knoten P3 und P4 verbunden ist und dessen Gatepotential durch
das Signal T gesteuert ist, Inverter 2032 und 2034, die in Reihe zwischen den
Knoten P4 und P5 verbunden sind, und einen n-Kanal-MOS-Transistor 2036,
der zwischen den Knoten P4 und P5 und parallel zu den Invertern 2032 und
2034 verbunden ist und dessen Gatepotential durch das Signal /T gesteuert ist,
auf. Der Knoten P5 ist mit dem Schaltnetz 210 verbunden.
Das Register 202A, das diese Konfiguration hat, empfängt das äußere Signal
SA während des Zeitraumes, in dem das Signal /T aktiv ist (auf einem "L"-
Pegel und Signal T ist inaktiv) und hält den Pegel des Signals SA an einem
Verriegelschaltkreis (Halte-Schaltkreis), der aus den Invertern 2024 und 2026
und dem Transistor 2028 gebildet ist, als Antwort auf Signal T, wobei die Um
kehr des Signals /T einen aktiven Zustand annimmt. Dann wird der Signalpegel,
der wiederum als Antwort auf das Signal /T einen aktiven Zustand einnimmt,
an einem Verriegelschaltkreis (Halte-Schaltkreis) gehalten, der aus den Inver
tern 2032, 2034 und dem Transistor 2036 gebildet ist, und wird an das Schalt
netz 210 ausgegeben.
Fig. 5 ist ein Schaltbild, das die Konfiguration des in Fig. 3 gezeigten Multi
plexers 300 zeigt.
Die Konfiguration des Multiplexers 302 ist grundsätzlich dieselbe wie diejenige
des Multiplexers 300, wobei ein Unterschied darin besteht, daß die Beziehung
der Signale, die damit verbunden werden sollen, verschieden ist.
Der Multiplexer 300 weist einen n-Kanal-MOS-Transistor 3002, der zwischen
einem Knoten Q1, welcher ein Signal SA empfängt, das vom Register 202A
ausgegeben ist, und einem Knoten Q3 verbunden ist, der jedes der verbundenen
Signale ausgibt und dessen Gatepotential durch das Signal SPIEGEL-EN ge
steuert ist, einen Inverter 3004, der das Signal SPIEGEL-EN empfängt und die
Umkehr desselben ausgibt, und einen n-Kanal-MOS-Transistor 3006, der
zwischen dem Knoten Q2, der das Signal SB, das vom Register 202B ausge
geben ist, empfängt, und dem Knoten Q3 verbunden ist und dessen Gatepoten
tial durch den Ausgang des Inverters 3004 gesteuert ist, auf.
Deshalb wird während des Zeitraumes, in dem das Signal SPIEGEL-EN in
einem aktiven Zustand ist (auf einem "H"-Pegel) das Signal SA, das an dem
Knoten Q1 angelegt ist, an den Knoten Q3 ausgegeben.
Weiterhin wird während des Zeitraums, in dem das Signal SPIEGEL-EN in
einem inaktiven Zustand ist, das Signal SB, das an Knoten Q2 angelegt ist,
vom Knoten Q3 ausgegeben.
Fig. 6 ist eine Ansicht, die zeigt, wie ein Halbleitersubstrat 1010, auf dem die
in Fig. 1 gezeigte integrierte Halbleiterschaltungseinrichtung 1000 installiert
ist, auf einem Bandträger 810 gepackt ist, unter Verwenden eines BGA-Ge
häuse-Substrats 1020 wie in dem Fall mit dem eingangs beschriebenen Beispiel.
Das Gehäusesubstrat 1020 weist wie ein in Fig. 11 gezeigtes Beispiel Lötperlen
1040 auf, die mit den Eingangs-/Ausgangsanschlußflächen 200a bis 200f der
Halbleitereinrichtung 1000 durch den Bandträger 810 elektrisch verbunden
sind.
Fig. 7 ist eine Ansicht, die ein Beispiel einer Anschlußstiftzuordnung zeigt,
wenn die in Fig. 1 gezeigte integrierte Halbleiterschaltungseinrichtung 1000 in
das BGA-Gehäuse, wie es in Fig. 11 gezeigt ist, montiert ist, und Fig. 8 ist
eine Ansicht, die die Anschlußstiftzuordnung zeigt, dessen linke und rechte
Hälfte von dem in Fig. 7 gezeigten BGA-Gehäuse umgekehrt ist durch Aktivie
ren des Signals SPIEGEL-EN.
In den Fig. 7 und 8 ist die integrierte Halbleiterschaltungseinrichtung 1000
z. B. eine integrierte Halbleiterschaltungseinrichtung zur Bildverarbeitung.
Es wird auf die Fig. 7 und 8 Bezug genommen, da das Signal SPIEGEL-EN in
Fig. 6 in einem aktiven Zustand ist, sind die Eingangs-/Ausgangsanschlußstifte,
die die Signale P-R [0] bis P-R [4] unter außen angelegten Bildsignalen emp
fangen, zum Beispiel in der rechten Hälfte vorhanden, während die Eingangs-
/Ausgangsanschlußstifte, die die Signale P-R [5] bis PR [9] empfangen, in der
linken Hälfte vorhanden sind.
In Fig. 8 ist das Signal SPIEGEL-EN aktiviert, die Zuordnung der Signale, die
an den internen Schaltkreis und die Anschlußflächen in der integrierten Halb
leiterschaltungseinrichtung 1000 geliefert sind, ist in Bezug auf die Linie der
Chip-Basisebene umgekehrt, die Eingangs-/Ausgangsanschlußstifte, die die
Signale P-R [0] bis P-R [4] empfangen, sind in der linken Hälfte vorhanden und
die Eingangs-/Ausgangsstifte, die die Signale P-R [5] bis P-R [9] empfangen,
sind in der rechten Hälfte vorhanden. Wie im vorhergehenden kann die An
schlußstiftsignalzuordnung spiegelsymmetrisch invertiert sein, einfach durch
Steuern des Pegels des Signals SPIEGEL-EN von außen, und deshalb können
Einrichtungen schaltbar als vorwärts- und rückwärtsgebogene Produkte dienen,
einfach durch Steuern des Signals SPIEGEL-EN.
Ferner ist der Anschlußstift zum Schalten des Modus des vor
wärts-/rückwärtsgebogenen Produktes nicht auf der senkrechten Mittellinie positio
niert. Deshalb kann, wenn ein BGA-Typ-Gehäuse verwendet wird, falls die An
schlußstiftanordnung (entsprechend der Anordnung der Pole) nicht vollständig
symmetrisch wie ein QFP-Typ ist, ein vorwärts-/rückwärtsgebogenes Produkt
leicht gebildet werden, weil der Anschlußstift zum Modusschalten nicht auf der
Mittellinie positioniert ist.
Zusätzlich ist ein Schaltnetz 210 zum Modusschalten vorgesehen zwischen
einem Register, das ein außen eingegebenes Signal empfängt, und dem internen
Schaltkreis 220. Zum Beispiel gibt es im internen Schaltkreis 220 ein Register,
das ein Signal empfängt und hält, das vom Schaltnetz 210 ausgegeben ist, und
ein außen angelegtes Signal wird durch eine sogenannte Pipeline übertragen.
Deshalb wird, da das Schaltnetz 210 zwischen dem ersten Register, das eine
derartige äußere Eingabe empfängt, und dem zweiten Register vorhanden ist,
das im internen Schaltkreis 220 vorhanden ist, ein außen angelegtes Signal am
ersten Register gehalten (verriegelt), und dann wird der Modus geschaltet.
Insbesondere ändert sich die Einstell-/Haltezeit während der Eingabe des
Signals in die Einrichtung nicht in Abhängigkeit vom Modus des Gehäuses
(dem Modus des vorwärtsgebogenen oder rückwärtsgebogenen Gehäuses).
Andernfalls wird sich, falls das erste Register nicht durchwandert wird, in Ab
hängigkeit von der Länge der Leitung, die sich von den Anschlußflächen in den
Chip erstreckt, die Einstell-/Haltezeit ändern, und die Spezifikation der Pro
dukte könnte sich ändern abhängig davon, ob die Einrichtung als vorwärts
gebogenes Produkt oder rückwärtsgebogenes Produkt benutzt wird.
Claims (6)
1. Halbleitereinrichtung mit einem Substrat (1010), in dem eine integrierte
Halbleiterschaltungseinrichtung (1000) installiert ist, und einem Substrathalter
(1020), der das Substrat hält und eine Mehrzahl von Ein
gangs-/Ausgangsanschlüssen (1040) besitzt, die elektrisch mit der integrierten Halb
leiterschaltungseinrichtung (1000) verbunden sind, zum Übertragen/Empfangen
von Eingangs-/Ausgangsdaten und eines Steuersignals nach außen und von
außen der Halbleitereinrichtung, gekennzeichnet durch
einen internen Schaltkreis (220) zum Ausführen einer vorgeschriebenen Be triebsverarbeitung zum Empfangen außen angelegter Daten als Antwort auf ein Steuersignal und zum Ausgeben von Daten entsprechend des Ergebnisses der Betriebsverarbeitung;
eine Mehrzahl von ersten Eingangs-/Ausgangsanschlußflächen (200a, 200c, 200e), die entweder die Eingabe von Daten, die an den internen Schaltkreis (220) angelegt werden sollen, oder die Eingabe des Steuersignals oder die Ausgabe der Daten vom internen Schaltkreis (220) ausführen;
eine Mehrzahl von zweiten Eingangs-/Ausgangsanschlußflächen (200b, 200d, 200f), die entsprechend der Mehrzahl von ersten Ein gangs-/Ausgangsanschlußflächen vorgesehen sind, zum Ausführen entweder der Ein gabe von Daten, die am internen Schaltkreis (220) angelegt werden sollen, oder der Eingabe des Steuersignals oder der Ausgabe der Daten vom internen Schaltkreis (220);
eine Schaltvorrichtung (210) zum Ersetzen der Verbindung zwischen den ersten Eingangs-/Ausgangsanschlußflächen (200a, 200c, 200e) und dem internen Schaltkreis (220) durch die Verbindung zwischen den entsprechenden zweiten Eingangs-/Ausgangsanschlußflächen (200b, 200d, 200f) und dem internen Schaltkreis (220) als Antwort auf ein außen angelegtes Schaltsteuersignal (SPIEGEL-EN); und
eine dritte Eingangs-/Ausgangsanschlußfläche (230), die das Schaltsteuersignal (SPIEGEL-EN) empfängt wobei
jeder der Mehrzahl von Eingangs-/Ausgangsanschlüssen (1040) elektrisch mit einer entsprechenden der ersten Eingangs-/Ausgangsanschlußflächen (200a, 200c, 200e), der zweiten Eingangs-/Ausgangsanschlußflächen (200b, 200d, 200f) und der dritten Eingangs-/Ausgangsanschlußfläche (230) verbunden ist, und
unter der Mehrzahl der Eingangs-/Ausgangsanschlüsse (1040), die Ein gangs-/Ausgangsanschlüsse (1040), die den ersten Ein gangs-/Ausgangsanschlußflächen (200a, 200c, 200f) entsprechen, und die Ein gangs-/Ausgangsanschlüsse (1040), die den zweiten Ein gangs-/Ausgangsanschlußflächen (200b, 200d, 200f) entsprechen, symmetrisch in Be zug auf eine Mittellinie des Substrathalters (1020) angeordnet sind, und der Eingangs-/Ausgangsanschluß (1040), der der dritten Ein gangs-/Ausgangsanschlußfläche (230) entspricht, von der Mittellinie abweicht.
einen internen Schaltkreis (220) zum Ausführen einer vorgeschriebenen Be triebsverarbeitung zum Empfangen außen angelegter Daten als Antwort auf ein Steuersignal und zum Ausgeben von Daten entsprechend des Ergebnisses der Betriebsverarbeitung;
eine Mehrzahl von ersten Eingangs-/Ausgangsanschlußflächen (200a, 200c, 200e), die entweder die Eingabe von Daten, die an den internen Schaltkreis (220) angelegt werden sollen, oder die Eingabe des Steuersignals oder die Ausgabe der Daten vom internen Schaltkreis (220) ausführen;
eine Mehrzahl von zweiten Eingangs-/Ausgangsanschlußflächen (200b, 200d, 200f), die entsprechend der Mehrzahl von ersten Ein gangs-/Ausgangsanschlußflächen vorgesehen sind, zum Ausführen entweder der Ein gabe von Daten, die am internen Schaltkreis (220) angelegt werden sollen, oder der Eingabe des Steuersignals oder der Ausgabe der Daten vom internen Schaltkreis (220);
eine Schaltvorrichtung (210) zum Ersetzen der Verbindung zwischen den ersten Eingangs-/Ausgangsanschlußflächen (200a, 200c, 200e) und dem internen Schaltkreis (220) durch die Verbindung zwischen den entsprechenden zweiten Eingangs-/Ausgangsanschlußflächen (200b, 200d, 200f) und dem internen Schaltkreis (220) als Antwort auf ein außen angelegtes Schaltsteuersignal (SPIEGEL-EN); und
eine dritte Eingangs-/Ausgangsanschlußfläche (230), die das Schaltsteuersignal (SPIEGEL-EN) empfängt wobei
jeder der Mehrzahl von Eingangs-/Ausgangsanschlüssen (1040) elektrisch mit einer entsprechenden der ersten Eingangs-/Ausgangsanschlußflächen (200a, 200c, 200e), der zweiten Eingangs-/Ausgangsanschlußflächen (200b, 200d, 200f) und der dritten Eingangs-/Ausgangsanschlußfläche (230) verbunden ist, und
unter der Mehrzahl der Eingangs-/Ausgangsanschlüsse (1040), die Ein gangs-/Ausgangsanschlüsse (1040), die den ersten Ein gangs-/Ausgangsanschlußflächen (200a, 200c, 200f) entsprechen, und die Ein gangs-/Ausgangsanschlüsse (1040), die den zweiten Ein gangs-/Ausgangsanschlußflächen (200b, 200d, 200f) entsprechen, symmetrisch in Be zug auf eine Mittellinie des Substrathalters (1020) angeordnet sind, und der Eingangs-/Ausgangsanschluß (1040), der der dritten Ein gangs-/Ausgangsanschlußfläche (230) entspricht, von der Mittellinie abweicht.
2. Halbleitereinrichtung nach Anspruch 1, bei der
die integrierte Halbleiterschaltungseinrichtung (1000) eine Mehrzahl von
Haltevorrichtungen (202A-202f) aufweist, die entsprechend den ersten und
zweiten Eingangs-/Ausgangsanschlußflächen (200a-200f) angeordnet sind, zum
Halten außen angelegter Daten und eines Steuersignals in Synchronisation mit
einem außen angelegten Taktsignal, wobei
die Mehrzahl der Haltevorrichtungen, (202A-202f) zwischen den entsprechen
den ersten und zweiten Eingangs-/Ausgangsanschlußflächen (200a-200f) und
der Schaltvorrichtung (210) angeordnet sind.
3. Halbleitereinrichtung nach Anspruch 1 oder 2, bei der
die Schaltvorrichtung (210) einen ersten Auswahlschaltkreis (300) aufweist,
der ein erstes Signal von der ersten Haltevorrichtung (202a, 202c, 202e), die
entsprechend der ersten Eingangs-/Ausgangsanschlußfläche (200a, 200c, 200e)
vorgesehen ist, und ein zweites Signal von der zweiten Haltevorrichtung (202b,
202d, 202f), die entsprechend der zweiten Eingangs-/Ausgangsanschlußfläche
(200b, 200d, 200f) vorgesehen ist, empfängt und eines des ersten und zweiten
Signales als Antwort auf den aktiven/inaktiven Zustand des Schaltsteuer
signales (SPIEGEL-EN) ausgibt, und
einen zweiten Auswahlschaltkreis (302) aufweist, der das erste und das zweite
Signal empfängt und eines des zweiten und ersten Signales komplementär zum
ersten Auswahlschaltkreis (300) als Antwort auf den aktiven/inaktiven Zustand
des Schaltsteuersignals (SPIEGEL-EN) ausgibt.
4. Halbleitereinrichtung nach Anspruch 3, bei der
der erste Auswahlschaltkreis (300) aufweist:
einen ersten Eingangsknoten (Q1) zum Empfangen des ersten Signals (SA);
einen zweiten Eingangsknoten (Q2) zum Empfangen des zweiten Signals (SB);
einen ersten Ausgangsknoten (Q3);
einen auf das Schaltsteuersignal (SPIEGEL-EN) reagierenden ersten Transistor (3002), zum Öffnen/Schließen der Verbindung des ersten Eingangsknotens (Q1) und des ersten Ausgangsknotens (Q3); und
einen auf die Umkehr des Schaltsteuersignals (SPIEGEL-EN) reagierenden zweiten Transistor (3006) zum Öffnen/Schließen der Verbindung des zweiten Eingangsknotens (Q2) und des ersten Ausgangsknotens (Q3); und
der zweite Auswahlschaltkreis (302) aufweist:
einen dritten Eingangsknoten zum Empfangen des zweiten Signals;
einen vierten Eingangsknoten zum Empfangen des ersten Signals;
einen zweiten Ausgangsknoten;
einen auf das Schaltsteuersignal (SPIEGEL-EN) reagierenden dritten Tran sistor zum Öffnen/Schließen der Verbindung des dritten Eingangsknotens und des zweiten Ausgangsknotens; und
einen auf die Umkehr des Schaltsteuersignals (SPIEGEL-EN) reagierenden vierten Transistor zum Öffnen/Schließen der Verbindung des vierten Ein gangsknotens und des zweiten Ausgangsknotens.
einen ersten Eingangsknoten (Q1) zum Empfangen des ersten Signals (SA);
einen zweiten Eingangsknoten (Q2) zum Empfangen des zweiten Signals (SB);
einen ersten Ausgangsknoten (Q3);
einen auf das Schaltsteuersignal (SPIEGEL-EN) reagierenden ersten Transistor (3002), zum Öffnen/Schließen der Verbindung des ersten Eingangsknotens (Q1) und des ersten Ausgangsknotens (Q3); und
einen auf die Umkehr des Schaltsteuersignals (SPIEGEL-EN) reagierenden zweiten Transistor (3006) zum Öffnen/Schließen der Verbindung des zweiten Eingangsknotens (Q2) und des ersten Ausgangsknotens (Q3); und
der zweite Auswahlschaltkreis (302) aufweist:
einen dritten Eingangsknoten zum Empfangen des zweiten Signals;
einen vierten Eingangsknoten zum Empfangen des ersten Signals;
einen zweiten Ausgangsknoten;
einen auf das Schaltsteuersignal (SPIEGEL-EN) reagierenden dritten Tran sistor zum Öffnen/Schließen der Verbindung des dritten Eingangsknotens und des zweiten Ausgangsknotens; und
einen auf die Umkehr des Schaltsteuersignals (SPIEGEL-EN) reagierenden vierten Transistor zum Öffnen/Schließen der Verbindung des vierten Ein gangsknotens und des zweiten Ausgangsknotens.
5. Halbleitereinrichtung nach einem der Ansprüche 2 bis 4, bei der
die Haltevorrichtung (202a-202f) aufweist:
einen ersten Schaltkreis (2022), der auf einen ersten Pegel eines äußeren Takt signals reagiert, zum Übertragen von Daten von einer entsprechenden Ein gangs-/Ausgangsanschlußfläche (200a-200f);
einen ersten Verriegelschaltkreis (2024, 2026, 2028), der auf einen zweiten Pegel des äußeren Taktsignals reagiert, zum Halten eines Signals vom ersten Schaltkreis (2022);
einen zweiten Schaltkreis (2030), der auf den zweiten Pegel des äußeren Takt signals reagiert, zum Übertragen von Daten vom ersten Verriegelungsschalt kreis (2024, 2026, 2028); und
einen zweiten Verriegelungsschaltkreis (2032, 2034, 2036), der auf den ersten Pegel des äußeren Taktsignals reagiert, zum Halten eines Signals vom zweiten Schaltkreis (2030) und zum Ausgeben des Signals an die entsprechende Schalt vorrichtung (210).
einen ersten Schaltkreis (2022), der auf einen ersten Pegel eines äußeren Takt signals reagiert, zum Übertragen von Daten von einer entsprechenden Ein gangs-/Ausgangsanschlußfläche (200a-200f);
einen ersten Verriegelschaltkreis (2024, 2026, 2028), der auf einen zweiten Pegel des äußeren Taktsignals reagiert, zum Halten eines Signals vom ersten Schaltkreis (2022);
einen zweiten Schaltkreis (2030), der auf den zweiten Pegel des äußeren Takt signals reagiert, zum Übertragen von Daten vom ersten Verriegelungsschalt kreis (2024, 2026, 2028); und
einen zweiten Verriegelungsschaltkreis (2032, 2034, 2036), der auf den ersten Pegel des äußeren Taktsignals reagiert, zum Halten eines Signals vom zweiten Schaltkreis (2030) und zum Ausgeben des Signals an die entsprechende Schalt vorrichtung (210).
6. Halbleitereinrichtung nach einem der Ansprüche 1 bis 5, wobei der
Substrathalter (1020) ein Kugelgitterfeld-(BGA, ball grid array)Gehäuse ist.
Applications Claiming Priority (2)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP9112431A JPH10303366A (ja) | 1997-04-30 | 1997-04-30 | 半導体装置 |
JP9-112431 | 1997-04-30 |
Publications (2)
Publication Number | Publication Date |
---|---|
DE19756529A1 true DE19756529A1 (de) | 1998-11-12 |
DE19756529B4 DE19756529B4 (de) | 2005-06-23 |
Family
ID=14586476
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
DE19756529A Expired - Fee Related DE19756529B4 (de) | 1997-04-30 | 1997-12-18 | Halbleitereinrichtung, die fähig ist, eine Eingangs-/Ausgangsanschlußstiftzuordnung von außen gesehen spiegelsymmetrisch zu invertieren |
Country Status (6)
Country | Link |
---|---|
US (1) | US6127883A (de) |
JP (1) | JPH10303366A (de) |
KR (2) | KR19980079460A (de) |
CN (1) | CN1149676C (de) |
DE (1) | DE19756529B4 (de) |
TW (1) | TW360998B (de) |
Cited By (4)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
DE19922186C1 (de) * | 1999-05-12 | 2000-10-19 | Siemens Ag | IC-Chip |
DE10047147A1 (de) * | 2000-09-22 | 2002-04-25 | Infineon Technologies Ag | Integrierte Halbleiterschaltung, insbesondere Halbleiterspeicherschaltung und diese verwendendes Halbleiterschaltungsmodul |
DE10238812A1 (de) * | 2002-08-23 | 2004-03-11 | Infineon Technologies Ag | Halbleiterspeichervorrichtung mit veränderbarer Kontaktbelegung und entsprechende Halbleitervorrichtung |
DE202012004532U1 (de) * | 2012-03-08 | 2013-06-10 | Rohde & Schwarz Gmbh & Co. Kg | Halbleiterschaltung mit elektrischen Anschlüssen mit mehrfacher Signal- oder Potentialbelegung |
Families Citing this family (9)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JP3904737B2 (ja) * | 1998-08-18 | 2007-04-11 | 株式会社ルネサステクノロジ | 半導体装置及びその製造方法 |
JP2001185680A (ja) * | 1999-12-22 | 2001-07-06 | Mitsubishi Electric Corp | 半導体装置 |
US7123729B2 (en) * | 2001-10-09 | 2006-10-17 | Thomson Licensing | Dual use of an integrated circuit pin and the switching of signals at said pin |
KR100454123B1 (ko) * | 2001-12-06 | 2004-10-26 | 삼성전자주식회사 | 반도체 집적 회로 장치 및 그것을 구비한 모듈 |
JP5087961B2 (ja) * | 2005-08-05 | 2012-12-05 | セイコーエプソン株式会社 | 基板の両面に実装可能な集積回路装置及び電子機器 |
JP5087869B2 (ja) * | 2005-08-05 | 2012-12-05 | セイコーエプソン株式会社 | 基板の両面に実装可能な集積回路装置及び電子機器 |
CN108040418B (zh) * | 2017-12-05 | 2024-06-28 | 深圳比特微电子科技有限公司 | 数据处理装置和计算机服务器 |
CN111797053A (zh) * | 2018-07-30 | 2020-10-20 | 深圳比特微电子科技有限公司 | 多芯片运算装置、虚拟货币挖矿机及计算机服务器 |
US20200349984A1 (en) * | 2019-05-01 | 2020-11-05 | Western Digital Technologies, Inc. | Semiconductor package configuration for reduced via and routing layer requirements |
Family Cites Families (4)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JPH03225949A (ja) * | 1990-01-31 | 1991-10-04 | Fuji Electric Co Ltd | ディスプレイドライバー集積回路 |
DE4032370A1 (de) * | 1990-10-12 | 1992-04-16 | Philips Patentverwaltung | Schaltungsanordnung mit wenigstens zwei identischen, integrierten schaltungen oder schaltungsmodulen |
US5760643A (en) * | 1995-10-31 | 1998-06-02 | Texas Instruments Incorporated | Integrated circuit die with selective pad-to-pad bypass of internal circuitry |
US5808897A (en) * | 1996-03-05 | 1998-09-15 | Micron Technology, Inc. | Integrated circuit device having interchangeable terminal connection |
-
1997
- 1997-04-30 JP JP9112431A patent/JPH10303366A/ja active Pending
- 1997-08-30 TW TW086112449A patent/TW360998B/zh not_active IP Right Cessation
- 1997-11-03 US US08/962,732 patent/US6127883A/en not_active Expired - Fee Related
- 1997-11-13 KR KR1019970059792A patent/KR19980079460A/ko active Search and Examination
- 1997-12-18 DE DE19756529A patent/DE19756529B4/de not_active Expired - Fee Related
-
1998
- 1998-01-14 CN CNB981036406A patent/CN1149676C/zh not_active Expired - Fee Related
-
2001
- 2001-05-11 KR KR1020010025936A patent/KR100317761B1/ko not_active IP Right Cessation
Cited By (7)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
DE19922186C1 (de) * | 1999-05-12 | 2000-10-19 | Siemens Ag | IC-Chip |
DE10047147A1 (de) * | 2000-09-22 | 2002-04-25 | Infineon Technologies Ag | Integrierte Halbleiterschaltung, insbesondere Halbleiterspeicherschaltung und diese verwendendes Halbleiterschaltungsmodul |
DE10047147B4 (de) * | 2000-09-22 | 2005-04-07 | Infineon Technologies Ag | Integrierte Halbleiterschaltung, insbesondere Halbleiterspeicherschaltung und diese verwendendes Halbleiterschaltungsmodul |
DE10238812A1 (de) * | 2002-08-23 | 2004-03-11 | Infineon Technologies Ag | Halbleiterspeichervorrichtung mit veränderbarer Kontaktbelegung und entsprechende Halbleitervorrichtung |
DE10238812B4 (de) * | 2002-08-23 | 2005-05-25 | Infineon Technologies Ag | Halbleiterspeichervorrichtung mit veränderbarer Kontaktbelegung und entsprechende Halbleitervorrichtung |
US6992940B1 (en) | 2002-08-23 | 2006-01-31 | Infineon Technologies Ag | Semiconductor memory apparatus with variable contact connections, and a corresponding semiconductor apparatus |
DE202012004532U1 (de) * | 2012-03-08 | 2013-06-10 | Rohde & Schwarz Gmbh & Co. Kg | Halbleiterschaltung mit elektrischen Anschlüssen mit mehrfacher Signal- oder Potentialbelegung |
Also Published As
Publication number | Publication date |
---|---|
CN1149676C (zh) | 2004-05-12 |
DE19756529B4 (de) | 2005-06-23 |
CN1198028A (zh) | 1998-11-04 |
KR100317761B1 (ko) | 2001-12-22 |
KR19980079460A (ko) | 1998-11-25 |
JPH10303366A (ja) | 1998-11-13 |
US6127883A (en) | 2000-10-03 |
TW360998B (en) | 1999-06-11 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
DE3750770T2 (de) | Integrierte Schaltung in Hauptscheibentechnik. | |
DE3130714C2 (de) | ||
DE69924486T2 (de) | Spezielle schnittstellenarchitektur für eine hybride schaltung | |
DE4417575C2 (de) | Verbesserte Array-Architektur für programmierbare logische Zellen | |
EP0046499B1 (de) | Schieberegister für Prüf- und Test-Zwecke | |
DE3709032C2 (de) | ||
DE3712178C2 (de) | ||
DE19756529A1 (de) | Halbleitereinrichtung | |
DE602004010162T2 (de) | Effiziente schaltarchitektur mit verringerten stub-längen | |
DE19714470A1 (de) | Drahtbondchipverbindung mit hoher Dichte für Multichip-Module | |
DE102009030524A1 (de) | Baugruppe und Verfahren für eine integrierte Schaltung mit mehreren Chiplagen | |
DE10139085A1 (de) | Leiterplattensystem, Verfahren zum Betreiben eines Leiterplattensystems, Leiterplatteneinrichtung und deren Verwendung, und Halbleitervorrichtung und deren Verwendung | |
DE3215671C2 (de) | Programmierbare Logikanordnung | |
DE2335785B2 (de) | Schaltungsanordnung zum Prüfen einer Matrixverdrahtung | |
DE3879813T2 (de) | Integrierte Halbleiterschaltung mit Signallinien. | |
DE69031291T2 (de) | Testmethode, Testschaltung und integrierter Halbleiterschaltkreis mit Testschaltung | |
EP0126785A1 (de) | Prüf- und Diagnoseeinrichtung für Digitalrechner | |
DE69019436T2 (de) | Adapter für integrierte Schaltkreiselemente und Verfahren unter Verwendung des Adapters zur Prüfung von zusammengebauten Elementen. | |
DE69026899T2 (de) | Integriertes Halbleiterschaltungsgerät mit Prüfschaltung | |
DE19652870B4 (de) | Halbleiterspeichervorrichtung | |
DE102006003377B3 (de) | Halbleiterbaustein mit einem integrierten Halbleiterchip und einem Chipgehäuse und elektronisches Bauteil | |
DE69403028T2 (de) | Verfahren und Vorrichtung zur Steuerung der Auf-dem-Chip-Taktverschiebung | |
DE10058227B4 (de) | Halbleiterspeicherbauelement, Durchlass-/Zwischenspeichereinheit hierfür und zugehöriges Datenübertragungsverfahren | |
DE69120142T2 (de) | Zusammengesetzte elektrische Bauteile | |
DE4124877A1 (de) | Integrierte halbleiterschaltungsvorrichtung und verfahren zum anordnen und verdrahten von zellen |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
OP8 | Request for examination as to paragraph 44 patent law | ||
8364 | No opposition during term of opposition | ||
8339 | Ceased/non-payment of the annual fee |