DE2547323A1 - Traeger fuer integrierte schaltungen - Google Patents

Traeger fuer integrierte schaltungen

Info

Publication number
DE2547323A1
DE2547323A1 DE19752547323 DE2547323A DE2547323A1 DE 2547323 A1 DE2547323 A1 DE 2547323A1 DE 19752547323 DE19752547323 DE 19752547323 DE 2547323 A DE2547323 A DE 2547323A DE 2547323 A1 DE2547323 A1 DE 2547323A1
Authority
DE
Germany
Prior art keywords
carrier
conductor tracks
connections
integrated circuits
circuit
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Granted
Application number
DE19752547323
Other languages
English (en)
Other versions
DE2547323C3 (de
DE2547323B2 (de
Inventor
Pierre-Andre Maire
Gilbert Ramet
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Ebauches SA
Original Assignee
Ebauches SA
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Ebauches SA filed Critical Ebauches SA
Publication of DE2547323A1 publication Critical patent/DE2547323A1/de
Publication of DE2547323B2 publication Critical patent/DE2547323B2/de
Application granted granted Critical
Publication of DE2547323C3 publication Critical patent/DE2547323C3/de
Expired legal-status Critical Current

Links

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/544—Marks applied to semiconductor devices or parts, e.g. registration marks, alignment structures, wafer maps
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/48—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor
    • H01L23/488—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor consisting of soldered or bonded constructions
    • H01L23/498—Leads, i.e. metallisations or lead-frames on insulating substrates, e.g. chip carriers
    • H01L23/49838—Geometry or layout
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/42—Wire connectors; Manufacturing methods related thereto
    • H01L24/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L24/49—Structure, shape, material or disposition of the wire connectors after the connecting process of a plurality of wire connectors
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2223/00—Details relating to semiconductor or other solid state devices covered by the group H01L23/00
    • H01L2223/544—Marks applied to semiconductor devices or parts
    • H01L2223/54473—Marks applied to semiconductor devices or parts for use after dicing
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02—Bonding areas; Manufacturing methods related thereto
    • H01L2224/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
    • H01L2224/05—Structure, shape, material or disposition of the bonding areas prior to the connecting process of an individual bonding area
    • H01L2224/0554—External layer
    • H01L2224/0555—Shape
    • H01L2224/05552—Shape in top view
    • H01L2224/05554—Shape in top view being square
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/4805—Shape
    • H01L2224/4809—Loop shape
    • H01L2224/48091—Arched
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/481—Disposition
    • H01L2224/48151—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/48221—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/48225—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation
    • H01L2224/48227—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation connecting the wire to a bond pad of the item
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/484—Connecting portions
    • H01L2224/4847—Connecting portions the connecting portion on the bonding area of the semiconductor or solid-state body being a wedge bond
    • H01L2224/48472—Connecting portions the connecting portion on the bonding area of the semiconductor or solid-state body being a wedge bond the other connecting portion not on the bonding area also being a wedge bond, i.e. wedge-to-wedge
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/49—Structure, shape, material or disposition of the wire connectors after the connecting process of a plurality of wire connectors
    • H01L2224/491—Disposition
    • H01L2224/4912—Layout
    • H01L2224/49175—Parallel arrangements
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/42—Wire connectors; Manufacturing methods related thereto
    • H01L24/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L24/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/0001—Technical content checked by a classifier
    • H01L2924/00014—Technical content checked by a classifier the subject-matter covered by the group, the symbol of which is combined with the symbol of this group, being disclosed without further technical details
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01014—Silicon [Si]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01023—Vanadium [V]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/10—Details of semiconductor or other solid state devices to be connected
    • H01L2924/11—Device type
    • H01L2924/14—Integrated circuits
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/30—Technical effects
    • H01L2924/301—Electrical effects
    • H01L2924/30105—Capacitance

Landscapes

  • Physics & Mathematics (AREA)
  • Engineering & Computer Science (AREA)
  • Computer Hardware Design (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Geometry (AREA)
  • Semiconductor Integrated Circuits (AREA)
  • Structure Of Printed Boards (AREA)

Description

TrSgOi- für integrierte Schaltungen
(Priorität: 5. Juni 1975 - Schweiz -- Nr. 7-437/75)
Die Erfindung betrifft einen Träger für integrierte Schaltungen .
Bei der Herstellung elektronischer Bauelemente setzt man Träger ein, die gebräuchlicherweise Keramikplättchen sind. Auf diesen Trägern werden verschiedene Schaltungselemente fixiert, beispielsweise eine oder mehrere auf einem HaIbleiterplättchen integrierte Schaltungen und nicht in diesen Schaltungen untergebrachte Bauelemente, beispielsweise Widerstände oder Kondensatoren. Auf solchen Trägern sind Leiterbahnen angeordnet, die die einzelnen auf dem Träger befestigten Schaltungselemente untereinander und mit den Aussenanschliissen des Trägers verbinden.
In der Praxis tritt häufig der Fall auf, dass integrierte Schaltungen, die gleiche Funktionen erfüllen, unterschiedlich ausgelegt sind und bzw. oder eine unterschiedliche Anschlussverteilung besitzen. Solche Schwierigkeiten treten beispielsweise stets dann auf, wenn man für die Herstellung der Bauelemente funktionell gesehen ein und dasselbe Schaltungselement von verschiedenen Herstellern bezieht. Die dadurch auftretenden Probleme werden gebräuchlicherweise in der Waise gelöst, dass man für jeden verschiedenen Typ der integrierten Schaltungen verschiedene Träger mit verschieden angelegten Leiterbahnen vorbereitet und verfügbar hält. Dadurch sollen
609851/0667
möglichst kurze Drahtanschlüsse gev/ährleistet, bleiben und Fehlschaltungen vermieden werden. Dies führt jedoch häufig dazu, dass für die Herstellung funktionell absolut gleicher elektronischer Bauelemente in der Regel zahlreiche verschiedene Träger hergestellt und bereitgehalten werden müssen.
Angesichts dieses Standes der Technik liegt der Erfindung die Aufgabe zugrunde, einen Träger für die Herstellung elektronischer Bauelemente mit integrierten Schaltungen zu schaffen, der an bestimmten Plätzen zur Aufnahme integrierter Schaltungselemente ausgelegt ist, wobei an ein und derselben Stelle integrierte Schaltungen mit gleicher Funktion, aber verschiedenen Schaltungen oder Anschlussverteilungen in ein und demselben Träger einsetzbar sein sollen.
Zur Lösung dieser Aiifgabe wird ein Träger vorgeschlagen, der erfindungsgemäss gekennzeichnet ist durch Leiterbahnen für Anschlüsse einer ersten integrierten Schaltung, durch Leiterbahnen für Anschlüsse einer zweiten integrierten Schaltung, deren Anordnung und/oder Schaltung von der ersten verschieden ist, und durch dritte Leiterbahnen für Anschlüsse sowohl der einen als auch der anderen integrierten Schaltung, so dass der Träger für beide integrierten Schaltungen verwendbar ist, wobei die Leiterbahnen zur Montage- und Kontrollerleichterung Kennzeichnungen tragen, die ihre Belegbarkeit für die Anschlüsse der einen, der anderen oder beider integrierter Schaltungen anzeigen.
Die Erfindung ist im folgenden anhand von Ausführungsbeispielen in Verbindung mit den Zeichnungen näher beschrieben. Es zeigen:
Fig. 1 ein Ausführungsbeispiel der Erfindung mit einer integrierten Schaltung eines ersten Typs und
609851 /0667
Fig. 2 das in Fig. 1 gezeigte ÄusfUhrung^boispicü. der Erfindung in Verbindung mit einer integrierten Schaltung eines zweiten.Typs.
Das in den Figuren 1 und 2 gezeigte Ausführungcbeispiel der Erfindung besteht aus einem quadratischen Kerainilcplättchen 1 mit neun Leiterbalmen, und zwar ersten Leiterbahnen 2, zweiten Leiterbahnen 3 und dritten Leiterbahnen 4. Die Leiterbahnen laufen auf den Rand des Trägerplättchens zu und sind innenseitig durch voneinander verschiedene Konfigurationen gekennzeichnet . Die ersten Leiterbahnen 2 sind durch eine einwärts v/eisende konvexe Spitze gekennzeichnet; die zweiten Leiterbahnen 3 durch eine auswärts v/eisende konkave Spitze und die dritten Leiterbahnen 4 durch ein stumpfes einwärts weisendes Ende. Die Leiterbahnen sind jeweils senkrecht bzw. parallel zu den Kanten des Trägers 1 angeordnet. Sie lassen zwischen sich ein Feld frei, das der Aufnahme der integrierten Schaltung 5 der Fig. 1 b^w. der integrierten Schaltung 6 der Fig. 2 dient.
Diese integrierten Schaltungen sind Siliciumplättchen 7 in der integrierten Schaltung 5 bzw. 6 in der integrierten Schaltung 8. Sie werden auf das Substrat geklebt. Die Schaltung 5 weist Anschlusskontakte 9, die Schaltung 8 Anschlusskontakte 10 auf. Die auf dem Träger befindlichen Leiterbahnen sind so angeordnet, dass einige von ihnen, im hier gewählten Beispiel die ersten Leiterbahnen 2, nur den Anschlüssen 9 der integrierten Schaltung 5 zugeordnet sind, andere, in dem hier gewählten Beispiel die zweiten Leiterbahnen 3, nur den Anschlüssen 10 der integrierten Schaltung 6 zugeordnet sind und dass wiederum andere, in dem hier gewählten Ausführungsbeispiel die dritten Leiterbahnen 4, so angeordnet sind, dass sie sowohl Anschlüssen 9 der integrierten Schaltung als auch Anschlüssen 10 der integrierten Schaltung 6 zugeordnet
609851 /0667
Durch diese Anordnung der Leiterbahnen wird erreicht, dass die integrierten Schaltungen sowohl vorn Typ 5 als auch vorn Typ 6, die unterschiedliche Anschlussverteilungon besitzen, beispielsweise aber beide ein und dieselbe Funktion erfüllen mögen, unterochiedcloß auf ein und demselben Träger gehaltert v/erden können. Die Anschlüsse 9 bzw. 10 der integrierten Schaltungen 5 bzw. 6 sind durch Verbindungsdrähte 11 mit den ihnen jeweils zugeordneten und gegenüberliegenden inneren Enden der Leiterbahnen verbunden. In dem hier beschriebenen Ausführungsbeispiel unterscheiden sich die beiden integrierten Schaltkreise 5 und 6 durch ihre Anschlusskonfiguration voneinander. In der Praxis tritt häufig jedoch auch der Fall auf, dass selbst bei geometrisch vollkommen gleicher Konfiguration, der Anschlussverteilung am integrierten Schaltkreis diese Anschlüsse von Schaltungstyp zu Schaltungstyp unterschiedlich belegt sind, so dass sie trotz gleicher geometrischer Konfiguration nicht mit den gleichen Leiterbahnen des Trägers verbunden.werden dürfen. Für einzelne Anschlüsse ist dieser Fall beispielsweise für die in der Darstellung der Figuren und 2 für die jeweils in der unteren linken und unteren rechten Ecke der integrierten Schaltung liegenden Anschlüsse gezeigt.
Die auffällig unterschiedliche Ausbildung bzw. Markierung der inneren Enden der Leiterbahnen auf dem Ti'äger erleichtern nicht nur die Montage der integrierten Schaltungen, sondern erleichtern vor allem auch die Abschlussprüfung des fertig auf dem Trägerplättchen aufgebauten elektronischen Bauelementes, Dabei kann die Markierung der Leiterbahnenden insbesondere der automatischen Abtastung und Prüfung der Anschlüsse dienen.
609851/0667
~ 5 —
In dem zuvor beschriebenen. Ausfuhrxtngsboirpiel ist aus Gründen der klareren Dar et ei lung lecU.g3i.ch der Fall beschrieben, dass nur e:lne einüiga integrierte Schaltung auf jeweils einem Trägerplättchen anzubringen ist. In der Px-axis werden rege.l.ifiär.sig jedoch mehrere integrierte Schaltungen zusammen mit. anderen diskreten Bauelementen, insbesondere Kondensatoren und Widerständen, auf ein und demselben Trägerplättchen. gehaltert. D?«bei können dann einige oder alle der für die Aufnahme der Scha3.tvingseleme.rite bestimmten Felder des Trägers mit Leiterbahnen in der beschriebenen Weise umgeben sein, so dass auf jedem der Felder je nach Lieferanfa.il einer von zwei oder mehr er en verschiedenen Typen der integrierten Schaltung eingesetzt und befestigt v/erden können. Auf diese TCeiso können die verschiedenen Schaltung*;-typen unter Verwendung ein und desselben Trägers auf ein und demselben, für sie vorgesehenen Feld eiuf dem Träger gehaltert werden. Die Bevorratung mit mehreren verschiedenen Trägertypen für die verschiedenen Schaltungstypen entfällt. Insbesondere für Träger, die mehrere verschiedene integrierte Scha3.tungeri kombiniert tragen, werden dadurch wesentliche Vorteile erzielt.
609851/0667

Claims (2)

  1. 25Λ7323
    Patentansprüche
    {2y Träger für integrierte Schaltungen, gekennzeichnet durch Leiterbahnen für Anschlüsse einer ersten integrierten Schaltung, durch Leiterbahnen für Anschlüsse einer zweiten integrierten Schaltung, deren Anordnung und/oder Schaltung von der ersten verschieden ist, und durch dritte Leiterbahnen für Anschlüsse sowohl der einen als auch der anderen integrierten Schaltung, so dass der Träger für beide integrierten Schaltungen verwendbar ist, wobei die Leiterbahnen zur Montage- und Kontrollerleichterung Kennzeichnungen tragen, die ihre Belegbarkeit für die Anschlüsse der einen, der anderen oder beider integrierter Schaltungen anzeigen.
  2. 2. Träger nach Anspruch 1, dadurch gekennzeichnet dass die Kennzeichnungen in Form auffällig verschiedener geometrischer Konfigurationen der, bezogen auf das für die Schaltung vorgesehene Feld, nach innen weisenden Leiterbahnenden ausgebildet sind.
    609851/0667
DE2547323A 1975-06-05 1975-10-22 Trägerplatte für wenigstens eine integrierte Halbleitershaltung Expired DE2547323C3 (de)

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
CH743775A CH592366A5 (de) 1975-06-05 1975-06-05

Publications (3)

Publication Number Publication Date
DE2547323A1 true DE2547323A1 (de) 1976-12-16
DE2547323B2 DE2547323B2 (de) 1980-07-10
DE2547323C3 DE2547323C3 (de) 1981-05-27

Family

ID=4325116

Family Applications (1)

Application Number Title Priority Date Filing Date
DE2547323A Expired DE2547323C3 (de) 1975-06-05 1975-10-22 Trägerplatte für wenigstens eine integrierte Halbleitershaltung

Country Status (3)

Country Link
US (1) US4080512A (de)
CH (1) CH592366A5 (de)
DE (1) DE2547323C3 (de)

Families Citing this family (14)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS5555541A (en) * 1978-10-20 1980-04-23 Hitachi Ltd Semiconductor element
DE3027410A1 (de) * 1980-07-19 1982-02-18 Schering Ag, 1000 Berlin Und 4619 Bergkamen Verfahren zur eingabe von informationen an galvanisieranlagen, sowie zugehoerige ware und vorrichtung
GB2111215A (en) * 1981-10-31 1983-06-29 Alastair Sibbald Electrochemical sensor assembly
US4641043A (en) * 1985-09-12 1987-02-03 Honeywell Inc. Printed wiring board means with isolated voltage source means
US5299730A (en) * 1989-08-28 1994-04-05 Lsi Logic Corporation Method and apparatus for isolation of flux materials in flip-chip manufacturing
JPH07111971B2 (ja) * 1989-10-11 1995-11-29 三菱電機株式会社 集積回路装置の製造方法
US5168345A (en) * 1990-08-15 1992-12-01 Lsi Logic Corporation Semiconductor device having a universal die size inner lead layout
US5399903A (en) * 1990-08-15 1995-03-21 Lsi Logic Corporation Semiconductor device having an universal die size inner lead layout
US5434750A (en) * 1992-02-07 1995-07-18 Lsi Logic Corporation Partially-molded, PCB chip carrier package for certain non-square die shapes
US5438477A (en) * 1993-08-12 1995-08-01 Lsi Logic Corporation Die-attach technique for flip-chip style mounting of semiconductor dies
US5388327A (en) * 1993-09-15 1995-02-14 Lsi Logic Corporation Fabrication of a dissolvable film carrier containing conductive bump contacts for placement on a semiconductor device package
KR0156622B1 (ko) * 1995-04-27 1998-10-15 문정환 반도체 패키지,리드프레임 및 제조방법
US6212077B1 (en) * 1999-01-25 2001-04-03 International Business Machines Corporation Built-in inspection template for a printed circuit
JP7183964B2 (ja) * 2019-06-11 2022-12-06 株式会社デンソー 半導体装置

Citations (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US3405224A (en) * 1966-04-20 1968-10-08 Nippon Electric Co Sealed enclosure for electronic device

Family Cites Families (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US3374533A (en) * 1965-05-26 1968-03-26 Sprague Electric Co Semiconductor mounting and assembly method
US3628095A (en) * 1970-12-02 1971-12-14 Sperry Rand Corp Power distribution bus arrangement for printed circuit board applications

Patent Citations (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US3405224A (en) * 1966-04-20 1968-10-08 Nippon Electric Co Sealed enclosure for electronic device

Also Published As

Publication number Publication date
DE2547323C3 (de) 1981-05-27
DE2547323B2 (de) 1980-07-10
CH592366A5 (de) 1977-10-31
US4080512A (en) 1978-03-21

Similar Documents

Publication Publication Date Title
DE68920764T2 (de) Schnittstellenverbinder mit gesteuertem Impedanzverhalten.
DE2364786A1 (de) Elektromechanische tastsonde mit parallelen kontaktnadeln
DE2435461C2 (de) Elektrischer Kontaktstift
DE2547323A1 (de) Traeger fuer integrierte schaltungen
WO2001006562A1 (de) Tsop-speicherchipgehäuseanordnung
DE19961791C2 (de) Anordnung zum Testen von Chips mittels einer gedruckten Schaltungsplatte
DE112016000586T5 (de) Schaltungsanordnung
DE112015003374B4 (de) Schaltungsanordnung
DE19936862C1 (de) Kontaktierung von Metalleiterbahnen eines integrierten Halbleiterchips
EP0268890B1 (de) Steckkontakt
DE7146117U (de) Doppelseitiger Schalter mit Anschlüsse aufnehmenden Teilen
DE2508702B2 (de) Elektrisches Bauelement
DE69300372T2 (de) Baugruppe von elektronischen Bauteilen.
DE3328736A1 (de) Schaltungsplatte
DE102019128517A1 (de) Mit Anschlussnuten versehene elektronische Vorrichtung und Verfahren zum Herstellen derselben
DE202019003587U1 (de) Einpress-Kontakt
DE2847163A1 (de) Anschlusselemente fuer schichtschaltungen
DE1916410A1 (de) Elektrisches Bauelement mit federnden Anschlussleitern
DE10108785B4 (de) Elektrischer Verbinder für Chipkarten
DE8428437U1 (de) Schaltungshybrid für elektronische Schaltungen
AT234869B (de) Miniaturbaugruppe
DE19822811C1 (de) Kontaktträger
DE1614331C3 (de) Kontaktiertes Halbleiterbauelement
DE7511281U (de) Buchsenkontakt
DD262316A1 (de) Anordnung zum loesbaren, flaechenhaften kontaktieren

Legal Events

Date Code Title Description
OD Request for examination
C3 Grant after two publication steps (3rd publication)
8339 Ceased/non-payment of the annual fee