DE19723908B4

DE19723908B4 - Automatische Servoadressmarkierungserkennung und Servozeitgebungskompensationsschaltung

Info

Publication number: DE19723908B4
Application number: DE19723908A
Authority: DE
Inventors: Ho-Yul Suwon Bang
Original assignee: Samsung Electronics Co Ltd
Current assignee: Samsung Electronics Co Ltd
Priority date: 1996-06-27
Filing date: 1997-06-06
Publication date: 2008-03-27
Anticipated expiration: 2017-06-07
Also published as: DE19723908A1; JPH1069705A; KR0176651B1; KR980004679A; US6021012A; JP3638758B2

Abstract

Schaltung für ein Plattenlaufwerk zum automatischen Erkennen einer Servoadressmarkierung, SAM, innerhalb eines Servosektors auf einer Spur einer Platte und zum Kompensieren einer Servozeitgebung, wenn die SAM nicht erkannt wurde, wobei die Schaltung umfasst:
eine Steuerung (22) zum Steuern des Plattenlaufwerks einschließlich der Erkennung von Servo- und Dateninformation in Synchronisation mit der Erkennung der SAM;
einen SAM-Detektor (16) zum Erkennen der SAM aus Daten, die von der Platte gelesen wurden, und zum Erzeugen eines SAM-Detektionssignals (SDO) aus der erkannten SAM;
eine Servozeitgebungskompensationseinheit (31) mit einem Hauptzähler (34), der in Antwort auf das SAM-Detektionssignal (SDO) Systemtakte (SCLK) zählt, und mit einem Datensektorendpulsgenerator (20) zum Erzeugen eines Datensektorendpulses (ENDS), der das Ende eines dem Servosektor nachfolgenden Datensektors und den Anfang eines neuen Servosektors anzeigt, wenn nach dem Erkennen des SAM-Detektionssignals (SDO) eine von der Steuerung (22) vorgegebene Anzahl von Systemtakten gezählt wurde;
eine SAM-Erkennungsfenstererzeugungsschaltung (36) zum Erzeugen eines...

Description

HINTERGRUND DER ERFINDUNG
GEBIET DER ERFINDUNG
Die vorliegende Erfindung bezieht sich auf eine Servoadressmarkierungserkennung in einem Plattenlaufwerk. Diese Erfindung ist insbesondere eine Schaltung für das automatische Erkennen einer Servoadressmarkierung und die Kompensation einer Verzögerung in der Servozeitgebung, wenn die Servoadreßmarkierungserkennung verfehlt wird.
BESCHREIBUNG DES STANDES DER TECHNIK
Beispiele von Plattenlaufwerken stellen Diskettenlaufwerke und Festplattenlaufwerke dar. Solche Platten sind in konzentrische Spuren aufgeteilt. Jede Spur besteht aus Servo- und Datensektoren. Der Servosektor ist ein Gebiet, in dem Servoinformation für das Steuern der Bewegung des Lese-/Schreibkopfes in einem Muster eines maßgeblichen Servospeischers gespeichert ist. Der Datensektor ist ein Gebiet für das Speichern von Daten von einem Host-Computer. Eine Servoadreßmarkierung (SAM) für die Synchonisation der Servoinformation ist am Beginn des Servosektors aufgezeichnet. Ein eindeutiges Muster, das in den Servo- und Datensektoren nicht verwendet wird, wird in der SAM aufgezeichnet. Im Allgemeinen erzeugt das Plattenlaufwerk Fenstersignale und gibt diese aus, die einen Block von Abtastungen umfassen, für das Erkennen von Servo- und Dateninformation, wie beispielsweise einen Index, eine Adresse und eine Impulsfolge, in Synchronisation mit der Erkennung der SAM.
Unter Bezug auf 1 wird ein SAM-Erkennungsverfahren für ein konventionelles Festplattenlaufwerk beschrieben.
1 ist ein Blockdiagramm eines Festplattenlaufwerks. Es zeigt ein konventionelles SAM-Erkennungsverfahren. Eine Kopfplattenvorrichtung (HDA) 10 besteht aus einem Kopf für das Schreiben/Lesen von Daten auf eine/von einer Platte und der Platte, die sich mit einer konstanten Geschwindigkeit, angetrieben durch einen Spindelmotor, dreht. Ein Vorverstärker verbindet die HDA 10 mit einer Lese/Schreib-Kanalschaltung 14 und verstärkt Signale, die durch den Kopf gelesen werden. Die Lese/Schreib-Kanalschaltung 14, die den Vorverstärker 12 mit einer Gatteranordnung 26 verbindet, die unter der Steuerung einer zentralen Verarbeitungseinheit (CPU) 22 steht, empfängt und kodiert Daten, die geschrieben werden sollen, und sendet die kodierten Daten dann an den Kopf. Die Lese/Schreib-Kanalschaltung 14 dekodiert das Signal, das durch den Kopf erkannt wird, um dekodierte Lesedaten (ERD) auszugeben. Die Gatteranordnung 26 empfängt die ERD von der Lese-/Schreib-Kanalschaltung 14, erkennt ein Servomuster aus den ERD und erzeugt ein Fenstersignal oder Zeitgebungssignal für das Eingeben/Ausgeben, Dekodieren und Kodieren von Daten. 1 zeigt nur einem SAM-Detektor 16, einen Servozeitgebungszähler 18 und Datensektorendpulsgenerator 20, der zusammen mit anderen Faktoren die Gatteranordnung eines konventionellen Festplattenlaufwerks darstellt. Die CPU 22, die das gesamte Festplattenlaufwerk steuert, gibt ein SAM-Startsignal an den SAM-Detektor 16 aus, wenn sie mit Energie versorgt wird, so daß der SAM-Detektor 16 die SAM-Erkennung startet. Der SAM-Detektor 16 wird durch ein Startsignal von der CPU 22 freigeschaltet. Wenn, während der SAM-Detektor 16 freigeschaltet ist, eine SAM durch das ERD-Signal, das durch die Lese/Schreib-Kanalschaltung 14 eingegeben wird, erkannt wird, gibt der SAM-Detektor 16 ein Synchronsignal (SYNC) an den Servozeitgebungszähler 18 aus.
Der Servozeitgebungszähler 18, der durch das Synchronsignal, das vom SAM-Detektor 16 erzeugt wird, initialisiert wird, sendet seinen Wert zum Datensektorendpulsgenerator 20, während er eine Zähloperation ausführt. Wenn der Wert vom Servo zeitgebungszähler 18 mit den Daten übereinstimmt, die durch die CPU 22 geladen wurden, so erzeugt der Datensektorendpulsgenerator 20 ein Sektorendesignal (ENDS), das das Ende des Datensektors für den SAM-Detektor 16 anzeigt. Dann wird der SAM-Detektor 16 wieder durch das ENDS-Signal vom Datensektorendepulsgenerator 20 freigegeben und erkennt die nächste SAM.
Die CPU 22 steuert den SAM-Detektor 16 gemäß den Zuständen der Erkennungsflageingabe (DF) durch den SAM-Detektor 16 für jeden Servosektor. Wenn man annimmt, daß eine Spur einer Platte N Servosektoren enthält, so wird die CPU 22 N mal unterbrochen und prüft die Servozustände jedes Servosektors. In dieser Situation sperrt die CPU 22, wenn ein Fehler durch das Erkennungsflag erkannt wird, die Erzeugung alle Zeitgebungen, die den Servo betreffen und sendet ein Startsignal an den SAM-Detektor 16, um die SAM-Erkennung für den relevanten Servosektor neu zu starten. Es besteht ein Problem der Überlastung in einem konventionelle Festplattenlaufwert, da die CPU 22 die SAM-Erkennung für den betreffenden Sektor, wo die SAM des Servosektors nicht erkannt wurde, wieder versuchen muß.
Die deutsche Offenlegungsschrift DE 195 17 003 A1 offenbart eine Vorrichtung zum Kompensieren von Verzögerungen bei der Erfassung von Servoadressmarkierungen, SAM, die einen SAM-Detektor enthält, der entweder ein Synchronisationssignal erzeugt, wenn die SAM während eines Fensterfreigabeintervalls erfasst wird, oder ein Erfassungsfehlersignal erzeugt, wenn die SAM während des Fensterfreigabesignals nicht erfasst wird. Dabei offenbart diese Druckschrift nur den SAM-Detektor und einen programmierbaren Zähler sowie verschiedene Register, nicht jedoch die Applikationsumgebung dieser Schaltungselemente.
In der JP 06-028649 A wählt eine Auswahleinrichtung den ersten Vorgabewert und den zweiten Vorgabewert, mit dem ein Zähler beaufschlagt wird. Wenn eine Zeitspanne ohne Eingangspuls den Zeitbereich überschreitet, der mit dem ersten Vorgabewert vorgegeben ist, wird der zweite Vorgabewert als Zählwert ausgegeben. Wenn ein Puls innerhalb der Zeitspanne, die mit dem zweiten Vorgabewert definiert ist, eingegeben wird, wird ein Servomarkierungserkennungssignal ausgegeben. Wie in den Ansprüchen 1 und 2 dieser Druckschrift ausgeführt, ist die Servomarkierungserkennungseinrichtung dadurch gekennzeichnet, dass das Initialisieren des ersten Vorgabewerts an den Zähler dazu führt, dass eine SAM-Erkennungsoperation wieder aufgenommen wird, wenn kein Puls eingegeben ist, selbst wenn der Puls den Zeitbereich überschreitet, der durch den zweiten Vorgabewert vorgegeben ist.
Eine Aufgabe der vorliegenden Erfindung besteht darin, eine Schaltung für das automatisches Erkennen einer SAM zu schaffen, ohne daß sich eine Überlastung ergibt aus der Steuerung eines Servos, wenn die SAM-Erkennung verfehlt wird, und für das Kompensieren der Verzögerung bei einer Servozeitgebung, die durch das Verfehlen einer SAM-Erkennung verursacht wird.
Um die Aufgaben der vorliegenden Erfindung zu lösen, ist eine Schaltung zur automatischen Servoadreßmarkierungserkennung und eine Servozeitgebungskompensationsschaltung für ein Plattenlaufwerk vorgesehen, das eine Steuereinheit umfaßt, die Anfangswerte speichert und ausgibt für das Erkennen von Servo- und Dateninformation in Synchronisation mit einem Punkt einer SAM-Erkennung. Die Schaltung umfaßt: eine Servoadreßmarkierungserkennungsfenstererzeugungseinheit für das Erzeugen eines Servoadreßmarkierungserkennungsverfehlungssignals und eines Zählersteuersignals, wenn die Servoadreßmarkierung nicht innerhalb des Bereiches eines Servoadreßmarkierungsfensters eines vorbestimmten Servosektors erkannt wird; einen Servoadreßmarkierungsverfehlungssignalzähler, der gemäß eines Servoadreßmarkierungserkennungssignales rückgesetzt wird, für das Erzeugen eines Servoadreßmarkierungssuchsignals und einer Pseudoservoadreßmarkierung, wenn eine Servoadreßmarkierungserkennungsverfehlungssignalzähler übereinstimmt mit Daten, die von der Steuereinheit geladen werden; eine Servoadreßmarkierungssuchsteuerung für das Auswählen des Servoadreßmarkierungssuchsignals und einer Pseudoservoadreßmarkierung unter mehreren Signalen, die durch den Servoadreßmarkierungsverfehlungssignalzähler eingegeben werden, um ein Signal auszuwählen, das durch die Steuereinheit eingegeben wird; und eine Servozeitgebungskompensationseinheit für das Zählen der Systemtakte, startend von den Daten, die von der Steuereinheit geladen werden, und für eine Kompensation einer Verzögerung der Servozeitgebung, wenn das Zählsteuersignal eingegeben wird.
KURZE BESCHREIBUNG DER ZEICHNUNGEN
1 ist ein Blockdiagramm eines konventionellen Festplattenlaufwerks, das ein konventionelles Servoadreßmarkierungserkennungsverfahren zeigt.
2 ist ein Blockdiagramm eines Festplattenlaufwerkes, das mit einer Schaltung für das automatische Erkennen einer Servoadreßmarkierung und die Kompensation einer Verzögerung in der Servozeitgebung gemäß einer bevorzugten Ausführungsform der vorliegenden Erfindung verbunden ist.
Die 3A und 3B zeigen die Konfiguration der Servozeitgebungskompensationsschaltung der 2.
4 zeigt die Konfiguration der SAM-Erkennungsfenstererzeugungsschaltung der 2.
5 zeigt die Konfiguration des SAM-Erkennungsverfehlungssignalzählers der 2.
6 zeigt die Konfiguration der SAM-Steuermodussteuerung der 2.
7 ist ein Zeitdiagramm, wobei die SAM erkannt wird.
Die 8A und 8B sind Zeitdiagramme gemäß der bevorzugten Ausführungsform der vorliegenden Erfindung.
GENAUE BESCHREIBUNG DER BEVORZUGTEN AUSFÜHRUNGSFORM
Unter Bezug auf die angefügten Zeichnungen wird nachfolgend eine bevorzugte Ausführungsform der vorliegenden Erfindung im Detail beschrieben.
Die Konfigurationen und Funktionen der HDA 10, des Vorverstärkers 12 und der Lese-/Schreib-Kanalschaltung 14 der 2 sind im wesentlichen wie die des Standes der Technik, die unter Bezug auf 1 beschrieben wurden, und benötigen daher keine weitere Erläuterung.
Wie in 2 gezeigt ist, erkennt ein Servosynchronsignaldetektor 30 ein Servosynchronsignal aus den ERD, die von der Lese-/Schreib-Kanalschaltung 14 ausgegeben werden, und synchronsiert die ERD mit dem Systemtakt. Der SAM-Detektor 16 erkennt eine SAM aus den ERD, die mit dem Systemtakt synchronisiert wurden, und gibt die SAM an die Servozeitgebungskompensationsschaltung 31. Von diesem Punkt an wird das Ausgabesignal des SAM-Detektors 16 SAM-Erkennungsausgabesignal (SDO) genannt. Nach Empfangen des SDO kompensiert die Servozeitgebungskompensationsschaltung 31, die aus einem Referenzpulsge nerator 23, einem Hauptzähler 34 und einem Datensektorendpulsgenerator 20 zusammengesetzt ist, die verzögerte Servoabtastzeitgebung, wenn die SAM nicht erkannt wurde.
Die nachfolge Erklärung betrifft die Faktoren, die die Servozeitgebungskompensationsschaltung 31 ausmachen. Der Referenzpulsgenerator 32 erzeugt einen Referenzpuls für die Erzeugung einer Servozeitgebung in Erwiderung auf die Eingabe des SDO. Der Hauptzähler 34 zählt die Systemtakte in Erwiderung auf den Referenzpuls. Wenn ein Zählsteuersignal B durch eine SAM-Erkennungsfenstererzeugungsschaltung 36 eingegeben wird, so beginnt der Hauptzähler 34 die Werte zu zählen, die von der CPU 22 geladen werden, und führt eine Kompensation für die Verzögerung der Zeitgebung durch, wenn die SAM nicht erkannt wird. Der Datensektorendpulsgenerator 20 erzeugt einen ENDS-Puls, wenn der Wert des Hauptzählers 34 erkannt wird, bevor ein Servosynchronsignal eines Servosektors, der auf den aktuellen Servosektor, der gelesen wird, folgt, erkannt wird und zu dem Wert paßt, der von der CPU 22 gesendet wurde. Der ENDS-Puls wird zur SAM-Erkennungsfenstererzeugungschaltung 36 gesendet.
Ein Servounterbrechungsgenerator 42 gibt eine Servounterbrechung (SI) aus, wenn der Wert des Hauptzählers 34 zum Wert paßt, der durch die CPU 22 gesendet wird, nach einem Servogatter (SG). Nach Empfangen der Servounterbrechung SI prüft die CPU 22 verschiedene Statussignale, die mit der Servosektorerkennung verbunden sind, und steuert die Plattendatensteuerung (DDC) 48 für das Lesen und Schreiben. Wenn der Wert des Hauptzählers 34 auf den Wert paßt, der von der CPU 22 gesendet wurde, erzeugt der Servogattergenerator 44 das Servogatter SG für das Schützen eines Servosektorgebietes. Der Sektorpulsgenerator 46 erzeugt einen Sektorpuls (SP) für das Lesen der Identifikation des Datensektors in Erwiderung auf das Servogatter SG. Die DDC 48 gibt ein Lesegatter (RG) und ein Schreibgatter (WG) in Erwiderung auf den Sektorpuls SP frei.
Die SAM-Erkennungsfenstererzeugungsschaltung 36, die durch den ENDS-Puls vom Datensektorendpulsgenerator 20 eingeschaltet wird, gibt ein SAM-Erkennungsverfehlungssignal A an den Referenzpulsgenerator 32 und den SAM-Erkennungsverfehlungssignalzähler 38 aus, wenn die SAM-Erkennung innerhalb des Bereiches eines Fensters (SAMW[7:0]), das von der CPU 22 geladen wird, mißlingt. Die SAM-Erkennungsfenstererzeugungschaltung 36 verzögert die Ausgabe des SAM-Erkennungsverfehlungssignals A für eine vorbestimmte Zeitdauer und gibt ein Zählsteuersignal B an den Hauptzähler 34 für das Kompensieren der Zeitverzögerung aus. Der Hauptzähler 34 startet eine Zähloperation in Erwiderung auf eine Pseudo-SAM (PSAM), die durch die SAM-Suchmodussteuerung 40 eingegeben wird.
Der SAM-Erkennungsverfehlungssignalzähler 38 zählt die SAM-Erkennungsverfehlungssignale, die durch die SAM-Erkennungsfenstererzeugungsschaltung 36 eingegeben werden, und gibt die Ergebnisse aus. Der SAM-Erkennungsverfehlungssignalzähler 38 führt eine teilweise Kompensation für eine Zeitverzögerung durch, die durch die sequentielle SAM-Erkennungen verursacht werden.
Die SAM-Suchmodussteuerung 40 gibt jeweils ein SAM-Suchsignal SCH und eine PSAM vom SAM-Erkennungsverfehlungssignalzähler 38 an den Hauptzähler 34 und den SAM-Detektor 16 gemäß den ausgewählten Signalen SELs (SELϕ und SEL1), die durch die CPU 22 eingegeben werden, aus. Das SAM-Suchsignal SCH, das in den SAM-Detektor 16 und den Servogattergenerator 44 eingegeben wird, setzt das Servogatter "HOCH" bis die SAM erkannt wird, so daß die Lese-/Schreib-Kanalschaltung 14 die ERD eines Servosektors erzeugen kann. Die CPU 22, die das Festplattenlaufwerk steuert, gibt die ausgewählten Signale SELs an die SAM-Suchmodussteuerung 40 aus, um eine PSAM und ein SAM-Suchsignal unter diesen zu suchen, die durch den SAM-Erkennungsverfehlungssignalzähler 38 ausgegeben werden. Die CPU 22 steuert die Erzeugung von Zeitsignalen des Lesegatters RG und des Schreibgatters WG der DDC 48 nach der Prüfung, ob das SAM er kannt wurde oder nicht, durch die SAM, die durch den SAM-Detektor 16 eingegeben wurde.
Unter Bezug auf die 3 bis 5 werden die Konfigurationen der Servozeitgebungsschaltung 31, des Erkennungsverfehlungssignalzählers 38 und der SAM-Suchmodussteuerung 40 der 2 im Detail beschrieben.
Die 3A und 3B zeigen die Konfiguration der Servozeitgebungskompensationsschaltung der 2. Der Referenzpulsgenerator 32 ist zusammengesetzt aus einem D-Flip-Flop 58, wie das in 3B gezeigt ist und einem D-Flip-Flop 50, wie das in 3A gezeigt ist. Das D-Flip-Flop 58 erzeugt eine SAM-Ausgabe SAMO durch Durchführen des Taktens einer Versorgungsspannung V_DD an der ansteigende Flanke des SAM-Erkennungsausgabesignals SDO. Das SAMO wird abgeschaltet an der ansteigende Flanke des ENDS-Ausgabesignals, das durch den Datensektorendpulsgenerator 20 ausgegeben wird. Das SAM wird in den Taktanschluß des D-Flip-Flops 50 eingegeben, nachdem es mit dem SAM-Erkennungsverfehlungssignal A ODER verknüpft wurde, das durch die SAM-Erkennungsfenstererzeugungsschaltung 36 eingegeben wird. Das D-Flip-Flop 50 führt eine Taktung durch und gibt die Versorgungsspannung V_DD an der ansteigende Flanke des Signals, das durch das Oder-Gatter O1 eingegeben wird, aus. Das Ausgangssignal des D-Flip-Flops 50 wird in den Taktanschluß CK des Hauptzählers 34 eingegeben, nachdem es mit dem Systemtakt SCLK durch das UND-Gatter A2 UND-verknüpft wurde.
Der Hauptzähler 34 zählt die Ausgangssignale des UND-Gatters A2, die durch seinen Taktanschluß CK eingegeben werden. Der Hauptzähler 34 empfängt den Zählwert für die Kompensation einer Zeitgebungsverzögerung und ein Zählsteuersignal B von der CPU 22 beziehungsweise der SAM-Erkennungsfenstererzeugungsschaltung 36 durch die Anschlüsse LD und LDB. Das D-Flip-Flop 50 und der Hauptzähler 34 werden durch das "NIEDRIG"-Signal, das durch das UND-Gatter A1 ausgegeben wird, rückgesetzt. Das UND-Gatter A1 führt eine UND-Operation mit ENDS durch, die durch den Inverter INV2 invertiert werden, einem Leistungsanschaltrücksetztakt PORE und einem Suchtakt SCHB, der ein SAM-Suchsignal darstellt. Der Vergleicher 54, der in Datensektorendpulsgenerator 20 enthalten ist, vergleicht den Wert, der durch den Hauptzähler 34 durch einen Anschluß X eingegeben wird, mit den ENDS-Daten, die von der CPU 22 gesendet werden. Wenn der Zähler und die ENDS-Daten aufeinander passen, so gibt der Vergleicher 54 ein "HOHES" ENDS aus. Das D-Flip-Flop 56 rastet ein und gibt die ENDS an der ansteigende Flanke des Signals aus, das durch einen Inverter INV1 invertiert wird, nachdem es durch das UND-Gatter ausgegeben wurde.
Wie in 4 gezeigt ist, besteht die SAM-Erkennungsfenstererzeugungsschaltung 36 aus D-Flip-Flops 60, 66 und 68, einem Zähler 62 und einem Vergleicher 64. Das D-Flip-Flop 60 führt eine Taktung durch und gibt die Versorgungsspannung V_DD an der ansteigenden Flanke der ENDS aus, die durch den Datensektorendepulsgenerator 20 eingegeben werden. Das UND-Gatter A4 führt eine UND-Operation durch mit dem Ausgangssignal des D-Flip-Flops 60 und dem Systemtakt SCLK. Der Zähler 62 zählt die Ausgabesignale des UND-Gatters A4, die durch seinen Taktanschluß CK eingegeben werden, und gibt die Zählwerte von 8 Bit aus. Ein Vergleicher 64 vergleicht die 8-Bit SAM-Fensterdaten SAMW, die von der CPU 22 gesendet werden, mit dem Zählwert, der durch den Zähler 62 eingegeben wird. Wenn die SAMW und der Zählwert zueinander passen, so erzeugt der Vergleicher 64 ein SAM-Erkennungsverfehlungssignal A mit einem "HOHEN" Pegel. D-Flip-Flops 66 und 68 geben sequentiell SAM-Erkennungsverfehlsungssignale A an der ansteigende Flanke des Signals aus, das durch den Inverter INV4 invertiert wird, nachdem es durch das UND-Gatter A4 ausgegeben wurde. Das SAM-Erkennungverfehlungssignal A, das durch das D-Flip-Flop 68 ausgegeben wird, zeigt an, das die SAM-Erkennung verfehlt wurde. Das UND-Gatter A6 führt eine UND-Operation mit dem PORB, SDO, das durch den Inverter INV5 invertiert wird, und A (die in den Zeichnungen als überstrichene Buchstaben dargestellten Bezugszeichen, werden in der Beschreibung als unterstrichene Buchstaben dargestellt), das durch den invertierten Ausgangsanschluß des D-Flip-Flops 68 ausgegeben wird, durch. Das D-Flip-Flop 60 und der Zähler 62 werden rückgesetzt gemäß dem Ergebnis der UND-Operation. Die D-Flip-Flops 66 und 68 werden gemäß dem PORE rückgesetzt. Im wesentlichen wird das SAM-Erkennungsausgangssignal SDO zum UND-Gatter A6 durch den Inverter INV5 übertragen, der das D-Flip-Flop 60 und den Zähler 62 rücksetzt in der SAM-Erkennungsfenstererzeugungsschaltung 36, während die SAM-Erkennung durchgeführt wird. Wenn das SAM-Erkennungsverfehlungssignal A nicht durch das D-Flip-Flop 68 erzeugt wird, wird erwartet, daß die SAM normal erkannt wurde. Das D-Flip-Flop 68 erzeugt jedoch das SAM-Erkennungsverfehlungssignal A, wenn die SAM-Erkennung verfehlt wird. Wenn die SAM innerhalb eines vorbestimmten Bereiches nicht erkannt wird, so sendet die SAM-Erkennungsfenstererzeugungsschaltung 36 das SAM-Erkennungsverfehlungssignal A und das Zählsteuersignal B für eine Kompensation des Zählwertes, an den Lastanschluß LDB des Hauptzählers 34. Dann beginnt der Hauptzähler 34 eine Zählung von Daten mit 8 Bit, die anfänglich von der CPU 22 geladen wurden, und führt eine Kompensation für eine Verzögerung der Servoabtastpulszeitgebung durch, um somit eine Zeitverschiebung, die durch das Verfehlen der SAM verursacht wurde, zu verbessern.
5 zeigt die Konfiguration des SAM-Erkennungsverfehlungssignalzählers der 2. Der SAM-Erkennungsverfehlungssiggnalzähler 38 ist zusammengesetzt aus D-Flip-Flops 70, 72, 74 und 76, einem Inverter INV6 und einem UND-Gatter A7. Das SAM-Erkennungsausgangssignal SAMO, das durch das D-Flip-Flop 58 eines Referenzpulsgenerators 32 ausgegeben wird, und dann durch den Inverter INV6 geht, wird UND-verknüpft mit dem PORE durch das UND-Gatter A7. Das Ausgangssignal des UND-Gatters A7 wird als Rücksetzsignal für die D-Flip-Flops 70, 72, 74 und 76 verwendet. Das D-Flip-Flop 70 führt eine Taktung durch und gibt ein Signal aus, das durch seinen invertierten Ausgangsanschluß Q an der ansteigende Kante des SAM-Erkennungsverfehlungssignals A ausgegeben wird, das von der SAM-Erkennungsfenstererzeugungsschaltung 36 eingegeben wird. Ein Signal, das durch den Q-Anschluß des D-Flip-Flops 70 ausgegeben wird, ist ein SAM-Suchsignal SCH2, das in eine SAM-Suchmodussteuerung 40 eingegeben wird. PSAM2, die durch den invertierten Ausgabeanschluß Q des D-Flip-Flops 70 ausgegeben wird, wird auch in die SAM-Suchmodussteuerung 40 eingegeben. Das D-Flip-Flop 72 führt eine Taktung durch und gibt ein Signal aus, das durch seinen invertierenden Ausgangsanschluß Q an der ansteigende Flanke der PSAM2, die von invertierenden Ausgabeanschluß Q des D-Flip-Flops 70 eingegeben wird, eingegeben wird. Ein SAM-Suchsignal SCH3 und PSAM3 werden durch den Ausgabeanschluß Q und den invertierten Ausgabeanschluß Q durch das D-Flip-Flop 72 ausgegeben. Sie stellen eine Eingabe in die SAM-Suchmodussteuerung 40 dar. Das D-Flip-Flop 74 führt eine Taktung durch und gibt ein Signal aus, das durch seinen invertierten Ausgabeanschluß Q eingegeben wurde, an der ansteigende Flanke des PSAM3, das vom Inverterausgangsanschluß Q des D-Flip-Flops 72 eingegeben wurde. Ein SAM-Suchsignal SCH5 und PSAM5 werden durch den Ausgangsanschluß Q und den invertierten Ausgangsanschluß Q durch das D-Flip-Flop 74 ausgegeben. Sie werden in die SAM-Suchmodussteuerung 40 eingegeben. Das D-Flip-Flop 76 führt eine Taktung für ein Signal durch, das vom nichtinvertierenden Ausgabeanschluß Q des D-Flip-Flops 72 ausgegeben wurde an der ansteigende Flanke des Signals, das durch den nichtinvertierenden Ausgabeanschluß Q des D-Flip-Flops 70 ausgegeben wurde, und gibt ein SAM-Suchsignal SCH4 aus. Das D-Flip-Flop 76 gibt eine PSAM 4 durch seinen invertierenden Ausgangsanschluß Q in die SAM-Suchmodussteuerung 40 aus.
6 zeigt die Konfiguration der SAM-Suchmodussteuerung der 2. Gemäß den ausgewählten Signalen SELϕ und SEL1, die durch die CPU 22 eingegeben werden, wählen der MUX A 78 beziehungsweise der MUX B 80 jeweils eine PSAM und ein SAM-Suchsignal SCH aus unter solchen, die durch den SAM-Erkennungsverfehlungssignalzähler 38 eingegeben wurden. Die D-Flip-Flops 82 beziehungsweise 84 führen eine Taktung durch und verriegeln die Signale, die von jedem Ausgangsanschluß Y des MUC A und B ausgegeben werden, an der ansteigende Flanke des SAM-Erkennungsverfehlungssignals A, das durch die SAM-Er kennungsfenstererzeugungsschaltung 36 ausgegeben wird. Ein Inverter INV7 invertiert die NENDS, die durch den Datensektorendpulsgenerator 20 eingegeben werden. Ein UND-Gatter A8 führt eine UND-Operation mit dem Ausgangssignal des Inverters INV7 und PORE durch und erzeugt ein Signal für das Rücksetzen des D-Flip-Flops 82. Das D-Flip-Flop 84 wird rückgesetzt durch das SAM-Erkennungsausgangssignal SAMO, das durch den Referenzpulsgenerator 32 eingegeben wird.
In 7 ist eine Wellenform (a) ein analoges Lesesignal, das von einem Servosektor durch einen Kopf gelesen wird, und (b) ist ein digitales Signal, das sich ergibt durch eine Wellenformformung des analogen Lesesignals. ENDS ist ein Signal, das durch den Datensektorendpulsgenerator 20 erzeugt wird am Endpunkt des Datensektors, der dem Servosektor, der in 7 dargestellt ist, vorangeht. SAM ist ein Signal, das mit dem ENDS zur selben Zeit freigeschaltet und gesperrt wird, wenn die SAM innerhalb eines SAM-Erkennungsfensterbereiches erkannt wird. SDO, das zu einem Zeitpunkt erzeugt wird, wenn eine SAM durch den SAM-Detektor 16 erkannt wird, startet den Hauptzähler 34. Das SAM-Erkennungsverfehlungssignal A wird an einem Endpunkt des SAM-Erkennungsfenster SAMW erzeugt. Der SAM-Erkennungsfenstergenerator 36 sendet das Zählersteuersignal B für eine Kompensation einer Zeitgebungsdifferenz (D) zwischen dem SDO und dem SAM-Erkennungsverfehlungssignal A, um so eine Zeitgebungsverzögerung im Falle einer SAM-Erkennungsverfehlung zu kompensieren. Deswegen werden Servoabtastpulse an vorbestimmten Punkten erzeugt, auch obwohl das SAM-Erkennungsverfehlungssignal A ausgegeben wird.
8A ist ein Zeitdiagramm, wenn SAMs erkannt werden. In 8A werden alle SAMS bei vier Servosektoren erkannt. SG ist ein Zeitdiagramm des Servogatters, erzeugt vom Servogattergenerator 44. SI ist ein Zeitdiagramm der Servounterbrechung, die durch den Servounterbrechungsgenerator 42 erzeugt wird. Die SAM, die durch den SAM-Detektor 16 erzeugt und in die CPU 22 eingegeben wird, wird durch ENDS freigegeben und gesperrt, wenn die SAM erkannt wird. GRAY wird freigegeben durch ENDS und gesperrt am Endpunkt des Blocks der Gray-Kodes in einem Servosektor. Ein Fehler-SAM, ESAM, wird freigegeben, wenn die SAM-Erkennung verfehlt wird und gesperrt, wenn die SAM erkannt wird.
8B ist ein Zeitdiagramm, bei dem die zweiten und dritten SAMs nicht erkannt werden. Wenn die zweiten und dritten SAMS nicht erkannt werden, so wird das Flag des SAM-Ausgangs durch den SAM-Detektor 16 auf einen "HOHEN"-Pegel gesetzt. Das Flag des ESAM wird "HOCH", wenn der SAM 16 das SAM eines dritten Servosektors nicht erkennen kann. Das ESAM wird gesperrt, wenn ein SAM im vierten Servosektor erkannt wird.
Unter Bezug auf die 3 bis 8 wird ein Verfahren zur automatischen Erkennung einer Servoadreßmarkierung und einer Kompensation für eine Servozeitgebungsverzögerung nachfolgend beschrieben.
Das SAM-Erkennungsausgangssignal SDO, das durch den SAM-Detektor 16 erkannt wird, wird in den Takteingang des D-Flip-Flops 58 der 3B eingegeben. Das D-Flip-Flop 58 erzeugt das "HOHE" SAMO. Das "HOHE" SAMO, das durch das D-Flip-flog 58 ausgegeben wird, wird in den SAM-Erkennungsverfehlungssignalzähler 38, die SAM-Suchmodussteuerung 40 und das ODERGatter O1 der 3A eingegeben. Das D-Flip-Flop 50 des Referenzpulsgenerators 32 verriegelt die Versorgungsspannung V_DD an der ansteigende Flanke des Ausgangssignals des ODER-Gatters O1 und gibt ein Signal mit "HOHEM" Pegel in das UND-Gatter A2. Das UND-Gatter A2 führt eine UND-Opration mit dem Ausgangssignal des D-Flip-Flops 50 und dem Systemtakt SCLK durch und gibt das Ergebnis in den Taktanschluß CK des Hauptzählers 34. Der Hauptzähler 34 zählt die Signale, die durch seinen Taktanschluß CK vom UND-Gatter A2 eingegeben werden. Der Vergleicher 54 erzeugt ein "HOCH" pegeliges Signal, wenn die EMDS, die von der CPU 22 übertragen werden, auf den Zählwert passen. Das EMDS wird vom Anschluß Q des D-Flip-Flops 56 ausgegeben und in den Taktanschluß CK des D-Flip-Flops 60 der 4 eingegeben. Die D-Flip-Flops 50 und 58 und der Haupt zähler des Referenzpulsgenerators werden durch das ENDS rückgesetzt. Das D-Flip-Flop 60 führt eine Zeitgebungsoperation durch und gibt die Versorgungsspannung V_DD an der ansteigende Flanke des ENDS aus, das durch seinen Taktanschluß CK eingegeben wird. Das UND-Gatter A4 führt eine UND-Operation mit dem Systemtakt SCLK und dem Ausgangssignal des D-Flip-Flops 60 durch und gibt das Ergebnis in einen Zähler 62. Der Zähler 62 zählt die Systemtakte. Der Vergleicher 64, der den Zählwert durch den Anschluß X empfängt, erzeugt ein "HOCH" pegeliges Signal, wenn der Zählwert mit der Länge des Fensters SAMW übereinstimmt, das durch die CPU 22 bestimmt wird. Die D-Flip-Flops 66 und 68 verriegeln das Ausgangssginal des Vergleichers 64 und erzeugen das SAM-Erkennungsverfehlungssignal A. Das Zählsteuersignal B, das durch den invertierten Ausgangsanschluß Q des D-Flip-Flops 68 ausgegeben wird, wird zum LDB-Anschluß des Hauptzählers 34 gesandt, nachdem es für eine vorbestimmte Zeitdauer verzögert wurde. Wenn der SAM-Detektor 16 eine SAM erkennt, wird das SDO in das UND-Gatter A6 durch den Inverter INV5 eingegeben und setzt dann das D-Flip-Flop 60 und den Zähler 62 zurück. Wenn die SAM erkannt wird, so erzeugt das D-Flip-Flop 68 nicht das SAM-Erkennungsverfehlungssignal A. Wenn die SAM nicht erkannt wird, so wird das SAM-Erkennungsverfehlungssignal A erzeugt. Die SAM-Erkennungsfenstererzeugungsschaltung 36 gibt das Zählsteuersignal B in den LDB-Anschluß des Hauptzählers 34, so daß der Hauptzähler 34 beginnen kann, das LD zu zählen, das anfänglich durch die CPU 22 übertragen wurde. Somit führt die Schaltung eine Kompensation für die Verzögerung der Servoabtastpulszeitgebung durch, um somit eine Zeitverschiebung zu verbessern, die durch eine SAM-Erkennungsverfehlung verursacht ist. Das SAM-Erkennungsverfehlungssignal A, das von der SAM-Erkennungsfenstererzeugungsschaltung 34 erzeugt wird, wird in den Taktanschluß CK des D-Flip-Flops 70 des SAM-Erkennungsverfehlungssignalzählers 38 gleichzeitig eingegeben, wenn es in in die Taktanschlüsse der D-Flip-Flops 82 und 84 der SAM-Suchmodussteuerung 40 eingegeben wird. Wenn die CPU 22 sequentiell angibt, das die SAM fünfmal nicht erkannt wurde, unter Verwendung der Auswahlsignale SELϕ und SEL1, so verriegeln die D-Flip-Flops 70, 72, 74 und 76, die das SAM-Erkennungsverfehlungssingal A empfangen, und die PSAM2, 3, 4, 5 und SCH2, 3, 4, beziehungsweise 5 und geben sie in MUX A und B 78 und 80 der SAM-Suchmodussteuerung 40 aus. MUX A und B 78 und 80 wählen jeweils eine PSAM und einen SCH gemäß den ausgewählten Signalen SELϕ und SEL1, die von der CPU 22 eingegeben werden. Die D-Flip-Flops 82 beziehungsweise 84 verriegeln und geben die Signale aus, die durch MUX A und B 78 und 80 eingegeben wurden, an der ansteigende Flanke des SAM-Erkennungsverfehlungssignals A. Das Suchsignal SCHB, das durch das D-Flip-Flop 84 eingegeben wird, stoppt den Hauptzähler 34. Das Suchsignal SCH schaltet den SAM-Detektor 16 frei, um die SAM wieder zu erkennen.
Wie oben beschrieben wurde, führt die vorliegende Erfindung eine automatische Kompensation der Verzögerung einer Servoabtastpulszeitgebung durch, wenn eine SAM nicht erkannt wird. Die vorliegende Erfindung sucht auch automatisch SAMs und erkennt diese bis zu einer vorbestimmten Zahl, sogar obwohl eine SAM-Erkennung sequentiell verfehlt wird.
Es sollte somit verständlich sein, daß die vorliegende Erfindung nicht auf die hierin beschriebene Ausführungsform, die als die beste Art für das Ausführen der vorliegenden Erfindung betrachtet wird, beschränkt ist, sondern daß sie nur insofern auf die speziellen Ausführungsformen beschränkt ist, die in dieser Beschreibung beschrieben sind, als dies in den angefügten Ansprüchen beansprucht ist.

Claims

Schaltung für ein Plattenlaufwerk zum automatischen Erkennen einer Servoadressmarkierung, SAM, innerhalb eines Servosektors auf einer Spur einer Platte und zum Kompensieren einer Servozeitgebung, wenn die SAM nicht erkannt wurde, wobei die Schaltung umfasst: eine Steuerung (22) zum Steuern des Plattenlaufwerks einschließlich der Erkennung von Servo- und Dateninformation in Synchronisation mit der Erkennung der SAM; einen SAM-Detektor (16) zum Erkennen der SAM aus Daten, die von der Platte gelesen wurden, und zum Erzeugen eines SAM-Detektionssignals (SDO) aus der erkannten SAM; eine Servozeitgebungskompensationseinheit (31) mit einem Hauptzähler (34), der in Antwort auf das SAM-Detektionssignal (SDO) Systemtakte (SCLK) zählt, und mit einem Datensektorendpulsgenerator (20) zum Erzeugen eines Datensektorendpulses (ENDS), der das Ende eines dem Servosektor nachfolgenden Datensektors und den Anfang eines neuen Servosektors anzeigt, wenn nach dem Erkennen des SAM-Detektionssignals (SDO) eine von der Steuerung (22) vorgegebene Anzahl von Systemtakten gezählt wurde; eine SAM-Erkennungsfenstererzeugungsschaltung (36) zum Erzeugen eines SAM-Erkennungsverfehlungssignals (A) und eines Zählsteuersignals (B), wenn die SAM innerhalb eines Bereichs eines SAM-Fensters (SAMW) eines bestimmten Servosektors nicht erkannt wurde; einen SAM-Erkennungsverfehlungssignalzähler (38), der in Antwort auf das SAM-Detektionssignal (SDO) rückgesetzt wird, zum Erzeugen eines SAM-Suchsignals (SCH) und eines Pseudo-SAM-Signals (PSAM), wenn eine Zählung des SAM-Erkennungsverfehlungssignals mit einem Zählwert, der von der Steuerung (22) geladen wurde, übereinstimmt; eine SAM-Suchmodussteuerung (40) zum Auswählen des SAM-Suchsignals und des Pseudo-SAM-Signals (PSAM) in Antwort auf ein Auswahlsignal, das von der Steuerung (22) geladen wurde; wobei der Hauptzähler (34) durch das SAM-Erkennungsverfehlungssignal (A) gestartet wird, wenn die SAM nicht innerhalb des Bereichs des SAM-Fensters (SAMW) erkannt wurde; wobei der Hauptzähler (34) weiterhin einen Zählsteuereingang (LDB) zum Empfangen des Zählsteuersignals (B) aufweist, so dass er, wenn die SAM nicht innerhalb des Bereichs des SAM-Fensters (SAMW) erkannt wurde, zum Kompensieren der Verzögerung der Servozeitgebung die Systemtakte (SCLK) mit einem Zählwert (LD), der von der Steuerung (22) geladen wurde, zählt.
Schaltung nach Anspruch 1, dadurch gekennzeichnet, dass die Servozeitgebungskompensationseinheit (31) folgendes umfasst: einen Referenzpulsgenerator (32) für das Erzeugen eines Referenzpulses zum Erzeugen der Servozeitgebung, wenn von dem SAM-Detektor (16) das SAM-Detektionssignal (SDO) ausgegeben wird; wobei der Hauptzähler (34) die Systemtakte (SCLK) zählt, wenn der Referenzpuls als Freigabesignal für eine Zähloperation des Hauptzählers (34) eingegeben wird, und beginnend bei Daten (LD), die von der Steuerung (22) geladen wurden, zählt, wenn das Zählsteuersignal (B) eingegeben wird; und wobei der Datensektorendpulsgenerator (20) für das Erzeugen eines Datensektorendpulses (ENDS), das Erzeugen des SAM-Fensters (SAMW) freigibt, wenn ein Zählwert des SAM-Erkennungsverfehlungssignals (A) von dem Hauptzähler (34) mit einem Wert übereinstimmt, der von der Steuerung (22) geladen wurde.
Schaltung nach Anspruch 1 oder 2, dadurch gekennzeichnet, dass das SAM-Erkennungsverfehlungssignal (A) an einem Endpunkt des SAM-Fensters (SAMW) erzeugt und freigegeben wird.
Schaltung nach einem der Ansprüche 1 bis 3, dadurch gekennzeichnet, dass das Zählsteuersignal (B) ein invertiertes Signal des SAM-Erkennungsverfehlungssignals (A) ist.
Schaltung nach Anspruch 4, dadurch gekennzeichnet, dass der SAM-Detektor (16) durch das SAM-Suchsignal (SCH), das von dem SAM-Erkennungsverfehlungssignalzähler (38) erzeugt wird, wieder aktiviert wird, um die SAM des nächsten Servosektors aus den Daten, die von der Platte gelesen werden, zu erkennen.
Schaltung nach einem der Ansprüche 2 bis 5, dadurch gekennzeichnet, dass der Referenzpulsgenerator (32) folgendes umfasst: ein erstes Flip-Flop (58) für die Durchführung einer Taktung für eine Versorgungsspannung (V_DD) an einer ansteigende Flanke des SAM-Detektionssignals (SDO), das durch den SAM-Detektor (16) eingegeben wird; ein erstes ODER-Gatter (O1) für das Durchführen einer ODER-Operation mit einem Ausgangssignal (SAMO) des ersten Flip-Flops (58) und dem SAM-Erkennungsverfehlungssignal (A); und ein zweites Flip-Flop (50) für das Durchführen einer Taktung der Versorgungsspannung (V_DD) an einer ansteigende Flanke des Ausgangssignals des ersten ODER-Gatters (O1) und zur Erzeugung des Referenzpulses.
Schaltung nach Anspruch 6, dadurch gekennzeichnet, dass der Hauptzähler (34) folgendes umfasst: ein erstes UND-Gatter (A2) für das Durchführen einer UND-Operation mit dem Referenzpulseingabesignal durch den Referenzpulsgenerator (32) und dem Systemtakt (SCLK); und einen Zähler (34) zum erneuten Zählen der Systemtakte (SCLK), beginnend bei dem Wert (LD), der von der Steuerung (22) vorgegeben ist, wenn das Zählsteuersignal (B) eingegeben wird, während die Systemtakte (SCLK), die von dem ersten UND-Gatter (A2) ausgegeben werden, gezählt werden.
Schaltung nach Anspruch 7, dadurch gekennzeichnet, dass der Datensektorendpulsgenerator (20) folgendes umfasst: ein drittes Flip-Flop (54) für das Erzeugen eines Datensektorendpulses (ENDS) mit "HOHEM" Pegel, wenn der Zählerausgangswert, der durch den Hauptzähler (34) ausgegeben wird, mit einem vorgegebenen Wert (ENDS[12:0]) übereinstimmt, der von der Steuerung (22) geladen wird; und ein viertes Flip-Flop (56) für das Verriegeln und Ausgeben des Datensektorendpulses (ENDS) des dritten Flip-Flops (54) an einer ansteigenden Flanke des Ausgangssignals des ersten UND-Gatters.
Schaltung nach Anspruch 8, dadurch gekennzeichnet, dass die SAM-Erkennungsfenstererzeugungsschaltung (36) folgendes umfasst: ein fünftes Flip-Flop (60), das durch das SAM-Detektionssignal (SDO) rückgesetzt wird, für das Verriegeln und Ausgeben der Versorgungsspannung an einer ansteigenden Flanke des Datensektorendpulses (ENDS), der durch den Datensektorendpulsgenerator (20) ausgegeben wird; ein zweites UND-Gatter (A4) für das Durchführen einer UND-Operation mit der Versorgungsspannung (V_DD), die durch das fünfte Flip-Flop (60) ausgegeben wird, und dem Systemtakt (SCLK); einen zweiten Zähler (62), der durch das SAM-Detektionssignal (SDO) rückgesetzt wird, für das Zählen von Ausgabesignalen des zweiten UND-Gatters (A4); einen Vergleicher (64) für das Erzeugen des SAM-Erkennungsverfehlungssignals (A), wenn der Systemtaktzählwert, der durch den zweiten Zähler (62) ausgegeben wird, mit vorbestimmten Fensterdaten (SAMW[7:0]) übereinstimmen, die von der Steuerung (22) vorgegeben sind; und ein sechstes Flip-Flop (66) für das Verriegeln und Ausgeben des SAM-Erkennungsverfehlungssignals (A), das durch den Vergleicher (64) ausgegeben wird, an einer ansteigenden Flanke des Ausgangssignals des zweiten UND-Gatters (A4).
Schaltung nach Anspruch 9, dadurch gekennzeichnet, dass die SAM-Suchmodussteuerung (40) folgendes umfasst: ein siebtes Flip-Flop (84) für das Verriegeln und Ausgeben des SAM-Suchsignals (SCH), das durch den SAM-Erkennungsverfehlungssignalzähler (38) ausgegeben wird an einer ansteigende Flanke des SAM-Erkennungsverfehlungssignals (A); und ein achtes Flip-Flop (82) für das Verriegeln und Ausgeben der Pseudoservoadressmarkierung (PSAM), die von dem SAM-Erkennungsverfehlungssignalzähler (38) ausgegeben wird, an einer ansteigende Flanke des SAM-Erkennungsverfehlungssignals.
Schaltung nach Anspruch 10, dadurch gekennzeichnet, dass das siebte Flip-Flop (84) durch das Ausgangssignal (SAMO) des ersten Flip-Flops (58) zurückgesetzt wird.
Schaltung nach Anspruch 11, dadurch gekennzeichnet, dass das achte Flip-Flop (82) durch den Datensektorendpuls (ENDS) zurückgesetzt wird.