JP3638758B2 - サーボアドレスマーク自動検出及びタイミング補償回路 - Google Patents
サーボアドレスマーク自動検出及びタイミング補償回路 Download PDFInfo
- Publication number
- JP3638758B2 JP3638758B2 JP17210297A JP17210297A JP3638758B2 JP 3638758 B2 JP3638758 B2 JP 3638758B2 JP 17210297 A JP17210297 A JP 17210297A JP 17210297 A JP17210297 A JP 17210297A JP 3638758 B2 JP3638758 B2 JP 3638758B2
- Authority
- JP
- Japan
- Prior art keywords
- address mark
- servo address
- output
- servo
- signal
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired - Fee Related
Links
- 238000001514 detection method Methods 0.000 title claims description 156
- 230000000630 rising effect Effects 0.000 claims description 28
- 238000010586 diagram Methods 0.000 description 11
- 238000004963 SAMO calculation Methods 0.000 description 7
- 238000005070 sampling Methods 0.000 description 6
- 238000000034 method Methods 0.000 description 4
- 101100191136 Arabidopsis thaliana PCMP-A2 gene Proteins 0.000 description 3
- 101100048260 Saccharomyces cerevisiae (strain ATCC 204508 / S288c) UBX2 gene Proteins 0.000 description 3
- 101100073357 Streptomyces halstedii sch2 gene Proteins 0.000 description 3
- 102100038591 Endothelial cell-selective adhesion molecule Human genes 0.000 description 2
- 101000882622 Homo sapiens Endothelial cell-selective adhesion molecule Proteins 0.000 description 2
- 101100256242 Pisum sativum PSAM2 gene Proteins 0.000 description 2
- 230000001360 synchronised effect Effects 0.000 description 2
- 101150070189 CIN3 gene Proteins 0.000 description 1
- 101150110971 CIN7 gene Proteins 0.000 description 1
- 101100286980 Daucus carota INV2 gene Proteins 0.000 description 1
- 101150110298 INV1 gene Proteins 0.000 description 1
- 101100054666 Streptomyces halstedii sch3 gene Proteins 0.000 description 1
- 101100276531 Streptomyces halstedii sch4 gene Proteins 0.000 description 1
- 101100397044 Xenopus laevis invs-a gene Proteins 0.000 description 1
- 101100397045 Xenopus laevis invs-b gene Proteins 0.000 description 1
- 230000003111 delayed effect Effects 0.000 description 1
- 230000000694 effects Effects 0.000 description 1
- 238000007493 shaping process Methods 0.000 description 1
Images
Classifications
-
- G—PHYSICS
- G11—INFORMATION STORAGE
- G11B—INFORMATION STORAGE BASED ON RELATIVE MOVEMENT BETWEEN RECORD CARRIER AND TRANSDUCER
- G11B19/00—Driving, starting, stopping record carriers not specifically of filamentary or web form, or of supports therefor; Control thereof; Control of operating function ; Driving both disc and head
- G11B19/02—Control of operating function, e.g. switching from recording to reproducing
-
- G—PHYSICS
- G11—INFORMATION STORAGE
- G11B—INFORMATION STORAGE BASED ON RELATIVE MOVEMENT BETWEEN RECORD CARRIER AND TRANSDUCER
- G11B21/00—Head arrangements not specific to the method of recording or reproducing
- G11B21/02—Driving or moving of heads
- G11B21/10—Track finding or aligning by moving the head ; Provisions for maintaining alignment of the head relative to the track during transducing operation, i.e. track following
- G11B21/106—Track finding or aligning by moving the head ; Provisions for maintaining alignment of the head relative to the track during transducing operation, i.e. track following on disks
Landscapes
- Signal Processing For Digital Recording And Reproducing (AREA)
- Moving Of The Head To Find And Align With The Track (AREA)
Description
【０００１】
【発明の属する技術分野】
本発明は、フレキシブルディスクドライブやハードディスクドライブなどディスク状記録担体を駆動するディスク駆動記録装置のヘッド制御に関する。
【０００２】
【従来の技術】
ハードディスクなどのディスクは、ディスクの中心から同心円状にトラック分割され、各トラックは更にサーボセクタとデータセクタに分割される。サーボセクタはヘッド位置制御のためのサーボ情報が所定のサーボ記録パターンに応じて記録される領域で、データセクタはホストコンピュータの利用するデータが記録される領域である。
【０００３】
サーボセクタの開始点には、サーボ情報検出の同期を提供するサーボアドレスマーク（Servo Address Mark: ＳＡＭ）が記録される。このＳＡＭ領域には通常、サーボセクタ及びデータセクタで他には使用されない専用パターンが記録される。ディスク駆動記録装置は、ＳＡＭの検出時点から同期してインデックス、アドレス、バーストなどのサーボ情報及びデータを検出するためのサンプリング区間を定めるウィンドウ信号を生成して出力する。
【０００４】
図１を参照して、このようなＳＡＭ検出過程につきハードディスクドライブを例にして説明する。図１に示すのは、ハードディスクドライブの概略構成を説明したブロック図である。
【０００５】
ＨＤＡ(Head Disk Assembly)１０は、データ書込／読出のための磁気ヘッドと、スピンドルモータにより定速回転する磁気ディスクと、を備えた主要部分である。このＨＤＡ１０のヘッドによる読出信号は前置増幅器１２で増幅されてから読出／書込チャンネル回路１４へ送られ、ＥＲＤ(Encoded Read Data) にデコードされてゲートアレイ２６へ提供される。また読出／書込チャンネル回路１４は、ＣＰＵ２２の制御で、書込データを受けてコード化しヘッドへ出力する。
【０００６】
ゲートアレイ２６は、読出／書込チャンネル回路１４から入力されるＥＲＤからサーボパターンを検出し、データ入出力、デコーディング、エンコーディングのためのウィンドウ信号、タイミングクロックを生成して出力する。なお図１では、ハードディスクドライブにおけるゲートアレイのうち、ＳＡＭ検出過程に関するＳＡＭ検出器１６、サーボタイミングカウンタ１８、及びデータセクタ終了パルス生成器２０のみが示されている。
【０００７】
制御手段であるＣＰＵ２２はハードディスクドライブの全般的な制御を実行し、パワーオン時にＳＡＭスタート信号をＳＡＭ検出器１６へ出力してＳＡＭの検出を開始させる。ＳＡＭ検出器１６は、ＣＰＵ２２から入力されるＳＡＭスタート信号によってエネーブルされ、エネーブル期間にＥＲＤからＳＡＭが検出されると、同期信号ＳＹＮＣをサーボタイミングカウンタ１８へ出力する。サーボタイミングカウンタ１８は、ＳＡＭ検出器１６から入力される同期信号によりリセットされてカウント動作を行い、そのカウント値をデータセクタ終了パルス生成器２０へ出力する。データセクタ終了パルス生成器２０は、サーボタイミングカウンタ１８から入力されるカウント値がＣＰＵ２２によってロードされたロード値に一致すると、データセクタの終了を知らせるＥＮＤＳ(End of Sector) 信号をＳＡＭ検出器１６へ出力する。このデータセクタ終了パルス生成器２０からＥＮＤＳ信号が入力されるとＳＡＭ検出器１６は再びエネーブルされ、次のＳＡＭを検出する。
【０００８】
【発明が解決しようとする課題】
上記従来のディスク駆動記録装置においてＣＰＵ２２は、ＳＡＭ検出器１６からサーボセクタごとに検出フラグ(Detect Flag) ＤＦを確認し、ＳＡＭ検出器１６をソフトウェア的に制御する。従って、ディスクの所定トラックにＮ個のサーボセクタが構成されているとすれば、ＣＰＵ２２は、Ｎ個のサーボセクタにつきＮ回のインタラプト（割り込み）を受けてサーボ状態をチェックしなければならない。このときに検出フラグにエラーが発生すると、ＣＰＵ２２は全てのサーボ関連タイミングの生成を止めてＳＡＭ検出を再試行するためのスタート信号をＳＡＭ検出器１６へ出力しなければならなくなる。即ち、従来のハードディスクドライブにおいては、ＳＡＭ検出ミス時にＳＡＭ検出を再試行するＣＰＵ２２がオーバーロードになるという問題があった。
【０００９】
このような課題に着目して本発明の目的は、ＳＡＭ検出ミスがあると自動的にＳＡＭを検出すると共に、ＳＡＭ検出ミスによるサーボタイミング遅延を補償し得るＳＡＭ自動検出及びタイミング補償のための回路つまりハードウェアを提供することにある。
【００１０】
【課題を解決するための手段】
この目的のために本発明は、サーボ同期検出器によりシステムクロックに同期させて出力されるＥＲＤ(Encoded Read Data)からサーボアドレスマークを検出するサーボアドレスマーク検出器と、サーボアドレスマーク検出時点に同期してサーボ情報及びデータ情報を検出するための初期値を貯蔵出力する制御手段とを備えたディスク駆動記録装置において、前記制御手段からロードされるウインドウ値に従うサーボアドレスマークウィンドウ内でサーボアドレスマークが検出されない場合にサーボアドレスマーク検出ミス信号とカウント調整信号を出力するサーボアドレスマーク検出ウィンドウ生成器と、前記サーボアドレスマーク検出器によるサーボアドレスマーク検出出力に従ってリセットされ、前記サーボアドレスマーク検出ミス信号をカウントした値が前記制御手段によってロードされた値と一致する場合にサーボアドレスマークサーチ信号及び擬似サーボアドレスマークを出力するサーボアドレスマーク検出ミス信号カウンタと、前記制御手段による選択信号に応じて前記サーボアドレスマークサーチ信号及び前記擬似サーボアドレスマークを選択するサーボアドレスマークサーチモード制御器と、前記カウント調整信号が出力されたときに、前記制御手段からロードされた値からシステムクロックをカウントし、サーボタイミングの遅延を補償するタイミング補償回路と、を有してなるサーボアドレスマーク自動検出及びタイミング補償回路を備えることを特徴とする。
【００１１】
タイミング補償回路は、サーボアドレスマーク検出器によるサーボアドレスマーク検出出力に応じてサーボタイミング生成のための基準パルスを出力する基準パルス生成器と、前記基準パルスが出力されるとシステムクロッ−をカウントし、その際にカウント調整信号が出力されているときには制御手段からロードされた値から前記システムクロックをカウントするメインカウンタと、該メインカウンタのカウント値が前記制御手段によってロードされた値と一致する場合にサーボアドレスマークウィンドウ信号をエネーブルさせるためのデータセクタ終了パルスを出力するデータセクタ終了パルス生成器と、から構成可能である。サーボアドレスマーク検出ミス信号はサーボアドレスマークウィンドウ終了時にエネーブルされるものとし、カウント調整信号はサーボアドレスマーク検出ミス信号の反転信号とすることができる。またサーボアドレスマーク検出器は、サーボアドレスマークサーチ信号によってエネーブルされるようにしておく。
【００１２】
基準パルス生成器は、サーボアドレスマーク検出器によるサーボアドレスマーク検出出力の立ち上がりエッジで電源電圧をクロッキングして出力する第１フリップフロップと、該第１フリップフロップの出力とサーボアドレスマーク検出ミス信号を論理和する第１ＯＲゲートと、該第１ＯＲゲートの出力の立ち上がりエッジで電源電圧をクロッキングして基準パルスを出力する第２フリップフロップと、から構成可能である。また、メインカウンタは、基準パルス生成器から出力される基準パルスをシステムクロックと論理積する第１ＡＮＤゲートと、該第１ＡＮＤゲートの出力をカウントし、その際にカウント調整信号が出力されているときには制御手段からロードされた値から前記第１ＡＮＤゲートの出力をカウントするカウンタと、から構成可能である。そしてデータセクタ終了パルス生成器は、メインカウンタから出力されるカウント値が制御手段によってロードされた値と一致する場合にデータセクタ終了パルスを出力する第１比較器と、基準パルスとシステムクロックの論理積信号の立ち上がりエッジで前記データセクタ終了パルスをラッチして出力する第３フリップフロップと、から構成可能である。
【００１３】
サーボアドレスマーク検出ウィンドウ生成器は、サーボアドレスマーク検出出力によってリセットされ、データセクタ終了パルス生成器によるデータセクタ終了パルスの立ち上がりエッジで電源電圧をラッチして出力する第４フリップフロップと、該第４フリップフロップの出力とシステムクロックを論理積する第２ＡＮＤゲートと、前記サーボアドレスマーク検出出力によってリセットされ、前記第２ＡＮＤゲートの出力をカウントする第２カウンタと、該第２カウンタから出力されるカウント値と制御手段からロードされた値が一致する場合にサーボアドレスマーク検出ミス信号を出力する第２比較器と、前記第２ＡＮＤゲートの反転出力の立ち上がりエッジで前記サーボアドレスマーク検出ミス信号をラッチして出力する第５フリップフロップと、から構成可能である。
【００１４】
サーボアドレスマークサーチモード制御器は、サーボアドレスマーク検出ミス信号の立ち上がりエッジでサーボアドレスマーク検出ミス信号カウンタから出力されるサーボアドレスマークサーチ信号をラッチして出力する第６フリップフロップと、前記サーボアドレスマーク検出ミス信号の立ち上がりエッジで前記サーボアドレスマーク検出ミス信号カウンタから出力される擬似サーボアドレスマークをラッチして出力する第７フリップフロップと、から構成可能で、その第６フリップフロップは、サーボアドレスマーク検出信号によってリセットされ、第７フリップフロップは、データセクタ終了パルスによってリセットされる構成しておく。
【００１５】
【発明の実施の形態】
以下、本発明の実施形態につき添付図面を参照して詳細に説明する。
【００１６】
図２は、本発明のＳＡＭ自動検出及びタイミング補償手段を設けたハードディスクドライブの概略構成を示したブロック図である。ＨＤＡ１０、前置増幅器１２、読出／書込チャンネル回路１４については従来同様である。
【００１７】
サーボ同期検出器３０は、読出／書込チャンネル回路１４によるＥＲＤからサーボ同期信号を検出して、これをシステムクロックに同期させて出力する。ＳＡＭ検出器１６は、そのシステムクロックに同期したＥＲＤからＳＡＭを検出してタイミング補償回路３１へ出力する。このＳＡＭ検出器１６から出力されるＳＡＭ検出出力ＳＤＯ(SAM Detect Output) を受けるタイミング補償回路３１は、基準パルス生成器３２、メインカウンタ３４、及びデータセクタ終了パルス生成器２０で構成され、ＳＡＭ検出ミス時にサーボサンプリングタイミングを補償する機能をもつ。
【００１８】
基準パルス生成器３２は、ＳＡＭ検出出力ＳＤＯの入力に応じてサーボタイミング生成のための基準パルスを発生し、そしてメインカウンタ３４が、その基準パルスに応じてシステムクロックＳＣＬＫをカウントする。また、メインカウンタ３４は、ＳＡＭ検出ウィンドウ生成回路３６からカウント値調整信号Ｂが入力されると、ＣＰＵ２２によってロードされた値からカウントを始めてＳＡＭ検出ミス時のタイミング遅延を補償する。データセクタ終了パルス生成器２０は、読出し中のサーボセクタの後位に位置するサーボセクタのサーボ同期以前にメインカウンタ３４から入力されるカウント値がＣＰＵ２２によってロードされた値に一致すれば、ＥＮＤＳパルスを生成する。そのＥＮＤＳパルスはＳＡＭ検出ウィンドウ生成回路３６へ入力される。
【００１９】
サーボインタラプト生成器４２は、サーボゲート（Servo Gate: ＳＧ）以後にメインカウンタ３４から入力されるカウント値がＣＰＵ２２によってロードされた値に一致すれば、サーボインタラプト（Servo Interrupt:ＳＩ）を出力する。ＣＰＵ２２がこのサーボインタラプトＳＩを受けると、サーボセクタ検出に関する各種の状態信号を確認し、ＤＤＣ(Disk Data Controller)４８における読出／書込機能遂行を制御する。サーボゲート生成器４４は、メインカウンタ３４から入力されるカウント値がＣＰＵ２２によってロードされた値に一致すれば、サーボセクタ領域を保護するためのサーボゲートＳＧを出力する。セクタパルス生成器４６は、サーボゲートＳＧの入力に応答してデータセクタ内のＩＤ領域を読出すためのセクタパルスＳＰを出力する。このセクタパルスＳＰに応答して、ＤＤＣ４８が読出ゲートＲＧ／書込ゲートＷＧをエネーブルさせる。
【００２０】
ＳＡＭ検出ウィンドウ生成回路３６は、データセクタ終了パルス生成器２０から入力されるＥＮＤＳパルスによってエネーブルされ、ＣＰＵ２２からロードされたウィンドウ値ＳＡＭＷ［７：０］内でＳＡＭ検出をミスすると、ＳＡＭ検出ミス信号Ａを生成して、基準パルス生成器３２及びＳＡＭ検出ミス信号カウンタ３８へ出力する。また、ＳＡＭ検出ウィンドウ生成回路３６は、ＳＡＭ検出ミス信号Ａを一定時間遅延させてＳＡＭ検出ミス時のタイミング遅延を補償するためのカウント値調整信号Ｂをメインカウンタ３４へ出力する。以後、メインカウンタ３４はＳＡＭサーチモード制御器４０から入力されるＰＳＡＭ（疑似ＳＡＭ）によってカウント動作を再び行う。
【００２１】
ＳＡＭ検出ミス信号カウンタ３８は、ＳＡＭ検出ウィンドウ生成回路３６から入力されるＳＡＭ検出ミス信号Ａをカウントする。このＳＡＭ検出ミス信号カウンタ３８により、連続的なＳＡＭ検出によるタイミング遅延を補償することができる。ＳＡＭサーチモード制御器４０は、ＣＰＵ２２から入力される選択信号ＳＥＬ（ＳＥＬ０，ＳＥＬ１）に応じて、ＳＡＭ検出ミス信号カウンタ３８から出力されるＰＳＡＭ及びＳＡＭサーチ信号ＳＣＨをメインカウンタ３４とＳＡＭ検出器１６へ出力する。ＳＡＭサーチ信号ＳＣＨはＳＡＭ検出器１６とサーボゲート生成器４４に入力され、ＳＡＭを検出するまでサーボゲートＳＧを論理“ハイ”エネーブルさせることにより、読出／書込チャンネル回路１４でサーボセクタのＥＲＤが生成されるようにする。
【００２２】
ＣＰＵ２２はハードディスクドライブの全般的な制御動作を行い、ＳＡＭサーチモード制御器４０へ選択信号ＳＥＬを出力してＳＡＭ検出ミス信号カウンタ３８からのＰＳＡＭ及びＳＡＭサーチ信号を選択制御する。またＣＰＵ２２は、ＳＡＭ検出器１６から入力されるＦＳＡＭによりＳＡＭ検出有無を確認し、ＤＤＣ４８の読出ゲートＲＧ及び書込ゲートＷＧの生成タイミングを制御する。
【００２３】
図３〜図５には、タイミング補償回路３１、ＳＡＭ検出ミス信号カウンタ３８、ＳＡＭサーチモード制御器４０の詳細構成を示してある。
【００２４】
図３Ａ及び図３Ｂは、タイミング補償回路３１の詳細構成である。まず、基準パルス生成器３２は、図３Ｂに示すＤフリップフロップ５８と図３Ａに示すＤフリップフロップ５０で構成される。Ｄフリップフロップ５８は、ＳＡＭ検出出力ＳＤＯの立ち上がりエッジで電源電圧ＶＤＤをクロッキングしてＳＡＭ検出信号ＳＡＭＯ(SAM OUTPUT)を出力する。このＳＡＭＯは、データセクタ終了パルス生成器２０から出力されるＥＮＤＳの立ち上がりエッジでディスエーブルされる。出力されたＳＡＭＯは、ＳＡＭ検出ウィンドウ生成回路３６から入力されるＳＡＭ検出ミス信号Ａと論理和された後にＤフリップフロップ５０のクロック端子へ入力される。このＤフリップフロップ５０は、ＯＲゲートＯ１の出力信号の立ち上がりエッジで電源電圧ＶＤＤをクロッキングして出力する。そして、Ｄフリップフロップ５０の出力信号はＡＮＤゲートＡ２でシステムクロックＳＣＬＫと論理積された後、メインカウンタ３４のクロック端ＣＫへ入力される。
【００２５】
メインカウンタ３４は、クロック端ＣＫへ入力されるＡＮＤゲートＡ２の出力信号をカウントする。このメインカウンタ３４は、端子ＬＤからＣＰＵ２２によるサーボタイミング補償のためのカウント値を入力し、また端子ＬＤＢからＳＡＭ検出ウィンドウ生成回路３６によるカウント値補償信号Ｂを入力する。
【００２６】
メインカウンタ３４及びＤフリップフロップ５０はＡＮＤゲートＡ１の論理“ロウ”出力によってリセットされるようにしてある。ＡＮＤゲートＡ１は、ＰＯＲＢ（Power On Reset Bar:Bar= 反転）、ＳＡＭサーチ信号ＳＣＨＢ(Search Bar)、及びインバータＩＮＶ２により反転したＥＮＤＳを演算する。
【００２７】
そして、データセクタ終了パルス生成器２０は比較器５４及びＤフリップフロップ５６で構成される。比較器５４は、Ｘ端子からメインカウンタ３４のカウント値を入力してＣＰＵ２２からＹ端子へロードされるＥＮＤＳデータと比較し、一致すると論理“ハイ”のＥＮＤＳを出力する。Ｄフリップフロップ５６は、インバータＩＮＶ１によって反転したＡＮＤゲートＡ２の出力信号の立ち上がりエッジでＥＮＤＳをラッチして出力する。
【００２８】
図４はＳＡＭ検出ウィンドウ生成回路３６の詳細構成で、図示のようにＤフリップフロップ６０，６６，６８、カウンタ６２、及び比較器６４で構成される。Ｄフリップフロップ６０は、データセクタ終了パルス生成器２０から入力されるＥＮＤＳの立ち上がりエッジで電源電圧ＶＤＤをクロッキングして出力し、ＡＮＤゲートＡ４がその出力信号をシステムクロックＳＣＬＫと論理積する。カウンタ６２は、クロック端ＣＫに受けるＡＮＤゲートＡ４の出力信号をカウントして８ビットのカウント値を出力する。比較器６４は、ＣＰＵ２２からロードされた８ビットのＳＡＭウィンドウデータＳＡＭＷとカウンタ６２のカウント出力値を比較し、一致するときに論理“ハイ”のＳＡＭ検出ミス信号Ａを出力する。Ｄフリップフロップ６６，６８は、インバータＩＮＶ４で反転したＡＮＤゲートＡ４の出力信号の立ち上がりエッジでＳＡＭ検出ミス信号Ａを順次ラッチして出力する。Ｄフリップフロップ６８から出力されるＳＡＭ検出ミス信号ＡがＳＡＭ検出ミスを示すことになる。
【００２９】
ＡＮＤゲートＡ６は、ＰＯＲＢ、インバータＩＮＶ５により反転したＳＤＯ、Ｄフリップフロップ６８の反転出力端子バーＱから出力される反転信号バーＡを論理積することにより、Ｄフリップフロップ６０とカウンタ６２をリセットさせる。一方、Ｄフリップフロップ６６，６８はＰＯＲＢによってリセットされる。即ち、ＳＡＭ検出ウィンドウ生成回路３６では、ＳＡＭ検出時のＳＡＭ検出出力ＳＤＯがインバータＩＮＶ５を介してＡＮＤゲートＡ６に印加されることにより、Ｄフリップフロップ６０とカウンタ６２をリセットさせる。従って、Ｄフリップフロップ６８からＳＡＭ検出ミス信号Ａが生成されないことにより、正常なＳＡＭ検出が行われている。ところがＳＡＭ検出ミスが発生すると、ＳＤＯが出ないためにＤフリップフロップ６８の出力端子からＳＡＭ検出ミス信号Ａが出力される。これによりＳＡＭ検出ウィンドウ生成回路３６は、指定された期間内でＳＡＭが検出されないと、ＳＡＭ検出ミス信号Ａを発生し、また遅延器ＤＥＬＡＹから、サーボカウント値を補償するためのカウント値調整信号Ｂがメインカウンタ３４のロード端子ＬＤＢへ出力される。このときにメインカウンタ３４は、ＣＰＵ２２によって初期にロードされた８ビット値からカウントを開始し、サーボサンプリングパルスのタイミングを補償してＳＡＭミスによるタイミングシフト(Timing Shift)を改善する。
【００３０】
図５は、ＳＡＭ検出ミス信号カウンタ３８の詳細構成を示し、Ｄフリップフロップ７０，７２，７４，７６、インバータＩＮＶ６、及びＡＮＤゲートＡ７で構成される。まず、基準パルス生成器３２のＤフリップフロップ５８から出力されるＳＡＭＯがインバータＩＮＶ６を介してＡＮＤゲートＡ７へ入力され、ＰＯＲＢと論理積される。このＡＮＤゲートＡ７の出力信号は、Ｄフリップフロップ７０，７２，７４，７６のリセット信号として用いられる。
【００３１】
Ｄフリップフロップ７０は、ＳＡＭ検出ウィンドウ生成回路３６から入力されるＳＡＭ検出ミス信号Ａの立ち上がりエッジで反転出力端子バーＱの信号をクロッキングして出力する。そして、Ｄフリップフロップ７０の出力端子ＱからＳＡＭサーチ信号ＳＣＨ２が出力されてＳＡＭサーチモード制御器４０へ入力され、また反転出力端子バーＱの信号ＰＳＡＭ２もＳＡＭサーチモード制御器４０へ入力される。Ｄフリップフロップ７２は、Ｄフリップフロップ７０の反転出力端子バーＱから入力される信号ＰＳＡＭ２の立ち上がりエッジで反転出力端子バーＱの信号をクロッキングして出力し、出力端子Ｑ及び反転出力端子バーＱから出力されるＳＡＭサーチ信号ＳＣＨ３とＰＳＡＭ３がＳＡＭサーチモード制御器４０へ入力される。Ｄフリップフロップ７４は、Ｄフリップフロップ７２の反転出力端子バーＱから入力される信号ＰＳＡＭ３の立ち上がりエッジで反転出力端子バーＱの信号をクロッキングして出力し、出力端子Ｑ及び反転出力端子バーＱから出力されるＳＡＭサーチ信号ＳＣＨ５とＰＳＡＭ５がＳＡＭサーチモード制御器４０へ入力される。Ｄフリップフロップ７６は、Ｄフリップフロップ７０の出力端子Ｑから出力される信号ＳＣＨ２の立ち上がりエッジでＤフリップフロップ７２の出力端子Ｑの信号ＳＨ３をクロッキングし、ＳＡＭサーチ信号ＳＣＨ４として出力する。このＤフリップフロップ７６の反転出力端子バーＱからはＰＳＡＭ４が出力されてＳＡＭサーチモード制御器４０へ入力される。
【００３２】
図６は、ＳＡＭサーチモード制御器４０の詳細構成を示す。このＳＡＭサーチモード制御器４０は、ＣＰＵ２２から入力される選択信号ＳＥＬ０，ＳＥＬ１に応じて、ＳＡＭ検出ミス信号カウンタ３８から入力されるＰＳＡＭとＳＡＭサーチ信号ＳＣＨをそれぞれ選択して出力するマルチプレクサ（ＭＵＸ Ａ）７８及びマルチプレクサ（ＭＵＸ Ｂ）８０と、ＳＡＭ検出ウィンドウ生成回路３６から出力されるＳＡＭ検出ミス信号Ａの立ち上がりエッジでマルチプレクサ７８，８０の出力端子Ｙから入力される信号をそれぞれクロッキングしてラッチ出力するＤフリップフロップ８２，８４と、データセクタ終了パルス生成器２０から入力されるＥＮＤＳを反転出力するインバータＩＮＶ７と、このインバータＩＮＶ７の出力信号とＰＯＲＢを論理積してＤフリップフロップ８２をリセットさせる信号を出力するＡＮＤゲートＡ８と、から構成される。Ｄフリップフロップ８４は基準パルス生成器３２の出力ＳＡＭＯによってリセットされる。
【００３３】
図７は、サーボ同期、ＳＡＭ、グレーコード、バーストＡ，Ｂ，Ｃ，Ｄで構成される一般のサーボセクタから検出される正常なＳＡＭ検出関連タイミング図である。図中の（ａ）はヘッドを通じてサーボセクタから読出されたアナログ読出信号を示し、（ｂ）はそのアナログ読出信号を波形整形したディジタル信号を示す。ＥＮＤＳは、図中のサーボセクタの前に位置するデータセクタの終了時にデータセクタ終了パルス生成器２０から生成出力され、ＳＡＭは、ＥＮＤＳと同時にエネーブルされてＳＡＭ検出ウィンドウ区間内でＳＡＭが検出された場合にディスエーブルされる信号である。そして、ＳＡＭ検出器１６から生成出力されるＳＤＯは、図７に示すようにＳＡＭが検出される時点で発生してメインカウンタ３４をスタートさせる。
【００３４】
これに対しＳＡＭ検出ミス信号Ａは、ＳＡＭ検出ミス時に常に一定間隔、即ちＳＡＭ検出ウィンドウＳＡＭＷが終了する時点で発生する。このとき、ＳＡＭ検出ウィンドウ生成回路３６はＳＤＯとＳＡＭ検出ミス信号Ａとの間のタイミング差Ｄを補償するためのカウント値調整信号Ｂをメインカウンタ３４へロードしてＳＡＭ検出ミス時のサーボタイミングを補償する。即ち、ＳＡＭ検出ミス信号Ａが発生してもサーボサンプリングパルスは常に一定の位置で生成可能である。
【００３５】
図８Ａは、正常にＳＡＭが検出される場合のサーボ関連タイミング図で、４つのサーボセクタに対して正常にＳＡＭが検出された場合を示している。ＳＧはサーボゲート生成器４４から生成出力されるサーボゲートで、ＳＩはサーボインタラプト生成器４２から生成出力されるサーボインタラプトである。ＳＡＭ検出器１６から生成出力されてＣＰＵ２２へ入力されるＳＡＭは、ＥＮＤＳによってエネーブルされ、正常にＳＡＭが検出された場合にディスエーブルされる。ＧＲＡＹもＥＮＤＳによってエネーブルされ、各サーボセクタに位置するグレーコード区間終了時点でディスエーブルされる。ＥＳＡＭ(Error SAM) は、ＳＡＭ検出ミス時にエネーブルされ且つＳＡＭ検出時にディスエーブルされるエラー信号である。
【００３６】
図８Ｂは、ＳＡＭ検出ミスがあった場合のサーボ関連タイミング図で、２番目及び３番目のＳＡＭ検出ミスを例示してある。この場合でも、各サーボセクタに対してサーボゲートＳＧ及びサーボインタラプトＳＩが生成される。この例のように２番目及び３番目のサーボセクタでＳＡＭ検出をミスすると、ＳＡＭ検出器１６から出力されるＳＡＭのフラグは２番目及び３番目のサーボセクタに対して引き続き論理“ハイ”状態を保持する。ＥＳＡＭは、ＳＡＭ検出器１６が３番目のサーボセクタのＳＡＭ検出をミスする場合に論理“ハイ”状態のフラグを保持してから、４番目のサーボセクタからＳＡＭが検出される場合にディスエーブルされる。
【００３７】
以下、図３〜図８を参照して本例のサーボアドレスマーク自動検出及びサーボタイミング補償過程を説明する。
【００３８】
まず、ＳＡＭ検出器１６によって検出されたＳＡＭ検出出力ＳＤＯが、図３Ｂに示したＤフリップフロップ５８のクロック端子に入力されることにより、論理“ハイ”レベルのＳＡＭＯが生成される。この論理“ハイ”レベルのＳＡＭＯは、ＳＡＭ検出ミス信号カウンタ３８、ＳＡＭサーチモード制御器４０に入力されると共に図３Ａに示したＯＲゲートＯ１に入力される。従って、基準パルス生成器３２のＤフリップフロップ５０がＯＲゲートＯ１の出力信号の立ち上がりエッジで電源電圧ＶＤＤをラッチして出力することにより、論理“ハイ”の信号がＡＮＤゲートＡ２に入力される。ＡＮＤゲートＡ２では、Ｄフリップフロップ５０の出力信号とシステムクロックＳＣＬＫを論理積してメインカウンタ３４のクロック端ＣＫへ出力する。
【００３９】
メインカウンタ３４は、クロック端ＣＫへ入力されるＡＮＤゲートＡ２の出力信号をカウントし、比較器５４は、ＣＰＵ２２から次のサーボセクタ前までの長さをロードした値のＥＮＤＳとカウント値が一致する場合に論理“ハイ”の信号を出力する。これによりＥＮＤＳがＤフリップフロップ５６のＱ端子から出力され、図４のＤフリップフロップ６０のクロック端ＣＫへ入力される。このとき、図３Ａ及び図３Ｂに示した基準パルス生成器３２を構成するＤフリップフロップ５８，５０とメインカウンタ３４は、ＥＮＤＳによってリセットされる。
【００４０】
ＳＡＭ検出ウィンドウ生成回路３６のＤフリップフロップ６０は、クロック端ＣＫへ入力されるＥＮＤＳの立ち上がりエッジで電源電圧ＶＤＤをクロッキングして出力し、ＡＮＤゲートＡ４がシステムクロックＳＣＬＫとＤフリップフロップ６０の出力信号を論理積して出力する。これによりカウンタ６２はシステムクロックをカウントして出力する。このカウント値をＸ端子を通じて受ける比較器６４は、カウント値がＣＰＵ２２の指定したウィンドウの長さ値であるＳＡＭＷに一致する場合、論理“ハイ”レベルの信号を出力する。
【００４１】
比較器６４から出力される信号はＤフリップフロップ６６，６８によってラッチされ、ＳＡＭ検出ミス信号Ａとして出力される。このときにＤフリップフロップ６８の反転出力端子バーＱから遅延出力される信号Ｂは、メインカウンタ３４のＬＤＢ端子に印加される。ＳＡＭが検出されない場合には、このようにしてＳＡＭ検出ミス信号Ａが生成出力されるが、ＳＡＭ検出器１６で正常にＳＡＭが検出される場合には、ＳＤＯがインバータＩＮＶ５を介してＡＮＤゲートＡ６に入力されることにより、Ｄフリップフロップ６０とカウンタ６２をリセットさせる。従って、ＳＡＭが正常に検出される場合にはＤフリップフロップ６８からＳＡＭ検出ミス信号Ａは生成されない。また、ＳＡＭ検出ウィンドウ生成回路３６は、指定された区間内でＳＡＭ検出をミスする場合、ＣＰＵ２２が初期にロードしたＬＤ値からカウントを開始するように、カウント値調整信号Ｂを生成してメインカウンタ３４のＬＤＢ端子へ出力する。その結果、サーボサンプリングパルスのタイミングを補償してＳＡＭ検出ミスによるタイミングのシフトを改善することができる。
【００４２】
ＳＡＭ検出ウィンドウ生成回路３６から出力されるＳＡＭ検出ミス信号Ａは、ＳＡＭ検出ミス信号カウンタ３８のＤフリップフロップ７０のクロック端ＣＫに入力され、同時に、ＳＡＭサーチモード制御器４０のＤフリップフロップ８２，８４のクロック端ＣＫにも入力される。ＳＡＭ検出ミス信号Ａが入る度に、Ｄフリップフロップ７０，７２，７４，７６で順番にＰＳＡＭ２，３，４，５とサーチ信号ＳＣＨ２，３，４，５がラッチ出力され、ＳＡＭサーチモード制御器４０のマルチプレクサ７８，８０に印加される。
【００４３】
ＣＰＵ２２は選択信号ＳＥＬ０，１により、連続２回から５回までの範囲でミスサーボセクタ数を指定可能になっている。マルチプレクサ７８，８０は、その選択信号ＳＥＬ０，１による指定でＰＳＡＭ２，３，４，５とサーチ信号ＳＣＨ２，３，４，５のいずれかを選択してＰＳＡＭ及びサーチ信号ＳＣＨとして出力し、Ｄフリップフロップ８２，８４は、ＳＡＭ検出ミス信号Ａの立ち上がりエッジでマルチプレクサ７８，８０から出力される信号をラッチして出力する。このＤフリップフロップ８４から出力されるサーチ信号ＳＣＨＢはカウント動作中のメインカウンタ３４を停止させ、サーチ信号ＳＣＨはＳＡＭ検出器１６をエネーブルさせてＳＡＭ検出が開始される。
【００４４】
【発明の効果】
本発明によれば、ＳＡＭ検出をミスした場合にサーボサンプリング関連タイミングを自動補償し、初期に制御手段で決定される回数だけのＳＡＭ検出を連続してミスしても自動的にＳＡＭをサーチして検出する回路を設けられるので、ＣＰＵの負担を軽減させることができる。
【図面の簡単な説明】
【図１】従来のＳＡＭ検出過程を実行するハードディスクドライブのブロック図。
【図２】本発明によるＳＡＭ自動検出及びタイミング補償手段を設けたハードディスクドライブのブロック図。
【図３】図２中のタイミング補償回路の詳細回路図。
【図４】図２中のＳＡＭ検出ウィンドウ生成回路の詳細回路図。
【図５】図２中のＳＡＭ検出ミス信号カウンタの詳細回路図。
【図６】図２中のＳＡＭサーチモード制御器の詳細回路図。
【図７】正常なＳＡＭ検出時のサーボ関連タイミング図。
【図８】４つのサーボセクタのＳＡＭ検出について説明するタイミング図。
【符号の説明】
１６ ＳＡＭ検出器
２０ データセクタ終了パルス生成器
３１ タイミング補償回路
３２ 基準パルス生成器
３４ メインカウンタ
３６ ＳＡＭ検出ウィンドウ生成器
３８ ＳＡＭ検出ミス信号カウンタ
４０ ＳＡＭサーチモード制御器
４２ サーボインタラプト生成器
４４ サーボゲート生成器
４６ セクタパルス生成器
【発明の属する技術分野】
本発明は、フレキシブルディスクドライブやハードディスクドライブなどディスク状記録担体を駆動するディスク駆動記録装置のヘッド制御に関する。
【０００２】
【従来の技術】
ハードディスクなどのディスクは、ディスクの中心から同心円状にトラック分割され、各トラックは更にサーボセクタとデータセクタに分割される。サーボセクタはヘッド位置制御のためのサーボ情報が所定のサーボ記録パターンに応じて記録される領域で、データセクタはホストコンピュータの利用するデータが記録される領域である。
【０００３】
サーボセクタの開始点には、サーボ情報検出の同期を提供するサーボアドレスマーク（Servo Address Mark: ＳＡＭ）が記録される。このＳＡＭ領域には通常、サーボセクタ及びデータセクタで他には使用されない専用パターンが記録される。ディスク駆動記録装置は、ＳＡＭの検出時点から同期してインデックス、アドレス、バーストなどのサーボ情報及びデータを検出するためのサンプリング区間を定めるウィンドウ信号を生成して出力する。
【０００４】
図１を参照して、このようなＳＡＭ検出過程につきハードディスクドライブを例にして説明する。図１に示すのは、ハードディスクドライブの概略構成を説明したブロック図である。
【０００５】
ＨＤＡ(Head Disk Assembly)１０は、データ書込／読出のための磁気ヘッドと、スピンドルモータにより定速回転する磁気ディスクと、を備えた主要部分である。このＨＤＡ１０のヘッドによる読出信号は前置増幅器１２で増幅されてから読出／書込チャンネル回路１４へ送られ、ＥＲＤ(Encoded Read Data) にデコードされてゲートアレイ２６へ提供される。また読出／書込チャンネル回路１４は、ＣＰＵ２２の制御で、書込データを受けてコード化しヘッドへ出力する。
【０００６】
ゲートアレイ２６は、読出／書込チャンネル回路１４から入力されるＥＲＤからサーボパターンを検出し、データ入出力、デコーディング、エンコーディングのためのウィンドウ信号、タイミングクロックを生成して出力する。なお図１では、ハードディスクドライブにおけるゲートアレイのうち、ＳＡＭ検出過程に関するＳＡＭ検出器１６、サーボタイミングカウンタ１８、及びデータセクタ終了パルス生成器２０のみが示されている。
【０００７】
制御手段であるＣＰＵ２２はハードディスクドライブの全般的な制御を実行し、パワーオン時にＳＡＭスタート信号をＳＡＭ検出器１６へ出力してＳＡＭの検出を開始させる。ＳＡＭ検出器１６は、ＣＰＵ２２から入力されるＳＡＭスタート信号によってエネーブルされ、エネーブル期間にＥＲＤからＳＡＭが検出されると、同期信号ＳＹＮＣをサーボタイミングカウンタ１８へ出力する。サーボタイミングカウンタ１８は、ＳＡＭ検出器１６から入力される同期信号によりリセットされてカウント動作を行い、そのカウント値をデータセクタ終了パルス生成器２０へ出力する。データセクタ終了パルス生成器２０は、サーボタイミングカウンタ１８から入力されるカウント値がＣＰＵ２２によってロードされたロード値に一致すると、データセクタの終了を知らせるＥＮＤＳ(End of Sector) 信号をＳＡＭ検出器１６へ出力する。このデータセクタ終了パルス生成器２０からＥＮＤＳ信号が入力されるとＳＡＭ検出器１６は再びエネーブルされ、次のＳＡＭを検出する。
【０００８】
【発明が解決しようとする課題】
上記従来のディスク駆動記録装置においてＣＰＵ２２は、ＳＡＭ検出器１６からサーボセクタごとに検出フラグ(Detect Flag) ＤＦを確認し、ＳＡＭ検出器１６をソフトウェア的に制御する。従って、ディスクの所定トラックにＮ個のサーボセクタが構成されているとすれば、ＣＰＵ２２は、Ｎ個のサーボセクタにつきＮ回のインタラプト（割り込み）を受けてサーボ状態をチェックしなければならない。このときに検出フラグにエラーが発生すると、ＣＰＵ２２は全てのサーボ関連タイミングの生成を止めてＳＡＭ検出を再試行するためのスタート信号をＳＡＭ検出器１６へ出力しなければならなくなる。即ち、従来のハードディスクドライブにおいては、ＳＡＭ検出ミス時にＳＡＭ検出を再試行するＣＰＵ２２がオーバーロードになるという問題があった。
【０００９】
このような課題に着目して本発明の目的は、ＳＡＭ検出ミスがあると自動的にＳＡＭを検出すると共に、ＳＡＭ検出ミスによるサーボタイミング遅延を補償し得るＳＡＭ自動検出及びタイミング補償のための回路つまりハードウェアを提供することにある。
【００１０】
【課題を解決するための手段】
この目的のために本発明は、サーボ同期検出器によりシステムクロックに同期させて出力されるＥＲＤ(Encoded Read Data)からサーボアドレスマークを検出するサーボアドレスマーク検出器と、サーボアドレスマーク検出時点に同期してサーボ情報及びデータ情報を検出するための初期値を貯蔵出力する制御手段とを備えたディスク駆動記録装置において、前記制御手段からロードされるウインドウ値に従うサーボアドレスマークウィンドウ内でサーボアドレスマークが検出されない場合にサーボアドレスマーク検出ミス信号とカウント調整信号を出力するサーボアドレスマーク検出ウィンドウ生成器と、前記サーボアドレスマーク検出器によるサーボアドレスマーク検出出力に従ってリセットされ、前記サーボアドレスマーク検出ミス信号をカウントした値が前記制御手段によってロードされた値と一致する場合にサーボアドレスマークサーチ信号及び擬似サーボアドレスマークを出力するサーボアドレスマーク検出ミス信号カウンタと、前記制御手段による選択信号に応じて前記サーボアドレスマークサーチ信号及び前記擬似サーボアドレスマークを選択するサーボアドレスマークサーチモード制御器と、前記カウント調整信号が出力されたときに、前記制御手段からロードされた値からシステムクロックをカウントし、サーボタイミングの遅延を補償するタイミング補償回路と、を有してなるサーボアドレスマーク自動検出及びタイミング補償回路を備えることを特徴とする。
【００１１】
タイミング補償回路は、サーボアドレスマーク検出器によるサーボアドレスマーク検出出力に応じてサーボタイミング生成のための基準パルスを出力する基準パルス生成器と、前記基準パルスが出力されるとシステムクロッ−をカウントし、その際にカウント調整信号が出力されているときには制御手段からロードされた値から前記システムクロックをカウントするメインカウンタと、該メインカウンタのカウント値が前記制御手段によってロードされた値と一致する場合にサーボアドレスマークウィンドウ信号をエネーブルさせるためのデータセクタ終了パルスを出力するデータセクタ終了パルス生成器と、から構成可能である。サーボアドレスマーク検出ミス信号はサーボアドレスマークウィンドウ終了時にエネーブルされるものとし、カウント調整信号はサーボアドレスマーク検出ミス信号の反転信号とすることができる。またサーボアドレスマーク検出器は、サーボアドレスマークサーチ信号によってエネーブルされるようにしておく。
【００１２】
基準パルス生成器は、サーボアドレスマーク検出器によるサーボアドレスマーク検出出力の立ち上がりエッジで電源電圧をクロッキングして出力する第１フリップフロップと、該第１フリップフロップの出力とサーボアドレスマーク検出ミス信号を論理和する第１ＯＲゲートと、該第１ＯＲゲートの出力の立ち上がりエッジで電源電圧をクロッキングして基準パルスを出力する第２フリップフロップと、から構成可能である。また、メインカウンタは、基準パルス生成器から出力される基準パルスをシステムクロックと論理積する第１ＡＮＤゲートと、該第１ＡＮＤゲートの出力をカウントし、その際にカウント調整信号が出力されているときには制御手段からロードされた値から前記第１ＡＮＤゲートの出力をカウントするカウンタと、から構成可能である。そしてデータセクタ終了パルス生成器は、メインカウンタから出力されるカウント値が制御手段によってロードされた値と一致する場合にデータセクタ終了パルスを出力する第１比較器と、基準パルスとシステムクロックの論理積信号の立ち上がりエッジで前記データセクタ終了パルスをラッチして出力する第３フリップフロップと、から構成可能である。
【００１３】
サーボアドレスマーク検出ウィンドウ生成器は、サーボアドレスマーク検出出力によってリセットされ、データセクタ終了パルス生成器によるデータセクタ終了パルスの立ち上がりエッジで電源電圧をラッチして出力する第４フリップフロップと、該第４フリップフロップの出力とシステムクロックを論理積する第２ＡＮＤゲートと、前記サーボアドレスマーク検出出力によってリセットされ、前記第２ＡＮＤゲートの出力をカウントする第２カウンタと、該第２カウンタから出力されるカウント値と制御手段からロードされた値が一致する場合にサーボアドレスマーク検出ミス信号を出力する第２比較器と、前記第２ＡＮＤゲートの反転出力の立ち上がりエッジで前記サーボアドレスマーク検出ミス信号をラッチして出力する第５フリップフロップと、から構成可能である。
【００１４】
サーボアドレスマークサーチモード制御器は、サーボアドレスマーク検出ミス信号の立ち上がりエッジでサーボアドレスマーク検出ミス信号カウンタから出力されるサーボアドレスマークサーチ信号をラッチして出力する第６フリップフロップと、前記サーボアドレスマーク検出ミス信号の立ち上がりエッジで前記サーボアドレスマーク検出ミス信号カウンタから出力される擬似サーボアドレスマークをラッチして出力する第７フリップフロップと、から構成可能で、その第６フリップフロップは、サーボアドレスマーク検出信号によってリセットされ、第７フリップフロップは、データセクタ終了パルスによってリセットされる構成しておく。
【００１５】
【発明の実施の形態】
以下、本発明の実施形態につき添付図面を参照して詳細に説明する。
【００１６】
図２は、本発明のＳＡＭ自動検出及びタイミング補償手段を設けたハードディスクドライブの概略構成を示したブロック図である。ＨＤＡ１０、前置増幅器１２、読出／書込チャンネル回路１４については従来同様である。
【００１７】
サーボ同期検出器３０は、読出／書込チャンネル回路１４によるＥＲＤからサーボ同期信号を検出して、これをシステムクロックに同期させて出力する。ＳＡＭ検出器１６は、そのシステムクロックに同期したＥＲＤからＳＡＭを検出してタイミング補償回路３１へ出力する。このＳＡＭ検出器１６から出力されるＳＡＭ検出出力ＳＤＯ(SAM Detect Output) を受けるタイミング補償回路３１は、基準パルス生成器３２、メインカウンタ３４、及びデータセクタ終了パルス生成器２０で構成され、ＳＡＭ検出ミス時にサーボサンプリングタイミングを補償する機能をもつ。
【００１８】
基準パルス生成器３２は、ＳＡＭ検出出力ＳＤＯの入力に応じてサーボタイミング生成のための基準パルスを発生し、そしてメインカウンタ３４が、その基準パルスに応じてシステムクロックＳＣＬＫをカウントする。また、メインカウンタ３４は、ＳＡＭ検出ウィンドウ生成回路３６からカウント値調整信号Ｂが入力されると、ＣＰＵ２２によってロードされた値からカウントを始めてＳＡＭ検出ミス時のタイミング遅延を補償する。データセクタ終了パルス生成器２０は、読出し中のサーボセクタの後位に位置するサーボセクタのサーボ同期以前にメインカウンタ３４から入力されるカウント値がＣＰＵ２２によってロードされた値に一致すれば、ＥＮＤＳパルスを生成する。そのＥＮＤＳパルスはＳＡＭ検出ウィンドウ生成回路３６へ入力される。
【００１９】
サーボインタラプト生成器４２は、サーボゲート（Servo Gate: ＳＧ）以後にメインカウンタ３４から入力されるカウント値がＣＰＵ２２によってロードされた値に一致すれば、サーボインタラプト（Servo Interrupt:ＳＩ）を出力する。ＣＰＵ２２がこのサーボインタラプトＳＩを受けると、サーボセクタ検出に関する各種の状態信号を確認し、ＤＤＣ(Disk Data Controller)４８における読出／書込機能遂行を制御する。サーボゲート生成器４４は、メインカウンタ３４から入力されるカウント値がＣＰＵ２２によってロードされた値に一致すれば、サーボセクタ領域を保護するためのサーボゲートＳＧを出力する。セクタパルス生成器４６は、サーボゲートＳＧの入力に応答してデータセクタ内のＩＤ領域を読出すためのセクタパルスＳＰを出力する。このセクタパルスＳＰに応答して、ＤＤＣ４８が読出ゲートＲＧ／書込ゲートＷＧをエネーブルさせる。
【００２０】
ＳＡＭ検出ウィンドウ生成回路３６は、データセクタ終了パルス生成器２０から入力されるＥＮＤＳパルスによってエネーブルされ、ＣＰＵ２２からロードされたウィンドウ値ＳＡＭＷ［７：０］内でＳＡＭ検出をミスすると、ＳＡＭ検出ミス信号Ａを生成して、基準パルス生成器３２及びＳＡＭ検出ミス信号カウンタ３８へ出力する。また、ＳＡＭ検出ウィンドウ生成回路３６は、ＳＡＭ検出ミス信号Ａを一定時間遅延させてＳＡＭ検出ミス時のタイミング遅延を補償するためのカウント値調整信号Ｂをメインカウンタ３４へ出力する。以後、メインカウンタ３４はＳＡＭサーチモード制御器４０から入力されるＰＳＡＭ（疑似ＳＡＭ）によってカウント動作を再び行う。
【００２１】
ＳＡＭ検出ミス信号カウンタ３８は、ＳＡＭ検出ウィンドウ生成回路３６から入力されるＳＡＭ検出ミス信号Ａをカウントする。このＳＡＭ検出ミス信号カウンタ３８により、連続的なＳＡＭ検出によるタイミング遅延を補償することができる。ＳＡＭサーチモード制御器４０は、ＣＰＵ２２から入力される選択信号ＳＥＬ（ＳＥＬ０，ＳＥＬ１）に応じて、ＳＡＭ検出ミス信号カウンタ３８から出力されるＰＳＡＭ及びＳＡＭサーチ信号ＳＣＨをメインカウンタ３４とＳＡＭ検出器１６へ出力する。ＳＡＭサーチ信号ＳＣＨはＳＡＭ検出器１６とサーボゲート生成器４４に入力され、ＳＡＭを検出するまでサーボゲートＳＧを論理“ハイ”エネーブルさせることにより、読出／書込チャンネル回路１４でサーボセクタのＥＲＤが生成されるようにする。
【００２２】
ＣＰＵ２２はハードディスクドライブの全般的な制御動作を行い、ＳＡＭサーチモード制御器４０へ選択信号ＳＥＬを出力してＳＡＭ検出ミス信号カウンタ３８からのＰＳＡＭ及びＳＡＭサーチ信号を選択制御する。またＣＰＵ２２は、ＳＡＭ検出器１６から入力されるＦＳＡＭによりＳＡＭ検出有無を確認し、ＤＤＣ４８の読出ゲートＲＧ及び書込ゲートＷＧの生成タイミングを制御する。
【００２３】
図３〜図５には、タイミング補償回路３１、ＳＡＭ検出ミス信号カウンタ３８、ＳＡＭサーチモード制御器４０の詳細構成を示してある。
【００２４】
図３Ａ及び図３Ｂは、タイミング補償回路３１の詳細構成である。まず、基準パルス生成器３２は、図３Ｂに示すＤフリップフロップ５８と図３Ａに示すＤフリップフロップ５０で構成される。Ｄフリップフロップ５８は、ＳＡＭ検出出力ＳＤＯの立ち上がりエッジで電源電圧ＶＤＤをクロッキングしてＳＡＭ検出信号ＳＡＭＯ(SAM OUTPUT)を出力する。このＳＡＭＯは、データセクタ終了パルス生成器２０から出力されるＥＮＤＳの立ち上がりエッジでディスエーブルされる。出力されたＳＡＭＯは、ＳＡＭ検出ウィンドウ生成回路３６から入力されるＳＡＭ検出ミス信号Ａと論理和された後にＤフリップフロップ５０のクロック端子へ入力される。このＤフリップフロップ５０は、ＯＲゲートＯ１の出力信号の立ち上がりエッジで電源電圧ＶＤＤをクロッキングして出力する。そして、Ｄフリップフロップ５０の出力信号はＡＮＤゲートＡ２でシステムクロックＳＣＬＫと論理積された後、メインカウンタ３４のクロック端ＣＫへ入力される。
【００２５】
メインカウンタ３４は、クロック端ＣＫへ入力されるＡＮＤゲートＡ２の出力信号をカウントする。このメインカウンタ３４は、端子ＬＤからＣＰＵ２２によるサーボタイミング補償のためのカウント値を入力し、また端子ＬＤＢからＳＡＭ検出ウィンドウ生成回路３６によるカウント値補償信号Ｂを入力する。
【００２６】
メインカウンタ３４及びＤフリップフロップ５０はＡＮＤゲートＡ１の論理“ロウ”出力によってリセットされるようにしてある。ＡＮＤゲートＡ１は、ＰＯＲＢ（Power On Reset Bar:Bar= 反転）、ＳＡＭサーチ信号ＳＣＨＢ(Search Bar)、及びインバータＩＮＶ２により反転したＥＮＤＳを演算する。
【００２７】
そして、データセクタ終了パルス生成器２０は比較器５４及びＤフリップフロップ５６で構成される。比較器５４は、Ｘ端子からメインカウンタ３４のカウント値を入力してＣＰＵ２２からＹ端子へロードされるＥＮＤＳデータと比較し、一致すると論理“ハイ”のＥＮＤＳを出力する。Ｄフリップフロップ５６は、インバータＩＮＶ１によって反転したＡＮＤゲートＡ２の出力信号の立ち上がりエッジでＥＮＤＳをラッチして出力する。
【００２８】
図４はＳＡＭ検出ウィンドウ生成回路３６の詳細構成で、図示のようにＤフリップフロップ６０，６６，６８、カウンタ６２、及び比較器６４で構成される。Ｄフリップフロップ６０は、データセクタ終了パルス生成器２０から入力されるＥＮＤＳの立ち上がりエッジで電源電圧ＶＤＤをクロッキングして出力し、ＡＮＤゲートＡ４がその出力信号をシステムクロックＳＣＬＫと論理積する。カウンタ６２は、クロック端ＣＫに受けるＡＮＤゲートＡ４の出力信号をカウントして８ビットのカウント値を出力する。比較器６４は、ＣＰＵ２２からロードされた８ビットのＳＡＭウィンドウデータＳＡＭＷとカウンタ６２のカウント出力値を比較し、一致するときに論理“ハイ”のＳＡＭ検出ミス信号Ａを出力する。Ｄフリップフロップ６６，６８は、インバータＩＮＶ４で反転したＡＮＤゲートＡ４の出力信号の立ち上がりエッジでＳＡＭ検出ミス信号Ａを順次ラッチして出力する。Ｄフリップフロップ６８から出力されるＳＡＭ検出ミス信号ＡがＳＡＭ検出ミスを示すことになる。
【００２９】
ＡＮＤゲートＡ６は、ＰＯＲＢ、インバータＩＮＶ５により反転したＳＤＯ、Ｄフリップフロップ６８の反転出力端子バーＱから出力される反転信号バーＡを論理積することにより、Ｄフリップフロップ６０とカウンタ６２をリセットさせる。一方、Ｄフリップフロップ６６，６８はＰＯＲＢによってリセットされる。即ち、ＳＡＭ検出ウィンドウ生成回路３６では、ＳＡＭ検出時のＳＡＭ検出出力ＳＤＯがインバータＩＮＶ５を介してＡＮＤゲートＡ６に印加されることにより、Ｄフリップフロップ６０とカウンタ６２をリセットさせる。従って、Ｄフリップフロップ６８からＳＡＭ検出ミス信号Ａが生成されないことにより、正常なＳＡＭ検出が行われている。ところがＳＡＭ検出ミスが発生すると、ＳＤＯが出ないためにＤフリップフロップ６８の出力端子からＳＡＭ検出ミス信号Ａが出力される。これによりＳＡＭ検出ウィンドウ生成回路３６は、指定された期間内でＳＡＭが検出されないと、ＳＡＭ検出ミス信号Ａを発生し、また遅延器ＤＥＬＡＹから、サーボカウント値を補償するためのカウント値調整信号Ｂがメインカウンタ３４のロード端子ＬＤＢへ出力される。このときにメインカウンタ３４は、ＣＰＵ２２によって初期にロードされた８ビット値からカウントを開始し、サーボサンプリングパルスのタイミングを補償してＳＡＭミスによるタイミングシフト(Timing Shift)を改善する。
【００３０】
図５は、ＳＡＭ検出ミス信号カウンタ３８の詳細構成を示し、Ｄフリップフロップ７０，７２，７４，７６、インバータＩＮＶ６、及びＡＮＤゲートＡ７で構成される。まず、基準パルス生成器３２のＤフリップフロップ５８から出力されるＳＡＭＯがインバータＩＮＶ６を介してＡＮＤゲートＡ７へ入力され、ＰＯＲＢと論理積される。このＡＮＤゲートＡ７の出力信号は、Ｄフリップフロップ７０，７２，７４，７６のリセット信号として用いられる。
【００３１】
Ｄフリップフロップ７０は、ＳＡＭ検出ウィンドウ生成回路３６から入力されるＳＡＭ検出ミス信号Ａの立ち上がりエッジで反転出力端子バーＱの信号をクロッキングして出力する。そして、Ｄフリップフロップ７０の出力端子ＱからＳＡＭサーチ信号ＳＣＨ２が出力されてＳＡＭサーチモード制御器４０へ入力され、また反転出力端子バーＱの信号ＰＳＡＭ２もＳＡＭサーチモード制御器４０へ入力される。Ｄフリップフロップ７２は、Ｄフリップフロップ７０の反転出力端子バーＱから入力される信号ＰＳＡＭ２の立ち上がりエッジで反転出力端子バーＱの信号をクロッキングして出力し、出力端子Ｑ及び反転出力端子バーＱから出力されるＳＡＭサーチ信号ＳＣＨ３とＰＳＡＭ３がＳＡＭサーチモード制御器４０へ入力される。Ｄフリップフロップ７４は、Ｄフリップフロップ７２の反転出力端子バーＱから入力される信号ＰＳＡＭ３の立ち上がりエッジで反転出力端子バーＱの信号をクロッキングして出力し、出力端子Ｑ及び反転出力端子バーＱから出力されるＳＡＭサーチ信号ＳＣＨ５とＰＳＡＭ５がＳＡＭサーチモード制御器４０へ入力される。Ｄフリップフロップ７６は、Ｄフリップフロップ７０の出力端子Ｑから出力される信号ＳＣＨ２の立ち上がりエッジでＤフリップフロップ７２の出力端子Ｑの信号ＳＨ３をクロッキングし、ＳＡＭサーチ信号ＳＣＨ４として出力する。このＤフリップフロップ７６の反転出力端子バーＱからはＰＳＡＭ４が出力されてＳＡＭサーチモード制御器４０へ入力される。
【００３２】
図６は、ＳＡＭサーチモード制御器４０の詳細構成を示す。このＳＡＭサーチモード制御器４０は、ＣＰＵ２２から入力される選択信号ＳＥＬ０，ＳＥＬ１に応じて、ＳＡＭ検出ミス信号カウンタ３８から入力されるＰＳＡＭとＳＡＭサーチ信号ＳＣＨをそれぞれ選択して出力するマルチプレクサ（ＭＵＸ Ａ）７８及びマルチプレクサ（ＭＵＸ Ｂ）８０と、ＳＡＭ検出ウィンドウ生成回路３６から出力されるＳＡＭ検出ミス信号Ａの立ち上がりエッジでマルチプレクサ７８，８０の出力端子Ｙから入力される信号をそれぞれクロッキングしてラッチ出力するＤフリップフロップ８２，８４と、データセクタ終了パルス生成器２０から入力されるＥＮＤＳを反転出力するインバータＩＮＶ７と、このインバータＩＮＶ７の出力信号とＰＯＲＢを論理積してＤフリップフロップ８２をリセットさせる信号を出力するＡＮＤゲートＡ８と、から構成される。Ｄフリップフロップ８４は基準パルス生成器３２の出力ＳＡＭＯによってリセットされる。
【００３３】
図７は、サーボ同期、ＳＡＭ、グレーコード、バーストＡ，Ｂ，Ｃ，Ｄで構成される一般のサーボセクタから検出される正常なＳＡＭ検出関連タイミング図である。図中の（ａ）はヘッドを通じてサーボセクタから読出されたアナログ読出信号を示し、（ｂ）はそのアナログ読出信号を波形整形したディジタル信号を示す。ＥＮＤＳは、図中のサーボセクタの前に位置するデータセクタの終了時にデータセクタ終了パルス生成器２０から生成出力され、ＳＡＭは、ＥＮＤＳと同時にエネーブルされてＳＡＭ検出ウィンドウ区間内でＳＡＭが検出された場合にディスエーブルされる信号である。そして、ＳＡＭ検出器１６から生成出力されるＳＤＯは、図７に示すようにＳＡＭが検出される時点で発生してメインカウンタ３４をスタートさせる。
【００３４】
これに対しＳＡＭ検出ミス信号Ａは、ＳＡＭ検出ミス時に常に一定間隔、即ちＳＡＭ検出ウィンドウＳＡＭＷが終了する時点で発生する。このとき、ＳＡＭ検出ウィンドウ生成回路３６はＳＤＯとＳＡＭ検出ミス信号Ａとの間のタイミング差Ｄを補償するためのカウント値調整信号Ｂをメインカウンタ３４へロードしてＳＡＭ検出ミス時のサーボタイミングを補償する。即ち、ＳＡＭ検出ミス信号Ａが発生してもサーボサンプリングパルスは常に一定の位置で生成可能である。
【００３５】
図８Ａは、正常にＳＡＭが検出される場合のサーボ関連タイミング図で、４つのサーボセクタに対して正常にＳＡＭが検出された場合を示している。ＳＧはサーボゲート生成器４４から生成出力されるサーボゲートで、ＳＩはサーボインタラプト生成器４２から生成出力されるサーボインタラプトである。ＳＡＭ検出器１６から生成出力されてＣＰＵ２２へ入力されるＳＡＭは、ＥＮＤＳによってエネーブルされ、正常にＳＡＭが検出された場合にディスエーブルされる。ＧＲＡＹもＥＮＤＳによってエネーブルされ、各サーボセクタに位置するグレーコード区間終了時点でディスエーブルされる。ＥＳＡＭ(Error SAM) は、ＳＡＭ検出ミス時にエネーブルされ且つＳＡＭ検出時にディスエーブルされるエラー信号である。
【００３６】
図８Ｂは、ＳＡＭ検出ミスがあった場合のサーボ関連タイミング図で、２番目及び３番目のＳＡＭ検出ミスを例示してある。この場合でも、各サーボセクタに対してサーボゲートＳＧ及びサーボインタラプトＳＩが生成される。この例のように２番目及び３番目のサーボセクタでＳＡＭ検出をミスすると、ＳＡＭ検出器１６から出力されるＳＡＭのフラグは２番目及び３番目のサーボセクタに対して引き続き論理“ハイ”状態を保持する。ＥＳＡＭは、ＳＡＭ検出器１６が３番目のサーボセクタのＳＡＭ検出をミスする場合に論理“ハイ”状態のフラグを保持してから、４番目のサーボセクタからＳＡＭが検出される場合にディスエーブルされる。
【００３７】
以下、図３〜図８を参照して本例のサーボアドレスマーク自動検出及びサーボタイミング補償過程を説明する。
【００３８】
まず、ＳＡＭ検出器１６によって検出されたＳＡＭ検出出力ＳＤＯが、図３Ｂに示したＤフリップフロップ５８のクロック端子に入力されることにより、論理“ハイ”レベルのＳＡＭＯが生成される。この論理“ハイ”レベルのＳＡＭＯは、ＳＡＭ検出ミス信号カウンタ３８、ＳＡＭサーチモード制御器４０に入力されると共に図３Ａに示したＯＲゲートＯ１に入力される。従って、基準パルス生成器３２のＤフリップフロップ５０がＯＲゲートＯ１の出力信号の立ち上がりエッジで電源電圧ＶＤＤをラッチして出力することにより、論理“ハイ”の信号がＡＮＤゲートＡ２に入力される。ＡＮＤゲートＡ２では、Ｄフリップフロップ５０の出力信号とシステムクロックＳＣＬＫを論理積してメインカウンタ３４のクロック端ＣＫへ出力する。
【００３９】
メインカウンタ３４は、クロック端ＣＫへ入力されるＡＮＤゲートＡ２の出力信号をカウントし、比較器５４は、ＣＰＵ２２から次のサーボセクタ前までの長さをロードした値のＥＮＤＳとカウント値が一致する場合に論理“ハイ”の信号を出力する。これによりＥＮＤＳがＤフリップフロップ５６のＱ端子から出力され、図４のＤフリップフロップ６０のクロック端ＣＫへ入力される。このとき、図３Ａ及び図３Ｂに示した基準パルス生成器３２を構成するＤフリップフロップ５８，５０とメインカウンタ３４は、ＥＮＤＳによってリセットされる。
【００４０】
ＳＡＭ検出ウィンドウ生成回路３６のＤフリップフロップ６０は、クロック端ＣＫへ入力されるＥＮＤＳの立ち上がりエッジで電源電圧ＶＤＤをクロッキングして出力し、ＡＮＤゲートＡ４がシステムクロックＳＣＬＫとＤフリップフロップ６０の出力信号を論理積して出力する。これによりカウンタ６２はシステムクロックをカウントして出力する。このカウント値をＸ端子を通じて受ける比較器６４は、カウント値がＣＰＵ２２の指定したウィンドウの長さ値であるＳＡＭＷに一致する場合、論理“ハイ”レベルの信号を出力する。
【００４１】
比較器６４から出力される信号はＤフリップフロップ６６，６８によってラッチされ、ＳＡＭ検出ミス信号Ａとして出力される。このときにＤフリップフロップ６８の反転出力端子バーＱから遅延出力される信号Ｂは、メインカウンタ３４のＬＤＢ端子に印加される。ＳＡＭが検出されない場合には、このようにしてＳＡＭ検出ミス信号Ａが生成出力されるが、ＳＡＭ検出器１６で正常にＳＡＭが検出される場合には、ＳＤＯがインバータＩＮＶ５を介してＡＮＤゲートＡ６に入力されることにより、Ｄフリップフロップ６０とカウンタ６２をリセットさせる。従って、ＳＡＭが正常に検出される場合にはＤフリップフロップ６８からＳＡＭ検出ミス信号Ａは生成されない。また、ＳＡＭ検出ウィンドウ生成回路３６は、指定された区間内でＳＡＭ検出をミスする場合、ＣＰＵ２２が初期にロードしたＬＤ値からカウントを開始するように、カウント値調整信号Ｂを生成してメインカウンタ３４のＬＤＢ端子へ出力する。その結果、サーボサンプリングパルスのタイミングを補償してＳＡＭ検出ミスによるタイミングのシフトを改善することができる。
【００４２】
ＳＡＭ検出ウィンドウ生成回路３６から出力されるＳＡＭ検出ミス信号Ａは、ＳＡＭ検出ミス信号カウンタ３８のＤフリップフロップ７０のクロック端ＣＫに入力され、同時に、ＳＡＭサーチモード制御器４０のＤフリップフロップ８２，８４のクロック端ＣＫにも入力される。ＳＡＭ検出ミス信号Ａが入る度に、Ｄフリップフロップ７０，７２，７４，７６で順番にＰＳＡＭ２，３，４，５とサーチ信号ＳＣＨ２，３，４，５がラッチ出力され、ＳＡＭサーチモード制御器４０のマルチプレクサ７８，８０に印加される。
【００４３】
ＣＰＵ２２は選択信号ＳＥＬ０，１により、連続２回から５回までの範囲でミスサーボセクタ数を指定可能になっている。マルチプレクサ７８，８０は、その選択信号ＳＥＬ０，１による指定でＰＳＡＭ２，３，４，５とサーチ信号ＳＣＨ２，３，４，５のいずれかを選択してＰＳＡＭ及びサーチ信号ＳＣＨとして出力し、Ｄフリップフロップ８２，８４は、ＳＡＭ検出ミス信号Ａの立ち上がりエッジでマルチプレクサ７８，８０から出力される信号をラッチして出力する。このＤフリップフロップ８４から出力されるサーチ信号ＳＣＨＢはカウント動作中のメインカウンタ３４を停止させ、サーチ信号ＳＣＨはＳＡＭ検出器１６をエネーブルさせてＳＡＭ検出が開始される。
【００４４】
【発明の効果】
本発明によれば、ＳＡＭ検出をミスした場合にサーボサンプリング関連タイミングを自動補償し、初期に制御手段で決定される回数だけのＳＡＭ検出を連続してミスしても自動的にＳＡＭをサーチして検出する回路を設けられるので、ＣＰＵの負担を軽減させることができる。
【図面の簡単な説明】
【図１】従来のＳＡＭ検出過程を実行するハードディスクドライブのブロック図。
【図２】本発明によるＳＡＭ自動検出及びタイミング補償手段を設けたハードディスクドライブのブロック図。
【図３】図２中のタイミング補償回路の詳細回路図。
【図４】図２中のＳＡＭ検出ウィンドウ生成回路の詳細回路図。
【図５】図２中のＳＡＭ検出ミス信号カウンタの詳細回路図。
【図６】図２中のＳＡＭサーチモード制御器の詳細回路図。
【図７】正常なＳＡＭ検出時のサーボ関連タイミング図。
【図８】４つのサーボセクタのＳＡＭ検出について説明するタイミング図。
【符号の説明】
１６ ＳＡＭ検出器
２０ データセクタ終了パルス生成器
３１ タイミング補償回路
３２ 基準パルス生成器
３４ メインカウンタ
３６ ＳＡＭ検出ウィンドウ生成器
３８ ＳＡＭ検出ミス信号カウンタ
４０ ＳＡＭサーチモード制御器
４２ サーボインタラプト生成器
４４ サーボゲート生成器
４６ セクタパルス生成器
Claims (11)
- サーボ同期検出器によりシステムクロックに同期させて出力されるＥＲＤ(Encoded Read Data)からサーボアドレスマークを検出するサーボアドレスマーク検出器と、サーボアドレスマーク検出時点に同期してサーボ情報及びデータ情報を検出するための初期値を貯蔵出力する制御手段とを備えたディスク駆動記録装置のサーボアドレスマーク自動検出及びタイミング補償回路であって、
前記制御手段からロードされるウインドウ値に従うサーボアドレスマークウィンドウ内でサーボアドレスマークが検出されない場合にサーボアドレスマーク検出ミス信号とカウント調整信号を出力するサーボアドレスマーク検出ウィンドウ生成器、
前記サーボアドレスマーク検出器によるサーボアドレスマーク検出出力に従ってリセットされ、前記サーボアドレスマーク検出ミス信号をカウントした値が前記制御手段によってロードされた値と一致する場合にサーボアドレスマークサーチ信号及び擬似サーボアドレスマークを出力するサーボアドレスマーク検出ミス信号カウンタ、
前記制御手段による選択信号に応じて前記サーボアドレスマークサーチ信号及び前記擬似サーボアドレスマークを選択するサーボアドレスマークサーチモード制御器、
前記サーボアドレスマーク検出出力に応じてサーボタイミング生成のための基準パルスを出力する基準パルス生成器と、前記基準パルスが出力されると前記システムクロックをカウントし、その際に前記カウント調整信号が出力されているときには前記制御手段からロードされた値から前記システムクロックをカウントするメインカウンタと、該メインカウンタのカウント値が前記制御手段によってロードされた値と一致する場合にサーボアドレスマークウィンドウ信号をエネーブルさせるためのデータセクタ終了パルスを出力するデータセクタ終了パルス生成器と、から構成され、サーボタイミングの遅延を補償するタイミング補償回路、
を有してなることを特徴とするサーボアドレスマーク自動検出及びタイミング補償回路。 - サーボアドレスマーク検出ミス信号がサーボアドレスマークウィンドウ終了時にエネーブルされる請求項１記載のサーボアドレスマーク自動検出及びタイミング補償回路。
- カウント調整信号がサーボアドレスマーク検出ミス信号の反転信号である請求項２記載のサーボアドレスマーク自動検出及びタイミング補償回路。
- サーボアドレスマーク検出器は、サーボアドレスマークサーチ信号によってエネーブルされる請求項３記載のサーボアドレスマーク自動検出及びタイミング補償回路。
- 基準パルス生成器は、サーボアドレスマーク検出器によるサーボアドレスマーク検出出力の立ち上がりエッジで電源電圧をクロッキングしてサーボアドレスマーク検出信号を出力する第１フリップフロップと、該第１フリップフロップの出力とサーボアドレスマーク検出ミス信号を論理和する第１ＯＲゲートと、該第１ＯＲゲートの出力の立ち上がりエッジで電源電圧をクロッキングして基準パルスを出力する第２フリップフロップと、から構成される請求項４記載のサーボアドレスマーク自動検出及びタイミング補償回路。
- メインカウンタは、基準パルス生成器から出力される基準パルスをシステムクロックと論理積する第１ＡＮＤゲートと、該第１ＡＮＤゲートの出力をカウントし、その際にカウント調整信号が出力されているときには制御手段からロードされた値から前記第１ＡＮＤゲートの出力をカウントするカウンタと、から構成される請求項５記載のサーボアドレスマーク自動検出及びタイミング補償回路。
- データセクタ終了パルス生成器は、メインカウンタから出力されるカウント値が制御手段によってロードされた値と一致する場合にデータセクタ終了パルスを出力する第１比較器と、基準パルスとシステムクロックの論理積信号の立ち上がりエッジで前記データセクタ終了パルスをラッチして出力する第３フリップフロップと、から構成される請求項６記載のサーボアドレスマーク自動検出及びタイミング補償回路。
- サーボアドレスマーク検出ウィンドウ生成器は、サーボアドレスマーク検出出力によってリセットされ、データセクタ終了パルス生成器によるデータセクタ終了パルスの立ち上がりエッジで電源電圧をラッチして出力する第４フリップフロップと、該第４フリップフロップの出力とシステムクロックを論理積する第２ＡＮＤゲートと、前記サーボアドレスマーク検出出力によってリセットされ、前記第２ＡＮＤゲートの出力をカウントする第２カウンタと、該第２カウンタから出力されるカウント値と制御手段からロードされた値が一致する場合にサーボアドレスマーク検出ミス信号を出力する第２比較器と、前記第２ＡＮＤゲートの反転出力の立ち上がりエッジで前記サーボアドレスマーク検出ミス信号をラッチして出力する第５フリップフロップと、から構成される請求項７記載のサーボアドレスマーク自動検出及びタイミング補償回路。
- サーボアドレスマークサーチモード制御器は、サーボアドレスマーク検出ミス信号の立ち上がりエッジでサーボアドレスマーク検出ミス信号カウンタから出力されるサーボアドレスマークサーチ信号をラッチして出力する第６フリップフロップと、前記サーボアドレスマーク検出ミス信号の立ち上がりエッジで前記サーボアドレスマーク検出ミス信号カウンタから出力される擬似サーボアドレスマークをラッチして出力する第７フリップフロップと、から構成される請求項８記載のサーボアドレスマーク自動検出及びタイミング補償回路。
- 第６フリップフロップは、サーボアドレスマーク検出信号によってリセットされる請求項９記載のサーボアドレスマーク自動検出及びタイミング補償回路。
- 第７フリップフロップは、データセクタ終了パルスによってリセットされる請求項１０記載のサーボアドレスマーク自動検出及びタイミング補償回路。
Applications Claiming Priority (2)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| KR1019960024447A KR0176651B1 (ko) | 1996-06-27 | 1996-06-27 | 서보 어드레스 마크 자동검출 및 서보타이밍 보상회로 |
| KR1996P24447 | 1996-06-27 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JPH1069705A JPH1069705A (ja) | 1998-03-10 |
| JP3638758B2 true JP3638758B2 (ja) | 2005-04-13 |
Family
ID=19463844
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP17210297A Expired - Fee Related JP3638758B2 (ja) | 1996-06-27 | 1997-06-27 | サーボアドレスマーク自動検出及びタイミング補償回路 |
Country Status (4)
| Country | Link |
|---|---|
| US (1) | US6021012A (ja) |
| JP (1) | JP3638758B2 (ja) |
| KR (1) | KR0176651B1 (ja) |
| DE (1) | DE19723908B4 (ja) |
Families Citing this family (59)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| KR100489411B1 (ko) * | 1996-07-16 | 2005-08-11 | 삼성전자주식회사 | 서보 어드레스 마크 검출미싱 검증방법 |
| US6303476B1 (en) * | 2000-06-12 | 2001-10-16 | Ultratech Stepper, Inc. | Thermally induced reflectivity switch for laser thermal processing |
| JP4263340B2 (ja) * | 2000-07-07 | 2009-05-13 | ヒタチグローバルストレージテクノロジーズネザーランドビーブイ | 回転記憶装置およびその制御方法 |
| JP3556623B2 (ja) * | 2001-08-02 | 2004-08-18 | 株式会社東芝 | ディスク記憶装置及び同装置におけるサーボセクタパルス生成方法 |
| JP3561246B2 (ja) * | 2001-08-02 | 2004-09-02 | 株式会社東芝 | ディスク記憶装置及びサーボ情報の位置ずれ補償方法 |
| US7020052B2 (en) | 2001-08-30 | 2006-03-28 | Iomega Corporation | System and method for a high bandwidth servo system |
| US7006311B2 (en) * | 2002-12-27 | 2006-02-28 | Matsushita Electric Industrial Co., Ltd | Systems for preventing channel control values from being corrupted to thereby improve servo-demodulation robustness |
| US7006312B2 (en) * | 2002-12-27 | 2006-02-28 | Matsushita Electic Industrial Co., Ltd. | Methods for preventing channel control values from being corrupted to thereby improve servo-demodulation robustness |
| US7006315B2 (en) * | 2002-12-27 | 2006-02-28 | Matsushita Electric Industrial Co., Ltd. | Systems for improving servo-demodulation robustness |
| US7016133B2 (en) * | 2002-12-27 | 2006-03-21 | Matsushita Electric Industrial Co., Ltd. | Systems for detecting multiple occurrences of a SAM pattern to thereby improve servo-demodulation robustness |
| US6995935B2 (en) * | 2002-12-27 | 2006-02-07 | Matsushita Electric Industrial Co., Ltd. | Methods for detecting multiple occurrences of a SAM pattern to thereby improve servo-demodulation robustness |
| US6943981B2 (en) | 2002-12-27 | 2005-09-13 | Matsushita Electric Co., Ltd. | Methods for improving servo-demodulation robustness |
| US7072128B2 (en) * | 2003-07-16 | 2006-07-04 | Matsushita Electric Industrial Co., Ltd. | Methods for searching for SAM patterns at multiple nominal frequencies |
| US7092177B2 (en) * | 2003-07-16 | 2006-08-15 | Matsushita Electric Industrial Co., Ltd. | Methods for searching for SAM patterns using multiple sets of servo demodulation detection parameters |
| US7075742B2 (en) * | 2003-07-16 | 2006-07-11 | Matsushita Electric Industrial Co., Ltd. | Servo demodulator systems including multiple servo demodulators |
| US7054083B2 (en) * | 2003-07-16 | 2006-05-30 | Matsushita Electric Industrial Co., Ltd. | Systems for searching for SAM patterns at multiple nominal frequencies |
| US6992856B2 (en) * | 2003-09-18 | 2006-01-31 | Matsushita Electric Industrial Co., Ltd. | Systems for limiting channel control values to thereby improve servo-demodulation robustness |
| US6992855B2 (en) * | 2003-09-18 | 2006-01-31 | Matsushita Electric Industrial Co., Ltd. | Methods for limiting channel control values to thereby improve servo-demodulation robustness |
| US7110202B1 (en) | 2003-10-31 | 2006-09-19 | Western Digital Technologies, Inc. | Disk drive employing multiple index marks |
| US7212364B1 (en) | 2004-01-31 | 2007-05-01 | Western Digital Technologies, Inc. | Servo writing a disk drive by synchronizing a servo write clock in response to a sync mark reliability metric |
| US8405924B2 (en) * | 2004-04-30 | 2013-03-26 | Agere Systems Llc | Method and apparatus for improved address mark detection |
| US7440210B1 (en) | 2004-06-23 | 2008-10-21 | Western Digital Technologies, Inc. | Servo writing a disk drive by writing multi-bit sync marks in spiral tracks for improved servo writing |
| US7330327B1 (en) | 2004-06-23 | 2008-02-12 | Western Digital Technologies, Inc. | Servo writing a disk drive by writing discontinuous spiral tracks to prevent overheating |
| US7502187B2 (en) * | 2004-07-28 | 2009-03-10 | Agere Systems Inc. | Address mark detection |
| US7333280B1 (en) | 2004-08-03 | 2008-02-19 | Western Digital Technologies, Inc. | Servo writing a disk drive by synchronizing a servo write clock to a reference pattern on the disk and compensating for repeatable phase error |
| KR100717854B1 (ko) * | 2005-06-24 | 2007-05-14 | 엘지전자 주식회사 | 근접장 방식 및 원격장 방식 호환 광 디스크 드라이브에서광 디스크 매질 확인 방법 및 이를 이용한 광 디스크 장치 |
| US7212374B1 (en) | 2005-10-14 | 2007-05-01 | Western Digital Technologies, Inc. | Disk drive to characterize misaligned servo wedges |
| US7538962B2 (en) * | 2005-12-19 | 2009-05-26 | Broadcom Corporation | Media event timer and methods for use therewith |
| US7289288B1 (en) | 2006-03-23 | 2007-10-30 | Western Digital Technologies, Inc. | Disk drive having hybrid spindle speed control and related method |
| US7339761B1 (en) | 2006-04-18 | 2008-03-04 | Western Digital Technologies, Inc. | Method for wedge time shift calibration in a disk drive |
| US7391583B1 (en) | 2006-07-27 | 2008-06-24 | Western Digital Technologies, Inc. | Fault tolerant sync mark detection while servo writing a disk drive from spiral tracks |
| US7457071B1 (en) | 2006-08-08 | 2008-11-25 | Western Digital Technologies, Inc. | Locating an initial servo track in order to servo write a disk drive from spiral tracks |
| JP2009009648A (ja) * | 2007-06-28 | 2009-01-15 | Fujitsu Ltd | 記憶装置及びその制御装置、ヘッド振動測定方法 |
| US7656604B1 (en) | 2007-12-10 | 2010-02-02 | Western Digital Technologies, Inc. | Disk drive demodulating a spiral track by finding a maximum correlation between a spiral track crossing signal and a time-shifted nominal spiral track crossing signal |
| US7859782B1 (en) | 2008-05-18 | 2010-12-28 | Western Digital Technologies, Inc. | Selecting highest reliability sync mark in a sync mark window of a spiral servo track crossing |
| US7746592B1 (en) | 2009-02-13 | 2010-06-29 | Western Digital Technologies, Inc. | Disk drive detecting defective spiral servo track |
| US8134793B1 (en) * | 2010-06-17 | 2012-03-13 | Western Digital Technologies, Inc. | Methods and systems for fast release of data from a host by a disk drive |
| US8300348B1 (en) | 2010-06-25 | 2012-10-30 | Western Digital Technologies, Inc. | Disk drive detecting disk boundaries using microactuator |
| US8451697B1 (en) | 2011-05-23 | 2013-05-28 | Western Digital Technologies, Inc. | Disk drive centering demodulation windows on spiral tracks during a seek operation |
| US8432629B1 (en) | 2011-05-23 | 2013-04-30 | Western Digital Technologies, Inc. | Disk drive centering sync frames on sync marks of a spiral track |
| US8917474B1 (en) | 2011-08-08 | 2014-12-23 | Western Digital Technologies, Inc. | Disk drive calibrating a velocity profile prior to writing a spiral track |
| US8634283B1 (en) | 2011-08-08 | 2014-01-21 | Western Digital Technologies, Inc. | Disk drive performing in-drive spiral track writing |
| US8634154B1 (en) | 2011-08-08 | 2014-01-21 | Western Digital Technologies, Inc. | Disk drive writing a sync mark seam in a bootstrap spiral track |
| US8786976B1 (en) | 2011-09-20 | 2014-07-22 | Western Digital Technologies, Inc. | Disk drive detecting when head is on ramp |
| US8861126B1 (en) | 2011-09-20 | 2014-10-14 | Western Digital Technologies, Inc. | Disk drive detecting when head is on ramp |
| US8743494B2 (en) | 2011-12-19 | 2014-06-03 | Seagate Technology Llc | Extended address mark |
| US8665551B1 (en) | 2011-12-22 | 2014-03-04 | Western Digital Technologies, Inc. | Disk drive adjusting gain and offset of BEMF velocity sensor during self writing of spiral tracks |
| US9076490B1 (en) | 2012-12-12 | 2015-07-07 | Western Digital Technologies, Inc. | Disk drive writing radial offset spiral servo tracks by reading spiral seed tracks |
| US8902535B1 (en) | 2012-12-12 | 2014-12-02 | Western Digital Technologies, Inc. | Disk drive adapting feed-forward compensation using iterative learning control over segments of seek length |
| US8749909B1 (en) | 2012-12-23 | 2014-06-10 | HGST Netherlands B.V. | Disk drive with servo system with timing adjustments to master timer for SAM detection errors |
| US8896957B1 (en) | 2013-05-10 | 2014-11-25 | Western Digital Technologies, Inc. | Disk drive performing spiral scan of disk surface to detect residual data |
| US9064537B1 (en) | 2013-09-13 | 2015-06-23 | Western Digital Technologies, Inc. | Disk drive measuring radial offset between heads by detecting a difference between ramp contact |
| US9355666B1 (en) | 2013-09-30 | 2016-05-31 | Western Digital Technologies, Inc. | Disk drive measuring stroke difference between heads by detecting a difference between ramp contact |
| US8941939B1 (en) | 2013-10-24 | 2015-01-27 | Western Digital Technologies, Inc. | Disk drive using VCM BEMF feed-forward compensation to write servo data to a disk |
| US8982490B1 (en) | 2014-04-24 | 2015-03-17 | Western Digital Technologies, Inc. | Data storage device reading first spiral track while simultaneously writing second spiral track |
| US9208810B1 (en) | 2014-04-24 | 2015-12-08 | Western Digital Technologies, Inc. | Data storage device attenuating interference from first spiral track when reading second spiral track |
| US9245560B1 (en) | 2015-03-09 | 2016-01-26 | Western Digital Technologies, Inc. | Data storage device measuring reader/writer offset by reading spiral track and concentric servo sectors |
| JP2023000193A (ja) | 2021-06-17 | 2023-01-04 | 株式会社東芝 | 磁気ディスク装置および方法 |
| CN114415600B (zh) * | 2022-01-11 | 2024-01-23 | 重庆三电智能科技有限公司 | 一种用于总线型伺服驱动器的丢帧补偿位置算法 |
Family Cites Families (16)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US4544968A (en) * | 1982-05-17 | 1985-10-01 | International Business Machines Corporation | Sector servo seek control |
| US4823212A (en) * | 1986-11-26 | 1989-04-18 | Hewlett-Packard Company | Sampled servo code format and system for a disc drive |
| US4977472A (en) * | 1988-03-28 | 1990-12-11 | Seagate Technology, Inc. | Servo address system |
| JPH0821213B2 (ja) * | 1988-08-05 | 1996-03-04 | 富士通株式会社 | セクターサーボ情報検出方法 |
| US5210660A (en) * | 1990-01-17 | 1993-05-11 | International Business Machines Corporation | Sectored servo independent of data architecture |
| US5420730A (en) * | 1990-08-17 | 1995-05-30 | Moon; Ronald R. | Servo data recovery circuit for disk drive having digital embedded sector servo |
| JP3042790B2 (ja) * | 1991-01-23 | 2000-05-22 | 株式会社日立製作所 | 磁気ディスク装置及びそのデータ書き込み／読み出し制御方法 |
| US5231545A (en) * | 1991-06-04 | 1993-07-27 | Quantum Corporation | Fault tolerant rll data sector address mark decoder |
| US5517371A (en) * | 1991-10-18 | 1996-05-14 | Teac Corporation | Track sector detection system for rotating disk data storage apparatus |
| JP2891592B2 (ja) * | 1992-07-07 | 1999-05-17 | 松下電器産業株式会社 | サーボ情報抽出装置およびサーボマーク検出装置およびウインドウ生成装置 |
| US5477103A (en) * | 1993-06-04 | 1995-12-19 | Cirrus Logic, Inc. | Sequence, timing and synchronization technique for servo system controller of a computer disk mass storage device |
| US5396240A (en) * | 1993-09-01 | 1995-03-07 | Maxtor Corporation | Missing pulse generator for gray code decoding |
| US5384671A (en) * | 1993-12-23 | 1995-01-24 | Quantum Corporation | PRML sampled data channel synchronous servo detector |
| KR970010638B1 (ko) * | 1994-05-11 | 1997-06-28 | 삼성전자 주식회사 | 서보 어드레스 마크 검출 보상 회로 |
| US5544135A (en) * | 1994-10-11 | 1996-08-06 | Quantum Corporation | Fault tolerant servo address mark for disk drive |
| KR100194023B1 (ko) * | 1996-04-30 | 1999-06-15 | 윤종용 | 서보 어드레스 마크 검출 미싱으로 인한 서보패턴 오버라이트 방지회로 |
-
1996
- 1996-06-27 KR KR1019960024447A patent/KR0176651B1/ko not_active IP Right Cessation
-
1997
- 1997-06-06 DE DE19723908A patent/DE19723908B4/de not_active Expired - Fee Related
- 1997-06-27 US US08/884,486 patent/US6021012A/en not_active Expired - Lifetime
- 1997-06-27 JP JP17210297A patent/JP3638758B2/ja not_active Expired - Fee Related
Also Published As
| Publication number | Publication date |
|---|---|
| US6021012A (en) | 2000-02-01 |
| KR0176651B1 (ko) | 1999-04-15 |
| JPH1069705A (ja) | 1998-03-10 |
| DE19723908A1 (de) | 1998-01-02 |
| KR980004679A (ko) | 1998-03-30 |
| DE19723908B4 (de) | 2008-03-27 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| JP3638758B2 (ja) | サーボアドレスマーク自動検出及びタイミング補償回路 | |
| JP3480962B2 (ja) | ディスク駆動システム | |
| US6151180A (en) | Method and apparatus for detecting defects on a disk in a hard disk drive | |
| US6115199A (en) | Circuit for preventing servo sector from being overwritten due to misdetection of a servo address mark in a magnetic disk | |
| KR20010022948A (ko) | 디스크 드라이브의 균일 밀도 서보 정보 | |
| US6671114B2 (en) | Method and apparatus for forming data sector suitable for high density hard disk drive | |
| EP0957482A2 (en) | Data recovery circuit | |
| KR100335727B1 (ko) | 데이타 기록 재생 방법 및 그 장치 | |
| JP3621149B2 (ja) | 同期パターン読み取り方法、同期パターン検出回路、アドレスマーク検出回路 | |
| US6255911B1 (en) | PLL circuit protected against noise and missing pulses in a reference signal | |
| US20100123969A1 (en) | Information storage device and control circuit | |
| US20030112540A1 (en) | Apparatus and method employed in disk drive to enable single signal line to be used for transmission of both read and control signals | |
| US7116509B2 (en) | Magnetic disk apparatus and servo signal recording method | |
| KR0147141B1 (ko) | 스핀들 모터의 역기전력을 이용한 서보정보검출 동기화장치 | |
| KR100448733B1 (ko) | 하드 디스크 드라이브의 그레이코드 디코딩회로 | |
| KR100258943B1 (ko) | 서어보 트랙 라이터의 인덱스 신호 조정방법 | |
| JP2572383B2 (ja) | 磁気デイスク装置 | |
| JP2560597B2 (ja) | デ−タ変換ディスク装置 | |
| JPH0512805A (ja) | デイスク装置 | |
| JP2774278B2 (ja) | 光ディスク装置のセクタマーク検出装置 | |
| JPH05166314A (ja) | 高速サーボ信号書き込み方法 | |
| JPH05120802A (ja) | デイスク装置のフオーマツト方法 | |
| JPH113574A (ja) | 記憶装置及びその記憶媒体 | |
| JPH01315071A (ja) | 磁気ディスク装置 | |
| TW200404277A (en) | Optical disc apparatus and method for recording data onto an optical disc in multiple write sessions |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20040406 |
|
| A521 | Written amendment |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20040706 |
|
| RD02 | Notification of acceptance of power of attorney |
Free format text: JAPANESE INTERMEDIATE CODE: A7422 Effective date: 20040825 |
|
| RD04 | Notification of resignation of power of attorney |
Free format text: JAPANESE INTERMEDIATE CODE: A7424 Effective date: 20040827 |
|
| A521 | Written amendment |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20040830 |
|
| TRDD | Decision of grant or rejection written | ||
| A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 Effective date: 20050104 |
|
| A61 | First payment of annual fees (during grant procedure) |
Free format text: JAPANESE INTERMEDIATE CODE: A61 Effective date: 20050112 |
|
| R150 | Certificate of patent or registration of utility model |
Free format text: JAPANESE INTERMEDIATE CODE: R150 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20080121 Year of fee payment: 3 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20090121 Year of fee payment: 4 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20090121 Year of fee payment: 4 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20100121 Year of fee payment: 5 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20110121 Year of fee payment: 6 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20110121 Year of fee payment: 6 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20120121 Year of fee payment: 7 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20130121 Year of fee payment: 8 |
|
| LAPS | Cancellation because of no payment of annual fees |