DE19704995B4 - Integrierte Hochspannungs-Leistungsschaltung - Google Patents

Integrierte Hochspannungs-Leistungsschaltung Download PDF

Info

Publication number
DE19704995B4
DE19704995B4 DE19704995A DE19704995A DE19704995B4 DE 19704995 B4 DE19704995 B4 DE 19704995B4 DE 19704995 A DE19704995 A DE 19704995A DE 19704995 A DE19704995 A DE 19704995A DE 19704995 B4 DE19704995 B4 DE 19704995B4
Authority
DE
Germany
Prior art keywords
layer
semiconductor material
region
diffusion region
conductivity type
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Expired - Lifetime
Application number
DE19704995A
Other languages
English (en)
Other versions
DE19704995A1 (de
Inventor
Niraj El Segundo Ranjan
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Infineon Technologies Americas Corp
Original Assignee
International Rectifier Corp USA
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by International Rectifier Corp USA filed Critical International Rectifier Corp USA
Publication of DE19704995A1 publication Critical patent/DE19704995A1/de
Application granted granted Critical
Publication of DE19704995B4 publication Critical patent/DE19704995B4/de
Anticipated expiration legal-status Critical
Expired - Lifetime legal-status Critical Current

Links

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
    • H01L29/76—Unipolar devices, e.g. field effect transistors
    • H01L29/772—Field effect transistors
    • H01L29/78—Field effect transistors with field effect produced by an insulated gate
    • H01L29/7801—DMOS transistors, i.e. MISFETs with a channel accommodating body or base region adjoining a drain drift region
    • H01L29/7816—Lateral DMOS transistors, i.e. LDMOS transistors
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/71—Manufacture of specific parts of devices defined in group H01L21/70
    • H01L21/768—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/02—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers
    • H01L27/0203—Particular design considerations for integrated circuits
    • H01L27/0214—Particular design considerations for integrated circuits for internal polarisation, e.g. I2L
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/02—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers
    • H01L27/04—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being a semiconductor body
    • H01L27/06—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being a semiconductor body including a plurality of individual components in a non-repetitive configuration
    • H01L27/07—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being a semiconductor body including a plurality of individual components in a non-repetitive configuration the components having an active region in common
    • H01L27/0705—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being a semiconductor body including a plurality of individual components in a non-repetitive configuration the components having an active region in common comprising components of the field effect type
    • H01L27/0727—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being a semiconductor body including a plurality of individual components in a non-repetitive configuration the components having an active region in common comprising components of the field effect type in combination with diodes, or capacitors or resistors
    • H01L27/0738—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being a semiconductor body including a plurality of individual components in a non-repetitive configuration the components having an active region in common comprising components of the field effect type in combination with diodes, or capacitors or resistors in combination with resistors only
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/02—Semiconductor bodies ; Multistep manufacturing processes therefor
    • H01L29/06—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions
    • H01L29/0603—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions characterised by particular constructional design considerations, e.g. for preventing surface leakage, for controlling electric field concentration or for internal isolations regions
    • H01L29/0607—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions characterised by particular constructional design considerations, e.g. for preventing surface leakage, for controlling electric field concentration or for internal isolations regions for preventing surface leakage or controlling electric field concentration
    • H01L29/0611—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions characterised by particular constructional design considerations, e.g. for preventing surface leakage, for controlling electric field concentration or for internal isolations regions for preventing surface leakage or controlling electric field concentration for increasing or controlling the breakdown voltage of reverse biased devices
    • H01L29/0615—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions characterised by particular constructional design considerations, e.g. for preventing surface leakage, for controlling electric field concentration or for internal isolations regions for preventing surface leakage or controlling electric field concentration for increasing or controlling the breakdown voltage of reverse biased devices by the doping profile or the shape or the arrangement of the PN junction, or with supplementary regions, e.g. junction termination extension [JTE]
    • H01L29/063—Reduced surface field [RESURF] pn-junction structures
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
    • H01L29/76—Unipolar devices, e.g. field effect transistors
    • H01L29/772—Field effect transistors
    • H01L29/78—Field effect transistors with field effect produced by an insulated gate
    • H01L29/7833—Field effect transistors with field effect produced by an insulated gate with lightly doped drain or source extension, e.g. LDD MOSFET's; DDD MOSFET's
    • H01L29/7835—Field effect transistors with field effect produced by an insulated gate with lightly doped drain or source extension, e.g. LDD MOSFET's; DDD MOSFET's with asymmetrical source and drain regions, e.g. lateral high-voltage MISFETs with drain offset region, extended drain MISFETs
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/02—Semiconductor bodies ; Multistep manufacturing processes therefor
    • H01L29/06—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions
    • H01L29/0603—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions characterised by particular constructional design considerations, e.g. for preventing surface leakage, for controlling electric field concentration or for internal isolations regions
    • H01L29/0607—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions characterised by particular constructional design considerations, e.g. for preventing surface leakage, for controlling electric field concentration or for internal isolations regions for preventing surface leakage or controlling electric field concentration
    • H01L29/0611—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions characterised by particular constructional design considerations, e.g. for preventing surface leakage, for controlling electric field concentration or for internal isolations regions for preventing surface leakage or controlling electric field concentration for increasing or controlling the breakdown voltage of reverse biased devices
    • H01L29/0615—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions characterised by particular constructional design considerations, e.g. for preventing surface leakage, for controlling electric field concentration or for internal isolations regions for preventing surface leakage or controlling electric field concentration for increasing or controlling the breakdown voltage of reverse biased devices by the doping profile or the shape or the arrangement of the PN junction, or with supplementary regions, e.g. junction termination extension [JTE]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/0001—Technical content checked by a classifier
    • H01L2924/0002—Not covered by any one of groups H01L24/00, H01L24/00 and H01L2224/00

Landscapes

  • Engineering & Computer Science (AREA)
  • Power Engineering (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • General Physics & Mathematics (AREA)
  • Physics & Mathematics (AREA)
  • Computer Hardware Design (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • Ceramic Engineering (AREA)
  • Manufacturing & Machinery (AREA)
  • Semiconductor Integrated Circuits (AREA)
  • Insulated Gate Type Field-Effect Transistor (AREA)
  • Metal-Oxide And Bipolar Metal-Oxide Semiconductor Integrated Circuits (AREA)
  • Logic Circuits (AREA)
  • Bipolar Integrated Circuits (AREA)

Abstract

Integrierte Hochspannungs-Leistungsschaltung mit einer Pegelschieberschaltung (3) zur elektrischen Kopplung einer auf einer auf schwimmendem Potential liegender Schaltung (2) mit einer auf einer relativ niedrigeren Spannung liegenden Schaltung (1), wobei die Schaltungen (1,2) jeweils auf einem gemeinsamen Substrat (11) aus Halbleitermaterial mit der Pegelschieberschaltung (3) ausgebildet sind,
dadurch gekennzeichnet, daß die Pegelschieberschaltung (3) folgende Teile aufweist:
eine Schicht (10) aus Halbleitermaterial, die über dem Substrat (11) angeordnet ist, wobei das Halbleitermaterial von einem ersten Leitungstyp ist, leicht dotiert ist und eine obere Oberfläche aufweist,
einen Basisbereich (12) von einem zweiten Leitungstyp entgegengesetzt zu dem ersten Leitungstyp, wobei sich der Basisbereich (12) in die obere Oberfläche der Schicht (10) aus Halbleitermaterial bis zu einer vorgegebenen Tiefe erstreckt und eine halbkreisförmige Form aufweist,
einen Source-Bereich (13) des ersten Leitungstyps, der in dem Basisbereich (12) ausgebildet ist und einen Oberflächen-Kanalbereich zwischen dem Source-Bereich (13) und der Schicht (10) aus Halbleitermaterial...

Description

  • Die Erfindung bezieht sich auf eine integrierte HochspannungsLeistungsschaltung der im Oberbegriff des Anspruch 1 genannten Art.
  • Integrierte Hochspannungs-Leistungsschaltungen mit Einrichtungen zur Erzeugung von pegelverschobenen Signalausgängen sind gut bekannt. Bei derartigen Schaltungen ist es in vielen Fällen erforderlich, ein auf einer hohen Spannung liegendes Verbindungselement über andere Verbindungselemente oder Halbleiterbereiche zu führen, die eine relativ niedrigere Spannung aufweisen. Dies erfordert ein dickes Isoliermaterial oder Dielektrikum zwischen den Bereichen mit hohem Potential, was Verarbeitungsprobleme hervorruft.
  • Ein typisches bekanntes Bauteil, bei dem dieses Überkreuzungsproblem von Verbindungselementen in der Aufwärts-Pegelschieberschaltung besteht, ist die integrierte Leistungsschaltung vom Typ IR2110, die von der Fa. International Rectifier Corporation vertrieben wird. Bei der integrierten Leistungsschaltung vom Typ IR2120 tritt ein ähnliches Überkreuzungsproblem bei der Abwärts-Pegelschieberschaltung auf.
  • 1 zeigt eine schematische Darstellung der Aufwärts-Pegelschieberschaltung in einem Halbleiterplättchen oder Chip, das das bekannte Bauteil vom Typ IR2110 bildet. In dieser Figur sind schematisch eine auf Masse bezogene Steuerschaltung 1, eine auf schwimmende Potential liegende Bezugsschaltung 2, die in einer auf schwimmenden Potential liegenden Senke eines gemeinsamen Halbleiterplättchens oder Chips enthalten ist, zwei Hochspannungs-Aufwärts-Pegelschieber-MOSFETs 3, zwei aus Metall bestehende Hochspannungs-Überkreuzungs-Verbindungsele mente 4, die sich von den Ausgängen der MOSFETs 3 aus erstrecken und mit der auf schwimmendem Potential liegender Bezugsschaltung 2 verbuden sind, und ein Abschlußbereich 5 gezeigt, der die auf schwimmendem Potential liegender Bezugsschaltung 2 umgibt, um diese Schaltung 2 gegenüber der auf Masse bezogenen Steuerschaltung zu isolieren. Alle diese Schaltungen sind in ein gemeinsames Silizium-Halbleiterplättchen oder einen Chip integriert. Der Abschluß 5 enthält selbstverständlich eine (nicht gezeigte) Sperrgrenzschicht. Daher müssen die Verbindungselemente 4 die Sperr-Grenzschicht im Bereich 5 überqueren und von dieser isoliert sein. Beispielsweise könnte ein Dielektrikum mit einer Dicke bis zu 1,5 Mikrometern für Produkte erforderlich sein, die für eine Nennspannung von ungefähr 500 bis 600 Volt bestimmt sind. Dieses dicke Dielektrikum ruft schwerwiegende Herstellungsprobleme hervor.
  • Ein ähnliches Problem ergibt sich bei einer Abwärts-Pegelschieberschaltung, wie z.B. der in der 2 gezeigten bekannten Schaltung. In 2 ist zu erkennen, daß die Pegelschieber-MOSFETs 3 in dem Silizium innerhalb der auf schwimmendem Potential liegenden Bezugsschaltung 2 anstatt außerhalb der Schaltung 2 ausgebildet sind, wie in 1. Wie in 1 müssen jedoch die Verbindungselemente 4 den Abschluß 5 überqueren, und sie müssen von der hohen Spannung längs des Abschlußbereiches 5 isoliert sein.
  • Bei näherer Betrachtung und unter Bezugnahme auf 1 ist zu erkennen, daß das Eingangssignal des Chips auf der Seite der auf Masse bezogenen Steuerschaltung 1 des Chips empfangen wird.
  • Das Eingangssignal wird verarbeitet und über die Aufwärts-Pegelschieber-MOSFETs 3 zur Seite der auf schwimmendem Potential liegenden Bezugsschaltung 2 weitergeleitet. Die auf einer hohen Spannung liegenden Überkreuzungs-Verbindungselemente 4 sind erforderlich, um das Hochspannungssignal von den Drain-Elektroden der Pegelschieber-MOSFETs 3 zu der isolierten auf schwimmendem Potential liegenden Senke 2 zu übertragen. Weil die Verbindungselemente 4 über auf einer niedrigen Spannung liegendes Silizium hinweglaufen, sollte das Isoliermaterial zwischen den Verbindungselementen 4 und dem Silizium dick genug sein, um der vollen Nenn-Versetzungsspannung zwischen den auf Masse bezogenen und den auf schwimmendem Potential liegenden Bezugsschaltungen 1 und 2 zu widerstehen. Entsprechend ist bei Produkten, wie z.B. den Bauteilen IR2110 und IR2120 das Dielektrikum ungefähr 1,5 Mikrometer dick, um eine gute Ausbeute für eine Nennspannung von 500 Volt zu erzielen. Für eine Nennspannung von 1200 Volt ist eine bis zu 3 Mikrometer dicke dielektrische oder Isolierschicht erforderlich. Dies ruft vielfältige Verarbeitungsprobleme hervor und ist nur schwierig zu steuern.
  • Das gleiche Problem ergibt sich bei der Struktur nach 2.
    •
  • Der Erfindung liegt die Aufgabe zugrunde, eine neuartige integrierte Hochspannungs-Leistungsschaltung der eingangs genannten Art zu schaffen, bei der die Anzahl der Überkreuzungs-Verbindungselemente für entweder eine Aufwärts- oder Abwärts-Pegelschieberstruktur beseitigt ist und sich eine einfachere Herstellung ergibt.
  • Diese Aufgabe wird durch die in den Patentansprüchen 1 und 9 angegebenen Merkmale gelöst.
  • Vorteilhafte Ausgestaltungen und Weiterbildungen der Erfindung ergeben sich aus den Unteransprüchen.
  • Gemäß der Erfindung sind zur Beseitigung des Hochspannungs-Überkreuzungs-Verbindungselementes, das beim Stand der Technik erforderlich ist, die Pegelschieber-MOSFETs in den Hochspannungs-Abschlußbereich eingebaut. Damit entfällt die Notwendigkeit eines Überkreuzungs-Verbindungselementes und einer dicken Isolierschicht.
  • Gemäß der vorliegenden Erfindung koppelt ein Pegelschieberbauteil elektrisch eine auf einer auf schwimmendem Potential liegender Spannung liegende Schaltung mit einer auf einer relativ niedrigeren Spannung liegenden Schaltung, die jeweils auf einem gemeinsamen Substrat aus Halbleitermaterial ausgebildet sind. Eine leicht dotierte Schicht aus Halbleitermaterial ist oberhalb des Substrates angeordnet und weist einen ersten Leitungstyp auf. Ein Basisbereich von einem zweiten Leitungstyp, der zu dem ersten Leitungs typ entgegengesetzt ist, erstreckt sich in die obere Oberfläche der Schicht bis zu einer vorgegebenen Tiefe. Ein Sourcebereich vom ersten Leitungstyp ist in dem Basisbereich ausgebildet und definiert einen Oberflächenkanalbereich zwischen dem Sourcebereich und der Schicht aus Halbleitermaterial. Eine Source-Elektrode ist mit dem Sourcebereich verbunden und elektrisch mit derauf der niedrigeren Spannung liegenden Schaltung gekoppelt. Eine Gate-Isolierschicht ist über dem Kanalbereich angeordnet, und eine leitende Schicht ist über der Gate-Isolationsschicht angeordnet. Ein Drainkontakt-Diffusionsbereich vom ersten Leitungstyp ist in der oberen Oberfläche ausgebildet und mit seitlichem Abstand von dem Basisbereich angeordnet. Eine Drain-Elektrode ist mit dem Drainkontakt-Diffusionsbereich verbunden. Ein weiterer Diffusionsbereich des ersteren Leitungstyps ist in der oberen Oberfläche der Schicht aus Halbleitermaterial ausgebildet und mit seitlichem Abstand von dem Drainbereich und weiter von dem Basisbereich fort angeordnet. Der Teil der Schicht aus Halbleitermaterial, der zwischen dem Basisbereich und dem weiteren Diffusionsbereich liegt, definiert einen Leitungsbereich. Eine Isolierschicht ist oberhalb der oberen Oberfläche der Schicht aus Halbleitermaterial zwischen dem Drainbereich und dem weiteren Diffusionsbereich ausgebildet. Eine Kontaktelektrode ist oberhalb des weiteren Diffusionsbereichs ausgebildet und elektrisch mit der mit schwimmendem Potential liegender Schaltung gekoppelt. Eine leitende Widerstandsschicht liegt über der Isolierschicht zwischen der Drain-Elektrode und der Kontakt-Elektrode und bildet einen Widerstand, der elektrisch parallel zu dem Leitungsbereich der Schicht aus Halbleitermaterial angeordnet ist. Der Widerstand des Leitungsbereichs ist größer als der Widerstand der leitenden Widerstandsschicht.
  • Ein Diffusionsbereich des zweiten Leitungstyps kann in der oberen Oberfläche der Schicht aus Halbleitermaterial bis zu einer vorgegebenen Tiefe gebildet werden und befindet sich unterhalb der Isolierschicht, derart, daß der Leitungsbereich verringert wird. Ein weiterer Hauptbereich von einem zweiten Leitungstyp kann in der oberen Oberfläche der Schicht aus Halbleitermaterial ausgebildet und zwischen dem Hauptbereich und dem Drainkontakt-Diffusionsbereich angeordnet sein. Ein weiterer Metallkontakt kann oberhalb von zumindest einem Teil dieses zusätzlichen Hauptbereichs angeordnet und elektrisch mit der Source-Elektrode verbunden sein. Ein Resurf-Bereich des zweiten Leitungstyps kann in der oberen Oberfläche der Schicht aus Halbleitermaterial ausgebildet und zwischen dem zweiten Hauptbereich und dem Drainbereich in Kontakt mit dem zusätzlichen Hauptbereich angeordnet sein.
  • Der Source-Kontaktbereich kann weiterhin mit einem Teil des Hauptbereichs in Kontakt stehen. Ein stark dotierter Basisbereich des zweiten Leitungstyps kann in einer Schicht aus Halbleitermaterial ausgebildet sein und sich in das Substrat erstrecken, wodurch das Bauteil elektrisch isoliert wird.
  • Gemäß einem weiteren Grundgedanken der Erfindung schließt eine integrierte Schaltung eine auf einem schwimmenden Potential liegende Schaltung, eine auf einer relativ niedrigeren Spannung liegende, Schaltung und ein Pegelschieberbauteil ein, das einem gemeinsamen Substrat mit der auf eine schwimmenden Potential liegenden Schaltung und der auf der niedrigeren Spannung liegenden Schaltung ausgebildet ist.
  • Gemäß einem weiteren Grundgedanken der Erfindung koppelt ein Hochspannungs-MOSFET elektrisch eine auf einem schwimmenden
  • Potential liegende Schaltung und eine auf einer relativ niedrigen Spannung liegende Schaltung, die jeweils in einem gemeinsamen Substrat mit dem MOSFET-Bauteil ausgebildet sind. Eine Schicht aus Halbleitermaterial des ersten Leitungstyps ist oberhalb des Substrates angeordnet, ist leicht dotiert und weist eine obere Oberfläche auf. Ein Source-Diffusionsbereich des zweiten Leitungstyp entgegengesetzt zu dem ersten Leitungstyp ist in der oberen Oberfläche der Schicht aus Halbleitermaterial ausgebildet. Eine Source-Elektrode ist mit dem Sourcebereich verbunden. Eine Gate-Isolierschicht ist über einem Teil der oberen Oberfläche der Schicht aus Halbleitermaterial benachbart zu dem Source-Diffusionsbereich angeordnet, und eine leitende Gate- Schicht ist über der Gate-Isolierschicht angeordnet. Ein Drainbereich des zweiten Leitungstyps ist in der oberen Oberfläche der Schicht aus Halbleitermaterial ausgebildet und mit seitlichem Abstand von dem Source-Diffusionsbereich angeordnet. Eine Drain-Elektrode ist oberhalb der Drain-Diffusion angeordnet. Ein Senkerbereich des zweiten Leitungstyps erstreckt sich von der oberen Oberfläche der Schicht aus Halbleitermaterial und erstreckt sich in das Substrat, und er ist mit seitlichem Abstand von dem Drainbereich und weiter in Abstand von der Source-Diffusion angeordnet. Eine Masse-Elektrode ist mit dem Senkerbereich verbunden. Eine Isolierschicht ist über der oberen Oberfläche der Schicht aus Halbleitermaterial zwischen der Drain-Elektrode und der Masse- oder Erd-Elektrode angeordnet. Eine leitende Widerstandsschicht ist über der Isolierschicht angeordnet und zwischen der Masse-Elektrode und der Drain-Elektrode angeschlossen. Die Source-Elektrode ist elektrisch mit der auf der auf schwimmendem Potential liegenden Schaltung gekoppelt, und die Drain-Elektrode ist elektrisch mit der auf der niedrigeren Spannung liegenden Schaltung verbunden.
  • Ein Isolationsdiffusionsbereich des zweiten Leitungstyps kann in der oberen Oberfläche ausgebildet sein und mit dem Senkerbereich in Kontakt stehen und unterhalb der Isolierschicht gelegen und mit seitlichem Abstand von dem Drainbereich angeordnet sein, um parasitäre Widerstände zu verringern. Ein leicht dotierter Resurf-Bereich kann in der oberen Oberfläche in Kontakt mit dem Drainbereich ausgebildet und zwischen dem Drain-Bereich und dem Source-Diffusionsbereich angeordnet sein. Ein weiterer Diffusionsbereich des ersten Leitungstyps kann in der oberen Oberfläche der Schicht aus Halbleitermaterial ausgebildet sein und mit dem Source-Diffusionsbereich und der Source-Elektrode in Kontakt stehen, Zumindestens ein Spalt kann in dem Senken-Diffusionsbereich ausgebildet sein.
  • Entsprechend einem weiteren Grundgedanken der Erfindung schließt eine integrierte Schaltung eine auf einem schwimmenden Potential liegende und in einem Substrat ausgebildete Schaltung, einen Resurf-Diffusionsbereich, der im wesentlichen die auf einem schwimmenden Potential liegende Schaltung umgibt, eine auf einer relativ niedrigeren Spannung liegende Schaltung, die in dem Substrat ausgebildet ist, und zumindest ein Pegelschieber-MOSFET-Bauteil ein, das in dem Substrat ausgebildet und elektrisch zwischen der auf der hohen Spannung liegenden Schaltung und der auf der niedrigen Spannung liegenden Schaltung gekoppelt ist. Das MOSFET-Bauteil ist in einem Spalt oder einer Lücke ausgebildet, die in dem Resurf-Bereich angeordnet ist.
  • Gemäß einem weiteren Grundgedanken der Erfindung schließt eine integrierte Schaltung eine auf einem schwimmenden Potential liegende Schaltung, die in einem Substrat ausgebildet ist, einen Resurf-Diffusionsbereich, der die auf einer hohen Spannung liegende Schaltung umgibt, eine auf einer relativ niedrigeren Spannung liegende Schaltung, die in dem Substrat ausgebildet ist, und zumindest ein Pegelschieber-MOSFET-Bauteil ein, das in dem Substrat ausgebildet ist und elektrisch zwischen der auf einer hohen Spannung liegenden Schaltung und der auf der niedrigeren Spannung liegenden Schaltung gekoppelt ist. Der Resurf-Bereich umschließt zumindestens teilweise das Pegelschieber-MOSFET-Bauteil und ist zwischen dem Pegelschieber-MOSFET-Bauteil und dem auf dem schwimmenden Potential liegenden Bauteil angeordnet.
  • Eine weitere leitende Widerstandsschicht kann zwischen der Drain-Elektrode und der Masse-Elektrode und parallel zu einer leitenden Widerstandsschicht angeschaltet sein.
    •
  • Die Erfindung wird im folgenden anhand von in der Zeichnung dargestellten Ausführungsbeispielen noch näher erläutert.
  • In der Zeichnung zeigen:
  • 1 eine schematische Darstellung einer bekannten Aufwärts-Pegelschieberschaltung,
  • 2 eine schematische Darstellung einer bekannten Abwärts-Pegelschieberschaltung,
  • 3 eine schematische Darstellung der Pegelschieberschaltung nach 1, wenn sie modifiziert ist, um die vorliegende Erfindung zu verwirklichen,
  • 4 einen Querschnitt nach 3 entlang der Schnittlinie 4-4 in einem Chip, das für die Struktur nach 3 verwendet wird,
  • 5 einen Querschnitt nach 3 entlang der Schnittlinie 5-5 in 3,
  • 6 ein Schaltbild der Struktur nach den 3 und 4,
  • 7 eine schematische Darstellung einer Abwärts-Pegelschieberschaltung, die modifiziert wurde, um die vorliegende Erfindung zu verwirklichen,
  • 8 eine Querschnittsansicht nach 7 entlang der Schnittlinie 8-8 nach 7,
  • 9 ein Schaltbild des Abwärts-Pegelschieber-MOSFETs nach den 7 und 8,
  • 10 eine Modifikation der 7 mit einer anders geformten Abschlußtopologie,
  • 11 einen Querschnitt nach 10 entlang der Schnittlinie 11-11 nach 10,
  • 12 ein Schaltbild der Schaltung der Struktur nach den 10 und 11,
  • 13 eine Ausführungsform der Erfindung unter Verwendung eines einzelnen Hochspannungs-PMOS-Bauteils,
  • 14 ein Schaltbild, das den parasitären Widerstand zwischen den Drainbereichen von zwei Pegelschieber-MOSFETs zeigt, die in einem gemeinsamen Epitaxialbereich ausgebildet sind,
  • 15 eine weitere Ausführungsform der Erfindung, bei der die Pegelschieberschaltungen in jeweils getrennten Epitaxialbereichen ausgebildet sind.
  • Die vorliegende Erfindung beseitigt die Notwendigkeit von überkreuzenden Verbindungselementen 4 nach 1 für die Aufwärts-Pegelschieberschaltung nach 1, wie dies in den 3, 4 und 6 gezeigt ist. Im wesentlichen kombiniert die neuartige Konstruktion die Pegelschieber-MOSFETs 3 mit dem Hochspannungsabschluß 5. Auf diese Weise wird die Notwendigkeit irgendwelcher Hochspannungs-Überkreuzungs-Verbindungselemente beseitigt.
  • 4, die einen Querschnitt nach 3 entlang der Schnittlinie 4-4 nach 3 darstellt, zeigt einen kleinen Teil des integrierten Schaltungs-Chips und zeigt das Siliziumsubstrat 11 vom P-Leitungstyp (das einen spezifischen Widerstand von 10 bis 200 Ohm Zentimeter haben kann), über dem eine epitaxial abgeschiedenen en N–-Schicht 10 konzentrisch abgeschieden ist. Ringförmige Basisbereiche 12 und 16 vom P-Leitungstyp sind in die Schicht 10 eindiffundiert, und ein Source-Ring 13 ist in den Basisbereich 12 eindiffundiert. Ein Polysilizium-Gate 14 ist oberhalb eines üblichen Gateoxyds abgeschieden und durch eine Oxyd-Kappe 15 (üblicherweise ein Niedrigtemperatur-Oxyd) abgedeckt, die sich über den durch die Source 13 in dem Basisbereich gebildeten Kanal erstreckt, um den N-Kanal-MOSFET 3 zu bilden (1 und 6). Die ringförmige Diffusion 16 vergrößert die Robustheit des Bauteils.
  • Die N–-Epitaxialschicht 10 nach 4 nimmt weiterhin einen P–-Resurf-Bereich 30 auf. Niedrigtemperatur-Oxyd 31, das (nicht gezeigte) bekannte, mit Abstand angeordnete Spannungsteiler-Polysiliziumplatten enthalten kann, kann in dem Oxyd 31 enthalten sein, wie dies in dem US-Patent 5 270 568 gezeigt ist.
  • Ein P+-Senker 40 wird dazu verwendet, getrennte Bauteile oder integrierte Schaltungs-Senken in dem gemeinsamen Silizium-Chip 11 voneinander zu trennen. Ein Aluminium-Source-Metall 41 ist zur Bildung der Source-Elektrode des MOSFET 3 angeschlossen, während die Drain-Elektrode dieses MOSFET durch eine Metallisierung 42 gebildet ist, die einen Drain-Ausgangsanschluß 43 bildet. Der P–Basisbereich 16 nimmt ebenfalls einen Metallkontakt 41a auf, der in geeigneter Weise mit der Source-Metallisierung 41 verbunden ist. Eine N+-Diffusion 44 ist vorgesehen, um einen guten Kontakt zwischen dem Metall 42 und der N–-Epitaxialschicht 10 zu ermöglichen.
  • Gemäß einem wesentlichen Merkmal der vorliegenden Erfindung ist ein Polysilizium-Widerstand 50 (der in manchen Fällen als RPOLY bezeichnet wird) oberhalb einer Feldoxydschicht 51 abgeschieden (die durch eine geeignete Niedrigtemperatur-Oxydschicht abgedeckt ist), und dieser Widerstand ist an einem Ende mit dem Metall 42 und an seinem anderen Ende mit dem Hochspannungsmetall 53 verbunden. Das Metall 53 ist mit dem Silizium 10 über die N+-Diffusion 54 verbunden. Es sei bemerkt, daß die Funktion des Poly-Widerstandes 50 auf andere Weise ausgeführt werden könnte und beispielsweise aus einem diffundierten P-Bereich in der N–-Epitaxialschicht 10 gebildet sein könnte.
  • Ein P+-Bereich 60 ist unter dem Oxyd 51 ausgebildet, um die Länge des Majoritätsträgerpfades zwischen den Diffusionen 44 und 54 zu vergrößern. D.h., daß der Widerstand des Pfades unterhalb des P+-Bereiches 60 in der N–-Epitaxialschicht 10 einen Widerstand REPI aufweist. Die Diffusion 60 vergrößert den Wert REPI durch Einschnüren des verfügbaren Leitungsbereiches in der N–-Epitaxialschicht 10 zwischen dem P–-Substrat 11 und dem P+-Bereich 60. Der zusätzliche, durch RPOLY gebildete Widerstand 50 führt dazu, daß die Schaltung in besser vorhersagbarer Weise arbeitet, weil er die Auswirkung von Veränderungen von REPI verringert, der sich als Funktion des Wertes der Spannung HV aufgrund von Verarmungseffekten in der Epitaxialschicht ändert.
  • Die Schaltungsbeziehung zwischen RPOLY 50 und REPI ist in 6 gezeigt. Bei einer höheren Spannung erstreckt sich der Verarmungsbereich weiter in die Epitaxialschicht, was dazu führt, daß sich der effektive Widerstandswert von REPI dramatisch vergrößert. Der höhere Widerstandswert des Pegelschieberwiderstandes macht die Schaltung stärker gegenüber dV/dt-bezogenen Fehlfunktionen empfindlich. Typischerweise ist der Widerstandswert von RPOLY 50 ungefähr 1000 Ohm, während sich REPI von 3000 Ohm bei einer Vorspannung von Null bis zu einem höheren effektiven Widerstand bei einer hohen Spannung ändert.
  • 5 zeigt den Abschluß 5 nach 3, der aus zwei P+-Senkern 70 und 71 in der Epitaxialschicht 10 besteht. Geerdete Metallschichten 72 bzw. 73 befinden sich oberhalb der Senken 70 bzw. 71 und eine N+-Diffusion 77 nimmt einen Metallstreifen 76 auf. Es sei bemerkt, daß sich das Hochspannungsmetall nicht über den Abschluß hinweg erstreckt. Resurf-Bereiche 74 und 75 können ebenfalls vorgesehen sein.
  • Die ringförmigen Basisbereiche vom P-Leitungstyp der Pegelschieber-MOSFETs nach den 3 bis 6 machen das Übersprechen zu einem Minimum, das auftritt, wenn mehr als eine Pegelschieberschaltung mit der gleichen auf schwimmenden Potential liegenden Schaltung verbunden ist. Dieses Übersprechen wird durch das Vorhandensein der Drain-Anschlüsse in der gleichen Epitaxialinsel hervorgerufen, was dazu führt, daß die Drainbereiche miteinander über den parasitären Widerstand des Epitaxialschicht miteinander verbunden sind. Diese Art von Übersprechen tritt bei den bekannten Pegelschieberschaltungen, wie sie in 2 gezeigt sind, nicht auf, weil hier die Drainbereiche der jeweiligen Pegelschieber-MOSFETs in getrennten Epitaxialschicht-Inseln angeordnet und voneinander isoliert sind.
  • Der parasitäre Widerstand zwischen den Pegelschieber-MOSFETs nach den 3 bis 6 ist in 14 gezeigt, in der ein parasitärer Widerstand 94 zwischen den jeweiligen Drainbereichen von MOSFETs 90 und 92 gebildet ist. Der parasitäre Widerstand ruft einen Stromfluß durch den Widerstand 96 immer dann hervor, wenn der MOSFET 90 aktiviert ist, und dies kann eine fehlerhafte Triggerung in der auf schwimmendem Potential liegenden Schaltung hervorrufen, die mit dem Ausgang 2 verbunden ist, selbst wenn der MOSFET 92 nicht aktiviert ist. In gleicher Weise kann ein Strom durch den Widerstand 98 fließen, wenn der MOSFET 92 aktiviert ist.
  • Das Ausmaß des Übersprechens hängt von den relativen Werten der Widerstände 96 und 94 ab, wenn der MOSFET 90 aktiviert ist, und es hängt von den relativen Werten der Widerstände 98 und 94 ab, wenn der MOSFET 92 aktiviert ist. Daher sollte der Widerstandswert des Widerstandes 94 so hoch wie möglich sein, um das Übersprechen zu einem Minimum zu machen. Bei den Pegelschieberschaltungen nach den 3 bis 6 wird das Problem des Übersprechens dadurch zu einem Minimum gemacht, daß Hauptbereiche 12 und 16 vom P-Leitungstyp gebildet werden, die den Widerstandswert des Widerstandes 94 zu einem Maximum machen.
  • Alternativ kann das Übersprechproblem dadurch zu einem Minimum gemacht werden, daß die beiden Pegelschieber-MOSFETs körperlich voneinander getrennt werden, wie dies in 15 gezeigt ist.
  • Zusammenfassend kann festgestellt werden, daß die nützlichen Merkmale der Verbesserungen nach den 3 bis 6 wie folgt sind:
    • 1. Kein Hochspannungs-Metall-Übersprechen aufgrund der Auslegung.
    • 2. Ein zusätzlicher Pegelschieberwiderstand 50 (diffundiert oder poly) parallel zu dem Widerstand REPI ergibt einen stabileren Betrieb der Schaltung über einen größeren Bereich der angelegten Hochspannung.
    • 3. Weil REPI im wesentlichen ein parasitäres Element ist, wird seine Wirkung dadurch zu einem Minimum gemacht, daß der Abstand zwischen den N+-Diffusionen 44 und 54 zu einem Maximum gemacht wird.
    • 4. Die zusätzliche Diffusion 60 vom P-Leitungstyp zwischen den Diffusionen 44 und 54 macht die Wirkung von REPI zu einem Minimum.
    • 5. Das Übersprechen zwichen den Pegelschieber-MOSFETs in der gleichen auf schwimmenendem Potential liegenden Bezugsschaltung wird dadurch zu einem Minimum gemacht, daß ein ringförmiger Basisbereich vom P-Leitungstyp vorgesehen wird, wie dies in 3 gezeigt wird, oder daß die Pegelschieberschaltungen voneinander getrennt werden.
  • In 7 ist eine schematische Darstellung ähnlich der nach 2 gezeigt, bei der jedoch der P-Resurf-Diffusionsteil des Bereiches 5 an Lücken oder Spalten 201, 202 und 203 unterbrochen ist, die klein sein können, beispielsweise jeweils 5 Mikrometer. Der Siliziumchip wird dann in der in 8 gezeigten Weise diffundiert, um die Source-, Gate- und Drain-Bereiche für laterale Hochspannungs-PMOS-Feldeffekttransistoren 3 nach 7 zu bilden. Entsprechend bezeichnen Bezugsziffern in 8 ähnlich denen nach 5 gleiche Bauteile.
  • Es ist in 8 zu erkennen, daß sich ein P+-Bereich 209 von dem Senkkörper 40 aus erstreckt und unter der Niedrigtemperatur(LTO-) Schicht 210 liegt. Eine P+-Drain-Diffusion 211 nimmt einen Drain-Kontakt 212 auf, und eine P–-Resurf-Diffusion 213 erstreckt sich von dem Bereich 211 aus. Ein Sourcekontakt 214 steht mit einer P+-Diffusion 220 und einer N+-Kontaktdiffusion 221 in Kontakt. Ein Polysilizium-Gate 222 liegt über der Oberfläche des N–-Epitaxialmaterials, das zwischen dem P–-Resurf-Bereich 213 und dem P+-Bereich 220 freiliegt. LTO-Bereiche 223 und 224 erstrecken sich über die obere Bauteiloberfläche und schließen diese dicht ab, wie dies gezeigt ist. Ein Polysilizium-Widerstand 225 verbindet den Erdkontakt 226 mit dem Drainkontakt 212.
  • Das resultierende Bauteil ist eine Hochspannungs-PMOSFET-Abwärts-Pegelschieberschaltung, die das in 9 gezeigte Schaltbild aufweist. Von wesentlicher Bedeutung ist hierbei, daß die Hochspannungs-Überkreuzungsverbindung 4 nach 2 entfallen ist.
  • Weiterhin wird dadurch, daß der P+-Drainbereich 211 mit Abstand von der Isolationsdiffusion 209 angeordnet ist, der parasitäre Widerstand (RRSF in 12) beseitigt. Es sei bemerkt, daß dieser kleine Raum bei einer hohen Spannung sehr leicht verarmt wird.
  • 10 zeigt eine weitere Ausführungsform eines Abschlußbereiches, der wie in 3 schleifenförmig ist, um seine Länge im Bereich der Pegelschieber-MOSFETs zu vergrößern. Diese schleifenförmige Topologie verringert weiterhin in wesentlichem Ausmaß das Übersprechen zwischen den Drainbereichen der beiden MOSFET-Drains 240a und 241c in 10 dadurch, daß der in 14 gezeigte parasitäre Widerstand RCP zu einem Maximum gemacht wird.
  • So sind entsprechend zwei Schleifen 240 und 241 in 10 vorgesehen. Die PMOSFETs in diesen Bereichen sind in 11 für einen Bereich 240 gezeigt, der den Source-Bereich 220 einschließt. Gleiche Bezugsziffern in 11 beschreiben gleiche Bauteile nach 8. Es sei bemerkt, daß der P–-Bereich 250 erweitert ist und mit dem Drainbereich 211 gemäß 11 in Kontakt steht. Die Schleifen 240 und 241 machen den effektiven Wert des parasitären Widerstandes des Bereiches 250 so hoch wie möglich, wodurch der Widerstandswert des POLY-Widerstandes 225 zu dem dominierenden Widerstand wird, wie dies in 12 gezeigt ist.
  • 13 zeigt die Erfindung für einen einzelnen Abwärts-Pegelschieber-PMOSFET für das Bauteil nach den 7 und 8. So bilden lediglich zwei Spalte 300 und 301 den Hochspannungs-PMOSFET 302. Die Spalte 300 und 301 weisen vorzugsweise eine typische Breite von 5 Mikrometern auf und sie sind klein genug, um selbstisolierend zu sein. Die Hochspannungsdiode ist ähnlich zu der in 5 gezeigten, während der PMOSFET an den Schnittlinien 8-8 in 8 gezeigt ist. Weitere Bezugsziffern in
  • 13 bezeichnen gleiche Bauteile wie in den 7 und 8.

Claims (18)

  1. Integrierte Hochspannungs-Leistungsschaltung mit einer Pegelschieberschaltung (3) zur elektrischen Kopplung einer auf einer auf schwimmendem Potential liegender Schaltung (2) mit einer auf einer relativ niedrigeren Spannung liegenden Schaltung (1), wobei die Schaltungen (1,2) jeweils auf einem gemeinsamen Substrat (11) aus Halbleitermaterial mit der Pegelschieberschaltung (3) ausgebildet sind, dadurch gekennzeichnet, daß die Pegelschieberschaltung (3) folgende Teile aufweist: eine Schicht (10) aus Halbleitermaterial, die über dem Substrat (11) angeordnet ist, wobei das Halbleitermaterial von einem ersten Leitungstyp ist, leicht dotiert ist und eine obere Oberfläche aufweist, einen Basisbereich (12) von einem zweiten Leitungstyp entgegengesetzt zu dem ersten Leitungstyp, wobei sich der Basisbereich (12) in die obere Oberfläche der Schicht (10) aus Halbleitermaterial bis zu einer vorgegebenen Tiefe erstreckt und eine halbkreisförmige Form aufweist, einen Source-Bereich (13) des ersten Leitungstyps, der in dem Basisbereich (12) ausgebildet ist und einen Oberflächen-Kanalbereich zwischen dem Source-Bereich (13) und der Schicht (10) aus Halbleitermaterial bildet, eine Source-Elektrode (41), die mit dem Source-Bereich (13) verbunden und elektrisch mit der auf der niedrigeren Spannung liegenden Schaltung (1) gekoppelt ist, eine Gate-Isolierschicht (15), die über dem Kanalbereich angeordnet ist, eine leitende Gate-Schicht (14), die über der Gate-Isolierschicht (15) angeordnet ist, eine Drain-Elektrode (42), die mit einem Teil der Schicht (10) aus Halbleitermaterial verbunden ist, wodurch ein Drain-Bereich in einem Teil der Schicht (10) aus Halbleitermaterial zwischen dem Kanalbereich und der Drainelektrode (42) gebildet ist und wobei die Drain-Elektrode (42) mit seitlichem Abstand von dem Basisbereich (12) angeordnet ist, eine Kontakt-Elektrode (43), die mit einem anderen Teil der Schicht (10) aus Halbleitermaterial verbunden und elektrisch mit der auf einem schwimmenden Potential liegenden Schaltung (2) gekoppelt ist, wobei der Teil der Schicht (10) aus Halbleitermaterial, der zwischen der Drain-Elektrode (42) und der Korttakt-Elektrode (53) liegt, einen Leitungsbereich (Repi) bildet, und einen Widerstand (50), der zwischen der Drain-Elektrode (42) und der Kontakt-Elektrode (53) angeordnet ist und elektrisch parallel zu dem Leitungsbereich (Repi) der Schicht (10) aus Halbleitermaterial angeordnet ist.
  2. Integrierte Hochspannungs-Leistungsschaltung nach Anspruch 1, dadurch gekennzeichnet, daß der Drain-Bereich einen Diffusionsbereich (44) des zweiten Leitungstyps einschließt, der in der oberen Oberfläche der Schicht (10) aus Halbleitermaterial bis zu einer vorgegebenen Tiefe ausgebildet ist.
  3. Integrierte Hochspannungs-Leistungsschaltung nach Anspruch 1 oder 2, dadurch gekennzeichnet, daß ein weiterer, halbkreisförmiger Basisbereich (16) des zweiten Leitungstyps in der oberen Oberfläche der Schicht (10) aus Halbleitermaterial konzentrisch zu dem Basisbereich (12) ausgebildet und zwischen dem Basisbereich (12) und der Drain-Elektrode (42) angeordnet ist.
  4. Integrierte Hochspannungs-Leistungsschaltung nach. Anspruch 3, dadurch gekennzeichnet, daß ein weiterer Metallkontakt (41a) über zumindestens einem Teil des weiteren Basisbereichs (16) angeordnet ist.
  5. Integrierte Hochspannungs-Leistungsschaltung nach Anspruch 4, dadurch gekennzeichnet, daß der weitere Metallkontakt (41a) elektrisch mit der Source-Elektrode (41) verbunden ist.
  6. Integrierte Hochspannungs-Leistungsschaltung nach einem der Ansprüche 3 bis 5, dadurch gekennzeichnet, daß ein Resurf-Bereich (30) des zweiten Leitungstyps in der oberen Oberfläche der Schicht (11) aus Halbleitermaterial ausgebildet und zwischen dem weiteren Basisbereich (16) und dem Drain-Diffusionsbereich (44) angeordnet ist und in Kontakt mit dem weiteren Basisbereich (16) steht.
  7. Integrierte Hochspannungs-Leistungsschaltung nach einem der vorhergehenden Ansprüche, dadurch gekennzeichnet, daß der Widerstand (50) eine leitende Schicht ist, die über einer Isolierschicht (51) angeordnet ist.
  8. Integrierte Hochspannungs-Leistungsschaltung nach einem der vorhergehenden Ansprüche, dadurch gekennzeichnet, daß ein stark dotierter Abstandsbereich (40) des zweiten Leitungstyps in der Schicht (10) aus Halbleitermaterial ausgebildet ist und sich in das Substrat (11) erstreckt, um die Pegelschieberschaltung elektrisch zu isolieren.
  9. Integrierte Hochspannungs-Leistungsschaltung mit einer auf einem schwimmenden Potential liegenden Schaltung (2), die in einem Substrat (11) ausgebildet ist, einem Resurf-Diffusionsbereich (5), der zumindest teilweise die auf einem schwimmenden Potential liegende Schaltung (2) umgibt, einer auf einer relativ niedrigen Spannung liegenden Schaltung (1), die in dem Substrat ausgebildet ist und mit zumindest einer Pegelschieber-MOSFET-Einrichtung (3,240,241), die die auf einem schwimmenden Potential liegende Schaltung mit der auf einer relativ niedrigeren Spannung liegenden Schaltung (1) koppelt und zusammen mit den Schaltungen (1,2) in dem gemeinsamen Substrat (11) angeordnet ist, dadurch gekennzeichnet, daß die MOSFET-Einrichtung folgende Teile umfaßt eine Schicht (10) aus Halbleitermaterial von einem ersten Leitungstyp, die über dem Substrat (11) angeordnet ist, leicht dotiert ist und eine obere Oberfläche aufweist, einen Source-Diffusionsbereich (220) des zweiten Leitungstyps entgegengesetzt zu dem ersten Leitungstyp, wobei der Source-Diffusionsbereich in der oberen Oberfläche der Schicht (10) aus Halbleitermaterial ausgebildet ist, eine Source-Elektrode (214), die mit dem Source-Diffusionsbereich (220) verbunden und elektrisch mit der auf dem schwimmenden Potential liegenden Schaltung (2) gekoppelt ist, eine Gate-Isolierschicht (223), die über einen Teil der oberen Oberfläche der Schicht (10) aus Halbleitermaterial benachbart zu dem Source-Diffusionsbereich (220) angeordnet ist, eine leitende Gate-Schicht (222), die über der Gate-Isolationsschicht (223) angeordnet ist, einen Drain-Diffusionsbereich (211) des zweiten Leitungstyps, der in der oberen Oberfläche der Schicht (10) aus Halbleitermaterial ausgebildet und mit seitlichem Abstand von dem Source-Diffusionsbereich (220) angeordnet ist, eine Drain-Elektrode (212), die über dem Drain-Diffusionsbereich (211) angeordnet und elektrisch mit der auf der niedrigeren Spannung liegenden Schaltung (1) gekoppelt ist, und einen Widerstand (225), der zwischen einer Erd-Elektrode (226) und der Drain-Elektrode (212) angeschaltet ist.
  10. Integrierte Hochspannungs-Leistungsschaltung nach Anspruch 9, dadurch gekennzeichnet, daß der Source-Diffusionsbereich (220) in der oberen Oberfläche der Schicht (10) aus Halbleitermaterial gebildet ist und eine halbkreisförmige Form aufweist.
  11. Integrierte Hochspannungs-Leistungsschaltung nach Anspruch 9 oder 10, dadurch gekennzeichnet, daß ein Senkerbereich (40) des zweiten Leitungstyps vorgesehen ist, der sich von der oberen Oberfläche der Schicht (10) aus Halbleitermaterial aus in das Substrat (11) erstreckt und mit seitlichem Abstand von dem Drain-Diffusionsbereich (211) und weiter mit Abstand von der Source-Diffusionsbereich (220) angeordnet ist, und daß die Erd-Elektrode (226) mit dem Senkerbereich (40) verbunden ist.
  12. Integrierte Hochspannungs-Leistungsschaltung nach Anspruch 11, dadurch gekennzeichnet, daß ein Isolations-Diffusionsbereich (209) des zweiten Leitungstyps in der oberen Oberfläche der Schicht (10) aus Halbleitermterial ausgebildet ist und mit dem Senkerbereich (40) in Kontakt steht und mit seitlichem Abstand von dem Drain-Diffusionsbereich (211) angeordnet ist, um parasitäre Widerstände zu verringern.
  13. Integrierte Hochspannungs-Leistungsschaltung nach Anspruch 11, gekennzeichnet durch einen Isolations-Diffusionsbereich (250) des zweiten Leitungstyps, der in der oberen Oberfläche der Schicht (10) aus Halbleitermaterial angeordnet ist und mit dem Senkerbereich (40) und dem Drain-Diffusionsbereich (211) in Kontakt steht.
  14. Integrierte Hochspannungs-Leistungsschaltung nach nach einem der Ansprüche 9 oder 10, dadurch gekennzeichnet, daß ein leicht dotierter Resurf-Bereich (213) in der oberen Oberfläche der Schicht (10) aus Halbleitermaterial in Kontakt mit dem Drain-Diffusionsbereich (211) ausgebildet und zwischen dem Drain-Diffusionsbereich (211) und dem Source-Diffusionsbereich angeordnet ist.
  15. Integrierte Hochspannungs-Leistungsschaltung nach nach einem der Ansprüche 9 oder 10, dadurch gekennzeichnet, daß ein weiterer Diffusionsbereich (221) des ersten Leitungstyps in der oberen Oberfläche der Schicht (10) aus Halbleitermaterial ausgebildet ist und mit dem Source-Diffusionsbereich und der Source-Elektrode in Kontakt steht.
  16. Integrierte Hochspannungs-Leistungsschaltung nach Anspruch 14 oder 15, dadurch gekennzeichnet, daß der Resurf-Bereich (213) die auf dem schwimmenden Potential liegende Schaltung (2) umgibt, daß die zumindest eine Pegelschieber-MOSFET-Einrichtung (240,241), die in dem Substrat ausgebildet ist, elektrisch zwischen der auf dem schwimmenden Potential liegenden Schaltung (2) und der auf der niedrigeren Spannung liegenden Schaltung (1) eingeschaltet ist, daß der Resurf-Bereich (213) zumindest teilweise die Pegelschieber-MOSFET-Einrichtung (240,241) umschließt und zwischen der Pegelschieber-MOSFET-Einrichtung und der auf einem schwimmenden Potential liegenden Schaltung (1) angeordnet ist.
  17. Integrierte Hochspannungs-Leistungsschaltung nach Anspruch 16, gekennzeichnet durch einen weiteren Diffusionsbereich (250) des zweiten Leitzungstyps, der in der oberen Oberfläche der Schicht (10) aus Halbleitermaterial ausgebildet und zwischen dem Resurf-Bereich (213) und dem Drain-Diffusionsbereich (211) angeordnet ist und mit diesen in Kontakt steht.
  18. Integrierte Hochspannungs-Leistungsschaltung nach Anspruch 17, dadurch gekennzeichnet, daß der weitere Diffusionsbereich (250) einen weiteren leitenden Widerstand (Rrsf) aufweist, der zwischen der Drain-Elektrode und der Erd-Elektrode parallel parallel zu der leitenden Widerstandsschicht angeordnet ist.
DE19704995A 1996-02-12 1997-02-10 Integrierte Hochspannungs-Leistungsschaltung Expired - Lifetime DE19704995B4 (de)

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
US1145596P 1996-02-12 1996-02-12
US011455 1996-02-12

Publications (2)

Publication Number Publication Date
DE19704995A1 DE19704995A1 (de) 1997-10-30
DE19704995B4 true DE19704995B4 (de) 2005-05-19

Family

ID=21750459

Family Applications (1)

Application Number Title Priority Date Filing Date
DE19704995A Expired - Lifetime DE19704995B4 (de) 1996-02-12 1997-02-10 Integrierte Hochspannungs-Leistungsschaltung

Country Status (8)

Country Link
US (1) US5801418A (de)
JP (1) JP3214818B2 (de)
KR (1) KR100315128B1 (de)
DE (1) DE19704995B4 (de)
FR (1) FR2744835A1 (de)
GB (1) GB2310081B (de)
IT (1) IT1290295B1 (de)
SG (1) SG52915A1 (de)

Families Citing this family (39)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP3808116B2 (ja) * 1995-04-12 2006-08-09 富士電機デバイステクノロジー株式会社 高耐圧ｉｃ
EP0738011B1 (de) 1995-04-12 2014-12-10 Fuji Electric Co., Ltd. Integrierter Hochspannungsschaltkreis, Hochspannungsübergangsabschluss- struktur und MIS-Hochspannungstransistor
JP2766227B2 (ja) * 1995-08-30 1998-06-18 日本電気アイシーマイコンシステム株式会社 半導体記憶装置
JP3547955B2 (ja) * 1997-10-16 2004-07-28 株式会社ルネサステクノロジ 半導体装置
US6297533B1 (en) * 1997-12-04 2001-10-02 The Whitaker Corporation LDMOS structure with via grounded source
JP2000012799A (ja) 1998-06-25 2000-01-14 Nec Ic Microcomput Syst Ltd 半導体メモリ装置とその製造方法
EP0977264B1 (de) * 1998-07-31 2006-04-26 Freescale Semiconductor, Inc. Halbleiterstruktur für Treiberschaltkreise mit Pegelverschiebung
JP2000286391A (ja) * 1999-03-31 2000-10-13 Fuji Electric Co Ltd レベルシフタ
JP4945868B2 (ja) * 2001-09-04 2012-06-06 富士電機株式会社 集積回路
JP4326835B2 (ja) * 2003-05-20 2009-09-09 三菱電機株式会社 半導体装置、半導体装置の製造方法及び半導体装置の製造プロセス評価方法
US7135751B2 (en) * 2003-07-25 2006-11-14 Fuji Electric Device Technology Co., Ltd. High breakdown voltage junction terminating structure
US7049669B2 (en) * 2003-09-15 2006-05-23 Infineon Technologies Ag LDMOS transistor
JP4654574B2 (ja) * 2003-10-20 2011-03-23 トヨタ自動車株式会社 半導体装置
JP4832841B2 (ja) * 2005-09-22 2011-12-07 三菱電機株式会社 半導体装置
JP5070693B2 (ja) * 2005-11-11 2012-11-14 サンケン電気株式会社 半導体装置
JP4525629B2 (ja) * 2006-04-27 2010-08-18 富士電機システムズ株式会社 レベルシフタ
US7829928B2 (en) * 2006-06-26 2010-11-09 System General Corp. Semiconductor structure of a high side driver and method for manufacturing the same
US7759769B2 (en) * 2006-07-20 2010-07-20 System General Corp. Semiconductor structure of a high side driver
US7589393B2 (en) * 2006-07-25 2009-09-15 System General Corporation Semiconductor structure of a high side driver for two high voltage nodes with partially linked deep wells and method for manufacturing the same
JP5047653B2 (ja) * 2007-03-13 2012-10-10 三菱電機株式会社 半導体装置
FR2918504B1 (fr) * 2007-07-06 2009-11-27 St Microelectronics Sa Resistance integree diffusee
JP2009088385A (ja) 2007-10-02 2009-04-23 Sanken Electric Co Ltd 半導体装置及びその製造方法
JP5359264B2 (ja) * 2008-12-26 2013-12-04 富士電機株式会社 半導体装置
US8618627B2 (en) * 2010-06-24 2013-12-31 Fairchild Semiconductor Corporation Shielded level shift transistor
JP5479245B2 (ja) * 2010-07-01 2014-04-23 株式会社東芝 半導体装置
WO2012070174A1 (ja) 2010-11-25 2012-05-31 富士電機株式会社 半導体基板中の抵抗を利用するレベルシフト回路
JP2013038329A (ja) * 2011-08-10 2013-02-21 Toshiba Corp 半導体装置
JP5900125B2 (ja) * 2012-04-12 2016-04-06 富士電機株式会社 半導体基板中の寄生抵抗を利用するレベルシフト回路
KR20140006156A (ko) 2012-06-26 2014-01-16 페어차일드코리아반도체 주식회사 전력 반도체 소자
JP5996969B2 (ja) * 2012-08-24 2016-09-21 新電元工業株式会社 高耐圧半導体装置
JP5947151B2 (ja) * 2012-08-24 2016-07-06 新電元工業株式会社 高耐圧半導体装置
US9653561B2 (en) 2013-03-12 2017-05-16 Macronix International Co., Ltd. Low on resistance semiconductor device
WO2015001926A1 (ja) 2013-07-05 2015-01-08 富士電機株式会社 半導体装置
JP5987991B2 (ja) 2013-09-02 2016-09-07 富士電機株式会社 半導体装置
JP6277785B2 (ja) * 2014-03-07 2018-02-14 富士電機株式会社 半導体装置
JP2017045966A (ja) * 2015-08-28 2017-03-02 ルネサスエレクトロニクス株式会社 半導体装置
US10347621B2 (en) 2016-10-12 2019-07-09 Texas Instruments Incorporated Electrostatic discharge guard ring with snapback protection
JP7188026B2 (ja) * 2018-11-29 2022-12-13 富士電機株式会社 半導体集積回路
JP2022118366A (ja) 2021-02-02 2022-08-15 富士電機株式会社 半導体装置

Citations (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US5237193A (en) * 1988-06-24 1993-08-17 Siliconix Incorporated Lightly doped drain MOSFET with reduced on-resistance

Patent Citations (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US5237193A (en) * 1988-06-24 1993-08-17 Siliconix Incorporated Lightly doped drain MOSFET with reduced on-resistance

Non-Patent Citations (1)

* Cited by examiner, † Cited by third party
Title
Integrierte Leistungsschaltung, Typ IR 2110, Fa. International Rectifier Corporation *

Also Published As

Publication number Publication date
SG52915A1 (en) 1998-09-28
GB9702762D0 (en) 1997-04-02
ITMI970276A1 (it) 1998-08-12
GB2310081A (en) 1997-08-13
FR2744835A1 (fr) 1997-08-14
US5801418A (en) 1998-09-01
IT1290295B1 (it) 1998-10-22
JP3214818B2 (ja) 2001-10-02
KR970063662A (ko) 1997-09-12
KR100315128B1 (ko) 2002-02-28
JPH1027853A (ja) 1998-01-27
GB2310081B (en) 2001-03-07
DE19704995A1 (de) 1997-10-30

Similar Documents

Publication Publication Date Title
DE19704995B4 (de) Integrierte Hochspannungs-Leistungsschaltung
DE102008024467B4 (de) Halbleitervorrichtung
DE3816002C2 (de)
DE3586268T2 (de) Eingangs-schutzanordnung fuer vlsi-schaltungsanordnungen.
DE69331793T2 (de) Integriertes Leistungshalbleiterschaltkreisbauelement mit gleichförmiger elektrischer Feldverteilung
DE60034483T2 (de) L- und U-Gate-Bauelemente für SOI/SOS-Anwendungen
DE69834315T2 (de) Integrierte Schaltung mit einem VDMOS-Transistor, der gegen Überspannungen zwischen Source und Gate geschützt ist
DE19914697B4 (de) Verarmungs-MOS-Halbleiterbauelement und MOS-Leistungs-IC
DE19701189A1 (de) Halbleiterbauteil
DE3537004A1 (de) Vdmos-baustein
DE4405682A1 (de) Struktur einer Halbleiteranordnung
DE2903534A1 (de) Feldeffekttransistor
EP0099897A1 (de) Darlington-transistorschaltung.
DE202015105413U1 (de) Integrierte, floatende Diodenstruktur
DE19647398B4 (de) Bipolarer Transistor mit isoliertem Gate
DE3123239A1 (de) Mos-halbleitervorrichtung
EP1284019B1 (de) Halbleiter-leistungsbauelement
EP1412973B1 (de) Halbleiterstruktur mit feldplatte
DE19517975A1 (de) Polysilizium-Feldringstruktur für Leistungs-IC's
DE3876359T2 (de) Isolierter gate-transistor, verwendbar bei niedriger drain-source-spannung.
DE102006058228B4 (de) Halbleitervorrichtung
DE3622141C2 (de) Treiberelement für induktive Lasten
EP0656659B1 (de) ESD-Schutzstruktur für integrierte Schaltungen
DE69834451T2 (de) Schutzvorrichtung für einen integrierten MOS-Transistor gengen Spannungsgradienten
DE102007020249B4 (de) Halbleiterbauelement, Halbleitersensorstruktur sowie Vorrichtung und Verfahren zum Herstellen eines Halbleiterbauelement

Legal Events

Date Code Title Description
OP8 Request for examination as to paragraph 44 patent law
8364 No opposition during term of opposition
8328 Change in the person/name/address of the agent

Representative=s name: DR. WEITZEL & PARTNER, 89522 HEIDENHEIM

R071 Expiry of right