DE19517975A1 - Polysilizium-Feldringstruktur für Leistungs-IC's - Google Patents

Description

Die Erfindung bezieht sich auf integrierte Hochspannungs-Leistungsschaltungen der im Oberbegriff des Anspruchs 1 genann­ ten Art.

Integrierte Leistungsschaltungen (Leistungs-IC′s) sind gut bekannt und bestehen üblicherweise aus einer Schaltung, die eine oder mehrere Hochspannungsabschnitte und Niederspannungsab­ schnitte auf dem gleichen monolithischen Halbleiterplättchen aufweist. Sowohl die Hochspannungs- als auch die Niederspan­ nungsabschnitte können Analog-/Logikschaltungen enthalten, die aus CMOS-Bauteilen oder aus bipolaren Bauteilen sowie aus Leistungsbauteilen bestehen. Die Hochspannungsabschnitte sind voneinander und von dem Niederspannungsabschnitt durch eine geeignete Technologie getrennt, wie zum Beispiel durch eine Sperrschichtisolation, durch eine Eigenisolation oder durch eine dielektrische Isolation.

Die obere Oberfläche des Halbleiterplättchens weist einen geeigneten Passivierungsüberzug, beispielsweise aus Silizium­ oxyd (Silox), Siliziumnitrid oder Siliziumoxynitrid auf, über dem ein hochisolierender Kunststoffmaterial-Körper durch Formung aufgebracht ist. Das Kunststoffmaterial umschließt das Halb­ leiterplättchen vollständig und steht vollständig mit der oberen Oberfläche des Halbleiterplättchens in Berührung. Anschlußver­ bindungsstifte erstrecken sich durch das Kunststoffgehäuse und ergeben eine elektrische Verbindung mit dem Halbleiterplättchen. Eine typische integrierte Leistungsschaltung dieser Art ist der Hochspannungs-MOS-Gate-Treiber IR2112, der von der Firma Inter­ national Rectifier Corp., dem Anmelder der vorliegenden Erfin­ dung vertrieben wird.

Bei derartigen in einem Kunststoffgehäuse angeordneten inte­ grierten Hochspannungs-Leistungsschaltungen können zwei Arten von unerwünschten Oberflächen-Leckströmen auftreten. Einer dieser Leckströme ist der Leckstrom aufgrund von Oberflächen­ inversionen, die durch Metall-Polysilizium-Signalleitungen hervorgerufen werden. Diese Art von Leckstrom tritt lediglich unterhalb der Signalleitungen auf und überwiegt bei integrierten Niederspannungsschaltungen sowie bei integrierten Leistungs­ schaltungen. Weiterhin tritt diese Art von Leckstrom dauernd auf und sie ist relativ unabhängig von der Zeit und von Belastungen. Um derartige Leckströme oder Streufelder zu beseitigen, wurden in der Vergangenheit verschiedene Arten von Kanalstopper-Diffusionstechniken verwendet, die sich sowohl bei bipolaren als auch bei CMOS-Schaltungen als wirkungsvoll erwiesen haben.

Eine zweite Art von Leckstrom, die durch das Kunststoffgehäuse hervorgerufen wird, ergibt sich aufgrund einer Oberflächenin­ version, die durch bewegliche Ionen in dem Kunststoffgehäuse hervorgerufen wird. Es wird angenommen, daß bei Hochtemperatur- und Sperrspannungsbedingungen die beweglichen Ionenverunreini­ gungen, die in dem Kunststoffmaterial vorhanden sind, sich frei über die Halbleiterplättchenoberfläche bewegen und sich an bestimmten Bereichen der Halbleiterplättchen-Oberfläche an­ sammeln, wodurch eine Oberflächeninversion des darunterliegenden Siliziummaterials hervorgerufen wird. Diese Art von Leckströmen und Streufeldern kann zwischen Diffusionen der gleichen Art und mit unterschiedlichem Potential auftreten, und die Auswirkungen hiervon sind bei integrierten Leistungsschaltungen stärker aus­ geprägt. Weiterhin ändert sich diese Art von Leckstrom oder Streufeldern mit der Größe und der Dauer sowohl der Temperatur als auch der Sperrspannungsbelastung.

Im Fall von integrierten Leistungsschaltungen, die lediglich aus bipolaren Bauteilen bestehen, wurden verschiedene Arten von Feldplattenstrukturen verwendet, um die Siliziumoberfläche gegenüber einer unerwünschten Inversion abzuschirmen. Beispiels­ weise kann bei einer lateralen PNP-Struktur die Emitter-Metalleitung erweitert werden, um die Basis abzuschirmen. Diese Struktur ist jedoch bei einer CMOS-Schaltung nicht wirksam, weil das Drain-Metall den Sourcebereich nicht abschirmen kann und weil weder die Source-Metallisierung noch das Gate-Polysi­ liziummaterial ein festes Potential aufweisen.

Daher wird ein wirkungsvolles Verfahren zur Beseitigung beider Arten von Oberflächenleckströmen oder -streufeldern für eine integrierte Leistungsschaltung benötigt, die aus CMOS-Schal­ tungen besteht. Ohne die Beseitigung derartiger Leckströme oder Streufelder, insbesondere der zweiten Art, sind integrierte Leistungsschaltungen auf niedrigere Temperaturen und Bedingungen mit niedrigeren Spannungen beschränkt, so daß die Beweglichkeit der ionisierten Verunreinigungen verringert wird. Die Möglich­ keit, bei 150°C und bei der vollen Sperrspannung zu arbeiten, ist erforderlich, weil integrierte Leistungsschaltungen in vielen Fällen eine erhebliche Leistung aufnehmen und bei hohen Umgebungstemperaturbedingungen arbeiten müssen.

Der Erfindung liegt damit die Aufgabe zugrunde, eine integrierte Hochspannungs-Leistungsschaltung zu schaffen, bei der das Pro­ blem der Leckströme oder Streufelder der eingangs beschriebenen Art beseitigt ist.

Diese Aufgabe wird durch die im Patentanspruch 1 angegebenen Merkmale gelöst.

Vorteilhafte Ausgestaltungen und Weiterbildungen der Erfindung ergeben sich aus den Unteransprüchen.

Bei der erfindungsgemäßen integrierten Hochspannungs-Leistungs­ schaltung wird eine neuartige Polysilizium-Feldringstruktur geschaffen, die jede Art von unerwünschten Oberflächen-Leck­ strömen beseitigt und bei der alle Diffusionssenken, die zu Streufeldern beitragen können, von Feldringen umgeben sind, die auf ein Potential vorgespannt sind, das durch Felder induzierte Leckströme sperrt.

Um alle parasitären PMOS-Leckströme oder Streufelder in einer CMOS-Schaltung zu beseitigen, sind beispielsweise alle Diffu­ sionen vom P-Leitungstyp, die nicht auf Erdpotential bezogen sind, von Polysilizium-Feldringen umgeben, die mit dem Ver­ sorgungspotential verbunden sind. Um alle parasitären NMOS-Leckströme und Streufelder zu beseitigen, sind alle Diffusionen vom N-Leitungstyp, die nicht auf Versorgungspotential bezogen sind, von Polysilizium-Ringen umgeben, die auf Erdpotential vor­ gespannt sind. Daher können unbeabsichtigte Inversionsbereiche nicht von keinen der Diffusionen vom P- oder N-Leitungstyp in der CMOS-Schaltung gebildet werden. Weiterhin sind derartige Ringe unterhalb aller Signalleitungen angeordnet, wie zum Beispiel der Metallisierungsschicht und der Gate-Polysilizium-Schicht. Diese Technik erfordert daher eine zusätzlich Poly­ silizium-Schicht, die vor dem Gate-Silizium abgeschieden wird, und sie ist besonders bei einer Technologie kostengünstig, die eine derartige Schicht verwendet. Derartige Polysiliziumringe werden mit Abstand von der Halbleiterplättchenoberfläche und isoliert hiervon angeordnet, und sie sind mit Abstand von der Innenoberfläche des Kunststoffgehäuses, das das Halbleiter­ plättchen aufnimmt, angeordnet und von dieser isoliert.

Ein Ausführungsbeispiel dieser Erfindung wird im folgenden anhand der Zeichnungen noch näher erläutert.

In den Zeichnungen zeigen:

Fig. 1 ein Schaltbild einer verallgemeinerten Schaltung, die als integrierte Leistungsschaltung ausgeführt werden kann,

Fig. 2 eine Querschnittsansicht eines Teils eines Halbleiterplättchens, das die Schaltung nach Fig. 1 enthält und eine Ausführungsform der Erfindung zur Verbesserung der Tempera­ tur- und Spannungsstabilität sowie zur Verringerung von Streu­ feldern verwendet,

Fig. 3 eine Draufsicht auf eine MOSFET-Struktur, die eine Ausführungsform der Erfindung darstellt.

In Fig. 1 ist schematisch eine einfache Schaltung gezeigt, die Hochspannungs- und Niederspannungs-Abschnitte aufweist, die in Form einer integrierten Leistungsschaltung ausgebildet werden können. Es ist verständlich, daß integrierte Leistungsschal­ tungen sowohl hinsichtlich ihrer Hochspannungs- als auch ihrer Niederspannungsabschnitte und hinsichtlich der Ausführung dieser Abschnitte äußerst kompliziert sind. Die Grundgedanken der vor­ liegenden Erfindung können jedoch leicht an einer vereinfachten integrierten Leistungsschaltung auf der Grundlage der Schaltung nach Fig. 1 erläutert werden.

Die Schaltung nach Fig. 1 enthält eine bei einer hohen Spannung (beispielsweise 600 Volt) arbeitende Schaltung, die aus komple­ mentären N-Kanal- und P-Kanal-MOSFET′s 10 bis 13 besteht. Diese werden an einer geeigneten Niederspannungs-Steuerschaltung (beispielsweise 15 Volt) betrieben, die aus komplementären N- und P-Kanal-MOSFET′s 15 bis 18 besteht. Die Niederspannungs­ schaltung, die die MOSFET′s 15 bis 18 enthält, ist mit der Hochspannungsschaltung, die die MOSFET′s 10 bis 13 enthält, über eine Pegelschieberschaltung 14 verbunden.

Die Source-Elektroden der MOSFET′s 11 und 13 sind mit einer Hochspannungsquelle VB verbunden, die eine Spannung von 615 Volt aufweisen kann, während die Source-Elektroden der MOSFET′s 10 und 12 auf einer Spannung VS liegen, die 600 Volt betragen kann. Die Source-Elektroden der MOSFET′s 16 und 18 sind mit einer Niederspannungsquelle bei 15 Volt verbunden, während die Source-Elektroden der MOSFET′s 15 und 17 mit Erdpotential ver­ bunden sind:. Die Schaltung nach Fig. 1 kann beispielsweise einen Treiber für die spannungsseitigen MOSFET′s einer Brückenschal­ tung bilden, die ein Hochspannungs-Gate-Eingangssignal gegenüber Erde benötigt. Derartige Bauteile sind vollständig in dem Datenblatt PD-6.026 vom Juni 1993 für den IR2112-Leistungs- MOSFET-/IGBT-Gate-Treiber beschrieben, das von der Firma International Rectifier Corp. veröffentlicht wurde.

Wenn die Schaltung nach Fig. 1 auf einem gemeinsamen Halbleiter­ plättchen ausgebildet wird, so sind die Hochspannungs- und Niederspannungsschaltungen seitlich voneinander isoliert. Fig. 2 zeigt einen Teil eines derartigen Halbleiterplättchens im Querschnitt. Gemäß Fig. 2 besteht ein Halbleiterplättchen 20 aus einem P(-)-Substrat 21, auf dem eine epitaxiale Schicht 22 aus N(-)-Silizium aufgewachsen wurde. Der N(-)-Bereich 22 ist durch P(+)-Senkenbereiche 30, 31 und 32 in Hochspannungs- und Niederspannungsbereiche unterteilt. Die Senkenbereiche 30 und 31 umgrenzen somit einen Hochspannungs-Bauteilbereich 40 in der epitaxialen Schicht 22, der von dem Niederspannungsbereich 41 getrennt ist. Die Bereiche 40 und 41 können irgendeine gewünsch­ te Topologie aufweisen. Weiterhin kann irgendeine gewünschte Isolationstechnik zwischen den Bereichen 40 und 41 verwendet werden.

Die Hochspannungsschaltung mit dem MOSFET′s 10 bis 13 nach Fig. 1 ist als in dem Hochspannungsbereich 40 ausgebildet dargestellt. Die P(+)-Kontaktbereiche 62 und 63, die in die Schicht 22 eindiffundiert sind, stellen irgendwelche der Source- und Drain-Bereiche der P-Kanal-MOSFET′s 11 und 13 nach Fig. 1 dar. Der P-Bereich 64 ist in die Schicht 22 eindiffundiert, um den Senkenbereich vom P-Leitungstyp zu bilden. Die N(+)-Kontakt­ bereiche 60 und 61, die in den Bereich 64 vom P-Leitungstyp eindiffundiert sind, stellen irgendwelche der Source- und Drain-Bereiche der N-Kanal-MOSFET′s 10 und 12 nach Fig. 1 dar.

Die Niederspannungs-Steuerschaltung mit den MOSFET′s 15 bis 18 in Fig. 1 ist schematisch als in dem Bereich 41 ausgebildet dar­ gestellt. Der N(+)-Kontaktbereich 25 ist in den Bereich 41 ein­ diffundiert und nimmt irgendeine Elektrode auf, die mit der Niederspannungsversorgung verbunden ist. Der Niederspannungs-Steuerbereich 24 würde ebenfalls Diffusionen enthalten, die zu den Diffusionen 60 bis 64 in dem Hochspannungsbereich 40 iden­ tisch sind. Alle N(+)- und P(+)-Diffusionen in dem Nieder­ spannungs-Steuerbereich 24 würden jedoch Elektroden aufnehmen, die auf Potentialen zwischen 15 Volt und 0 Volt liegen, und diese würden die Source- und Drain-Bereiche der MOSFET′s 15 bis 18 in Fig. 1 darstellen.

N(+)-Kontaktbereiche 26 und 27 sind in die Schicht 22 ein­ diffundiert und nehmen metallische Elektroden auf, die auf Potentialen zwischen 615 V und 0 V liegen können. Die P(+)-Senkenbereiche 30, 31 und 32 nehmen Elektroden auf, die auf Null- oder Erdpotential liegen. P(-)-Resurf-Bereiche 50 und 51 können den Hochspannungsbereich 40 umgeben, um eine Isolation gegenüber dem Niederspannungsbereich 41 zu schaffen.

Wie dies üblich ist, sind alle Bauteile innerhalb der Silizium­ oberflächen von einer Isolierschicht überzogen, beispielsweise von einer Niedrigtemperatur-Siliziumdioxyd-(Silox-)Schicht 80, die eine Dicke von ungefähr 1,5 µm aufweisen kann. Kontakte an alle an der Oberfläche gelegenen Elektroden durchdringen die Isolierschicht 80 und sind zu geeigneten nicht gezeigten exter­ nen Anschlußstiften geführt.

Das Bauteil nach Fig. 2 ist weiterhin in üblicher Weise in einem Kunststoffgehäuse 81 angeordnet, das über der oberen Oberfläche des fertigen Halbleiterplättchens liegt und mit dieser in Be­ rührung steht, wie dies schematisch in Fig. 2 gezeigt ist. Das Kunststoffmaterial, das für das Gehäuse verwendet wird, kann irgendein geeignetes Isoliermaterial sein, wie es beispiels­ weise unter den Handelsnamen Nitto MP-150SG, Nitto MP-180 und Hysol MG15-F vertrieben wird.

Es wurde festgestellt, daß bei der soweit beschriebenen Struktur Oberflächen-Streufeld-Leckströme auftreten, die durch die beweglichen Ionen in dem Kunststoffgehäuse sowie in den Signal­ leitungen hervorgerufen werden. Fig. 2 zeigt die beweglichen Ionen in dem Kunststoffgehäuse, die sich an der Grenzschicht zwischen der Schicht 80 und dem Gehäuse 81 mit der Zeit aufgrund der hohen Temperatur und der hohen an das Halbleiterplättchen angelegten Spannung angesammelt haben. Diese bewewglichen Ionen können eine Oberflächeninversion in den Bereichen 40 und 64 ge­ mäß Fig. 2 hervorrufen. Diese Leckströme und Streufelder sind weiterhin in Fig. 1 als Leckströme zwischen den Source- und Drain-Diffusionen der gleichen Art dargestellt. Während sich der Streufeld-Leckstrom, der durch die Signalleitungen hervor­ gerufen wird, nicht mit der Zeit ändert, vergrößert sich der durch die beweglichen Ionen in dem Kunststoffgehäuse hervor­ gerufene Streufeld-Leckstrom mit der Zeit, wenn das Halbleiter­ plättchen bei einer hohen Spannung und hoher Temperatur betrie­ ben wird. Das letztgenannte Streufeld steigt daher schneller an, wenn das Halbleiterplättchen bei höheren Spannungen und/oder höheren Temperaturen betrieben wird, so daß das Halbleiterplätt­ chen temperaturunstabil ist.

Gemäß der vorliegenden Erfindung wird der Streufeld-Leckstrom­ pfad zwischen den Diffusionen 60 und 61 dadurch unterbrochen, daß ein Polysiliziumring 71 abgeschieden wird, der eine Elek­ trode 71A aufnimmt, die mit dem niedrigsten Potential in dem Bereich 40 verbunden ist. In gleicher Weise wird der Streufeld-Leckstrompfad zwischen den Diffusionen 62 und 63 dadurch unter­ brochen, daß ein Polysiliziumring 70 abgeschieden wird, der eine Elektrode 70a aufnimmt, die mit dem höchstem Potential in dem Bereich 40 verbunden ist. Die gleiche Polysilizium-Ring­ struktur kann in dem Niederspannungs-Steuerbereich 24 ausgebil­ det werden, wobei der Unterschied darin besteht, daß alle Ringe statt dessen mit 15 V und 0 V verbunden würden.

Die Polysiliziumringe 70 und 71 schirmen im Ergebnis die Siliziumoberfläche unterhalb jedes Ringes gegenüber den beweg­ lichen Ionen in dem Kunststoffgehäuse ab, wodurch eine Ober­ flächeninversion verhindert wird. Die Polysiliziumringe 70 und 71 können einen Abstand von ungefähr 1,2 µm oberhalb der Ober­ fläche des Halbleiterplättchens 20 aufweisen, und sie können eine Breite von 3,5 µm und eine Höhe von 0,5 µm aufweisen.

Die in Fig. 2 gezeigten Polysiliziumringe 70 und 71 sind ledig­ lich schematische Darstellungen. Bei einer tatsächlichen Aus­ führung würden die Ringe jeden Diffussionsbereich vollständig umgeben, um Streufeld-Leckströme in allen Richtungen zu verhin­ dern. Fig. 3 zeigt eine typische Topologie gemäß der Erfindung und zeigt den Schutz eines einzelnen MOSFET′s. Entsprechend bilden mit Abstand voneinander angeordnete Diffusionsbereiche 120 und 121 und die Gate-Polysilizium-Leitung 124 zusammen entweder einen N-Kanal- oder einen P-Kanal-MOSFET, in Abhängig­ keit davon, ob die Diffusionen 120 und 121 vom N- oder P-Lei­ tungstyp in einem jeweils den entgegengesetzten Leitungstyp aufweisenden Substrat 125 sind. Die Source- und Drain-Bereiche des MOSFET sind mit metallischen Elektroden 122 bzw. 123 über Kontaktöffnungen 110 und 111 verbunden. Ein Polysiliziumring 130, der mit Abstand oberhalb des Substrates 125 angeordnet ist (nach Art der Ringe 70 und 71 nach Fig. 2), umgibt die gesamte Erstreckung der Diffusion 120 und 121.

Eine Struktur ohne den Polysiliziumring 130 ist beiden Arten von Streufeld-Leckströmen ausgesetzt, wie sie weiter oben be­ schrieben wurden. Ein Streufeld, das durch die Signalleitungen induziert würde, würde Leckströme über die Signalleitungen 124, 122 und 123 an irgendeine andere Diffusion des gleichen Typs hervorrufen, die mit einer anderen Vorspannung verbunden sind. Der Streufeld-Leckstrom, der durch die beweglichen Ionen in dem Kunststoffgehäuse induziert würde, würde zu Leckströmen über alle Oberflächen führen, die die Bereiche 121 und 122 umgeben, mit Ausnahme der Bereiche unterhalb der Signalleitungen 122, 123 und 124. Derartige Leckströme könnten weiterhin zwischen irgend­ welchen anderen Diffusionsbereichen der gleichen Art auftreten, die mit unterschiedlichen Potentialen verbunden sind.

Durch Hinzufügen der Polysilizium-Feldringstruktur 130, die unterhalb der Leitungen 122, 123 und 124 angeordnet und mit einem geeigneten Potential verbunden ist, werden beide Arten von Streufeld-Leckströmen zwischen den Bereichen 120 und 121 und irgendwelchen anderen Diffusionsbereichen beseitigt.

Die vorstehend beschriebene neuartige Feldringstruktur kann für andere Bauteile als für MOSFET′ s verwendet werden, beispiels­ weise für bipolare Transistoren, Widerstände, Kondensatoren, Dioden und so weiter.

Die vorstehende Beschreibung des Ausführungsbeispiels stellt daher lediglich ein mögliches Ausführungsbeispiel des Grund­ gedankens der Erfindung dar.

Claims (3)

1. Integriertes CMOS-Schaltungsplättchen mit einem Silizium­ substrat von einem Leitungstyp, das eine Grenzschichten auf­ nehmende Oberfläche aufweist; mit einer Diffusionssenke des anderen Leitungstyps in der die Grenzschichten aufnehmenden Oberfläche; mit zumindestens ersten und zweiten, einen Abstand voneinander aufweisenden Diffusionsbereichen des einen Leitungs­ typs, die in der Senke ausgebildet sind und sich von der die Grenzschichten aufnehmenden Oberfläche aus erstrecken; mit zumindestens dritten und vierten, mit Abstand voneinander ange­ ordneten Diffusionsbereichen des anderen Leitungstyps, die in der die Grenzschichten aufnehmenden Oberfläche ausgebildet sind, wobei die ersten und zweiten Diffusionsbereiche einen Teil der Struktur von ersten und zweiten MOS-Transistoren des anderen Leitungstyps bilden, wobei die dritten und vierten Diffusionen einen Teil der Struktur von dritten und vierten MOS-Transistoren des einen Leitungstyps bilden, wobei die ersten, zweiten, drit­ ten und vierten Transistoren so verbunden sind, daß sie eine CMOS-Schaltung mit einem Versorgungs-Eingangsanschluß und einem Erdpotential-Anschluß bilden, und wobei die die Grenzschichten aufnehmende Oberfläche des Substrates einen Isolierüberzug auf­ weist; und mit einem Kunststoff-Halbleiterplättchen-Gehäuse, das aufgrund seiner Eigenart Verunreinigungsionen aufweist und mit dem Isolierüberzug in Berührung steht, dadurch gekennzeichnet, daß eine Vielzahl von Polysilizium-Ringen (70, 71) in den Isolierüberzug (80) eingebettet ist und zumindestens teilweise jeweilige der ersten, zweiten, dritten und vierten Diffusionsbereiche umgibt, daß die die ersten und zweiten Diffusionen umgebenden Ringe mit dem Versorgungsan­ schluß oder mit dem Erdpotentialanschluß verbunden sind, um die Inversion der Siliziumoberfläche unterhalb der Ringe aufgrund von Verunreinigungsionen in dem Kunststoffgehäuse zu stoppen, und daß die dritten und vierten Diffusionen mit den anderen der Versorgungs- oder Erdpotentialanschlüsse verbunden sind.

2. Integriertes Schaltungsplättchen mit:

einem Siliziumsubstrat (20) mit einem ersten Leitungstyp,
einer Siliziumschicht (22) mit einem zweiten Leitungstyp, die zumindestens einen Hochspannungsabschnitt (40) und zumin­ destens einen Niederspannungsabschnitt (41) aufweist,
zumindestens einem Isolierteil (30, 31, 32) zum Isolieren des zumindestens einen Hochspannungsabschnittes (40) von dem zumindestens einen Niederspannungsabschnitt (41),
einer Passivierungsschicht (80), die auf einer oberen Oberfläche des Siliziumsubstrates (20) gelegen ist,
einem Kunststoffgehäuse (81), das auf einer oberen Ober­ fläche der Passivierungsschicht (80) gelegen ist, um eine obere Oberfläche des Halbleiterplättchens einzuschließen,
einer Vielzahl von Verbindungsstiften, die sich durch das Kunststoffgehäuse hindurcherstrecken, um eine elektrische Ver­ bindung mit dem Halbleiterplättchen herzustellen,
zumindestens einem Polysiliziumring (70, 71), der das zumindestens eine Isolierteil (30, 31, 32) umgibt, um den Ein­ tritt von Oberflächen-Streufeldern von Verunreinigungsionen, die in dem Kunststoffgehäuse (81) enthalten sind, in das Siliziumsubstrat zu verhindern.