JP5359264B2 - 半導体装置 - Google Patents

半導体装置 Download PDF

Info

Publication number
JP5359264B2
JP5359264B2 JP2008332838A JP2008332838A JP5359264B2 JP 5359264 B2 JP5359264 B2 JP 5359264B2 JP 2008332838 A JP2008332838 A JP 2008332838A JP 2008332838 A JP2008332838 A JP 2008332838A JP 5359264 B2 JP5359264 B2 JP 5359264B2
Authority
JP
Japan
Prior art keywords
substrate
semiconductor device
circuit
reference circuit
gnd
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Expired - Fee Related
Application number
JP2008332838A
Other languages
English (en)
Other versions
JP2010154721A (ja
Inventor
俊 斉藤
裕之 太田
明夫 北村
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Fuji Electric Co Ltd
Original Assignee
Fuji Electric Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Fuji Electric Co Ltd filed Critical Fuji Electric Co Ltd
Priority to JP2008332838A priority Critical patent/JP5359264B2/ja
Publication of JP2010154721A publication Critical patent/JP2010154721A/ja
Application granted granted Critical
Publication of JP5359264B2 publication Critical patent/JP5359264B2/ja
Expired - Fee Related legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02—Bonding areas; Manufacturing methods related thereto
    • H01L2224/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
    • H01L2224/05—Structure, shape, material or disposition of the bonding areas prior to the connecting process of an individual bonding area
    • H01L2224/0554—External layer
    • H01L2224/0555—Shape
    • H01L2224/05552—Shape in top view
    • H01L2224/05554—Shape in top view being square
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
    • H01L2224/31—Structure, shape, material or disposition of the layer connectors after the connecting process
    • H01L2224/32—Structure, shape, material or disposition of the layer connectors after the connecting process of an individual layer connector
    • H01L2224/321—Disposition
    • H01L2224/32151—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/32221—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/32245—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being metallic
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/44—Structure, shape, material or disposition of the wire connectors prior to the connecting process
    • H01L2224/45—Structure, shape, material or disposition of the wire connectors prior to the connecting process of an individual wire connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/44—Structure, shape, material or disposition of the wire connectors prior to the connecting process
    • H01L2224/45—Structure, shape, material or disposition of the wire connectors prior to the connecting process of an individual wire connector
    • H01L2224/45001—Core members of the connector
    • H01L2224/45099—Material
    • H01L2224/451—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron (B), silicon (Si), germanium (Ge), arsenic (As), antimony (Sb), tellurium (Te) and polonium (Po), and alloys thereof
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/481—Disposition
    • H01L2224/48135—Connecting between different semiconductor or solid-state bodies, i.e. chip-to-chip
    • H01L2224/48137—Connecting between different semiconductor or solid-state bodies, i.e. chip-to-chip the bodies being arranged next to each other, e.g. on a common substrate
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/481—Disposition
    • H01L2224/48151—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/48221—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/48245—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being metallic
    • H01L2224/48247—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being metallic connecting the wire to a bond pad of the item
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/49—Structure, shape, material or disposition of the wire connectors after the connecting process of a plurality of wire connectors
    • H01L2224/491—Disposition
    • H01L2224/4912—Layout
    • H01L2224/49175—Parallel arrangements
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/73—Means for bonding being of different types provided for in two or more of groups H01L2224/10, H01L2224/18, H01L2224/26, H01L2224/34, H01L2224/42, H01L2224/50, H01L2224/63, H01L2224/71
    • H01L2224/732—Location after the connecting process
    • H01L2224/73251—Location after the connecting process on different surfaces
    • H01L2224/73265—Layer and wire connectors
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/10—Details of semiconductor or other solid state devices to be connected
    • H01L2924/11—Device type
    • H01L2924/13—Discrete devices, e.g. 3 terminal devices
    • H01L2924/1304—Transistor
    • H01L2924/1305—Bipolar Junction Transistor [BJT]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/10—Details of semiconductor or other solid state devices to be connected
    • H01L2924/11—Device type
    • H01L2924/13—Discrete devices, e.g. 3 terminal devices
    • H01L2924/1304—Transistor
    • H01L2924/1305—Bipolar Junction Transistor [BJT]
    • H01L2924/13055—Insulated gate bipolar transistor [IGBT]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/10—Details of semiconductor or other solid state devices to be connected
    • H01L2924/11—Device type
    • H01L2924/13—Discrete devices, e.g. 3 terminal devices
    • H01L2924/1304—Transistor
    • H01L2924/1306—Field-effect transistor [FET]
    • H01L2924/13091—Metal-Oxide-Semiconductor Field-Effect Transistor [MOSFET]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/10—Details of semiconductor or other solid state devices to be connected
    • H01L2924/11—Device type
    • H01L2924/14—Integrated circuits

Landscapes

  • Power Conversion In General (AREA)
  • Semiconductor Integrated Circuits (AREA)

Description

この発明は、パワーデバイスなどのスイッチング素子の駆動制御などに用いられる制御用ＩＣ等の半導体装置に関する。
近年、モータ制御用のインバータやスイッチング電源に用いられるＭＯＳＦＥＴ（Ｍｅｔａｌ Ｏｘｉｄｅ Ｓｅｍｉｃｏｎｄｕｃｔｏｒ Ｆｉｅｌｄ Ｅｆｆｅｃｔ Ｔｒａｎｓｉｓｔｏｒ：絶縁ゲート型電界効果トランジスタ）またはＩＧＢＴ（Ｉｎｓｕｌａｔｅｄ Ｇａｔｅ Ｂｉｐｏｌａｒ Ｔｒａｎｓｉｓｔｏｒ：絶縁ゲート型バイポーラトランジスタ）などのパワーデバイスを駆動させるＩＣ（Ｉｎｔｅｇｒａｔｅｄ Ｃｉｒｃｕｉｔ：集積回路）として、数百ボルトクラスの高耐圧ＩＣ（以下ＨＶＩＣ：Ｈｉｇｈ Ｖｏｌｔａｇｅ Ｉｎｔｅｇｒａｔｅｄ Ｃｉｒｃｕｉｔとする）が実用化されつつある。
図１０は、従来の共振形ハーフブリッジ電源について示す回路構成図である。図１０に示すように、従来の共振形ハーフブリッジ電源は、ＨＶＩＣ１５０を備えており、ＨＶＩＣ１５０の出力端子が、ワイヤ配線などによってＭＯＳＦＥＴ１、２に接続されている。そして、このＨＶＩＣ１５０が、ＭＯＳＦＥＴ１、２のゲートに駆動信号を与えることで、ＭＯＳＦＥＴ１、２を駆動させる。
図１０においては、高電位側ＭＯＳＦＥＴ１のドレイン端子は、第１配線３に接続されている。第１配線３には、約４００Ｖ〜５００Ｖ程度の直流の高電圧が印加される。また、低電位側ＭＯＳＦＥＴ２のソース端子は、グランド（以下、ＧＮＤとする）に接続されている。そして、高電位側ＭＯＳＦＥＴ１のソース端子と、低電位側ＭＯＳＦＥＴ２のドレイン端子とは、第２配線４によって接続されている。
ここで、第２配線４の電位は、高電圧電源の高電位側の電位をＶＩＮ、低電位側の電位をＧＮＤとした場合、ＭＯＳＦＥＴ１およびＭＯＳＦＥＴ２のスイッチングに応じて、ＧＮＤ〜ＶＩＮの間を変動する電位となる。したがって、高電位側ＭＯＳＦＥＴ１を駆動させるためには、ＧＮＤ〜ＶＩＮの間で変動する電位を基準電位としてゲートを駆動させる浮遊基準回路が必要となる。また、この浮遊基準回路と、ＧＮＤレベルを基準電位とする低電位基準回路（ＧＮＤ基準回路）内の制御回路と、の間にレベルシフト回路が必要となる。このため、浮遊基準回路とレベルシフト回路を内蔵したＨＶＩＣ１５０が提案されている。
図１１は、図１０におけるＨＶＩＣの内部構成について示すブロック図である。図１１に示すように、ＨＶＩＣ１５０は、１つのＡ基板１５１に設けられており、制御回路２０１と、駆動回路２０２と、浮遊基準回路２０３と、第１レベルシフト回路（以下、レベルアップ回路とする）２１０と、第２レベルシフト回路（以下、レベルダウン回路とする）２１１と、を備えている。また、ＨＶＩＣ１５０におけるゲート駆動回路を備えた浮遊基準回路２０３および駆動回路２０２の出力端子は、それぞれ高電位側ＭＯＳＦＥＴ１および低電位側ＭＯＳＦＥＴ２のゲート電極にワイヤ配線などで電気的に接続されている。なお、制御回路２０１および駆動回路２０２は、ＧＮＤを基準電位とするＧＮＤ基準回路２１２である。
制御回路２０１は、ＭＯＳＦＥＴ１、２をＯＮ／ＯＦＦさせるための制御信号（以下、ＯＮ／ＯＦＦ信号とする）を生成する。また、制御回路２０１は、浮遊基準回路２０３からアラーム信号やウォーニング信号を受信する。
浮遊基準回路２０３は、ＶＩＮ側に接続されている高電位側ＭＯＳＦＥＴ１のゲート端子に駆動信号を与える回路であり、ＭＯＳＦＥＴのスイッチングに応じて変動する出力電位を基準とする回路である。すなわち、浮遊基準回路２０３は、制御回路２０１で生成されたＭＯＳＦＥＴのＯＮ／ＯＦＦ信号を、レベルアップ回路２１０を介して受信し、受信したＯＮ／ＯＦＦ信号に応じて高電位側ＭＯＳＦＥＴ１をＯＮ／ＯＦＦさせる。
さらに、浮遊基準回路２０３は、ＭＯＳＦＥＴ１を対象とする温度検出や過電流保護、低電圧保護などの機能を有しており、これらの検出情報に基づいて高電位側ＭＯＳＦＥＴ１をＯＦＦにする。また、例えばこれらの検出情報に基づくアラーム信号やウォーニング信号を、レベルダウン回路２１１を介して、制御回路２０１に送信する。
駆動回路２０２は、制御回路２０１で生成されたＭＯＳＦＥＴのＯＮ／ＯＦＦ信号を受信し、受信したＯＮ／ＯＦＦ信号に応じて低電位側ＭＯＳＦＥＴ２をＯＮ／ＯＦＦさせる。レベルアップ回路２１０は、制御回路２０１で生成されたＭＯＳＦＥＴのＯＮ／ＯＦＦ信号を、ＧＮＤ基準からＧＮＤより高電位の浮遊基準の信号レベルに変換して、浮遊基準回路２０３に出力する。
レベルアップ回路２１０は、高耐圧ＮＭＯＳＦＥＴ２０４と、第１レベルシフト抵抗（第１抵抗）２０５と、を備えている。第１レベルシフト抵抗２０５は、高耐圧ＮＭＯＳＦＥＴのドレイン端子に接続されている。レベルアップ回路２１０においては、高耐圧ＮＭＯＳＦＥＴ２０４のゲート端子がソース端子に対して、しきい値以上の正電位にバイアスされると、高耐圧ＮＭＯＳＦＥＴ２０４がＯＮ状態となり、第１レベルシフト抵抗２０５に電流が流れて信号電圧が発生する。この信号電圧は、浮遊基準の信号レベルに変換されたＯＮ／ＯＦＦ信号として浮遊基準回路２０３に供給される。
レベルダウン回路２１１は、浮遊基準回路２０３で発生した浮遊基準の信号電圧をＧＮＤ基準の信号電圧に変換し、制御回路２０１に出力する。すなわち、レベルダウン回路２１１は、高耐圧ＰＭＯＳＦＥＴ２０７と、高耐圧ＰＭＯＳＦＥＴ２０７のドレイン端子に接続された第２レベルシフト抵抗（第２抵抗）２０８を備えている。レベルダウン回路２１１においては、高耐圧ＰＭＯＳＦＥＴ２０７のゲート端子がソース端子に対して、しきい値以下の負電位にバイアスされると、高耐圧ＰＭＯＳＦＥＴ２０７がＯＮ状態となり、第２レベルシフト抵抗２０８に電流が流れて信号電圧が発生する。この信号電圧は、ＧＮＤ基準の信号レベルに変換されたアラーム信号やウォーニング信号として制御回路２０１に供給される。
図１２は、従来のＨＶＩＣを半導体基板に形成したときの要部を示す概略図である。図１２においては、単一の基板１５１上にＧＮＤ基準回路２１２と浮遊基準回路２０３とレベルシフト回路とが設けられている。
図１２に示すように、浮遊基準回路２０３は、耐圧構造部（ＨＶＪＴ：高耐圧終端接合構造）２０６に囲まれている。図１２において、レベルアップ回路２１０は、ＧＮＤ基準の高耐圧ＮＭＯＳＦＥＴ２０４と、浮遊基準の第１レベルシフト抵抗２０５と、によって構成されている。ここで、ＧＮＤ基準の高耐圧ＮＭＯＳＦＥＴ２０４のドレイン部分は、ＨＶＪＴ２０６と類似の構造２０９によって耐圧が確保されている。そして、この高耐圧ＮＭＯＳＦＥＴ２０４のドレインパッド部と、第１レベルシフト抵抗２０５とが、ドレイン配線により電気的に接続されている。
また、図１２において、レベルダウン回路２１１は、浮遊基準の高耐圧ＰＭＯＳＦＥＴ２０７と、ＧＮＤ基準の第２レベルシフト抵抗２０８と、によって構成されている。そして、この高耐圧ＰＭＯＳＦＥＴ２０７のドレインパッド部と、第２レベルシフト抵抗２０８とが、アルミ配線等により電気的に接続されている。また、高耐圧ＰＭＯＳＦＥＴ２０７のドレイン部分は、ＨＶＪＴ２０６と類似の構造２１６によって耐圧が確保されている。さらに、浮遊基準回路２０３は、ＨＶＪＴ２０６によって、ＧＮＤ基準回路２１２から電気的に絶縁されている。
このように、ＧＮＤ基準回路２１２と、浮遊基準回路２０３と、レベルシフト回路２１０、２１１と、を１つのチップに集積する場合、浮遊基準回路２０３およびレベルシフト回路２１０、２１１が高耐圧である必要がある。したがって、十分な耐圧を得るためには、耐圧構造の幅を広く取らなければならず、チップ面積が増大するという問題がある。
このような問題を解決するため、ＧＮＤ基準回路と浮遊基準回路とを別の基板に形成する方法が提案されている（例えば、下記特許文献１参照。）。図１３および図１５は、従来の浮遊基準回路とＧＮＤ基準回路とを別の基板に設けたＨＶＩＣの構造の一例について示す概略図である。また、図１４および図１６は、従来の浮遊基準回路とＧＮＤ基準回路とを別の基板に設けたＨＶＩＣの構造の一例について示す概略側面図である。
図１３または図１４に示すように、制御回路や駆動回路を備えたＧＮＤ基準回路を有するＡ基板１６１は、第１リードフレーム１６３のダイパッド部に載置されており、浮遊基準回路３０３を有するＢ基板１６２は、第２リードフレーム１６４のダイパッド部に載置されている。レベルアップ回路の高耐圧ＮＭＯＳＦＥＴ３０４は、Ａ基板１６１に設けられており、レベルダウン回路の高耐圧ＰＭＯＳＦＥＴ３０７は、Ｂ基板１６２に設けられている。第１リードフレーム１６３および第２リードフレーム１６４の電位は、ＧＮＤである。負電圧時には、Ｂ基板１６２の電位が負電位になるため、第１リードフレーム１６３と第２リードフレーム１６４が繋がっている場合は、寄生動作によりＡ基板１６１から第１リードフレーム１６３を介してＢ基板１６２へ寄生電流が流れ、Ａ基板１６１に形成される制御回路が誤動作を起こす場合がある。この誤動作を防止するために、Ａ基板１６１が載置されるダイパッド部と、Ｂ基板１６２が載置されるダイパッド部とを、分割する必要がある。
また、図１５または図１６に示すように、レベルシフト回路を構成する高耐圧ＮＭＯＳＦＥＴ４０４および高耐圧ＰＭＯＳＦＥＴ４０７は、ＧＮＤ基準回路を有するＡ基板１７１に設けられている。この場合、浮遊基準回路４０３を有するＢ基板１７２が載置された第２リードフレーム１７４の電位は、ＧＮＤからＶＩＮまでの間を取り得る。従って、Ａ基板１７１が載置されるダイパッド部と、Ｂ基板１７２が載置されるダイパッド部とを、分割する必要がある。
他の方法としては、同一のＳＯＩ（シリコン・オン・インシュレータ）基板に設けられたＧＮＤ基準回路と浮遊基準回路とを、トレンチによって分離し、ＧＮＤ基準回路と浮遊基準回路とを電気的に接続する配線を、トレンチの上に跨るように設ける方法が提案されている（例えば、下記特許文献２参照。）。
また、制御回路と同一のＳＯＩ基板に設けられたゲート駆動回路をトレンチで囲み、制御回路とゲート駆動回路とを分離し、レベルシフト回路を構成する高耐圧ＮＭＯＳＦＥＴのドレイン電極をトレンチの内側に設け、そのゲート電極およびソース電極をトレンチの外側に設ける方法が提案されている（例えば、下記特許文献３参照。）。
さらに、ＧＮＤ基準回路と浮遊基準回路とを、それぞれ別のＳＯＩ基板上に形成する方法が提案されている（例えば、下記特許文献４参照。）。
特開２００１−２３７３８１号公報 特開２００５−１２３５１２号公報 特開２００５−６４４７２号公報 特許第４０００９７６号公報
しかしながら、上述した特許文献１の技術では、浮遊基準回路が自己分離によって形成されているため、浮遊基準回路内に寄生素子が備わってしまう。これによって、低電位側ＭＯＳＦＥＴがＯＮするときに、浮遊基準回路がＧＮＤ基準よりさらに負の電圧まで振れてしまうという問題がある。また、負の電圧まで振れること（以下、負電圧時の寄生動作とする）を防ぐ必要ために、例えば外付けダイオードが必要になり、コストが増大するという問題がある。
また、浮遊基準回路が形成された半導体基板（以下浮遊基板という）と、ＧＮＤ基準回路が形成された半導体基板（以下ＧＮＤ基板という）とを、別のダイパッド部に接着する必要があり、リードフレームを切り離さなければならない。したがって、例えば実装時に浮遊基板とＧＮＤ基板とを共に樹脂封止する際、浮遊基板と、ＧＮＤ基板とを、固定させるのに特別な技術が必要になるという問題がある。
また、上述した特許文献２〜４の技術によれば、ＧＮＤ基準回路などの、耐圧構造を必要としない回路を、耐圧構造を必要とする浮遊基準回路と同様に高価なＳＯＩ基板に形成するため、コストが増大するという問題がある。
この発明は、上述した従来技術による問題点を解消するため、寄生動作を抑制し、コストを抑えることができる半導体装置を提供することを目的とする。
上述した課題を解決し、目的を達成するため、請求項１の発明にかかる半導体装置は、高電圧電源の高電位側に主端子の一方が接続され、この主端子の他方が出力端子に接続されたスイッチング素子のゲートを駆動するための半導体装置である。この半導体装置は、高電圧電源の低電位側ＧＮＤレベルを電位の基準とするＧＮＤ基準回路と、高電圧電源のＧＮＤ電位から高電位の間を変動する電位を基準とする浮遊基準回路と、を備えている。そして、ＧＮＤ基準回路が第１基板に設けられ、浮遊基準回路が、第１基板とは異なる第２基板に設けられている。また、第２基板がＳＯＩ基板であることを特徴とする。
また、請求項２の発明にかかる半導体装置は、請求項１に記載の発明において、第１基板は第１の半導体基板であり、第１の半導体基板の裏面に金属材料を備えている。また、第２基板は支持基板のおもて面に酸化膜を介して半導体層が設けられた第２の半導体基板であり、支持基板の裏面に金属材料を備えていることを特徴とする。
また、請求項３の発明にかかる半導体装置は、請求項１または２に記載の発明において、第１基板および第２基板が、同一のリードフレーム上に載置されていることを特徴とする。
また、請求項４の発明にかかる半導体装置は、請求項１〜３のいずれか一つに記載の発明において、ＧＮＤ基準回路と、浮遊基準回路とが、レベルシフト回路を介して接続されていることを特徴とする。
また、請求項５の発明にかかる半導体装置は、請求項４に記載の発明において、レベルシフト回路は、第２基板に設けられたＮチャネルＭＯＳＦＥＴと、第２基板に設けられ、ＮチャネルＭＯＳＦＥＴのドレインに接続された第１抵抗と、を備えている。このレベルシフト回路は、ＧＮＤ基準回路に設けられた制御回路からの信号を浮遊基準回路に出力することを特徴とする。
また、請求項６の発明にかかる半導体装置は、請求項５に記載の発明において、ＮチャネルＭＯＳＦＥＴのドレインと、第１抵抗とが、金属ワイヤによる配線によって電気的に接続されていることを特徴とする。
また、請求項７の発明にかかる半導体装置は、請求項４に記載の発明において、レベルシフト回路は、第２基板に設けられた２つのＮチャネルＭＯＳＦＥＴと、第２基板に設けられ、ＮチャネルＭＯＳＦＥＴのドレインにそれぞれ接続された、２つのＰチャネルＭＯＳＦＥＴと、を備えている。このレベルシフト回路は、ＧＮＤ基準回路に設けられた制御回路からの信号を浮遊基準回路に出力することを特徴とする。
また、請求項８の発明にかかる半導体装置は、請求項７に記載の発明において、ＮチャネルＭＯＳＦＥＴのドレインと、ＰチャネルＭＯＳＦＥＴのドレインとが、金属ワイヤによる配線によって電気的に接続されていることを特徴とする。
また、請求項９の発明にかかる半導体装置は、請求項４〜８のいずれか一つに記載の発明において、レベルシフト回路は、第２基板に設けられたＰチャネルＭＯＳＦＥＴと、第１基板に設けられ、ＰチャネルＭＯＳＦＥＴのドレインに接続された第２抵抗と、を備えている。このレベルシフト回路は、浮遊基準回路からの信号をＧＮＤ基準回路に設けられた制御回路に出力することを特徴とする。
また、請求項１０の発明にかかる半導体装置は、請求項９に記載の発明において、ＰチャネルＭＯＳＦＥＴのドレインと、第２抵抗とが、金属ワイヤによる配線によって電気的に接続されていることを特徴とする。
また、請求項１１の発明にかかる半導体装置は、請求項４に記載の発明において、レベルシフト回路は、第１基板に設けられたＮチャネルＭＯＳＦＥＴと、第２基板に設けられ、ＮチャネルＭＯＳＦＥＴのドレインに接続された第１抵抗と、を備えている。このレベルシフト回路は、ＧＮＤ基準回路に設けられた制御回路からの信号を浮遊基準回路に出力することを特徴とする。
また、請求項１２の発明にかかる半導体装置は、請求項１１に記載の発明において、ＮチャネルＭＯＳＦＥＴのドレインと、第１抵抗とが、金属ワイヤによる配線によって電気的に接続されていることを特徴とする。
また、請求項１３の発明にかかる半導体装置は、請求項４に記載の発明において、レベルシフト回路は、第１基板に設けられた２つのＮチャネルＭＯＳＦＥＴと、第２基板に設けられ、ＮチャネルＭＯＳＦＥＴのドレインにそれぞれ接続された、２つのＰチャネルＭＯＳＦＥＴと、を備えている。このレベルシフト回路は、ＧＮＤ基準回路に設けられた制御回路からの信号を浮遊基準回路に出力することを特徴とする。
また、請求項１４の発明にかかる半導体装置は、請求項１３に記載の発明において、ＮチャネルＭＯＳＦＥＴのドレインと、ＰチャネルＭＯＳＦＥＴのドレインとが、金属ワイヤによる配線によって電気的に接続されていることを特徴とする。
また、請求項１５の発明にかかる半導体装置は、請求項４〜８、１１〜１４のいずれか一つに記載の発明において、レベルシフト回路は、第１基板に設けられたＰチャネルＭＯＳＦＥＴと、第１基板に設けられ、ＰチャネルＭＯＳＦＥＴのドレインに接続された第２抵抗と、を備えている。このレベルシフト回路は、浮遊基準回路からの信号をＧＮＤ基準回路に設けられた制御回路に出力することを特徴とする。
また、請求項１６の発明にかかる半導体装置は、請求項１５に記載の発明において、前記ＰチャネルＭＯＳＦＥＴのドレインと、第２抵抗とが、金属ワイヤによる配線によって電気的に接続されていることを特徴とする。
また、請求項１７の発明にかかる半導体装置は、請求項１５または１６に記載の発明において、ＰチャネルＭＯＳＦＥＴのソースおよびゲートが、それぞれ異なる配線によって浮遊基準回路と電気的に接続されていることを特徴とする。
上述した各請求項の発明によれば、低電圧回路であるＧＮＤ基準回路が安価な基板に設けられ、かつ高耐圧が必要な浮遊基準回路がＳＯＩ基板に設けられている。したがって、高耐圧が必要な部分のみＳＯＩ基板に形成するため、高価なＳＯＩ基板を最小限の面積に抑えることができる。これによって、コストの増加を抑えることができる。また、浮遊基準回路がＳＯＩ基板によって、ＧＮＤ基準回路から絶縁されるので、例えばＳＯＩ基板にＮチャネルのＭＯＳＦＥＴが設けられていても、寄生動作を抑制することができる。
また、請求項３の発明によれば、ＧＮＤ基準回路が設けられた基板と、浮遊基準回路が設けられたＳＯＩ基板を、同一のリードフレームに載置することができる。このため、半導体装置の実装時に、樹脂をモールドする際に、特別な技術が必要なく、容易にモールドを行うことができる。
また、請求項４の発明によれば、ＧＮＤ基準回路または浮遊基準回路に出力される信号電圧を、それぞれの回路に適した信号レベルに変換することができる。
本発明にかかる半導体装置によれば、寄生動作を抑制し、コストを抑えることできるという効果を奏する。
以下に添付図面を参照して、この発明にかかる半導体装置の好適な実施の形態を詳細に説明する。なお、以下の実施の形態の説明およびすべての添付図面において、同様の構成には同一の符号を付し、重複する説明を省略する。
（実施の形態１）
図１は、実施の形態１にかかる半導体装置について示す概略図である。また、図２は、図１に示す半導体装置の回路ブロック図である。さらに、図３は、実施の形態１にかかる半導体装置の２つの基板をリードフレーム上に設置した概略側面図である。
図１または図２に示すように、実施の形態１にかかる半導体装置は、制御回路１１によって生成されたＯＮ／ＯＦＦ信号によって、モータ制御用のインバータやスイッチング電源に用いられる高電圧電源の高電位側ＶＩＮと出力端子ＯＵＴの間に接続された高電位側ＭＯＳＦＥＴ１および出力端子ＯＵＴと高電圧電源の低電位側ＧＮＤの間に接続された低電位側ＭＯＳＦＥＴ２を駆動させるためのＨＶＩＣ１００である。また、図１〜図３に示すように、半導体材料からなる支持基板５０３上に酸化膜５０４を介して半導体基板５０５を貼り合せたＳＯＩ基板であるＢ基板（第２基板）１０２には、半導体基板５０５に高電圧電源のＧＮＤ電位からＶＩＮの間を変動する電位を基準とする浮遊基準回路１３と、第１レベルシフト抵抗（第１抵抗）１５と、高耐圧ＮＭＯＳＦＥＴ１４と、高耐圧ＰＭＯＳＦＥＴ１７と、が設けられている。また、ＳＯＩ基板より安価な一般的なポリッシュドウェハ等から製作された半導体基板５０１からなるＡ基板（第１基板）１０１には、高電圧電源のＧＮＤ電位を基準とするＧＮＤ基準回路３３には、制御回路１１と、駆動回路１２とを備え、第２レベルシフト抵抗（第２抵抗）１８と、が設けられている。ＧＮＤ基準回路３３の低電圧電源の高電位側はＶＤＤであり、低電位側はＧＮＤとなる。
なお、Ａ基板１０１の裏面には金属材料層５０２が形成される。Ｂ基板１０２においては、支持基板５０３の酸化膜５０４を形成する面と反対側の裏面に金属材料層５０６が形成される。これらの金属材料層５０２、５０６は、半導体素子の電極を形成する際に用いる材料により形成されることができる。そして、これらの金属材料層５０２、５０６は、接地用の電極として用いられる。
なお、Ｂ基板１０２においては、浮遊基準回路１３、高耐圧ＮＭＯＳＦＥＴ１４、高耐圧ＰＭＯＳＦＥＴ１７は、それぞれ絶縁分離用トレンチ１６、１９、２０で囲まれており、高耐圧化されている。また、第１レベルシフト抵抗１５は、浮遊基準回路１３を囲む絶縁分離用トレンチ１６内に設けられている。
制御回路１１は、ＧＮＤを基準電位とする回路であり、Ａ基板１０１に設けられている。制御回路１１は、高電位側ＭＯＳＦＥＴ１および低電位側ＭＯＳＦＥＴ２へのＯＮ／ＯＦＦ信号を生成する。また、制御回路１１は、浮遊基準回路１３によって生成されたアラーム信号やウォーニング信号を受信し、受信したアラーム信号やウォーニング信号に基づいて、所定の警告動作などの制御を行う。
浮遊基準回路１３は、ＧＮＤ〜ＶＩＮの間を変位する電位を基準とする回路である。浮遊基準回路１３内のゲート駆動回路は、制御回路１１によって生成された高電位側ＭＯＳＦＥＴ１のＯＮ／ＯＦＦ信号をレベルアップ回路３１を介して受信し、受信したＯＮ／ＯＦＦ信号に応じて高電位側ＭＯＳＦＥＴ１をＯＮ／ＯＦＦさせる。
駆動回路１２は、ＧＮＤを基準電位とする回路であり、制御回路１１で生成された低電位側ＭＯＳＦＥＴ２のＯＮ／ＯＦＦ信号を受信し、受信したＯＮ／ＯＦＦ信号に応じて低電位側ＭＯＳＦＥＴ２をＯＮ／ＯＦＦさせる。なお、制御回路１１および駆動回路１２は、ＧＮＤを基準電位とするＧＮＤ基準回路３３に形成されるため、Ａ基板１０１に設けられている。
レベルアップ回路３１は、高耐圧ＮＭＯＳＦＥＴ１４と、第１レベルシフト抵抗１５と、によって構成され、制御回路１１で生成されたＭＯＳＦＥＴのＯＮ／ＯＦＦ信号を、ＧＮＤ基準からＧＮＤより高電位の浮遊基準の信号レベルに変換して、浮遊基準回路１３に出力する。
レベルアップ回路３１においては、ＧＮＤ基準回路３３と、高耐圧ＮＭＯＳＦＥＴ１４のゲートパッド部Ｇとは、ワイヤボンド等による配線によって電気的に接続されている。そして、高耐圧ＮＭＯＳＦＥＴ１４のドレインパッド部Ｄと、第１レベルシフト抵抗１５と、がワイヤボンド等による配線によって電気的に接続されている。これによって、制御回路１１で発生したＧＮＤ基準の信号を浮遊基準の信号電圧に変換し、浮遊基準回路１３に出力することができる。
レベルダウン回路３２は、高耐圧ＰＭＯＳＦＥＴ１７と、第２レベルシフト抵抗１８によって構成され、浮遊基準回路１３で発生したアラーム信号やウォーニング信号などの浮遊基準の信号をＧＮＤ基準の信号電圧に変換し、制御回路１１に出力する。
レベルダウン回路３２においては、浮遊基準回路１３と、高耐圧ＰＭＯＳＦＥＴ１７のゲートパッド部Ｇとは、ワイヤボンド等による配線によって電気的に接続されている。そして、高耐圧ＰＭＯＳＦＥＴ１７のドレインパッド部Ｄと、第２レベルシフト抵抗１８とは、ワイヤボンド等による配線によって電気的に接続されている。これによって、浮遊基準回路１３で発生した浮遊基準の信号をＧＮＤ基準の信号電圧に変換し、制御回路１１に出力することができる。
また、図３に示すように、Ａ基板１０１とＢ基板１０２はリードフレーム１０３の同一のダイパッド部に載置されており、リードフレーム１０３の電位は、ＧＮＤである。また、Ｂ基板１０２において、支持基板５０３と、半導体基板５０５とに、挟まれた酸化膜５０４が、ＢＯＸ（埋め込み絶縁）層となる。支持基板５０３の電位がＧＮＤとなり、ＢＯＸ（埋め込み絶縁膜）層において電圧を担うことができる。また、Ｂ基板１０２には誘電体分離領域が形成されている。この誘電体分離構造が設けられていることによって、ダイパッド部を分割しなくても、寄生動作が起こらない。図１に示したように、高耐圧ＮＭＯＳＦＥＴ１４のソースはＧＮＤであるため、Ｂ基板１０２のＳＯＩ層（半導体基板５０５）にＧＮＤ電位を供給する必要がある。
（変形例）
つぎに、実施の形態１にかかるＨＶＩＣの変形例について説明する。図４は、実施の形態１にかかるＨＶＩＣの変形例の構造について示す概略図である。図４に示すように、変形例のＨＶＩＣ１１０においては、Ｂ基板１１２に高耐圧ＰＭＯＳＦＥＴが設けられていなく、Ａ基板１１１に第２レベルシフト抵抗が設けられていない。すなわち、実施の形態１にかかるＨＶＩＣ１００から、レベルダウン回路３２を省いた構成となっている（図２参照）。このような構成は、例えばスイッチング素子などの、過電流や温度の上がりすぎなどを考慮しなくてもよい装置に適用することができる。
実施の形態１によれば、低電圧回路であるＧＮＤ基準回路３３が安価な基板に設けられ、かつ高耐圧が必要な浮遊基準回路１３とレベルシフト回路（レベルアップ回路３１）がＳＯＩ基板に設けられている。したがって、安価な基板においては、耐圧構造を必要とする領域が不要になるためチップサイズが最小限に抑えられる。また、高耐圧が必要な部分のみＳＯＩ基板に形成するため、高価なＳＯＩ基板を最小限の面積に抑えることができる。これによって、コストの増加を抑えることができる。さらに、例えば浮遊基準回路１３の４倍程度の面積の大きい制御回路１１を安価なＡ基板に設けることで、さらにＳＯＩ基板を用いる面積を小さくすることができる。
また、浮遊基準回路１３をＳＯＩ基板に形成することで、このＳＯＩ基板とＧＮＤ基準回路３３の設けられた安価な基板とを同一のリードフレームに接着することができる。このため、例えば実装時などに樹脂をモールドする際に、特別な技術が必要なく、容易にモールドを行うことができる。
また、ＳＯＩ基板を用いることで、リードフレームを分割することなく完全にＧＮＤ基準回路３３と浮遊基準回路１３とを絶縁分離できるので、浮遊基準回路３３の電圧レベルが変動する際に生じるノイズの影響をＧＮＤ基準回路１３に与えないようにすることができる。
（実施の形態２）
図５は、実施の形態２にかかる半導体装置の構造について示す概略図である。図５に示すように、実施の形態２にかかる半導体装置（ＨＶＩＣ）１２０においては、Ｂ基板１２２の浮遊基準回路４３を囲む分離用トレンチ４６内に設けられたＰＭＯＳＦＥＴ４５ａおよびＰＭＯＳＦＥＴ４５ｂと、Ｂ基板１２２に分離用トレンチ４６の外側に設けられた高耐圧ＮＭＯＳＦＥＴ４４ａおよび高耐圧ＮＭＯＳＦＥＴ４４ｂと、によってレベルアップ回路が構成されている。すなわち、実施の形態１にかかる半導体装置（ＨＶＩＣ）１００における第１レベルシフト抵抗１５（図１参照）の代わりに、ＰＭＯＳＦＥＴ４５ａおよびＰＭＯＳＦＥＴ４５ｂが設けられている。
浮遊基準回路４３、高耐圧ＮＭＯＳＦＥＴ４４ａおよびＮＭＯＳＦＥＴ４４ｂは、それぞれ絶縁分離用トレンチ４６、４９ａ、４９ｂに囲まれており、高耐圧化されている。なお、ＰＭＯＳＦＥＴ４５ａおよびＰＭＯＳＦＥＴ４５ｂは、高耐圧でなくてよい。
ＰＭＯＳＦＥＴ４５ａおよびＰＭＯＳＦＥＴ４５ｂは、高耐圧ＮＭＯＳＦＥＴ４４ａおよび高耐圧ＮＭＯＳＦＥＴ４４ｂのドレインパッド部Ｄにワイヤボンド等の配線によって電気的に接続されている。高耐圧ＮＭＯＳＦＥＴ４４ａおよびＮＭＯＳＦＥＴ４４ｂのゲートパッド部Ｇは、Ａ基板１２１に設けられたＧＮＤ基準回路４２にワイヤボンド等の配線によって電気的に接続されている。
ＰＭＯＳＦＥＴ４５ａおよびＰＭＯＳＦＥＴ４５ｂは、Ｖｆｌｏａｔからの信号によって、交互にスイッチングを行う、たすきがけの構造となっている。すなわち、ＰＭＯＳＦＥＴ４５ａまたはＰＭＯＳＦＥＴ４５ｂのどちらか一方がＯＮのとき、他方はＯＦＦとなる。
さらに、ＰＭＯＳＦＥＴ４５ａと、ＰＭＯＳＦＥＴ４５ｂとには、それぞれツェナーダイオードが接続されていてもよい。その理由は、ＰＭＯＳＦＥＴ４５ａまたはＰＭＯＳＦＥＴ４５ｂのソース−ゲート間がＯＮ状態になると、低電位に引っ張られるが、この際ゲート耐圧を越えないように、クランプを行うためである。その他の構成は、実施の形態１と同様のため、説明を省略する。
実施の形態２によれば、実施の形態１と同様の効果を得ることができる。また、レベルアップ回路に抵抗素子を用いないため、実施の形態１に比べて、消費電力を抑えることができる。
（実施の形態３）
図６は、実施の形態３にかかる半導体装置の構造について示す概略図である。図７は、図６に示す半導体装置の回路ブロック図である。また、図８は、実施の形態３にかかる半導体装置の２つの基板をリードフレーム上に設置した概略側面図である。
図６または図７に示すように、実施の形態３にかかる半導体装置（ＨＶＩＣ）１３０においては、レベルアップ回路７１を構成する高耐圧ＮＭＯＳＦＥＴ６４と、レベルダウン回路７２を構成する高耐圧ＰＭＯＳＦＥＴ６７と、がＢ基板１３２ではなく、Ａ基板１３１に設けられている。
すなわち、レベルアップ回路７１は、Ａ基板１３１に設けられた高耐圧ＮＭＯＳＦＥＴ６４と、Ｂ基板１３２の浮遊基準回路６３を囲む分離用トレンチ６６内に設けられた第１レベルシフト抵抗１５と、によって構成され、レベルダウン回路７２は、Ａ基板１３１に設けられた高耐圧ＰＭＯＳＦＥＴ６７と、Ａ基板１３１に設けられた第２レベルシフト抵抗１８と、によって構成されている。なお、Ａ基板１３１には、ＧＮＤ基準回路７３が設けられている。
ここで、第１レベルシフト抵抗１５と、高耐圧ＮＭＯＳＦＥＴ６４のドレインパッド部Ｄとが、ワイヤボンド等の配線によって電気的に接続されている。また、Ｂ基板１３２に設けられた浮遊基準回路６３と、高耐圧ＰＭＯＳＦＥＴ６７のソースパッド部Ｓおよびゲートパッド部Ｇと、がそれぞれ異なる配線によって電気的に接続されている。その他の構成は、実施の形態１と同様のため、説明を省略する。なお、図８において、符号６０３はＳＯＩ基板の支持基板であり、符号６０４は酸化膜（ＢＯＸ層）であり、符号６０５はＳＯＩ層である。Ａ基板１３１の裏面には金属材料層６０２が形成される。Ｂ基板１３２においては、支持基板６０３の酸化膜６０４を形成する面と反対側の裏面に金属材料層６０６が形成される。これらの金属材料層６０２、６０６は、半導体素子の電極を形成する際に用いる材料により形成されることができる。そして、これらの金属材料層６０２、６０６は、接地用の電極として用いられる。
実施の形態３によれば、実施の形態１と同様の効果を得ることができる。さらに、実施の形態３によれば、安価な基板に、高耐圧で面積の大きいレベルシフト回路を構成する素子を設けることができる。このため、実施の形態１と比べると、さらにＳＯＩ基板を用いる面積を小さくすることができる。このため、実施の形態１よりも、さらにコストを抑えることができる。なお、レベルシフト回路を構成する素子を安価な基板に設けた場合でも、浮遊基準回路がＳＯＩ基板に設けられているため、浮遊基準回路をリードフレームから絶縁分離することができるので、負電圧時の寄生動作を抑えることができる。
（実施の形態４）
図９は、実施の形態４にかかる半導体装置の構造について示す概略図である。図９に示すように、実施の形態４は、実施の形態１に、実施の形態２および実施の形態３を適用した構成となっている。実施の形態４にかかる半導体装置（ＨＶＩＣ）１４０においては、Ｂ基板１４２の浮遊基準回路８３を囲む分離用トレンチ７６内に設けられたＰＭＯＳＦＥＴ７５ａおよびＰＭＯＳＦＥＴ７５ｂと、Ａ基板１４１に設けられた高耐圧ＮＭＯＳＦＥＴ７４ａおよび高耐圧ＮＭＯＳＦＥＴ７４ｂと、によってレベルアップ回路が構成されている。さらに、レベルダウン回路を構成する高耐圧ＰＭＯＳＦＥＴ７７が、Ｂ基板１４２ではなく、Ａ基板１４１に設けられている。なお、Ａ基板１４１には、ＧＮＤ基準回路８２が設けられている。
したがって、レベルダウン回路は、高耐圧ＰＭＯＳＦＥＴ７７と、Ａ基板１４１に設けられた第２レベルシフト抵抗１８によって構成されている。その他の構成は、実施の形態１〜３と同様のため、説明を省略する。
実施の形態４によれば、実施の形態１〜３と同様の効果を得ることができる。
以上のように、本発明にかかる半導体装置は、スイッチング電源装置に有用であり、特に接地電位基準の回路と、パワーデバイスなどのスイッチングによって変動する浮遊電位を基準とする回路とが混在する半導体装置に適している。
実施の形態１にかかる半導体装置について示す概略図である。 図１に示す半導体装置の回路ブロック図である。 実施の形態１にかかる半導体装置の２つの基板をリードフレーム上に設置した概略側面図である。 実施の形態１にかかるＨＶＩＣの変形例の構造について示す概略図である。 実施の形態２にかかる半導体装置の構造について示す概略図である。 実施の形態３にかかる半導体装置の構造について示す概略図である。 図６に示す半導体装置の回路ブロック図である。 実施の形態３にかかる半導体装置の２つの基板をリードフレーム上に設置した概略側面図である。 実施の形態４にかかる半導体装置の構造について示す概略図である。 従来の共振形ハーフブリッジ電源について示す回路構成図である。 図１０におけるＨＶＩＣの内部構成について示すブロック図である。 従来のＨＶＩＣを半導体基板に形成したときの要部を示す概略図である。 従来の浮遊基準回路とＧＮＤ基準回路とを別の基板に設けたＨＶＩＣの構造の一例について示す概略図である。 従来の浮遊基準回路とＧＮＤ基準回路とを別の基板に設けたＨＶＩＣの構造の一例について示す概略側面図である。 従来の浮遊基準回路とＧＮＤ基準回路とを別の基板に設けたＨＶＩＣの構造の一例について示す概略図である。 従来の浮遊基準回路とＧＮＤ基準回路とを別の基板に設けたＨＶＩＣの構造の一例について示す概略側面図である。
符号の説明
１１ 制御回路
１２ 駆動回路
１３ 浮遊基準回路
１４ 高耐圧ＮＭＯＳＦＥＴ
１５ 第１レベルシフト抵抗（第１抵抗）
１６、１９、２０ 絶縁分離用トレンチ
１７ 高耐圧ＰＭＯＳＦＥＴ
１８ 第２レベルシフト抵抗（第２抵抗）
３３ ＧＮＤ基準回路
１００ ＨＶＩＣ
１０１ Ａ基板（第１基板）
１０２ Ｂ基板（第２基板）

Claims (17)

  1. 高電圧電源の高電位側に主端子の一方が接続され、当該主端子の他方が出力端子に接続されたスイッチング素子のゲートを駆動するための半導体装置であり、前記高電圧電源の低電位側ＧＮＤレベルを電位の基準とするＧＮＤ基準回路と、前記高電圧電源のＧＮＤ電位から高電位の間を変動する電位を基準とする浮遊基準回路と、を備えた半導体装置において、
    前記ＧＮＤ基準回路が第１基板に設けられ、前記浮遊基準回路が、当該第１基板とは異なる第２基板に設けられており、当該第２基板がＳＯＩ基板であることを特徴とする半導体装置。
  2. 前記第１基板は第１の半導体基板であり、当該第１の半導体基板の裏面に金属材料を備えており、前記第２基板は支持基板のおもて面に酸化膜を介して半導体層が設けられた第２の半導体基板であり、当該支持基板の裏面に金属材料を備えていることを特徴とする請求項１に記載の半導体装置。
  3. 前記第１基板および前記第２基板が、同一のリードフレーム上に載置されていることを特徴とする請求項１または２に記載の半導体装置。
  4. 前記ＧＮＤ基準回路と、前記浮遊基準回路とが、レベルシフト回路を介して接続されていることを特徴とする請求項１〜３のいずれか一つに記載の半導体装置。
  5. 前記レベルシフト回路は、
    前記第２基板に設けられたＮチャネルＭＯＳＦＥＴと、
    前記第２基板に設けられ、前記ＮチャネルＭＯＳＦＥＴのドレインに接続された第１抵抗と、
    を備え、
    前記ＧＮＤ基準回路に設けられた制御回路からの信号を前記浮遊基準回路に出力することを特徴とする請求項４に記載の半導体装置。
  6. 前記ＮチャネルＭＯＳＦＥＴのドレインと、前記第１抵抗とが、金属ワイヤによる配線によって電気的に接続されていることを特徴とする請求項５に記載の半導体装置。
  7. 前記レベルシフト回路は、
    前記第２基板に設けられた２つのＮチャネルＭＯＳＦＥＴと、
    前記第２基板に設けられ、前記ＮチャネルＭＯＳＦＥＴのドレインにそれぞれ接続された、２つのＰチャネルＭＯＳＦＥＴと、
    を備え、
    前記ＧＮＤ基準回路に設けられた制御回路からの信号を前記浮遊基準回路に出力することを特徴とする請求項４に記載の半導体装置。
  8. 前記ＮチャネルＭＯＳＦＥＴのドレインと、前記ＰチャネルＭＯＳＦＥＴのドレインとが、金属ワイヤによる配線によって電気的に接続されていることを特徴とする請求項７に記載の半導体装置。
  9. 前記レベルシフト回路は、
    前記第２基板に設けられたＰチャネルＭＯＳＦＥＴと、
    前記第１基板に設けられ、前記ＰチャネルＭＯＳＦＥＴのドレインに接続された第２抵抗と、
    を備え、
    前記浮遊基準回路からの信号を前記ＧＮＤ基準回路に設けられた制御回路に出力することを特徴とする請求項４〜８のいずれか一つに記載の半導体装置。
  10. 前記ＰチャネルＭＯＳＦＥＴのドレインと、前記第２抵抗とが、金属ワイヤによる配線によって電気的に接続されていることを特徴とする請求項９に記載の半導体装置。
  11. 前記レベルシフト回路は、
    前記第１基板に設けられたＮチャネルＭＯＳＦＥＴと、
    前記第２基板に設けられ、前記ＮチャネルＭＯＳＦＥＴのドレインに接続された第１抵抗と、
    を備え、
    前記ＧＮＤ基準回路に設けられた制御回路からの信号を前記浮遊基準回路に出力することを特徴とする請求項４に記載の半導体装置。
  12. 前記ＮチャネルＭＯＳＦＥＴのドレインと、前記第１抵抗とが、金属ワイヤによる配線によって電気的に接続されていることを特徴とする請求項１１に記載の半導体装置。
  13. 前記レベルシフト回路は、
    前記第１基板に設けられた２つのＮチャネルＭＯＳＦＥＴと、
    前記第２基板に設けられ、前記ＮチャネルＭＯＳＦＥＴのドレインにそれぞれ接続された、２つのＰチャネルＭＯＳＦＥＴと、
    を備え、
    前記ＧＮＤ基準回路に設けられた制御回路からの信号を前記浮遊基準回路に出力することを特徴とする請求項４に記載の半導体装置。
  14. 前記ＮチャネルＭＯＳＦＥＴのドレインと、前記ＰチャネルＭＯＳＦＥＴのドレインとが、金属ワイヤによる配線によって電気的に接続されていることを特徴とする請求項１３に記載の半導体装置。
  15. 前記レベルシフト回路は、
    前記第１基板に設けられたＰチャネルＭＯＳＦＥＴと、
    前記第１基板に設けられ、前記ＰチャネルＭＯＳＦＥＴのドレインに接続された第２抵抗と、
    を備え、
    前記浮遊基準回路からの信号を前記ＧＮＤ基準回路に設けられた制御回路に出力することを特徴とする請求項４〜８、１１〜１４のいずれか一つに記載の半導体装置。
  16. 前記ＰチャネルＭＯＳＦＥＴのドレインと、前記第２抵抗とが、金属ワイヤによる配線によって電気的に接続されていることを特徴とする請求項１５に記載の半導体装置。
  17. 前記ＰチャネルＭＯＳＦＥＴのソースおよびゲートが、それぞれ異なる配線によって前記浮遊基準回路と電気的に接続されていることを特徴とする請求項１５または１６に記載の半導体装置。
JP2008332838A 2008-12-26 2008-12-26 半導体装置 Expired - Fee Related JP5359264B2 (ja)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP2008332838A JP5359264B2 (ja) 2008-12-26 2008-12-26 半導体装置

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP2008332838A JP5359264B2 (ja) 2008-12-26 2008-12-26 半導体装置

Publications (2)

Publication Number Publication Date
JP2010154721A JP2010154721A (ja) 2010-07-08
JP5359264B2 true JP5359264B2 (ja) 2013-12-04

Family

ID=42573134

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2008332838A Expired - Fee Related JP5359264B2 (ja) 2008-12-26 2008-12-26 半導体装置

Country Status (1)

Country Link
JP (1) JP5359264B2 (ja)

Families Citing this family (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP5827393B2 (ja) * 2010-08-06 2015-12-02 ルネサスエレクトロニクス株式会社 半導体装置、電子装置、及び半導体装置の製造方法
WO2015029456A1 (ja) * 2013-09-02 2015-03-05 富士電機株式会社 半導体装置
JP6677034B2 (ja) * 2016-03-18 2020-04-08 三菱電機株式会社 ゲート駆動回路、半導体装置
JP7430479B2 (ja) 2017-12-18 2024-02-13 日本ルメンタム株式会社 光送信サブアセンブリ及び光モジュール
JP6956386B2 (ja) * 2018-01-29 2021-11-02 ローム株式会社 負電圧生成回路およびこれを用いた電力変換装置

Family Cites Families (8)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP3808116B2 (ja) * 1995-04-12 2006-08-09 富士電機デバイステクノロジー株式会社 高耐圧ｉｃ
US5801418A (en) * 1996-02-12 1998-09-01 International Rectifier Corporation High voltage power integrated circuit with level shift operation and without metal crossover
JP4622048B2 (ja) * 1999-12-13 2011-02-02 富士電機システムズ株式会社 半導体装置
JP4000976B2 (ja) * 2002-09-27 2007-10-31 株式会社日立製作所 インバータ装置とこれを用いたモータ駆動装置
JP2004265931A (ja) * 2003-02-14 2004-09-24 Hitachi Ltd 半導体素子駆動用集積回路及び電力変換装置
JP2005064472A (ja) * 2003-07-25 2005-03-10 Fuji Electric Device Technology Co Ltd 半導体装置
JP4654574B2 (ja) * 2003-10-20 2011-03-23 トヨタ自動車株式会社 半導体装置
JP2008288476A (ja) * 2007-05-21 2008-11-27 Fuji Electric Device Technology Co Ltd 高耐圧ｉｃ

Also Published As

Publication number Publication date
JP2010154721A (ja) 2010-07-08

Similar Documents

Publication Publication Date Title
US9960153B2 (en) Semiconductor device and electronic apparatus of a cascode-coupled system
JP6591220B2 (ja) 半導体装置および電力制御装置
US9866207B2 (en) Semiconductor device, power control device and electronic system
CN105390489B (zh) 集成电路装置以及电子设备
JP6247299B2 (ja) 半導体装置及び電力変換装置
JP5783997B2 (ja) 電力用半導体装置
US5736774A (en) High voltage integrated circuit, and high voltage level shift unit used for the same
JP5991435B2 (ja) 半導体装置
JPS6387758A (ja) 半導体デバイス
JP5359264B2 (ja) 半導体装置
JP5293831B2 (ja) 高耐圧半導体装置および駆動回路
JP3680544B2 (ja) 高耐圧パワーｉｃの出力段回路
TW201843805A (zh) 電子裝置
JP3384399B2 (ja) 高耐圧ｉｃの高耐圧レベルシフト回路
JP2009206284A (ja) 半導体装置
JP3346763B2 (ja) 高電圧集積回路チップ
CN111030431A (zh) 半导体装置
JP4622048B2 (ja) 半導体装置
US6809393B1 (en) Level shifter
JP5332112B2 (ja) 高耐圧横型ｍｏｓｆｅｔ
JP6291792B2 (ja) 半導体装置およびその製造方法
US20100109755A1 (en) Semiconductor device
US20240154408A1 (en) Semiconductor device
JPS60223322A (ja) Ｃｍｏｓ半導体集積回路装置
JP2006210953A (ja) レベルシフタ

Legal Events

Date Code Title Description
A711 Notification of change in applicant

Free format text: JAPANESE INTERMEDIATE CODE: A712

Effective date: 20110422

A621 Written request for application examination

Free format text: JAPANESE INTERMEDIATE CODE: A621

Effective date: 20110913

A977 Report on retrieval

Free format text: JAPANESE INTERMEDIATE CODE: A971007

Effective date: 20130131

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20130219

A521 Request for written amendment filed

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20130419

TRDD Decision of grant or rejection written
A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

Effective date: 20130806

A61 First payment of annual fees (during grant procedure)

Free format text: JAPANESE INTERMEDIATE CODE: A61

Effective date: 20130819

R150 Certificate of patent or registration of utility model

Free format text: JAPANESE INTERMEDIATE CODE: R150

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

LAPS Cancellation because of no payment of annual fees