DE19604043A1 - Durch Feldeffekt steuerbares Halbleiterbauelement - Google Patents
Durch Feldeffekt steuerbares HalbleiterbauelementInfo
- Publication number
- DE19604043A1 DE19604043A1 DE19604043A DE19604043A DE19604043A1 DE 19604043 A1 DE19604043 A1 DE 19604043A1 DE 19604043 A DE19604043 A DE 19604043A DE 19604043 A DE19604043 A DE 19604043A DE 19604043 A1 DE19604043 A1 DE 19604043A1
- Authority
- DE
- Germany
- Prior art keywords
- field effect
- controllable
- areas
- drain zone
- semiconductor device
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Granted
Links
- 230000005669 field effect Effects 0.000 title claims description 14
- 239000004065 semiconductor Substances 0.000 claims abstract description 19
- 229910021420 polycrystalline silicon Inorganic materials 0.000 claims description 6
- 239000012212 insulator Substances 0.000 claims description 2
- 239000012774 insulation material Substances 0.000 claims 1
- 230000001747 exhibiting effect Effects 0.000 abstract 1
- 239000010410 layer Substances 0.000 description 43
- 239000000758 substrate Substances 0.000 description 10
- 238000004519 manufacturing process Methods 0.000 description 6
- 238000000034 method Methods 0.000 description 5
- 229920005591 polysilicon Polymers 0.000 description 5
- 238000005468 ion implantation Methods 0.000 description 4
- 238000001465 metallisation Methods 0.000 description 4
- 238000000151 deposition Methods 0.000 description 3
- 230000008021 deposition Effects 0.000 description 3
- 238000009826 distribution Methods 0.000 description 3
- ZOXJGFHDIHLPTG-UHFFFAOYSA-N Boron Chemical compound [B] ZOXJGFHDIHLPTG-UHFFFAOYSA-N 0.000 description 2
- VYPSYNLAJGMNEJ-UHFFFAOYSA-N Silicium dioxide Chemical compound O=[Si]=O VYPSYNLAJGMNEJ-UHFFFAOYSA-N 0.000 description 2
- 230000015572 biosynthetic process Effects 0.000 description 2
- 230000015556 catabolic process Effects 0.000 description 2
- 239000002019 doping agent Substances 0.000 description 2
- 230000000873 masking effect Effects 0.000 description 2
- 238000011282 treatment Methods 0.000 description 2
- 230000005540 biological transmission Effects 0.000 description 1
- 230000000903 blocking effect Effects 0.000 description 1
- 229910052796 boron Inorganic materials 0.000 description 1
- 238000005253 cladding Methods 0.000 description 1
- 229910021419 crystalline silicon Inorganic materials 0.000 description 1
- 238000002513 implantation Methods 0.000 description 1
- 238000009413 insulation Methods 0.000 description 1
- 230000001788 irregular Effects 0.000 description 1
- 238000002955 isolation Methods 0.000 description 1
- 239000011159 matrix material Substances 0.000 description 1
- 238000012986 modification Methods 0.000 description 1
- 230000004048 modification Effects 0.000 description 1
- 230000003647 oxidation Effects 0.000 description 1
- 238000007254 oxidation reaction Methods 0.000 description 1
- 235000012239 silicon dioxide Nutrition 0.000 description 1
- 239000000377 silicon dioxide Substances 0.000 description 1
- 239000002344 surface layer Substances 0.000 description 1
- 230000029305 taxis Effects 0.000 description 1
- XLYOFNOQVPJJNP-UHFFFAOYSA-N water Substances O XLYOFNOQVPJJNP-UHFFFAOYSA-N 0.000 description 1
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
- H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
- H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
- H01L29/76—Unipolar devices, e.g. field effect transistors
- H01L29/772—Field effect transistors
- H01L29/78—Field effect transistors with field effect produced by an insulated gate
- H01L29/7801—DMOS transistors, i.e. MISFETs with a channel accommodating body or base region adjoining a drain drift region
- H01L29/7802—Vertical DMOS transistors, i.e. VDMOS transistors
- H01L29/7811—Vertical DMOS transistors, i.e. VDMOS transistors with an edge termination structure
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
- H01L29/02—Semiconductor bodies ; Multistep manufacturing processes therefor
- H01L29/06—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions
- H01L29/0603—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions characterised by particular constructional design considerations, e.g. for preventing surface leakage, for controlling electric field concentration or for internal isolations regions
- H01L29/0607—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions characterised by particular constructional design considerations, e.g. for preventing surface leakage, for controlling electric field concentration or for internal isolations regions for preventing surface leakage or controlling electric field concentration
- H01L29/0611—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions characterised by particular constructional design considerations, e.g. for preventing surface leakage, for controlling electric field concentration or for internal isolations regions for preventing surface leakage or controlling electric field concentration for increasing or controlling the breakdown voltage of reverse biased devices
- H01L29/0615—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions characterised by particular constructional design considerations, e.g. for preventing surface leakage, for controlling electric field concentration or for internal isolations regions for preventing surface leakage or controlling electric field concentration for increasing or controlling the breakdown voltage of reverse biased devices by the doping profile or the shape or the arrangement of the PN junction, or with supplementary regions, e.g. junction termination extension [JTE]
- H01L29/063—Reduced surface field [RESURF] pn-junction structures
- H01L29/0634—Multiple reduced surface field (multi-RESURF) structures, e.g. double RESURF, charge compensation, cool, superjunction (SJ), 3D-RESURF, composite buffer (CB) structures
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
- H01L29/02—Semiconductor bodies ; Multistep manufacturing processes therefor
- H01L29/06—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions
- H01L29/08—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions with semiconductor regions connected to an electrode carrying current to be rectified, amplified or switched and such electrode being part of a semiconductor device which comprises three or more electrodes
- H01L29/0843—Source or drain regions of field-effect devices
- H01L29/0847—Source or drain regions of field-effect devices of field-effect transistors with insulated gate
- H01L29/0852—Source or drain regions of field-effect devices of field-effect transistors with insulated gate of DMOS transistors
- H01L29/0873—Drain regions
- H01L29/0878—Impurity concentration or distribution
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
- H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
- H01L29/66007—Multistep manufacturing processes
- H01L29/66075—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials
- H01L29/66227—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials the devices being controllable only by the electric current supplied or the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched, e.g. three-terminal devices
- H01L29/66234—Bipolar junction transistors [BJT]
- H01L29/66325—Bipolar junction transistors [BJT] controlled by field-effect, e.g. insulated gate bipolar transistors [IGBT]
- H01L29/66333—Vertical insulated gate bipolar transistors
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
- H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
- H01L29/66007—Multistep manufacturing processes
- H01L29/66075—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials
- H01L29/66227—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials the devices being controllable only by the electric current supplied or the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched, e.g. three-terminal devices
- H01L29/66409—Unipolar field-effect transistors
- H01L29/66477—Unipolar field-effect transistors with an insulated gate, i.e. MISFET
- H01L29/66674—DMOS transistors, i.e. MISFETs with a channel accommodating body or base region adjoining a drain drift region
- H01L29/66712—Vertical DMOS transistors, i.e. VDMOS transistors
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
- H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
- H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
- H01L29/70—Bipolar devices
- H01L29/72—Transistor-type devices, i.e. able to continuously respond to applied control signals
- H01L29/739—Transistor-type devices, i.e. able to continuously respond to applied control signals controlled by field-effect, e.g. bipolar static induction transistors [BSIT]
- H01L29/7393—Insulated gate bipolar mode transistors, i.e. IGBT; IGT; COMFET
- H01L29/7395—Vertical transistors, e.g. vertical IGBT
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
- H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
- H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
- H01L29/70—Bipolar devices
- H01L29/72—Transistor-type devices, i.e. able to continuously respond to applied control signals
- H01L29/739—Transistor-type devices, i.e. able to continuously respond to applied control signals controlled by field-effect, e.g. bipolar static induction transistors [BSIT]
- H01L29/7393—Insulated gate bipolar mode transistors, i.e. IGBT; IGT; COMFET
- H01L29/7395—Vertical transistors, e.g. vertical IGBT
- H01L29/7396—Vertical transistors, e.g. vertical IGBT with a non planar surface, e.g. with a non planar gate or with a trench or recess or pillar in the surface of the emitter, base or collector region for improving current density or short circuiting the emitter and base regions
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
- H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
- H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
- H01L29/76—Unipolar devices, e.g. field effect transistors
- H01L29/772—Field effect transistors
- H01L29/78—Field effect transistors with field effect produced by an insulated gate
- H01L29/7801—DMOS transistors, i.e. MISFETs with a channel accommodating body or base region adjoining a drain drift region
- H01L29/7802—Vertical DMOS transistors, i.e. VDMOS transistors
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
- H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
- H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
- H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
- H01L21/22—Diffusion of impurity materials, e.g. doping materials, electrode materials, into or out of a semiconductor body, or between semiconductor regions; Interactions between two or more impurities; Redistribution of impurities
- H01L21/225—Diffusion of impurity materials, e.g. doping materials, electrode materials, into or out of a semiconductor body, or between semiconductor regions; Interactions between two or more impurities; Redistribution of impurities using diffusion into or out of a solid from or into a solid phase, e.g. a doped oxide layer
- H01L21/2251—Diffusion into or out of group IV semiconductors
- H01L21/2254—Diffusion into or out of group IV semiconductors from or through or into an applied layer, e.g. photoresist, nitrides
- H01L21/2257—Diffusion into or out of group IV semiconductors from or through or into an applied layer, e.g. photoresist, nitrides the applied layer being silicon or silicide or SIPOS, e.g. polysilicon, porous silicon
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
- H01L29/02—Semiconductor bodies ; Multistep manufacturing processes therefor
- H01L29/06—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions
- H01L29/0603—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions characterised by particular constructional design considerations, e.g. for preventing surface leakage, for controlling electric field concentration or for internal isolations regions
- H01L29/0607—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions characterised by particular constructional design considerations, e.g. for preventing surface leakage, for controlling electric field concentration or for internal isolations regions for preventing surface leakage or controlling electric field concentration
- H01L29/0611—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions characterised by particular constructional design considerations, e.g. for preventing surface leakage, for controlling electric field concentration or for internal isolations regions for preventing surface leakage or controlling electric field concentration for increasing or controlling the breakdown voltage of reverse biased devices
- H01L29/0615—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions characterised by particular constructional design considerations, e.g. for preventing surface leakage, for controlling electric field concentration or for internal isolations regions for preventing surface leakage or controlling electric field concentration for increasing or controlling the breakdown voltage of reverse biased devices by the doping profile or the shape or the arrangement of the PN junction, or with supplementary regions, e.g. junction termination extension [JTE]
- H01L29/0619—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions characterised by particular constructional design considerations, e.g. for preventing surface leakage, for controlling electric field concentration or for internal isolations regions for preventing surface leakage or controlling electric field concentration for increasing or controlling the breakdown voltage of reverse biased devices by the doping profile or the shape or the arrangement of the PN junction, or with supplementary regions, e.g. junction termination extension [JTE] with a supplementary region doped oppositely to or in rectifying contact with the semiconductor containing or contacting region, e.g. guard rings with PN or Schottky junction
- H01L29/0623—Buried supplementary region, e.g. buried guard ring
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
- H01L29/02—Semiconductor bodies ; Multistep manufacturing processes therefor
- H01L29/06—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions
- H01L29/0603—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions characterised by particular constructional design considerations, e.g. for preventing surface leakage, for controlling electric field concentration or for internal isolations regions
- H01L29/0642—Isolation within the component, i.e. internal isolation
- H01L29/0649—Dielectric regions, e.g. SiO2 regions, air gaps
- H01L29/0653—Dielectric regions, e.g. SiO2 regions, air gaps adjoining the input or output region of a field-effect device, e.g. the source or drain region
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
- H01L29/02—Semiconductor bodies ; Multistep manufacturing processes therefor
- H01L29/06—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions
- H01L29/10—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions with semiconductor regions connected to an electrode not carrying current to be rectified, amplified or switched and such electrode being part of a semiconductor device which comprises three or more electrodes
- H01L29/1095—Body region, i.e. base region, of DMOS transistors or IGBTs
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
- H01L29/40—Electrodes ; Multistep manufacturing processes therefor
- H01L29/402—Field plates
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
- H01L29/40—Electrodes ; Multistep manufacturing processes therefor
- H01L29/41—Electrodes ; Multistep manufacturing processes therefor characterised by their shape, relative sizes or dispositions
- H01L29/417—Electrodes ; Multistep manufacturing processes therefor characterised by their shape, relative sizes or dispositions carrying the current to be rectified, amplified or switched
- H01L29/41725—Source or drain electrodes for field effect devices
- H01L29/41766—Source or drain electrodes for field effect devices with at least part of the source or drain electrode having contact below the semiconductor surface, e.g. the source or drain electrode formed at least partially in a groove or with inclusions of conductor inside the semiconductor
Landscapes
- Engineering & Computer Science (AREA)
- Microelectronics & Electronic Packaging (AREA)
- Power Engineering (AREA)
- Physics & Mathematics (AREA)
- Ceramic Engineering (AREA)
- Condensed Matter Physics & Semiconductors (AREA)
- General Physics & Mathematics (AREA)
- Computer Hardware Design (AREA)
- Manufacturing & Machinery (AREA)
- Chemical & Material Sciences (AREA)
- Composite Materials (AREA)
- Insulated Gate Type Field-Effect Transistor (AREA)
Description
Die Erfindung betrifft ein durch Feldeffekt steuerbares Halb
leiterbauelement gemäß dem Oberbegriff des Anspruchs 1.
Derartige durch Feldeffekt steuerbare Halbleiterbauelemente
sind z. B. MOS-Feldeffekttransistoren. Diese Transistoren sind
seit langem bekannt und z. B. im Siemens Datenbuch 1993/94
SIPMOS-Halbleiter, Leistungstransistoren und Dioden, auf Sei
te 29ff beschrieben. Fig. 4 auf Seite 30 dieses Datenbuchs
zeigt den Prinzipiellen Aufbau eines derartigen Lei
stungstransistors. Der dort gezeigte Transistor stellt einen
vertikalen n-Kanal-SIPMOS-Transistor dar. Bei einem derarti
gen Transistor dient das n⁺-Substrat als Träger mit der dar
unterliegenden Drainmetallisierung. Über dem n⁺-Substrat
schließt sich eine n⁻-Epitaxieschicht an, die je nach Sperr
spannung verschieden dick und entsprechend dotiert ist. Das
darüberliegende Gate aus n⁺-Polysilizium ist in isolierendes
Siliziumdioxid eingebettet und dient als Implantationsmaske
für die p-Wanne und für die n⁺-Sourcezone. Die Sourcemetalli
sierung überdeckt die gesamte Struktur und schaltet die ein
zelnen Transistorzellen des Chips parallel. Weitere Einzel
heiten dieses vertikal aufgebauten Leistungstransistors sind
auf Seite 30ff des Datenbuchs zu entnehmen.
Nachteil einer derartigen Anordnung ist, daß der Durchlaßwi
derstand Ron der Drain-Source-Laststrecke mit zunehmender
Spannungsfestigkeit des Halbleiterbauelements zunimmt, da die
Dicke der Epitaxieschicht zunehmen muß. Bei 50 V liegt der
flächenbezogene Durchlaßwiderstand Ron bei ungefähr 0,20
Ohm/m² und steigt bei einer Sperrspannung von 1000 V bei
spielsweise auf einen Wert von ca. 10 Ohm/m² an.
Aus der US 5,216,275 ist ein Halbleiterbauelement bekannt,
bei dem die auf dem Substrat aufgebrachte Drainschicht aus
vertikalen abwechselnd p- und n-dotierten Schichten besteht.
Die US 5,216,275 zeigt diese Schichten beispielsweise in
Fig. 4 der Beschreibung. Die p-Schichten sind mit 7 und die n-
Schicht mit 6 bezeichnet. Aus der Beschreibung, insbesondere
aus Spalte 2, Zeile 8 geht hervor das die abwechselnden p-
und n-Schichten jeweils mit der p-Region 8 bzw. der n-Region
4 verbunden werden müssen. Dies führt jedoch zu einer starken
Einschränkung im Design eines Halbleiterbauelementes, da die
Randbereiche nicht mehr frei gestaltet werden können.
Aufgabe der vorliegenden Erfindung ist es, ein durch Feldef
fekt steuerbares Halbleiterbauelement anzugeben, welches
trotz hoher Sperrspannung einen niedrigen Durchlaßwiderstand
bereitstellt und die aufgezeigten Nachteile nicht aufweist.
Diese Aufgabe wird durch den kennzeichnenden Teil des An
spruchs 1 gelöst. Weiterbildungen sind Kennzeichen der Un
teransprüche.
Die Erfindung weist den Vorteil auf, daß durch einfaches Ein
bringen von gepaarten n- bzw. p-Bereichen, insbesondere ent
lang des Strompfads, zum einen durch die n-Schicht eine gute
Leitfähigkeit gewährleistet wird und sich zum anderen bei Er
höhung der Drainspannung die gepaarten Bereiche gegenseitig
ausräumen, wodurch eine hohe Sperrspannung gesichert bleibt.
Eine besonders vorteilhafte Anordnung ergibt sich bei Verwen
dung eines Graben (Trench)-Bereiches, dessen Randbereiche der
artig dotiert werden, daß sich jeweils paarweise n- bzw. p-
Bereiche ergeben.
Ein weiterer Vorteil ergibt sich bei Verwendung von annähernd
V-förmigen Isolationsgräben, da die Wände Ionenimplantation
mit 0° Einfallswinkel bei gleichzeitig hoher Genauigkeit be
legt werden können und somit die n- bzw. p-Bereiche in je
weils einem Arbeitsgang hergestellt werden können.
Die Erfindung wird nachfolgend anhand der Figuren näher er
läutert.
Es zeigen:
Fig. 1 einen Teilschnitt durch einen erfindungsgemäßen ver
tikalen MOSFET, der, in entsprechend mit A, B, C ge
kennzeichneten Bereichen, verschiedene Realisierungs
möglichkeiten aufzeigt,
Fig. 2a bis 2d zeigen jeweils teilweise Schnitte anhand de
rer die charakteristischen Verfahrensschritte zur
Herstellung eines erfindungsgemäßen vertikalen MOSFET
gezeigt werden,
Fig. 3 zeigt einen Teilschnitt durch einen erfindungsgemäßen
vertikalen MOSFET mit einer Grabenstruktur,
Fig. 4 zeigt einen Teilschnitt durch einen weiteren vertika
len MOSFET mit Grabenstruktur, und
Fig. 5 zeigt einen Teilschnitt durch einen vertikalen MOSFET
mit V-förmiger Grabenstruktur.
In Fig. 1 zeigt verschiedene Ausführungsformen einer erfin
dungsgeinäßen Anordnung, die der Übersichtlichkeit wegen in
einer Figur dargestellt sind.
Diese Fig. 1 stellt einen vertikalen MOSFET dar. Das n⁺-
dotierte Substrat 1 bildet einen Teil der Drainzone und wird
rückseitig über eine übliche Metallisierung kontaktiert, die
den Drainanschluß D bildet. Über dieser Schicht 1 ist eine n⁻-
dotierte Epitaxieschicht 2 abgeschieden, die ebenfalls einen
Teil der Drainzone bildet, und in welcher p-dotierte Source
bereiche 3 eingebracht sind. Diese p-dotierten Sourcebereiche
3 weisen eingebettete n⁺-Bereiche 4 auf. Die Sourcemetalli
sierung 5 bildet einen Kurzschluß zwischen diesem n⁺- und p-
Sourcegebiet 3, 4. In der Figur sind mehrere Sourcebereiche
3, 4 dargestellt, die voneinander beabstandet sind und von
denen jeweils zwei einen Zwischenbereich in Verbindung mit
der Drainzone 1, 2 definieren, über dem, eingebettet in Ga
teoxid 17, ein Gate 6 angeordnet ist.
Innerhalb der schwächer dotierten n⁻-Drainzone 2 sind p- und
n-dotierte Gebiete 7, 8 bzw. 9, 10 bzw. 11, 12 bzw. 13, 14
eingepflanzt. Diese müssen nicht, können aber einander berüh
ren und einen pn-Übergang bilden.
Die p-/n-Gebiete 7, 8 können wie im Bereich A dargestellt ku
gelförmig ausgebildet sein und sich entlang des Strompfades
der Drain-Source-Laststrecke erstrecken. Im Bereich B bilden
diese p-/n-Bereiche 10, 11 oder 11, 12 beispielsweise Fä
den, Streifen oder vertikal verlaufende Ebenen. Diese Berei
che können, wie durch die Bereiche 9 und 10 angedeutet inner
halb der Epitaxiechicht 2 "floatend", d. h. frei schwebend,
liegen und nur einen Teil der Epitaxiechicht 2 ausfüllen
oder, wie durch 11, 12 angedeutet, von der oberen Oberfläche
der Epitaxieschicht 2 bis zum Substrat 1 und/oder in das
Substrat 1 hineinreichen. Wie im Bereich B gezeigt kann der
Abstand d der Schichten 9, 10 bzw. 11, 12 größer gleich 0
sein.
Im Bereich C ist eine weitere Ausführungsform dargestellt bei
der eine statistische Verteilung der p- und n-dotierten Ge
biete 13, 14 vorgesehen ist. Dabei kann der Querschnitt die
ser p-/n-Gebiete 13, 14 sowie auch die Dotierungsverteilung
unregelmäßig sein.
Wesentlich ist, daß die Anzahl der eingebrachten p-Gebiete 7,
10, 12, 13 ungefähr gleich der Anzahl der eingebrachten n-
Gebiete 8, 9, 11, 14 ist. Dabei ist des weiteren zu beachten,
daß die Summe der Volumenausdehnungen der eingebrachten p-
Gebiete 7, 10, 12, 13 ungefähr gleich oder kleiner der der n-
Gebiete 8, 9, 11, 14 ist.
Ebenso sollte im Fall der Anordnung gemäß dem Bereich C die
durchschnittliche Konzentration der verteilten p-Gebiete in
etwa gleich oder größer der der eingebrachten n-Gebiete sein.
Der Abstand d zwischen den einzelnen p- und n-Gebieten, soll
te vorzugsweise kleiner als die Breite der Raumladungszone
zwischen den p-/n-Gebieten bei der Durchbruchsspannung zwi
schen den benachbarten p-/n-Gebieten sein, kann aber wie er
wähnt auch zu null werden.
Nachfolgend wird die Funktionsweise einer derartigen erfin
dungsgemäßen Struktur näher erläutert.
Bei kleiner Drainspannung ist die Leitfähigkeit gut, da die
n-Zone 15, 25 bzw. die durch die n-dotierten Gebiete 8, 9,
11, 14 gebildeten Zonen niederohmig sind. Wird die Drainspan
nung erhöht, werden bei moderater Spannung, z. B. einer Span
nung kleiner 30 V, die p- bzw. n-dotierten Schichten 9, 10;
11, 12 bzw. Gebiete 7, 8; 13, 14 gegenseitig ausgeräumt. Bei
einer weiteren Spannungserhöhung wird nun die vertikale Feld
stärke weiter erhöht und die Epitaxieschicht 2 nimmt die
Spannung auf.
Im einzelnen erfolgt dieser Vorgang folgendermaßen. Die Aus
räumung startet von der Oberfläche unter der Gateelektrode 6
und den Sourcebereichen 3, 4. Sie schreitet dann in das Ge
biet 9, 10; 11, 12 bzw. die Gebiete 7, 8; 13, 14 voran. Wenn
die Raumladungszone die ersten p-Gebiete 7, 10, 12, 13 er
reicht, bleiben diese Gebiete auf der Spannung, die das Po
tential der Raumladungszone erreicht hat. Dann wird die näch
ste Umgebung in Richtung des Drainanschlusses D ausgeräumt.
Dieser Vorgang wiederholt sich von Schicht zu Schicht.
Auf diese Weise schreitet die Raumladungszone voran, bis die
Zone unterhalb der eingebrachten Dotierungen innerhalb der
Epitaxieschicht 2 erreicht wird. Insgesamt wird dann die
Raumladungszone so aufgebaut, als ob die zusätzlich einge
brachten p-/n-Bereiche 7, 8, 9, 10, 11, 12, 13, 14 nicht vor
handen wären.
Die Spannungsfestigkeit wird dabei nur durch die Dicke der
Epitaxieschicht 2 bestimmt. Somit kann die erfindungsgemäße
Anordnung beide Erfordernisse erfüllen, nämlich einen niede
rohmigen Durchlaßwiderstand Ron bei gleichzeitiger hoher
Spannungsfestigkeit.
In einer Abwandlung ist eine derartige Struktur auch als IGBT
funktionsfähig, wenn z. B. die untere n⁺-Zone 1 gemäß Fig. 1
auf p⁺ umgeschaltet wird.
Die erfindungsgemäßen Strukturen können sowohl bei vertikal
als auch bei lateral aufgebauten Halbleiterstrukturen verwen
det werden. Bei lateralen Strukturen sollten streifenförmig
ausgebildete p- und n-Bereiche dann in horizontalen Ebenen
ausgerichtet werden. Diese können z. B. als buried layer in
die n⁻-Schicht 2 vergraben werden.
Die Fig. 2a bis 2d zeigen ein mögliches Herstellverfahren
einer Anordnung gemäß Fig. 3. Auf einem n⁺-dotierten
Substrat 1 wird eine erste dünne n⁻-dotierte Epitaxieschicht
2 aufgewachsen. Diese wird beispielsweise durch entsprechende
Maskierung und Ionenimplantation mit sich abwechselnden n-
bzw. p-Bereichen 28 und 29 dotiert. Die Dotierung kann
selbstverständlich auch durch andere bekannte Verfahren er
folgen.
Danach wird, wie in Fig. 2b zu sehen ist, eine weitere Epi
taxieschicht aufgebracht, die in gleicher Weise wie zuvor do
tiert wird.
Durch Wiederholen dieses Schrittes wird durch eine mehrstufi
ge Epitaxieabscheidung schließlich die n⁻-dotierte Zone 2 bis
zu den noch einzubringenden Sourcebereichen 3, 4 vervollstän
digt.
Je nach verwendeten Maske können pro Schicht die unterschied
lichsten Strukturen gebildet werden. Die Dotierungen der Be
reiche 28 und 29 können z. B. derart gewählt werden, daß sich
die einzelnen dotierten Bereiche 28, 29 einer Schicht nach
einer Hochtemperaturbehandlung mit denjenigen der darunter
liegenden Schicht verbinden, so daß sich insgesamt, wie in
Fig. 2c dargestellt, streifenförmige Bereiche 28 und 29 aus
bilden. Die in den einzelnen Schichten dotierten Bereiche 28,
29 können jedoch auch voneinander getrennt sein, wie es in
den Bereichen A und C in Fig. 1 dargestellt ist. Durch ent
sprechende Wahl der Masken können auch statistische räumliche
Verteilungen der einzelnen Gebiete erreicht werden.
Schließlich werden die Sourcebereiche 3, 4 z. B. in eine wei
tere aufgebrachte Epitaxieschicht eingebracht, und in den üb
rigen Bereichen kann z. B. eine weitere Dotierung von n-/p-
Bereichen 28, 29 erfolgen, so daß sich die streifenförmigen
Bereiche 28, 29 in der Zonen in welcher kein Sourcebereich 3,
4 vorgesehen ist, bis zur Oberfläche der Epitaxieschicht 2
erstrecken.
Die am Randbereich eingebrachten p- und n-dotierten Gebiete,
in Fig. 2d mit 30 und 31 bezeichnet, können vorzugsweise
schwächer als die übrigen Bereiche 28, 29 dotiert sein.
Es folgen nun weitere Schritte zur Aufbringung der Gateelek
troden 6 bzw. der Randgateelektrode 32 und der Metallisierung
5 in bekannter Weise.
Fig. 4 zeigt ein weiteres Ausführungsbeispiel eines erfin
dungsgemäßen vertikalen MOSFET. Gleiche Bereiche sind gemäß
den vorhergehenden Figuren mit den gleichen Bezugszeichen
versehen.
Dieser MOSFET unterscheidet sich von dem in Fig. 1 bzw.
Fig. 3 gezeigten in der Ausgestaltung der n⁻-dotierten Drain
zone 2. Unterhalb der Gateelektroden 6 erstreckt sich hier
von der Oberfläche der Epitaxieschicht 2 bis in die
Substratschicht 1 eine vertikale Grabenstruktur 24. Diese ist
vollständig oder teilweise mit Isolatoren z. B. Oxid und/oder
schwach dotiertem Polysilizium aufgefüllt. Auch eine Kombina
tion von mehreren übereinanderliegenden Isolationsschichten
mit dazwischenliegendem schwach dotierten Polysilizium ist
möglich.
Die Grabenwände sind mit einer n-Zone 25 umhüllt, welche
rundum wiederum von einer p-Zone 26 umgeben ist. Die p- und
n-Dotierung in der Grabenumhüllung ist so bemessen, daß bei
einer UD-Spannung, welche kleiner als die Durchbruchspannung
zwischen den Bereichen 25 und 26 ist, beide n- und p-Bereiche
25 und 26 nahezu vollkommen ausgeräumt werden.
Der Querschnitt der Gräben 24 kann rund, streifenförmig, d. h.
beliebig sein. Der Graben muß sich dabei nicht bis in die
Substratzone 1 erstrecken, vielmehr ist der Tiefenverlauf
frei wählbar. Wird z. B. ein runder Grabenquerschnitt ge
wählt, so erhalten die Schichten 25, 26 eine quasi zylindrige
Form.
Selbstverständlich kann auch, wie in Fig. 3 durch Klammern
angedeutet, der innere Wandbereich 25 p-dotiert und der ihn
umgebende äußere Wandbereich 26 n-dotiert sein.
Es ist auch möglich, nur einen Teil der Grabenwände mit der
n- und der p-Schicht zu belegen.
Nachfolgend wird ein mögliches Herstellverfahren beschrieben:
Zuerst werden in die Epitaxieschicht 2 die Gräben eingesetzt.
Dann wird von den Gräbenwänden z. B. eine Dotierungsquelle für
Bor (p) abgeschieden und eingetrieben. So entsteht die p-
Schicht 26. Danach wird die n-Dotierstoffquelle abgeschieden.
Diese Quelle ist eine beliebig z. B. durch Ionen-Implantation
hergestellte, dünne Oberflächenschicht. Nach der Einbringung
der n- und p-Dotierung wird der Graben mit Isolatoren aufge
füllt. Dies kann z. B. durch Oxidation oder Abscheidung erfol
gen. Nachdem die Gräben fertig sind kann die Zellenstruktur
nach gängigem Verfahren erzeugt werden. Die p-Zonen 26 können
mit den Zellen-p-Zonen stellenweise zusammenhängen, wobei
dieser Fall in Fig. 3 nicht dargestellt ist.
Fig. 4 zeigt ein weiteres Ausführungsbeispiel entsprechend
der in Fig. 3 dargestellten Anordnung. Gleiche Elemente sind
auch hier mit gleichen Bezugszeichen versehen. Der Unter
schied zur Anordnung gemäß Fig. 3 besteht in der Ausgestal
tung der Gatestruktur. Im Gegensatz zu der in Fig. 3 darge
stellten Anordnung ist hier die Gatestruktur zweigeteilt bzw.
weist eine zentrale Aussparung 29 auf, die das Gate in zwei
Teilbereiche 27 und 28 aufteilt. Sinn dieser Anordnung ist,
daß ein derartiges Poly-Gate den Grabenbereich 24 maskiert.
Hierdurch kann eine vereinfachte Herstellung des Grabenbe
reichs vorgesehen werden. Wie bei bekannten Strukturen, bei
denen das Gate zur Maskierung bestimmter Bereiche während des
Herstellverfahrens dient, wird hier die Form des Gates ausge
nutzt, um die Ausbildung des Grabens 24 entsprechend der
Formgebung der Aussparung 29 vorzusehen.
Fig. 5 zeigt ein weiteres Ausführungsbeispiel eines vertika
len MOSFETS. Gleiche Elemente sind auch hier mit gleichen Be
zugszeichen versehen. Die dargestellte Struktur entspricht im
wesentlichen der in Fig. 3 wiedergegebenen mit dem Unter
schied, daß der Grabenbereich hier als annähernd V-förmiger
Graben 31 ausgebildet ist. Dementsprechend sind auch die p-
bzw. n-dotierten umhüllenden Randbereiche 30, 32 V-förmig
ausgebildet. In dem in Fig. 5 dargestellten Beispiel ist au
ßerdem die auf der Unterseite des Bauelements auf der
Substratschicht 1 aufgebrachte Kontaktierungsschicht 32 dar
gestellt.
Von besonderem Vorteil kann es sein, den Scheitel- bzw. Um
kehrpunkt des Grabens eher u-förmig auszubilden.
Ein derartiger Trench(Graben)-Drain-MOSFET ist leicht her
stellbar, wenn die Gräben 31 wie in Fig. 5 dargestellt V-
förmig ausgebildet sind, wobei ein sehr kleiner Winkel (Φ =
ungefähr 5° bis 10°) verwendet wird. Dann können die Wände
30, 32 durch Ionenimplantation mit 0° Einfallswinkel mit ho
her Genauigkeit und Gleichmäßigkeit belegt werden. Die n- und
p-Dotierungen können aus der Grabenwand durch eine oder meh
rere Hochtemperaturbehandlungen in das einkristalline Silizi
um der Schichten 1 und 2 eingetrieben werden.
Wahlweise könnte auch nur jeweils eine Seitenwand, je nach
Ausbildung der Gräben mit den Schichten 30 und 32 belegt
werden.
Die Herstellung der Gräben 31 kann als erster Schritt, aber
auch nach der Polysiliziumabscheidung erfolgen. Im letzteren
Fall wird das Maskieren der Gräben 31 durch Öffnungen im Po
lysilizium und dem Gateoxid durchgeführt. Die Zellen können
dabei als Säulen ausgebildet sein aber die V-förmigen Gräben
können auch alleinstehend sein.
Die Gräben 24, 31 können streifenförmig verlaufen und so die
einzelnen Zellen eines MOSFET umgeben. Sie können aber auch
kegelförmig ausgebildet sein und an den Kreuzungspunkten von
in einer Matrix angeordneten Zellen eingebracht werden.
Selbstverständlich kann die Epitaxieschicht in allen Fällen
sowohl vom n⁻- oder vom p⁻-Typ sein.
Zusammenfassend ist zu bemerken, daß durch die vorliegende
Erfindung sowohl vertikale wie auch laterale MOSFETS mit
niedrigem Durchlaßwiderstand Ron bei gleichzeitig hoher
Sperrspannung vorgesehen werden können. Wesentlich ist die
Ausbildung von paarweisen p- bzw. n-dotierten Bereichen, wel
che strukturiert oder statistisch verteilt eingebracht sind,
wobei vorzugsweise streifenförmiger Bereiche vorgesehen sind,
die entlang des Strompfads der Laststrecke ausgebildet sind.
Die vorliegende Erfindung ist dabei sowohl bei MOSFETS vom p-
Kanal wie auch bei MOSFETS vom n-Kanal oder auch bei entspre
chenden IGBT′s anwendbar.
Claims (12)
1. Durch Feldeffekt steuerbares Halbleiterbauelement mit
- - einer Drainzone vom ersten Leitungstyp,
- - wenigstens einer aus polykristallinem Silizium bestehenden Gateelektrode, wobei diese gegenüber der Drainzone isoliert ist,
- - wenigstens einem in der Drainzone eingebrachten Sourcebe reich vom zweiten Leitungstyp,
dadurch gekennzeichnet, daß in der
Drainzone (1, 2) Bereiche vom jeweils ersten und zweiten Lei
tungstyp (7, 8; 9, 10; 11, 12; 13, 14; 28, 29) eingebracht
sind, wobei Gesamtmenge der Dotierung der eingebrachten n-
Bereiche (8, 9, 11, 14, 28) in etwa der Gesamtmenge der Do
tierung der eingebrachten p-Bereiche (7, 10, 12, 13, 29) ent
spricht.
2. Durch Feldeffekt steuerbares Halbleiterbauelement nach An
spruch 1,
dadurch gekennzeichnet, daß die Be
reiche vom ersten und zweiten Leitungstyp (7, 8; 9, 10; 11,
12; 13, 14; 28, 29) in der Drainzone (1, 2) jeweils paarweise
angeordnet sind.
3. Durch Feldeffekt steuerbares Halbleiterbauelement nach An
spruch 1 oder 2,
dadurch gekennzeichnet, daß die paar
weise eingebrachten Bereiche vom ersten und zweiten Leitung
styp (7, 8; 9, 10; 11, 12; 13, 14; 28, 29) in der Drainzone
(1, 2) einen Abstand voneinander größer gleich 0 und kleiner
gleich der Breite der Raumladungszone haben.
4. Durch Feldeffekt steuerbares Halbleiterbauelement gemäß
einem der Ansprüche 2 bis 3,
dadurch gekennzeichnet, daß die paar
weise angeordneten Bereiche (9, 10; 11, 12; 28, 29) jeweils
streifen- oder fadenförmig ausgebildet sind.
5. Durch Feldeffekt steuerbares Halbleiterbauelement gemäß
einem der Ansprüche 2 bis 3,
dadurch gekennzeichnet, daß die in
der Drainzone eingebrachten Bereiche (7, 8; 13, 14; 28, 29)
kugelförmig ausgebildet sind.
6. Durch Feldeffekt steuerbares Halbleiterbauelement gemäß
einem der Ansprüche 1 bis 4,
dadurch gekennzeichnet, daß innerhalb
der Drainzone (1, 2) ein Graben (24, 31) vorgesehen ist, der
sich von der Oberfläche in die Drainzone (1, 2) erstreckt,
wobei der Graben (24, 31) mit wenigstens einem Isolator aus
gefüllt ist und der Graben (24, 31) einen ersten vertikal
verlaufenden Randbereich (25, 30) aufweist, welcher minde
stens teilweise vom ersten bzw. zweiten Leitungstyp dotiert
ist und welcher mindestens teilweise von einem zweiten verti
kal parallel verlaufenden Randbereich (26, 32) umgeben ist,
der vom jeweils anderen Leitungstyp ist.
7. Durch Feldeffekt steuerbares Halbleiterbauelement gemäß
Anspruch 6,
dadurch gekennzeichnet, daß die Grä
ben (31) annähernd V-förmig ausgebildet sind.
8. Durch Feldeffekt steuerbares Halbleiterbauelement gemäß
Anspruch 7,
dadurch gekennzeichnet, daß der Um
kehrpunkt der Gräben (31) u-förmig ausgebildet ist.
9. Durch Feldeffekt steuerbares Halbleiterbauelement gemäß
einem der Ansprüche 6 bis 8,
dadurch gekennzeichnet, daß der Iso
lator eine Kommbination aus Isolationsmaterial und Polysili
zium ist.
10. Durch Feldeffekt steuerbares Halbleiterbauelement gemäß
einem der Ansprüche 6 bis 9
dadurch gekennzeichnet, daß die Grä
ben (24, 31) streifenförmig verlaufen.
11. Durch Feldeffekt steuerbares Halbleiterbauelement gemäß
einem der Ansprüche 6 bis 9
dadurch gekennzeichnet, daß die Grä
ben (24, 31) kegelförmig ausgebildet sind.
Priority Applications (9)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
DE19604043A DE19604043C2 (de) | 1996-02-05 | 1996-02-05 | Durch Feldeffekt steuerbares Halbleiterbauelement |
DE59707158T DE59707158D1 (de) | 1996-02-05 | 1997-01-30 | Durch feldeffekt steuerbares halbleiterbauelement |
EP03026265.3A EP1408554B1 (de) | 1996-02-05 | 1997-01-30 | Durch Feldeffekt steuerbares Halbleiterbauelement |
DE59711481T DE59711481D1 (de) | 1996-02-05 | 1997-01-30 | Durch Feldeffekt steuerbares Halbleiterbauelement |
EP00112818A EP1039548B1 (de) | 1996-02-05 | 1997-01-30 | Durch Feldeffekt steuerbares Halbleiterbauelement |
EP97907035A EP0879481B1 (de) | 1996-02-05 | 1997-01-30 | Durch feldeffekt steuerbares halbleiterbauelement |
US09/117,636 US6184555B1 (en) | 1996-02-05 | 1997-01-30 | Field effect-controlled semiconductor component |
PCT/DE1997/000182 WO1997029518A1 (de) | 1996-02-05 | 1997-01-30 | Durch feldeffekt steuerbares halbleiterbauelement |
JP52803997A JP4047384B2 (ja) | 1996-02-05 | 1997-01-30 | 電界効果により制御可能の半導体デバイス |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
DE19604043A DE19604043C2 (de) | 1996-02-05 | 1996-02-05 | Durch Feldeffekt steuerbares Halbleiterbauelement |
Publications (2)
Publication Number | Publication Date |
---|---|
DE19604043A1 true DE19604043A1 (de) | 1997-08-07 |
DE19604043C2 DE19604043C2 (de) | 2001-11-29 |
Family
ID=7784508
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
DE19604043A Expired - Lifetime DE19604043C2 (de) | 1996-02-05 | 1996-02-05 | Durch Feldeffekt steuerbares Halbleiterbauelement |
Country Status (1)
Country | Link |
---|---|
DE (1) | DE19604043C2 (de) |
Cited By (24)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
WO1999023703A1 (de) * | 1997-11-03 | 1999-05-14 | Infineon Technologies Ag | Hochspannungsfeste randstruktur für halbleiterbauelemente |
DE19815907C1 (de) * | 1998-04-08 | 1999-05-27 | Siemens Ag | Durch Feldeffekt steuerbares Halbleiterbauelement |
WO1999056321A1 (de) * | 1998-04-23 | 1999-11-04 | Infineon Technologies Ag | Lateraler hochvolt-seitenwandtransistor |
WO2000025364A2 (de) * | 1998-10-26 | 2000-05-04 | Infineon Technologies Ag | Bipolares hochvolt-leistungsbauelement |
DE19849902A1 (de) * | 1998-10-29 | 2000-05-11 | Roland Sittig | Halbleiterbauelement |
WO2000033385A1 (de) * | 1998-11-27 | 2000-06-08 | Infineon Technologies Ag | Mos-feldeffekttransistor mit hilfselektrode |
DE19904103A1 (de) * | 1999-02-02 | 2000-08-10 | Siemens Ag | IGBT mit verbesserter Durchlaßspannung |
WO2001003193A1 (de) * | 1999-07-03 | 2001-01-11 | Robert Bosch Gmbh | Halbleiterbauelement |
EP1073110A1 (de) * | 1999-07-28 | 2001-01-31 | STMicroelectronics S.A. | Verfahren zur Herstellung von unipolaren Anordnungen |
DE19942677A1 (de) * | 1999-09-07 | 2001-03-22 | Infineon Technologies Ag | Kompensationsbauelement und Verfahren zu dessen Herstellung |
DE19942679C1 (de) * | 1999-09-07 | 2001-04-05 | Infineon Technologies Ag | Verfahren zum Herstellen eines hochvolttauglichen Randabschlusses bei einem nach dem Prinzip der lateralen Ladungskompensation vorgefertigten Grundmaterialwafer |
DE19947020A1 (de) * | 1999-09-30 | 2001-04-19 | Infineon Technologies Ag | Kompensationsbauelement mit variabler Ladungsbilanz |
EP1168455A2 (de) * | 2000-06-30 | 2002-01-02 | Kabushiki Kaisha Toshiba | Leistungshalbleiter-Schaltelement |
DE10052004C1 (de) * | 2000-10-20 | 2002-02-28 | Infineon Technologies Ag | Vertikaler Feldeffekttransistor mit Kompensationszonen und Anschlüssen an einer Seite eines Halbleiterkörpers |
DE10117802A1 (de) * | 2001-04-10 | 2002-10-24 | Bosch Gmbh Robert | Halbleiterleistungsbauelement und entsprechendes Herstellungsverfahren |
EP1261036A2 (de) * | 2001-05-25 | 2002-11-27 | Kabushiki Kaisha Toshiba | Leistungs-MOSFET-Halbleiteranordnung und Verfahren zu deren Herstellung |
US6504230B2 (en) | 1999-09-07 | 2003-01-07 | Infineon Technologies Ag | Compensation component and method for fabricating the compensation component |
EP1276156A1 (de) * | 2001-07-13 | 2003-01-15 | Abb Research Ltd. | Hochleistungsbipolartransistor |
US6630698B1 (en) | 1998-09-02 | 2003-10-07 | Infineon Ag | High-voltage semiconductor component |
US6674125B2 (en) | 2001-04-10 | 2004-01-06 | Robert Bosch Gmbh | Semiconductor power component and a corresponding manufacturing method |
US6819089B2 (en) | 2001-11-09 | 2004-11-16 | Infineon Technologies Ag | Power factor correction circuit with high-voltage semiconductor component |
US6825514B2 (en) | 2001-11-09 | 2004-11-30 | Infineon Technologies Ag | High-voltage semiconductor component |
WO2010142342A1 (en) * | 2009-06-12 | 2010-12-16 | Abb Research Ltd | Power semiconductor device |
US9190511B2 (en) | 2005-07-27 | 2015-11-17 | Infineon Technologies Austria Ag | Semiconductor component with a drift region and a drift control region |
Families Citing this family (1)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
DE10316710B3 (de) * | 2003-04-11 | 2004-08-12 | Infineon Technologies Ag | Verfahren zur Herstellung eines eine Kompensationsstruktur aufweisenden Halbleiteiterkörpers |
Citations (1)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
US5216275A (en) * | 1991-03-19 | 1993-06-01 | University Of Electronic Science And Technology Of China | Semiconductor power devices with alternating conductivity type high-voltage breakdown regions |
-
1996
- 1996-02-05 DE DE19604043A patent/DE19604043C2/de not_active Expired - Lifetime
Patent Citations (1)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
US5216275A (en) * | 1991-03-19 | 1993-06-01 | University Of Electronic Science And Technology Of China | Semiconductor power devices with alternating conductivity type high-voltage breakdown regions |
Non-Patent Citations (1)
Title |
---|
Siemens Datenbuch 1993/94, S. 29 ff * |
Cited By (48)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
US6870201B1 (en) | 1997-11-03 | 2005-03-22 | Infineon Technologies Ag | High voltage resistant edge structure for semiconductor components |
WO1999023703A1 (de) * | 1997-11-03 | 1999-05-14 | Infineon Technologies Ag | Hochspannungsfeste randstruktur für halbleiterbauelemente |
DE19815907C1 (de) * | 1998-04-08 | 1999-05-27 | Siemens Ag | Durch Feldeffekt steuerbares Halbleiterbauelement |
WO1999056321A1 (de) * | 1998-04-23 | 1999-11-04 | Infineon Technologies Ag | Lateraler hochvolt-seitenwandtransistor |
US6507071B1 (en) | 1998-04-23 | 2003-01-14 | Siemens Aktiengesellschaft | Lateral high-voltage sidewall transistor |
US6960798B2 (en) | 1998-09-02 | 2005-11-01 | Infineon Technologies Ag | High-voltage semiconductor component |
US6894329B2 (en) | 1998-09-02 | 2005-05-17 | Infineon Technologies Ag | High-voltage semiconductor component |
US6630698B1 (en) | 1998-09-02 | 2003-10-07 | Infineon Ag | High-voltage semiconductor component |
US6803609B1 (en) | 1998-10-26 | 2004-10-12 | Infineon Technologies Ag | Bipolar high-voltage power component |
WO2000025364A3 (de) * | 1998-10-26 | 2000-07-06 | Infineon Technologies Ag | Bipolares hochvolt-leistungsbauelement |
WO2000025364A2 (de) * | 1998-10-26 | 2000-05-04 | Infineon Technologies Ag | Bipolares hochvolt-leistungsbauelement |
US6525374B1 (en) | 1998-10-29 | 2003-02-25 | Infineon Technologies Ag | Semiconductor component with a high breakdown voltage |
WO2000026968A1 (de) * | 1998-10-29 | 2000-05-11 | Roland Sittig | Halbleiterbauelement mit hoher durchbruchsspannung |
DE19849902A1 (de) * | 1998-10-29 | 2000-05-11 | Roland Sittig | Halbleiterbauelement |
US6362505B1 (en) | 1998-11-27 | 2002-03-26 | Siemens Aktiengesellschaft | MOS field-effect transistor with auxiliary electrode |
WO2000033385A1 (de) * | 1998-11-27 | 2000-06-08 | Infineon Technologies Ag | Mos-feldeffekttransistor mit hilfselektrode |
DE19904103A1 (de) * | 1999-02-02 | 2000-08-10 | Siemens Ag | IGBT mit verbesserter Durchlaßspannung |
DE19904103B4 (de) * | 1999-02-02 | 2005-04-14 | Infineon Technologies Ag | IGBT mit verbesserter Durchlaßspannung |
WO2001003193A1 (de) * | 1999-07-03 | 2001-01-11 | Robert Bosch Gmbh | Halbleiterbauelement |
FR2797094A1 (fr) * | 1999-07-28 | 2001-02-02 | St Microelectronics Sa | Procede de fabrication de composants unipolaires |
US6590240B1 (en) | 1999-07-28 | 2003-07-08 | Stmicroelectronics S.A. | Method of manufacturing unipolar components |
EP1073110A1 (de) * | 1999-07-28 | 2001-01-31 | STMicroelectronics S.A. | Verfahren zur Herstellung von unipolaren Anordnungen |
DE19942679C1 (de) * | 1999-09-07 | 2001-04-05 | Infineon Technologies Ag | Verfahren zum Herstellen eines hochvolttauglichen Randabschlusses bei einem nach dem Prinzip der lateralen Ladungskompensation vorgefertigten Grundmaterialwafer |
DE19942677A1 (de) * | 1999-09-07 | 2001-03-22 | Infineon Technologies Ag | Kompensationsbauelement und Verfahren zu dessen Herstellung |
US6504230B2 (en) | 1999-09-07 | 2003-01-07 | Infineon Technologies Ag | Compensation component and method for fabricating the compensation component |
US6607972B2 (en) | 1999-09-07 | 2003-08-19 | Infineon Technologies Ag | Method for producing an edge termination suitable for high voltages in a basic material wafer prefabricated according to the principle of lateral charge compensation |
DE19942677C2 (de) * | 1999-09-07 | 2001-08-16 | Infineon Technologies Ag | Kompensationsbauelement und Verfahren zu dessen Herstellung |
DE19947020A1 (de) * | 1999-09-30 | 2001-04-19 | Infineon Technologies Ag | Kompensationsbauelement mit variabler Ladungsbilanz |
US6639272B2 (en) | 1999-09-30 | 2003-10-28 | Infineon Technologies Ag | Charge compensation semiconductor configuration |
DE19947020B4 (de) * | 1999-09-30 | 2006-02-23 | Infineon Technologies Ag | Kompensationsbauelement mit variabler Ladungsbilanz und dessen Herstellungsverfahren |
EP1168455A2 (de) * | 2000-06-30 | 2002-01-02 | Kabushiki Kaisha Toshiba | Leistungshalbleiter-Schaltelement |
EP1168455A3 (de) * | 2000-06-30 | 2004-05-12 | Kabushiki Kaisha Toshiba | Leistungshalbleiter-Schaltelement |
US6750508B2 (en) | 2000-06-30 | 2004-06-15 | Kabushiki Kaisha Toshiba | Power semiconductor switching element provided with buried electrode |
DE10052004C1 (de) * | 2000-10-20 | 2002-02-28 | Infineon Technologies Ag | Vertikaler Feldeffekttransistor mit Kompensationszonen und Anschlüssen an einer Seite eines Halbleiterkörpers |
WO2002084743A1 (de) * | 2001-04-10 | 2002-10-24 | Robert Bosch Gmbh | Mis-halbleiterleistungsbauelement und entsprechendes herstellungsverfahren |
US7084438B2 (en) | 2001-04-10 | 2006-08-01 | Robert Bosch Gmbh | Metal insulator power semiconductor component (MIS) and a method for producing the same |
US6674125B2 (en) | 2001-04-10 | 2004-01-06 | Robert Bosch Gmbh | Semiconductor power component and a corresponding manufacturing method |
DE10117801B4 (de) * | 2001-04-10 | 2005-12-22 | Robert Bosch Gmbh | Halbleiterleistungsbauelement und entsprechendes Herstellungsverfahren |
DE10117802A1 (de) * | 2001-04-10 | 2002-10-24 | Bosch Gmbh Robert | Halbleiterleistungsbauelement und entsprechendes Herstellungsverfahren |
US7226841B2 (en) | 2001-05-25 | 2007-06-05 | Kabushiki Kaisha Toshiba | Power MOSFET semiconductor device and method of manufacturing the same |
EP1261036A3 (de) * | 2001-05-25 | 2004-07-28 | Kabushiki Kaisha Toshiba | Leistungs-MOSFET-Halbleiteranordnung und Verfahren zu deren Herstellung |
EP1261036A2 (de) * | 2001-05-25 | 2002-11-27 | Kabushiki Kaisha Toshiba | Leistungs-MOSFET-Halbleiteranordnung und Verfahren zu deren Herstellung |
EP1276156A1 (de) * | 2001-07-13 | 2003-01-15 | Abb Research Ltd. | Hochleistungsbipolartransistor |
US6828609B2 (en) | 2001-11-09 | 2004-12-07 | Infineon Technologies Ag | High-voltage semiconductor component |
US6825514B2 (en) | 2001-11-09 | 2004-11-30 | Infineon Technologies Ag | High-voltage semiconductor component |
US6819089B2 (en) | 2001-11-09 | 2004-11-16 | Infineon Technologies Ag | Power factor correction circuit with high-voltage semiconductor component |
US9190511B2 (en) | 2005-07-27 | 2015-11-17 | Infineon Technologies Austria Ag | Semiconductor component with a drift region and a drift control region |
WO2010142342A1 (en) * | 2009-06-12 | 2010-12-16 | Abb Research Ltd | Power semiconductor device |
Also Published As
Publication number | Publication date |
---|---|
DE19604043C2 (de) | 2001-11-29 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
DE19604043C2 (de) | Durch Feldeffekt steuerbares Halbleiterbauelement | |
EP1408554B1 (de) | Durch Feldeffekt steuerbares Halbleiterbauelement | |
DE19949364B4 (de) | Halbleiterbauteil mit MOS-Gate-Steuerung und Grabenstruktur sowie Verfahren zur Herstellung | |
DE102007030755B3 (de) | Halbleiterbauelement mit einem einen Graben aufweisenden Randabschluss und Verfahren zur Herstellung eines Randabschlusses | |
DE4324481C2 (de) | Transistor-Halbleitervorrichtung und Herstellungsverfahren | |
DE69512021T2 (de) | DMOS-Anordnung-Struktur und Verfahren zur Herstellung | |
DE19611045C1 (de) | Durch Feldeffekt steuerbares Halbleiterbauelement | |
DE3853778T2 (de) | Verfahren zur Herstellung eines Halbleiterbauelements. | |
DE10052149B4 (de) | Verfahren zur Herstellung eines Halbleiterbauelements | |
DE102008039845B4 (de) | IGBT mit einem Halbleiterkörper | |
DE19828191C1 (de) | Lateral-Hochspannungstransistor | |
DE3122768C2 (de) | ||
EP1160871B1 (de) | Ladungskompensationshalbleiteranordnung und Verfahren zu deren Herstellung | |
DE69735349T2 (de) | Graben-dmos-transistor mit leichtdotierter wanne | |
DE19743342C2 (de) | Feldeffekttransistor hoher Packungsdichte und Verfahren zu seiner Herstellung | |
DE19943143A1 (de) | Halbleiterbauelement für hohe Sperrspannungen bei gleichzeitig niedrigem Einschaltwiderstand und Verfahren zu dessen Herstellung | |
DE69518653T2 (de) | MOS-Technologie-Leistungsanordnung in integrierter Struktur | |
WO2000014807A1 (de) | Hochspannungs-halbleiterbauelement | |
DE2630571B2 (de) | Ein-Transistor-Speicherzelle mit in V-MOS-Technik | |
DE10322594A1 (de) | MIS-Halbleiterbauteil und Verfahren zu seiner Herstellung | |
DE102018203693A1 (de) | Halbleitervorrichtung | |
DE102011080351A1 (de) | Halbleitereinrichtung mit einer lateralen Diode | |
DE102009029643B4 (de) | MOS-Transistor mit erhöhter Gate-Drain-Kapazität und Verfahren zur Herstellung | |
EP0913000B1 (de) | Durch feldeffekt steuerbares halbleiterbauelement | |
DE102007034802B4 (de) | Lateraler Hochvolt-MOS-Transistor mit RESURF-Struktur |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
OP8 | Request for examination as to paragraph 44 patent law | ||
D2 | Grant after examination | ||
8364 | No opposition during term of opposition | ||
R081 | Change of applicant/patentee |
Owner name: INFINEON TECHNOLOGIES AG, DE Free format text: FORMER OWNER: SIEMENS AKTIENGESELLSCHAFT, 80333 MUENCHEN, DE Effective date: 20111107 |
|
R071 | Expiry of right |