WO1999056321A1 - Lateraler hochvolt-seitenwandtransistor - Google Patents

Lateraler hochvolt-seitenwandtransistor Download PDF

Info

Publication number
WO1999056321A1
WO1999056321A1 PCT/DE1999/000703 DE9900703W WO9956321A1 WO 1999056321 A1 WO1999056321 A1 WO 1999056321A1 DE 9900703 W DE9900703 W DE 9900703W WO 9956321 A1 WO9956321 A1 WO 9956321A1
Authority
WO
WIPO (PCT)
Prior art keywords
semiconductor
lateral high
type
transistor according
voltage
Prior art date
Application number
PCT/DE1999/000703
Other languages
English (en)
French (fr)
Inventor
Jenö Tihanyi
Original Assignee
Infineon Technologies Ag
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Infineon Technologies Ag filed Critical Infineon Technologies Ag
Priority to JP2000546398A priority Critical patent/JP2002513211A/ja
Priority to EP99916792A priority patent/EP1074052A1/de
Publication of WO1999056321A1 publication Critical patent/WO1999056321A1/de
Priority to US09/694,435 priority patent/US6507071B1/en

Links

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
    • H01L29/76—Unipolar devices, e.g. field effect transistors
    • H01L29/772—Field effect transistors
    • H01L29/78—Field effect transistors with field effect produced by an insulated gate
    • H01L29/7801—DMOS transistors, i.e. MISFETs with a channel accommodating body or base region adjoining a drain drift region
    • H01L29/7802—Vertical DMOS transistors, i.e. VDMOS transistors
    • H01L29/7813—Vertical DMOS transistors, i.e. VDMOS transistors with trench gate electrode, e.g. UMOS transistors
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/02—Semiconductor bodies ; Multistep manufacturing processes therefor
    • H01L29/06—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions
    • H01L29/0603—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions characterised by particular constructional design considerations, e.g. for preventing surface leakage, for controlling electric field concentration or for internal isolations regions
    • H01L29/0607—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions characterised by particular constructional design considerations, e.g. for preventing surface leakage, for controlling electric field concentration or for internal isolations regions for preventing surface leakage or controlling electric field concentration
    • H01L29/0611—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions characterised by particular constructional design considerations, e.g. for preventing surface leakage, for controlling electric field concentration or for internal isolations regions for preventing surface leakage or controlling electric field concentration for increasing or controlling the breakdown voltage of reverse biased devices
    • H01L29/0615—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions characterised by particular constructional design considerations, e.g. for preventing surface leakage, for controlling electric field concentration or for internal isolations regions for preventing surface leakage or controlling electric field concentration for increasing or controlling the breakdown voltage of reverse biased devices by the doping profile or the shape or the arrangement of the PN junction, or with supplementary regions, e.g. junction termination extension [JTE]
    • H01L29/063—Reduced surface field [RESURF] pn-junction structures
    • H01L29/0634—Multiple reduced surface field (multi-RESURF) structures, e.g. double RESURF, charge compensation, cool, superjunction (SJ), 3D-RESURF, composite buffer (CB) structures
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/40—Electrodes ; Multistep manufacturing processes therefor
    • H01L29/402—Field plates
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
    • H01L29/76—Unipolar devices, e.g. field effect transistors
    • H01L29/772—Field effect transistors
    • H01L29/78—Field effect transistors with field effect produced by an insulated gate
    • H01L29/7801—DMOS transistors, i.e. MISFETs with a channel accommodating body or base region adjoining a drain drift region
    • H01L29/7816—Lateral DMOS transistors, i.e. LDMOS transistors
    • H01L29/7825—Lateral DMOS transistors, i.e. LDMOS transistors with trench gate electrode
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
    • H01L29/76—Unipolar devices, e.g. field effect transistors
    • H01L29/772—Field effect transistors
    • H01L29/78—Field effect transistors with field effect produced by an insulated gate
    • H01L29/786—Thin film transistors, i.e. transistors with a channel being at least partly a thin film
    • H01L29/78606—Thin film transistors, i.e. transistors with a channel being at least partly a thin film with supplementary region or layer in the thin film or in the insulated bulk substrate supporting it for controlling or increasing the safety of the device
    • H01L29/78618—Thin film transistors, i.e. transistors with a channel being at least partly a thin film with supplementary region or layer in the thin film or in the insulated bulk substrate supporting it for controlling or increasing the safety of the device characterised by the drain or the source properties, e.g. the doping structure, the composition, the sectional shape or the contact structure
    • H01L29/78621—Thin film transistors, i.e. transistors with a channel being at least partly a thin film with supplementary region or layer in the thin film or in the insulated bulk substrate supporting it for controlling or increasing the safety of the device characterised by the drain or the source properties, e.g. the doping structure, the composition, the sectional shape or the contact structure with LDD structure or an extension or an offset region or characterised by the doping profile
    • H01L29/78624—Thin film transistors, i.e. transistors with a channel being at least partly a thin film with supplementary region or layer in the thin film or in the insulated bulk substrate supporting it for controlling or increasing the safety of the device characterised by the drain or the source properties, e.g. the doping structure, the composition, the sectional shape or the contact structure with LDD structure or an extension or an offset region or characterised by the doping profile the source and the drain regions being asymmetrical
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/02—Semiconductor bodies ; Multistep manufacturing processes therefor
    • H01L29/06—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions
    • H01L29/08—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions with semiconductor regions connected to an electrode carrying current to be rectified, amplified or switched and such electrode being part of a semiconductor device which comprises three or more electrodes
    • H01L29/0843—Source or drain regions of field-effect devices
    • H01L29/0847—Source or drain regions of field-effect devices of field-effect transistors with insulated gate
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/02—Semiconductor bodies ; Multistep manufacturing processes therefor
    • H01L29/12—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by the materials of which they are formed
    • H01L29/16—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by the materials of which they are formed including, apart from doping materials or other impurities, only elements of Group IV of the Periodic Table
    • H01L29/1608—Silicon carbide
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/40—Electrodes ; Multistep manufacturing processes therefor
    • H01L29/41—Electrodes ; Multistep manufacturing processes therefor characterised by their shape, relative sizes or dispositions
    • H01L29/417—Electrodes ; Multistep manufacturing processes therefor characterised by their shape, relative sizes or dispositions carrying the current to be rectified, amplified or switched
    • H01L29/41725—Source or drain electrodes for field effect devices
    • H01L29/41766—Source or drain electrodes for field effect devices with at least part of the source or drain electrode having contact below the semiconductor surface, e.g. the source or drain electrode formed at least partially in a groove or with inclusions of conductor inside the semiconductor
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/40—Electrodes ; Multistep manufacturing processes therefor
    • H01L29/41—Electrodes ; Multistep manufacturing processes therefor characterised by their shape, relative sizes or dispositions
    • H01L29/423—Electrodes ; Multistep manufacturing processes therefor characterised by their shape, relative sizes or dispositions not carrying the current to be rectified, amplified or switched
    • H01L29/42312—Gate electrodes for field effect devices
    • H01L29/42316—Gate electrodes for field effect devices for field-effect transistors
    • H01L29/4232—Gate electrodes for field effect devices for field-effect transistors with insulated gate
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/40—Electrodes ; Multistep manufacturing processes therefor
    • H01L29/41—Electrodes ; Multistep manufacturing processes therefor characterised by their shape, relative sizes or dispositions
    • H01L29/423—Electrodes ; Multistep manufacturing processes therefor characterised by their shape, relative sizes or dispositions not carrying the current to be rectified, amplified or switched
    • H01L29/42312—Gate electrodes for field effect devices
    • H01L29/42316—Gate electrodes for field effect devices for field-effect transistors
    • H01L29/4232—Gate electrodes for field effect devices for field-effect transistors with insulated gate
    • H01L29/42372—Gate electrodes for field effect devices for field-effect transistors with insulated gate characterised by the conducting layer, e.g. the length, the sectional shape or the lay-out
    • H01L29/4238—Gate electrodes for field effect devices for field-effect transistors with insulated gate characterised by the conducting layer, e.g. the length, the sectional shape or the lay-out characterised by the surface lay-out
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
    • H01L29/76—Unipolar devices, e.g. field effect transistors
    • H01L29/772—Field effect transistors
    • H01L29/78—Field effect transistors with field effect produced by an insulated gate
    • H01L29/7801—DMOS transistors, i.e. MISFETs with a channel accommodating body or base region adjoining a drain drift region
    • H01L29/7802—Vertical DMOS transistors, i.e. VDMOS transistors
    • H01L29/7812—Vertical DMOS transistors, i.e. VDMOS transistors with a substrate comprising an insulating layer, e.g. SOI-VDMOS transistors
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
    • H01L29/76—Unipolar devices, e.g. field effect transistors
    • H01L29/772—Field effect transistors
    • H01L29/78—Field effect transistors with field effect produced by an insulated gate
    • H01L29/7801—DMOS transistors, i.e. MISFETs with a channel accommodating body or base region adjoining a drain drift region
    • H01L29/7816—Lateral DMOS transistors, i.e. LDMOS transistors
    • H01L29/7824—Lateral DMOS transistors, i.e. LDMOS transistors with a substrate comprising an insulating layer, e.g. SOI-LDMOS transistors

Definitions

  • the invention relates to a lateral high-voltage sidewall transistor.
  • the drain drift path consists of an n-type region in which one or more p-type regions are embedded (cf. for example DE 43 09 764 C2).
  • a lateral high-voltage sidewall transistor in which mutually alternating semiconductor layers of one and the other conduction type are provided on a weakly doped semiconductor substrate of the other conduction type, in which a source region of one conduction type and a drain region of one conduction type are also located each extend through the semiconductor layers to the semiconductor substrate, in which a gate electrode made of a gate trench (or trench) filled with a gate insulating layer and conductive material also extends through the semiconductor layers to the semiconductor body and adjoins the source region in Direction is arranged on the drain region, and in which finally a semiconductor region of the other conductivity type is provided at least on one side of the source region and gate trench, which extends to the semiconductor substrate and under the source e area and partially extends under the gate electrode.
  • the more pairs of semiconductor layers with alternating conductivity types are provided, the better the conductivity of this sidewall transistor.
  • the one line type is preferably the n line type, so that the other line type is given by the p line type and the semiconductor substrate is therefore p ⁇ -doped.
  • inventive semiconductor layers are first to an example, p "-doped semiconductor substrate over the entire surface with alternately opposite conductivity type. This may in a preferred manner by a plurality of epitaxially diagram deposits occur and subsequent ion implantations.
  • SOI silicon on insulator
  • it is also possible, with Using the SOI technology (SOI silicon on insulator) to use an oxidized silicon wafer as a semiconductor substrate, onto which the semiconductor layers alternating in the line type can then be applied using the direct wafer bonding technology Cut technology with subsequent epitaxial deposition are used, in which thin layers are transferred from a first semiconductor wafer by direct bonding to a second semiconductor wafer.
  • the areal density of the n-doping, for example phosphorus, and the p-doping, for example boron, in the semiconductor layers should not exceed about 10 12 cm “2 when silicon is used as the semiconductor material, ie it should not be above the" breakdown concentration " If silicon carbide (SiC) is used as the semiconductor material, an areal density of the n-doping or the p-doping in the semiconductor layers of about 10 13 cm -2 should be aimed for, which should not be exceeded.
  • SiC silicon carbide
  • a structure is therefore first produced in which n-doped and p-doped semiconductor layers are applied in succession to a weakly p -- doped semiconductor body, which have a surface density of the dopings of the order of 10 12 cm -2 for silicon and 10 13 cm Do not exceed -2 for silicon carbide.
  • Trenches (trenches) for the source and drain areas and for the "body” area are introduced into the structures produced in this way.
  • An n-dopant for example phosphorus or arsenic, is then diffused into the surrounding semiconductor material from the walls of the trenches for the source region and drain region.
  • p-dopant for example boron
  • the respective trenches for source, drain and body can be filled with doped polycrystalline silicon in order to form leads to the individual levels of the semiconductor layers.
  • These supply lines can be separated from one another by an insulating layer made of silicon dioxide, for example. If necessary, it is also possible to reinforce the polycrystalline silicon with a conductive material.
  • the gate trenches are introduced and covered with an insulating layer made of, for example, silicon dioxide.
  • the gate trenches are then filled with n + -conducting polycrystalline silicon.
  • n-type semiconductor layers are thus in contact along the drift path through the source region and drain region. tated, ie connected via the respective trenches for the source electrode and the gate electrode.
  • the p-type semiconductor layers of the drift path are connected through the p-type semiconductor region or the body trench.
  • the position of the source region and the p-type semiconductor region indicated above means that the source regions are interrupted by the p-type semiconductor region and a channel zone is formed in which the current along the trench wall of the gate trench positive gate-source voltage can flow.
  • the lateral high-voltage sidewall transistor according to the invention can optionally also be equipped with a field plate which has an increasing distance from the semiconductor layers continuously or stepwise in the direction from source to drain and is embedded in an insulating layer which consists, for example, of silicon dioxide or silicon nitride.
  • the drain region is expediently enclosed at a distance from the drift path from the source region. This does not apply to a design of the lateral high-voltage sidewall transistor using the SOI technology already mentioned.
  • the source area and drain area are preferably arranged parallel to one another.
  • the trenches are then etched through the entire epitaxial area down to the insulating oxide.
  • the n-doping should predominate in the drift path, so that preferably in addition to respective pairs of semiconductor layers with alternating conductivity types, another n-type layer with a surface doping in the range of 10 12 cm "2 without associated p-type Layer is present.
  • the one line type is the n line type and the other line type is the p line type
  • the reverse line types can also be provided if necessary.
  • FIG. 1 shows a sectional illustration with the output material for producing the lateral high-voltage sidewall transistor according to the invention
  • Fig. 2 is a sectional view of the finished lateral high-voltage side wall transistor
  • FIG. 3 shows a section b-b through FIG. 2, which in turn represents a section a-a of FIG. 2, FIG. 3 having a different scale than FIG. 2.
  • FIGS. 1 and 2 show sectional representations, not all cut surfaces are shown hatched for better clarity.
  • FIG. 1 shows a p " -conducting semiconductor substrate 1 made of silicon, on which a low-doped epitaxial zone 2 is applied. P-doped layers 3 and n-doped layers 4 are introduced into this epitaxial zone 2, so that in the present exemplary embodiment as a whole there are three pairs of layers 5.
  • an additional n-type layer 4 is also present on the surface of the p " -type semiconductor substrate 1.
  • the individual layers 3, 4 are preferably produced by several epitaxial depositions and ion implantations.
  • the dopant also diffuses from the implanted layers 3, 4 into the regions of the adjoining low-doped epizone 2, so that overall a layer sequence of alternating n-type layers and p-type layers is present on the p " -doped semiconductor substrate 1 , in which the n-doping predominates, since in addition to the layer pairs 5 there is still the additional n-conducting layer on the surface of the p " -containing semiconductor substrate 1.
  • the surface density of the doping in the n-type layers 4 and in the p-type layers 3 is below the breakdown concentration, that is to say approximately 10 12 cm “2 for silicon (and 10 13 cm “ 2 for silicon carbide).
  • a trench 6 for a drain region, trenches 7 for source regions and trenches 8 for body regions are then introduced into the starting material shown in FIG. 1 (cf. in particular FIG. 3).
  • the drain region 9 and the source regions 10 with n-type dopant, for example phosphorus, are then diffused out of the trench walls.
  • p-type dopant is diffused from the body trench 8, so that p-type semiconductor regions 11 are formed.
  • the gate trench is produced, the wall of which is covered with insulating material 12 made of, for example, silicon dioxide and / or silicon nitride .
  • the trenches 6, 7 and 8 for the drain region 9 or the source regions 10 or the semiconductor region 11 are as filled with doped polycrystalline silicon or with metallizations 13, which connect the drain region 9 to a drain electrode D and the source region 10 to a source electrode S.
  • the gate trench is filled with n + -conducting polycrystalline silicon 14, which is likewise connected to a metallization 13 for a gate electrode G.
  • the n-type layers 4 are thus contacted in the drift path through the source electrode S via the source regions 10, and the p-type layers 3 are not shown in the figures via the semiconductor regions 11 or their metallization introduced into the trench 8 ) contacted.
  • the semiconductor regions 8 with the p-doping are designed between the source regions 10 in such a way that their n-doping is interrupted in the gate region and a channel zone is formed in which current runs along the trench wall of the gate trench with a positive gate-source Tension can flow.
  • the lateral high-voltage side wall transistor according to the invention can also be equipped with a field plate 15, which is arranged such that its distance from the layers 3, 4 becomes larger as the drain electrode D is approached.
  • This field plate 15 is embedded in an insulating layer 16 made of silicon dioxide.
  • the field plate 15 can rise steadily in the direction of the drain (as shown in FIG. 2) or also gradually.
  • the drain electrode D is expediently enclosed by source. If such a field plate 15 is provided, the n-doping should predominate in the drift path, which is why - as was explained at the beginning - an additional n-conducting layer 4 is provided on the surface of the semiconductor substrate 1 in addition to the pairs 5.

Landscapes

  • Engineering & Computer Science (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Physics & Mathematics (AREA)
  • Ceramic Engineering (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Computer Hardware Design (AREA)
  • Chemical & Material Sciences (AREA)
  • Composite Materials (AREA)
  • Insulated Gate Type Field-Effect Transistor (AREA)

Abstract

Die Erfindung betrifft einen lateralen Hochvolt-Seitenwandtransistor, bei dem einander abwechselnde Halbleiterschichten (4, 3) des einen und des anderen Leitungstyps auf einem schwach dotierten Halbleitersubstrat (1) des anderen Leitungstyps vorgesehen sind. Ein Sourcebereich (10) des einen Leitungstyps und ein Drainbereich (9) des einen Leitungstyps erstrecken sich jeweils durch die Halbleiterschichten (4, 3) hindurch bis zu dem Halbleitersubstrat. Gleiches gilt auch für ein Gate (G) aus einem mit einer Gate-Isolierschicht (12) versehenen und leitendem Material (14) gefüllten Gate-Trench, der sich ebenfalls durch die Halbleiterschichten (4, 3) hindurch bis zu dem Halbleiterkörper (1) erstreckt und angrenzend an den Sourcebereich (10) in Richtung auf den Drainbereich (9) zu angeordnet ist. Wenigstens auf einer Seite des Sourcebereiches (10) und des Gate-Trenches ist ein Halbleiterbereich (11) des anderen Leitungstyps vorgesehen, der sich bis zum Halbleitersubstrat (1) und unter den Sourcebereich (10) sowie teilweise unter den Gate-Trench erstreckt.

Description

Beschreibung
Lateraler Hochvolt-Seitenwandtransistor
Die Erfindung betrifft einen lateralen Hochvolt-Seitenwandtransistor. Es gibt bereits laterale Hochvolttransistoren, bei denen die Drain-Driftstrecke aus einem n-leitenden Bereich besteht, in den ein oder mehrere p-leitende Gebiete eingebettet sind (vgl. beispielsweise DE 43 09 764 C2) .
Es ist Aufgabe der vorliegenden Erfindung, einen lateralen Hochvolt-Seitenwandtransistor zu schaffen, der sich bei guter Leitfähigkeit durch eine hohe Spannungsfestigkeit auszeichnet und mit einfachen Mitteln herstellbar ist.
Zur Lösung dieser Aufgabe ist erfindungsgemäß ein lateraler Hochvolt-Seitenwandtransistor vorgesehen, bei dem einander abwechselnde Halbleiterschichten des einen und des anderen Leitungstyps auf einem schwach dotierten Halbleitersubstrat des anderen Leitungstyps vorgesehen sind, bei dem weiterhin ein Sourcebereich des einen Leitungstyps und ein Drainbereich des einen Leitungstyps sich jeweils durch die Halbleiterschichten hindurch bis zu dem Halbleitersubstrat erstrecken, bei dem eine Gateelektrode aus einem mit einer Gateisolierschicht versehenen und leitendem Material gefüllten Gate- Trench (bzw. -Graben) sich ebenfalls durch die Halbleiterschichten hindurch bis zum Halbleiterkörper erstreckt und angrenzend an den Sourcebereich in Richtung auf den Drainbe- reich angeordnet ist, und bei dem schließlich wenigstens auf einer Seite von Sourcebereich und Gate-Trench ein Halbleiterbereich des anderen Leitungstyps vorgesehen ist, der sich bis zum Halbleitersubstrat und unter dem Sourcebereich sowie teilweise unter die Gateelektrode erstreckt. Je mehr Paare der Halbleiterschichten mit abwechselndem Leitungstyp vorgesehen sind, um so besser wird die Leitfähigkeit dieses Seitenwandtransistors.
Bei dem einen Leitungstyp handelt es sich in bevorzugter Weise um den n-Leitungstyp, so daß der andere Leitungstyp durch den p-Leitungstyp gegeben ist und das Halbleitersubstrat also p~-dotiert ist.
Bei der Herstellung des erfindungsgemäßen lateralen Hochvolt- Seitenwandtransistors werden zunächst auf ein beispielsweise p"-dotiertes Halbleitersubstrat ganzflächig Halbleiterschichten mit abwechselnd entgegengesetztem Leitungstyp aufgebracht. Dies kann in bevorzugter Weise durch mehrere epitak- tische Abscheidungen und anschließende Ionenimplantationen geschehen. Jedoch ist es auch möglich, mit Hilfe der SOI- Technik (SOI = Silizium auf Isolator) als Halbleitersubstrat eine oxidierte Siliziumscheibe heranzuziehen, auf die dann mit Hilfe der Direkt-Wafer-Bond-Technik die einander im Lei- tungstyp abwechselnden Halbleiterschichten aufgetragen werden. Gegebenenfalls kann hierfür auch die sogenannte Smart Cut Technik mit anschließender epitaktischer Abscheidung angewandt werden, bei der dünne Schichten von einer ersten Halbleiterscheibe durch Direkt-Bonden auf eine zweite Halb- leiterscheibe übertragen werden.
Die Flächendichte der n-Dotierung, beispielsweise Phosphor, und der p-Dotierung, beispielsweise Bor, in den Halbleiterschichten soll bei Verwendung von Silizium als Halbleiterma- terial etwa 1012 cm"2 nicht überschreiten, also nicht über der "Durchbruchskonzentration" liegen. Wird Siliziumcarbid (SiC) als Halbleitermaterial verwendet, so ist eine Flächendichte der n-Dotierung bzw. der p-Dotierung in den Halbleiterschichten von etwa 1013 cm-2 anzustreben, welche aber nicht über- schritten werden sollte. Es wird also zunächst eine Struktur hergestellt, bei der auf einem schwach p~-dotierten Halbleiterkörper nacheinander n- dotierte und p-dotierte Halbleiterschichten aufgetragen sind, die eine Flächendichte der Dotierungen in der Größenordnung von 1012 cm-2 für Silizium und 1013 cm-2 für Siliziumcarbid nicht überschreiten.
In die so hergestellten Strukturen werden Trenche (Gräben) für die Source- und Drainbereiche sowie für den "Body"-Be- reich eingebracht. Aus den Wänden der Trenche für Sourcebereich und Drainbereich wird sodann in das umgebende Halbleitermaterial ein n-Dotierungsstoff, beispielsweise Phosphor oder Arsen, eindiffundiert. In ähnlicher Weise wird aus den Wänden des Body-Trenchs p-Dotierungsstoff, also beispielsweise Bor, zur Diffusion in das umgebende Halbleitermaterial gebracht. Nach dieser Diffusion können die jeweiligen Trenche für Source, Drain und Body mit dotiertem polykristallinem Silizium aufgefüllt werden, um so Zuleitungen zu den einzelnen Ebenen der Halbleiterschichten zu bilden. Diese Zuleitungen können voneinander durch eine Isolierschicht aus beispielsweise Siliziumdioxid getrennt werden. Gegebenenfalls ist es auch möglich, das polykristalline Silizium noch mit einem leitfähigen Material zu verstärken.
Nach der in der obigen Weise vorgenommenen Herstellung des Sourcebereiches, des Drainbereiches und des p-leitenden Halbleiterbereiches durch Diffusion aus den jeweiligen Trenchen werden die Gate-Trenches eingebracht und mit einer Isolier- schicht aus beispielsweise Siliziumdioxid belegt. Sodann werden die Gate-Trenches mit n+-leitendem polykristallinem Silizium aufgefüllt.
Damit sind die n-leitenden Halbleiterschichten entlang der Driftstrecke durch Sourcebereich und Drainbereich kontak- tiert, also über die jeweiligen Trenche für die Sourceelek- trode und die Gateelektrode angeschlossen. In ähnlicher Weise sind die p-leitenden Halbleiterschichten der Driftstrecke durch den p-leitenden Halbleiterbereich bzw. den Body-Trench angeschlossen.
Durch die oben angegebene Lage von Sourcebereich und p-lei- tendem Halbleiterbereich wird erreicht, daß die Sourceberei- che durch den p-leitenden Halbleiterbereich unterbrochen sind und eine Kanalzone entsteht, in der der Strom an der Trench- wand des Gate-Trenches entlang bei positiver Gate-Source- Spannung fließen kann.
Der erfindungsgemäße laterale Hochvolt-Seitenwandtransistor kann gegebenenfalls auch mit einer Feldplatte ausgerüstet werden, die stetig oder stufenweise in Richtung von Source zu Drain einen steigenden Abstand zu den Halbleiterschichten hat und in einer Isolierschicht eingebettet ist, die beispielsweise aus Siliziumdioxid oder Siliziumnitrid besteht.
Der Drainbereich ist zweckmäßigerweise im Abstand der Driftstrecke von dem Sourcebereich umschlossen. Dies gilt nicht für eine Ausführung des lateralen Hochvolt-Seitenwandtran- sistors in der bereits erwähnten SOI-Technik. Hier sind Sour- cebereich und Drainbereich vorzugsweise parallel zueinander angeordnet. Die Trenche sind dann bis zum Isolieroxid durch den gesamten epitaktischen Bereich hindurch geätzt.
Bei Verwendung einer Feldplatte sollte in der Driftstrecke die n-Dotierung überwiegen, so daß vorzugsweise zusätzlich zu jeweiligen Paaren von Halbleiterschichten mit einander abwechselndem Leitungstyp noch eine weitere n-leitende Schicht mit einer Flächendotierung im Bereich von 1012 cm"2 ohne zugehörige p-leitende Schicht vorhanden ist. Obwohl oben davon ausgegangen wurde, daß der eine Leitungstyp der n-Leitungstyp und der andere Leitungstyp der p-Leitungs- typ ist, können gegebenenfalls auch die umgekehrten Leitungstypen vorgesehen werden.
Nachfolgend wird die Erfindung anhand der Zeichnungen näher erläutert. Es zeigen:
Fig. 1 eine Schnittdarstellung mit dem Ausgangsmate- rial zur Herstellung des erfindungsgemäßen lateralen Hochvolt-Seitenwandtransistors,
Fig. 2 eine Schnittdarstellung des fertigen lateralen Hochvolt-Seitenwandtransistors, und
Fig. 3 einen Schnitt b-b durch Fig. 2, die ihrerseits einen Schnitt a-a von Fig. 2 darstellt, wobei Fig. 3 einen anderen Maßstab als Fig. 2 hat.
Obwohl die Fig. 1 und 2 Schnittdarstellungen zeigen, sind hier zur besseren Übersichtlichkeit nicht alle geschnittenen Flächen schraffiert dargestellt.
Fig. 1 zeigt ein p"-leitendes Halbleitersubstrat 1 aus Silizium, auf dem eine niedrig dotierte epitaktische Zone 2 aufgebracht ist. In diese epitaktische Zone 2 sind p-dotierte Schichten 3 und n-dotierte Schichten 4 eingebracht, so daß im vorliegenden Ausführungsbeispiel insgesamt drei Schichtpaare 5 vorliegen.
Außerdem ist auf der Oberfläche des p"-leitenden Halbleitersubstrates 1 noch eine zusätzliche n-leitende Schicht 4 vorhanden. Die einzelnen Schichten 3, 4 werden in bevorzugter Weise durch mehrere epitaktische Abscheidungen und Ionenimplantationen hergestellt. Dabei diffundiert der Dotierstoff aus den implantierten Schichten 3, 4 auch in die Bereiche der angren- zenden niedrig dotierten Epizone 2, so daß insgesamt auf dem p"-dotierten Halbleitersubstrat 1 eine Schichtenfolge von sich abwechselnden n-leitenden Schichten und p-leitenden Schichten vorliegt, in welcher die n-Dotierung überwiegt, da insgesamt zu den Schichtpaaren 5 noch die zusätzliche n-lei- tende Schicht auf der Oberfläche des p"-leitenden Halbleitersubstrates 1 vorhanden ist.
Die Flächendichte der Dotierung in den n-leitenden Schichten 4 und in den p-leitenden Schichten 3 liegt unterhalb der Durchbruchkonzentration, also bei etwa 1012 cm"2 für Silizium (und bei 1013 cm"2 für Siliziumcarbid) .
In das in Fig. 1 gezeigte Ausgangsmaterial werden sodann ein Trench 6 für einen Drainbereich, Trenche 7 für Sourcebereiche und Trenche 8 für Body-Bereiche eingebracht (vgl. insbesondere Fig. 3) . Aus den Trenchwänden heraus werden sodann der Drainbereich 9 und die Sourcebereiche 10 mit n-leitendem Dotierstoff, beispielsweise Phosphor, eindiffundiert. Ebenso wird aus den Body-Trenchen 8 p-leitender Dotierstoff eindif- fundiert, so daß p-leitende Halbleiterbereiche 11 entstehen.
Nach diesen Diffusionen des n-Dotierstoffes für den Drainbereich 9 bzw. die Sourcebereiche 10 und des p-leitenden Dotierstoffes für die Halbleiterbereiche 11 erfolgt die Her- Stellung des Gate-Trenches, dessen Wand mit Isolierstoff 12 aus beispielsweise Siliziumdioxid und/oder Siliziumnitrid belegt wird.
Die Trenche 6, 7 und 8 für den Drainbereich 9 bzw. die Sour- cebereiche 10 bzw. den Halbleiterbereich 11 werden beispiels- weise mit dotiertem polykristallinem Silizium oder mit Metallisierungen 13 gefüllt, die den Drainbereich 9 an eine Drainelektrode D und den Sourcebereich 10 an eine Sourceelektrode S anschließen. Der Gate-Trench wird mit n+-leitendem polykri- stallinem Silizium 14 gefüllt, das ebenfalls an eine Metallisierung 13 für eine Gateelektrode G angeschlossen ist.
Damit sind die n-leitenden Schichten 4 in der Driftstrecke durch die Sourceelektrode S über die Sourcebereiche 10 kon- taktiert, und die p-leitenden Schichten 3 sind über die Halbleiterbereiche 11 bzw. deren in die Trenche 8 eingebrachten Metallisierung (in den Figuren nicht gezeigt) kontaktiert. Die Halbleiterbereiche 8 mit der p-Dotierung sind dabei zwischen den Sourcebereichen 10 so gestaltet, daß deren n-Dotie- rung im Gatebereich unterbrochen ist und eine Kanalzone entsteht, in der Strom an der Trenchwand des Gate-Trenches entlang bei positiver Gate-Source-Spannung fließen kann.
Der erfindungsgemäße laterale Hochvolt-Seitenwandtransistor kann noch mit einer Feldplatte 15 ausgerüstet werden, die so angeordnet ist, daß deren Abstand von den Schichten 3, 4 bei Annäherung an die Drainelektrode D immer größer wird. Diese Feldplatte 15 ist in eine Isolierschicht 16 aus Siliziumdioxid eingebettet. Die Feldplatte 15 kann dabei in Richtung auf Drain stetig (wie in Fig. 2 gezeigt) oder auch stufenweise ansteigen. Zweckmäßigerweise ist die Drainelektrode D von Source umschlossen. Wird eine solche Feldplatte 15 vorgesehen, sollte die n-Dotierung in der Driftstrecke überwiegen, weshalb - wie eingangs erläutert wurde - eine zusätzliche n- leitende Schicht 4 auf der Oberfläche des Halbleitersubstrates 1 in Ergänzung zu den Paaren 5 vorgesehen ist.

Claims

Patentansprüche
1. Lateraler Hochvolt-Seitenwandtransistor, bei dem einander abwechselnde Halbleiterschichten (4, 3) des einen und des anderen Leitungstyps auf einem schwach dotierten Halbleitersubstrat (1) des anderen Leitungstyps vorgesehen sind, bei dem weiterhin ein Sourcebereich (10) des einen Leitungstyps und ein Drainbereich (9) des einen Leitungstyps sich jeweils durch die Halbleiterschichten (4, 3) hin- durch bis zu dem Halbleitersubstrat (1) erstrecken, bei dem eine Gateelektrode (G) aus einem mit einer Isolierschicht (12) versehenen und leitendem Material (14) gefüllten Gate-Trench sich ebenfalls durch die Halbleiterschichten (4, 3) hindurch bis zum Halbleiterkörper (1) erstreckt und angrenzend an den Sourcebereich (10) in
Richtung auf den Drainbereich (9) angeordnet ist, und bei dem wenigstens auf einer Seite von Sourcebereich (10) und Gate-Trench ein Halbleiterbereich (11) des anderen Leitungstyps vorgesehen ist, der sich bis zum Halbleiter- substrat (1) und unter den Sourcebereich (10) sowie teilweise unter die Gate-Isolierschicht (12) erstreckt.
2. Lateraler Hochvolt-Seitenwandtransistor nach Anspruch 1, d a d u r c h g e k e n n z e i c h n e t , daß der eine Typ der n-Leitungstyp und der andere Leitungstyp der p-Leitungstyp ist.
3. Lateraler Hochvolt-Seitenwandtransistor nach Anspruch 1 oder 2, d a d u r c h g e k e n n z e i c h n e t , daß die Flächendotierung der Halbleiterschichten (4, 3) kleiner als 1012 cm"2 ist.
4. Lateraler Hochvolt-Seitenwandtransistor nach einem der Ansprüche 1 bis 3, d a d u r c h g e k e n n z e i c h n e t , daß der Sourcebereich (10) und der Drainbereich (9) sowie der Halbleiterbereich (11) des anderen Leitungstyps durch Diffusion aus jeweiligen Trenchwänden erzeugt sind.
5. Lateraler Hochvolt-Seitenwandtransistor nach einem der Ansprüche 1 bis 4, d a d u r c h g e k e n n z e i c h n e t , daß die Sourcebereiche (10) durch die Halbleiterbereiche (11) des anderen Leitungstyps voneinander getrennt sind.
6. Lateraler Hochvolt-Seitenwandtransistor nach einem der Ansprüche 1 bis 5, g e k e n n z e i c h n e t d u r c h eine Feldplatte (15) mit in Richtung auf den Drainbereich (9) steigendem Abstand von den Halbleiterschichten (4, 3) .
7. Lateraler Hochvolt-Seitenwandtransistor nach den Ansprü- chen 2 und 6, d a d u r c h g e k e n n z e i c h n e t , daß in den Halbleiterschichten (4, 3) die n-Dotierung überwiegt.
8. Lateraler Hochvolt-Seitenwandtransistor nach einem der Ansprüche 1 bis 7, d a d u r c h g e k e n n z e i c h n e t , daß die Halbleiterschichten (4, 3) durch Epitaxie und Ionenimplantation hergestellt sind.
9. Lateraler Hochvolt-Seitenwandtransistor nach einem der Ansprüche 1 bis 7, d a d u r c h g e k e n n z e i c h n e t , daß die Halbleiterschichten durch Wafer-Bonden mittels einer oxidierten Silizium-Scheibe hergestellt sind. 10
10. Lateraler Hochvolt-Seitenwandtransistor nach Anspruch 8, d a d u r c h g e k e n n z e i c h n e t , dadurch gekennzeichnet, daß der Drainbereich (9) von dem Sourcebereich (10) umschlossen ist.
11. Lateraler Hochvolt-Seitenwandtransistor nach Anspruch 9, d a d u r c h g e k e n n z e i c h n e t , daß der Drainbereich (9) und der Sourcebereich (10) im wesentlichen parallel zueinander angeordnet sind.
PCT/DE1999/000703 1998-04-23 1999-03-15 Lateraler hochvolt-seitenwandtransistor WO1999056321A1 (de)

Priority Applications (3)

Application Number Priority Date Filing Date Title
JP2000546398A JP2002513211A (ja) 1998-04-23 1999-03-15 横形高電圧側壁トランジスタ
EP99916792A EP1074052A1 (de) 1998-04-23 1999-03-15 Lateraler hochvolt-seitenwandtransistor
US09/694,435 US6507071B1 (en) 1998-04-23 2000-10-23 Lateral high-voltage sidewall transistor

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
DE19818300.3 1998-04-23
DE19818300A DE19818300C1 (de) 1998-04-23 1998-04-23 Lateraler Hochvolt-Seitenwandtransistor

Related Child Applications (1)

Application Number Title Priority Date Filing Date
US09/694,435 Continuation US6507071B1 (en) 1998-04-23 2000-10-23 Lateral high-voltage sidewall transistor

Publications (1)

Publication Number Publication Date
WO1999056321A1 true WO1999056321A1 (de) 1999-11-04

Family

ID=7865648

Family Applications (1)

Application Number Title Priority Date Filing Date
PCT/DE1999/000703 WO1999056321A1 (de) 1998-04-23 1999-03-15 Lateraler hochvolt-seitenwandtransistor

Country Status (5)

Country Link
US (1) US6507071B1 (de)
EP (1) EP1074052A1 (de)
JP (1) JP2002513211A (de)
DE (1) DE19818300C1 (de)
WO (1) WO1999056321A1 (de)

Cited By (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2004312037A (ja) * 2001-09-07 2004-11-04 Power Integrations Inc 多層拡張ドレイン構造を有する高電圧トランジスタを作製する方法
JP2006303543A (ja) * 1999-05-21 2006-11-02 Kansai Electric Power Co Inc:The 半導体装置
JP2009135547A (ja) * 2002-05-02 2009-06-18 Power Integrations Inc 高電圧トランジスタの製造方法

Families Citing this family (20)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
WO2000035020A1 (de) * 1998-12-07 2000-06-15 Infineon Technologies Ag Laterales hochvolt-halbleiterbaulement mit reduziertem spezifischem einschaltwiderstand
DE60040798D1 (de) * 1999-10-27 2008-12-24 Kansai Electric Power Co Halbleiteranordnung mit Driftbereichen mit entgegengesetzten Leitungstypen
DE10012610C2 (de) * 2000-03-15 2003-06-18 Infineon Technologies Ag Vertikales Hochvolt-Halbleiterbauelement
US7221011B2 (en) * 2001-09-07 2007-05-22 Power Integrations, Inc. High-voltage vertical transistor with a multi-gradient drain doping profile
US7786533B2 (en) * 2001-09-07 2010-08-31 Power Integrations, Inc. High-voltage vertical transistor with edge termination structure
DE10231966A1 (de) * 2002-07-15 2004-02-12 Infineon Technologies Ag Feldeffekttransistor, zugehörige Verwendung und zugehöriges Herstellungsverfahren
DE10325748B4 (de) * 2003-06-06 2008-10-02 Infineon Technologies Ag Sperrschicht-Feldeffekttransistor (JFET) mit Kompensationsstruktur und Feldstoppzone
US7126166B2 (en) * 2004-03-11 2006-10-24 Semiconductor Components Industries, L.L.C. High voltage lateral FET structure with improved on resistance performance
DE102004063991B4 (de) * 2004-10-29 2009-06-18 Infineon Technologies Ag Verfahren zur Herstellung von dotierten Halbleitergebieten in einem Halbleiterkörper eines lateralen Trenchtransistors
DE102005003127B3 (de) * 2005-01-21 2006-06-14 Infineon Technologies Ag Laterales Halbleiterbauelement mit hoher Spannungsfestigkeit und Verfahren zur Herstellung desselben
US7804150B2 (en) * 2006-06-29 2010-09-28 Fairchild Semiconductor Corporation Lateral trench gate FET with direct source-drain current path
US8860136B2 (en) 2012-12-03 2014-10-14 Infineon Technologies Ag Semiconductor device and method of manufacturing a semiconductor device
US9799762B2 (en) 2012-12-03 2017-10-24 Infineon Technologies Ag Semiconductor device and method of manufacturing a semiconductor device
US10861938B2 (en) 2013-07-19 2020-12-08 Nissan Motor Co., Ltd. Semiconductor device and method of manufacturing the same
US9287404B2 (en) 2013-10-02 2016-03-15 Infineon Technologies Austria Ag Semiconductor device and method of manufacturing a semiconductor device with lateral FET cells and field plates
US9306058B2 (en) 2013-10-02 2016-04-05 Infineon Technologies Ag Integrated circuit and method of manufacturing an integrated circuit
US9401399B2 (en) 2013-10-15 2016-07-26 Infineon Technologies Ag Semiconductor device
DE102016104317B4 (de) 2015-04-14 2024-07-04 Infineon Technologies Ag Halbleitervorrichtung mit transistor einschliesslich eines bodykontaktteiles und herstellungsverfahren für die halbleitervorrichtung
JP2022048690A (ja) * 2020-09-15 2022-03-28 住友電気工業株式会社 半導体装置
CN114639607B (zh) * 2022-03-16 2023-05-26 江苏东海半导体股份有限公司 Mos器件的形成方法

Citations (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
EP0735589A2 (de) * 1995-03-30 1996-10-02 Kabushiki Kaisha Toshiba Halbleiteranordnung mit Graben-Gateelektrode und Verfahren zur Herstellung
GB2309336A (en) * 1996-01-22 1997-07-23 Fuji Electric Co Ltd Drift regions in semiconductor devices
DE19604043A1 (de) * 1996-02-05 1997-08-07 Siemens Ag Durch Feldeffekt steuerbares Halbleiterbauelement
JPH1079503A (ja) * 1996-08-08 1998-03-24 Samsung Electron Co Ltd Ｍｏｓトランジスタ及びその製造方法

Family Cites Families (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US4622569A (en) * 1984-06-08 1986-11-11 Eaton Corporation Lateral bidirectional power FET with notched multi-channel stacking and with dual gate reference terminal means
DE4309764C2 (de) * 1993-03-25 1997-01-30 Siemens Ag Leistungs-MOSFET

Patent Citations (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
EP0735589A2 (de) * 1995-03-30 1996-10-02 Kabushiki Kaisha Toshiba Halbleiteranordnung mit Graben-Gateelektrode und Verfahren zur Herstellung
GB2309336A (en) * 1996-01-22 1997-07-23 Fuji Electric Co Ltd Drift regions in semiconductor devices
DE19604043A1 (de) * 1996-02-05 1997-08-07 Siemens Ag Durch Feldeffekt steuerbares Halbleiterbauelement
JPH1079503A (ja) * 1996-08-08 1998-03-24 Samsung Electron Co Ltd Ｍｏｓトランジスタ及びその製造方法
US5804863A (en) * 1996-08-08 1998-09-08 Samsung Electronics Co., Ltd. Field effect transistors including side branch grooves and fabrication methods therefor

Non-Patent Citations (1)

* Cited by examiner, † Cited by third party
Title
PATENT ABSTRACTS OF JAPAN vol. 098, no. 008 30 June 1998 (1998-06-30) *

Cited By (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2006303543A (ja) * 1999-05-21 2006-11-02 Kansai Electric Power Co Inc:The 半導体装置
JP4653704B2 (ja) * 1999-05-21 2011-03-16 関西電力株式会社 半導体装置
JP2004312037A (ja) * 2001-09-07 2004-11-04 Power Integrations Inc 多層拡張ドレイン構造を有する高電圧トランジスタを作製する方法
JP2009135547A (ja) * 2002-05-02 2009-06-18 Power Integrations Inc 高電圧トランジスタの製造方法

Also Published As

Publication number Publication date
DE19818300C1 (de) 1999-07-22
EP1074052A1 (de) 2001-02-07
US6507071B1 (en) 2003-01-14
JP2002513211A (ja) 2002-05-08

Similar Documents

Publication Publication Date Title
DE19818300C1 (de) Lateraler Hochvolt-Seitenwandtransistor
DE112016003510B4 (de) HALBLEITERVORRlCHTUNG UND VERFAHREN ZUR HERSTELLUNG EINER HALBLEITERVORRICHTUNG
EP1408554B1 (de) Durch Feldeffekt steuerbares Halbleiterbauelement
DE10161129B4 (de) Halbleitervorrichtung und Verfahren zu ihrer Herstellung
DE19702102B4 (de) Halbleitervorrichtung
DE10052149B4 (de) Verfahren zur Herstellung eines Halbleiterbauelements
DE112016003509B4 (de) Halbleitervorrichtung und Verfahren zur Herstellung einer Halbleitervorrichtung
DE102007030755B3 (de) Halbleiterbauelement mit einem einen Graben aufweisenden Randabschluss und Verfahren zur Herstellung eines Randabschlusses
DE19839970C2 (de) Randstruktur und Driftbereich für ein Halbleiterbauelement sowie Verfahren zu ihrer Herstellung
EP1160871B1 (de) Ladungskompensationshalbleiteranordnung und Verfahren zu deren Herstellung
DE10106006B4 (de) SJ-Halbleiterbauelement und Verfahren zu dessen Herstellung
DE19949364B4 (de) Halbleiterbauteil mit MOS-Gate-Steuerung und Grabenstruktur sowie Verfahren zur Herstellung
DE102009038731B4 (de) Halbleiterbauelement mit Ladungsträgerkompensationsstruktur und Verfahren zur Herstellung eines Halbleiterbauelements
DE69735349T2 (de) Graben-dmos-transistor mit leichtdotierter wanne
DE19539541B4 (de) Lateraler Trench-MISFET und Verfahren zu seiner Herstellung
EP1145324A2 (de) Mos-transistorstruktur mit einer trench-gate-elektrode und einem verringerten spezifischen einschaltwiderstand und verfahren zur herstellung einer mos-transistorstruktur
DE19535140A1 (de) Lateraler MOSFET mit hoher Stehspannung und einem Graben sowie Verfahren zu dessen Herstellung
DE112005001434B4 (de) MOS-gatterverknüpftes Leistungshalbleiter-Bauelement mit Source-Feldelektrode
DE102008039845A1 (de) Halbleiterbauelement mit einem Halbleiterkörper
DE102008023474A1 (de) Halbleitervorrichtung mit Super-Junction-Struktur und Verfahren zu deren Fertigung
DE102013113939A1 (de) Halbleiterbauelement mit stufenförmigem Randabschluss und Verfahren zum Fertigen eines Halbleiterbauelements
DE10229146A1 (de) Laterales Superjunction-Halbleiterbauteil
EP1027735B1 (de) Siliziumcarbid-junction-feldeffekttransistor
DE102005048447B4 (de) Halbleiterleistungsbauelement mit Ladungskompensationsstruktur und Verfahren zur Herstellung desselben
DE102007034802A1 (de) Lateraler Hochvolt-MOS-Transistor mit RESURF-Struktur

Legal Events

Date Code Title Description
AK Designated states

Kind code of ref document: A1

Designated state(s): JP US

AL Designated countries for regional patents

Kind code of ref document: A1

Designated state(s): AT BE CH CY DE DK ES FI FR GB GR IE IT LU MC NL PT SE

DFPE Request for preliminary examination filed prior to expiration of 19th month from priority date (pct application filed before 20040101)
121 Ep: the epo has been informed by wipo that ep was designated in this application
WWE Wipo information: entry into national phase

Ref document number: 09694435

Country of ref document: US

WWE Wipo information: entry into national phase

Ref document number: 1999916792

Country of ref document: EP

WWP Wipo information: published in national office

Ref document number: 1999916792

Country of ref document: EP

WWW Wipo information: withdrawn in national office

Ref document number: 1999916792

Country of ref document: EP