DE19815907C1 - Durch Feldeffekt steuerbares Halbleiterbauelement - Google Patents

Durch Feldeffekt steuerbares Halbleiterbauelement

Info

Publication number
DE19815907C1
DE19815907C1 DE1998115907 DE19815907A DE19815907C1 DE 19815907 C1 DE19815907 C1 DE 19815907C1 DE 1998115907 DE1998115907 DE 1998115907 DE 19815907 A DE19815907 A DE 19815907A DE 19815907 C1 DE19815907 C1 DE 19815907C1
Authority
DE
Germany
Prior art keywords
type
field effect
controllable
region
semiconductor device
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Expired - Lifetime
Application number
DE1998115907
Other languages
English (en)
Inventor
Jenoe Dr Tihanyi
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Infineon Technologies AG
Original Assignee
Siemens AG
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Siemens AG filed Critical Siemens AG
Priority to DE1998115907 priority Critical patent/DE19815907C1/de
Application granted granted Critical
Publication of DE19815907C1 publication Critical patent/DE19815907C1/de
Anticipated expiration legal-status Critical
Expired - Lifetime legal-status Critical Current

Links

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/40—Electrodes ; Multistep manufacturing processes therefor
    • H01L29/402—Field plates
    • H01L29/404—Multiple field plate structures
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/02—Semiconductor bodies ; Multistep manufacturing processes therefor
    • H01L29/06—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions
    • H01L29/0603—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions characterised by particular constructional design considerations, e.g. for preventing surface leakage, for controlling electric field concentration or for internal isolations regions
    • H01L29/0607—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions characterised by particular constructional design considerations, e.g. for preventing surface leakage, for controlling electric field concentration or for internal isolations regions for preventing surface leakage or controlling electric field concentration
    • H01L29/0611—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions characterised by particular constructional design considerations, e.g. for preventing surface leakage, for controlling electric field concentration or for internal isolations regions for preventing surface leakage or controlling electric field concentration for increasing or controlling the breakdown voltage of reverse biased devices
    • H01L29/0615—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions characterised by particular constructional design considerations, e.g. for preventing surface leakage, for controlling electric field concentration or for internal isolations regions for preventing surface leakage or controlling electric field concentration for increasing or controlling the breakdown voltage of reverse biased devices by the doping profile or the shape or the arrangement of the PN junction, or with supplementary regions, e.g. junction termination extension [JTE]
    • H01L29/063—Reduced surface field [RESURF] pn-junction structures
    • H01L29/0634—Multiple reduced surface field (multi-RESURF) structures, e.g. double RESURF, charge compensation, cool, superjunction (SJ), 3D-RESURF, composite buffer (CB) structures
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
    • H01L29/70—Bipolar devices
    • H01L29/72—Transistor-type devices, i.e. able to continuously respond to applied control signals
    • H01L29/739—Transistor-type devices, i.e. able to continuously respond to applied control signals controlled by field-effect, e.g. bipolar static induction transistors [BSIT]
    • H01L29/7393—Insulated gate bipolar mode transistors, i.e. IGBT; IGT; COMFET
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
    • H01L29/70—Bipolar devices
    • H01L29/72—Transistor-type devices, i.e. able to continuously respond to applied control signals
    • H01L29/739—Transistor-type devices, i.e. able to continuously respond to applied control signals controlled by field-effect, e.g. bipolar static induction transistors [BSIT]
    • H01L29/7393—Insulated gate bipolar mode transistors, i.e. IGBT; IGT; COMFET
    • H01L29/7395—Vertical transistors, e.g. vertical IGBT
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
    • H01L29/70—Bipolar devices
    • H01L29/72—Transistor-type devices, i.e. able to continuously respond to applied control signals
    • H01L29/739—Transistor-type devices, i.e. able to continuously respond to applied control signals controlled by field-effect, e.g. bipolar static induction transistors [BSIT]
    • H01L29/7393—Insulated gate bipolar mode transistors, i.e. IGBT; IGT; COMFET
    • H01L29/7395—Vertical transistors, e.g. vertical IGBT
    • H01L29/7396—Vertical transistors, e.g. vertical IGBT with a non planar surface, e.g. with a non planar gate or with a trench or recess or pillar in the surface of the emitter, base or collector region for improving current density or short circuiting the emitter and base regions
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/02—Semiconductor bodies ; Multistep manufacturing processes therefor
    • H01L29/06—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions
    • H01L29/0603—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions characterised by particular constructional design considerations, e.g. for preventing surface leakage, for controlling electric field concentration or for internal isolations regions
    • H01L29/0607—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions characterised by particular constructional design considerations, e.g. for preventing surface leakage, for controlling electric field concentration or for internal isolations regions for preventing surface leakage or controlling electric field concentration
    • H01L29/0611—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions characterised by particular constructional design considerations, e.g. for preventing surface leakage, for controlling electric field concentration or for internal isolations regions for preventing surface leakage or controlling electric field concentration for increasing or controlling the breakdown voltage of reverse biased devices
    • H01L29/0615—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions characterised by particular constructional design considerations, e.g. for preventing surface leakage, for controlling electric field concentration or for internal isolations regions for preventing surface leakage or controlling electric field concentration for increasing or controlling the breakdown voltage of reverse biased devices by the doping profile or the shape or the arrangement of the PN junction, or with supplementary regions, e.g. junction termination extension [JTE]
    • H01L29/0619—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions characterised by particular constructional design considerations, e.g. for preventing surface leakage, for controlling electric field concentration or for internal isolations regions for preventing surface leakage or controlling electric field concentration for increasing or controlling the breakdown voltage of reverse biased devices by the doping profile or the shape or the arrangement of the PN junction, or with supplementary regions, e.g. junction termination extension [JTE] with a supplementary region doped oppositely to or in rectifying contact with the semiconductor containing or contacting region, e.g. guard rings with PN or Schottky junction
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/02—Semiconductor bodies ; Multistep manufacturing processes therefor
    • H01L29/06—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions
    • H01L29/0603—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions characterised by particular constructional design considerations, e.g. for preventing surface leakage, for controlling electric field concentration or for internal isolations regions
    • H01L29/0607—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions characterised by particular constructional design considerations, e.g. for preventing surface leakage, for controlling electric field concentration or for internal isolations regions for preventing surface leakage or controlling electric field concentration
    • H01L29/0611—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions characterised by particular constructional design considerations, e.g. for preventing surface leakage, for controlling electric field concentration or for internal isolations regions for preventing surface leakage or controlling electric field concentration for increasing or controlling the breakdown voltage of reverse biased devices
    • H01L29/0615—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions characterised by particular constructional design considerations, e.g. for preventing surface leakage, for controlling electric field concentration or for internal isolations regions for preventing surface leakage or controlling electric field concentration for increasing or controlling the breakdown voltage of reverse biased devices by the doping profile or the shape or the arrangement of the PN junction, or with supplementary regions, e.g. junction termination extension [JTE]
    • H01L29/0619—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions characterised by particular constructional design considerations, e.g. for preventing surface leakage, for controlling electric field concentration or for internal isolations regions for preventing surface leakage or controlling electric field concentration for increasing or controlling the breakdown voltage of reverse biased devices by the doping profile or the shape or the arrangement of the PN junction, or with supplementary regions, e.g. junction termination extension [JTE] with a supplementary region doped oppositely to or in rectifying contact with the semiconductor containing or contacting region, e.g. guard rings with PN or Schottky junction
    • H01L29/0623—Buried supplementary region, e.g. buried guard ring
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/02—Semiconductor bodies ; Multistep manufacturing processes therefor
    • H01L29/06—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions
    • H01L29/08—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions with semiconductor regions connected to an electrode carrying current to be rectified, amplified or switched and such electrode being part of a semiconductor device which comprises three or more electrodes
    • H01L29/0843—Source or drain regions of field-effect devices
    • H01L29/0847—Source or drain regions of field-effect devices of field-effect transistors with insulated gate
    • H01L29/0852—Source or drain regions of field-effect devices of field-effect transistors with insulated gate of DMOS transistors
    • H01L29/0873—Drain regions
    • H01L29/0878—Impurity concentration or distribution
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/40—Electrodes ; Multistep manufacturing processes therefor
    • H01L29/41—Electrodes ; Multistep manufacturing processes therefor characterised by their shape, relative sizes or dispositions
    • H01L29/417—Electrodes ; Multistep manufacturing processes therefor characterised by their shape, relative sizes or dispositions carrying the current to be rectified, amplified or switched
    • H01L29/41725—Source or drain electrodes for field effect devices
    • H01L29/41766—Source or drain electrodes for field effect devices with at least part of the source or drain electrode having contact below the semiconductor surface, e.g. the source or drain electrode formed at least partially in a groove or with inclusions of conductor inside the semiconductor
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
    • H01L29/76—Unipolar devices, e.g. field effect transistors
    • H01L29/772—Field effect transistors
    • H01L29/78—Field effect transistors with field effect produced by an insulated gate
    • H01L29/7801—DMOS transistors, i.e. MISFETs with a channel accommodating body or base region adjoining a drain drift region
    • H01L29/7802—Vertical DMOS transistors, i.e. VDMOS transistors
    • H01L29/7803—Vertical DMOS transistors, i.e. VDMOS transistors structurally associated with at least one other device
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
    • H01L29/76—Unipolar devices, e.g. field effect transistors
    • H01L29/772—Field effect transistors
    • H01L29/78—Field effect transistors with field effect produced by an insulated gate
    • H01L29/7801—DMOS transistors, i.e. MISFETs with a channel accommodating body or base region adjoining a drain drift region
    • H01L29/7802—Vertical DMOS transistors, i.e. VDMOS transistors
    • H01L29/7803—Vertical DMOS transistors, i.e. VDMOS transistors structurally associated with at least one other device
    • H01L29/7804—Vertical DMOS transistors, i.e. VDMOS transistors structurally associated with at least one other device the other device being a pn-junction diode
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
    • H01L29/76—Unipolar devices, e.g. field effect transistors
    • H01L29/772—Field effect transistors
    • H01L29/78—Field effect transistors with field effect produced by an insulated gate
    • H01L29/7801—DMOS transistors, i.e. MISFETs with a channel accommodating body or base region adjoining a drain drift region
    • H01L29/7802—Vertical DMOS transistors, i.e. VDMOS transistors
    • H01L29/7811—Vertical DMOS transistors, i.e. VDMOS transistors with an edge termination structure
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
    • H01L29/76—Unipolar devices, e.g. field effect transistors
    • H01L29/772—Field effect transistors
    • H01L29/78—Field effect transistors with field effect produced by an insulated gate
    • H01L29/7833—Field effect transistors with field effect produced by an insulated gate with lightly doped drain or source extension, e.g. LDD MOSFET's; DDD MOSFET's
    • H01L29/7835—Field effect transistors with field effect produced by an insulated gate with lightly doped drain or source extension, e.g. LDD MOSFET's; DDD MOSFET's with asymmetrical source and drain regions, e.g. lateral high-voltage MISFETs with drain offset region, extended drain MISFETs

Landscapes

  • Engineering & Computer Science (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Physics & Mathematics (AREA)
  • Ceramic Engineering (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Computer Hardware Design (AREA)
  • Chemical & Material Sciences (AREA)
  • Composite Materials (AREA)
  • Insulated Gate Type Field-Effect Transistor (AREA)

Description

Die vorliegende Erfindung betrifft ein durch Feldeffekt steu­ erbares Halbleiterbauelement mit einer Drainzone vom ersten Leitungstyp, wenigstens einer gegenüber der Drainzone iso­ lierten Gateelektrode und wenigstens einer in der Drainzone vorgesehenen Zone vom zweiten Leitungstyp, innerhalb der eine Sourcezone vom ersten Leitungstyp eingebracht ist, wobei in der Drainzone ein dotierter Bereich vom ersten Leitungstyp vorgesehen ist, in dem eine Vielzahl dotierter Bereiche vom zweiten Leitungstyp vorhanden ist.
Ein derartiges, durch Feldeffekt steuerbares Halbleiterbau­ element, bei dem in dem dotierten Bereich die Gesamtmenge der Dotierungen vom zweiten Leitungstyp in etwa der Gesamtmenge der Dotierungen vom ersten Leitungstyp entspricht, ist aus DE 196 04 044 A1 bekannt.
Außerdem ist aus DE 196 04 043 ein durch Feldeffekt steuerba­ res Halbleiterbauelement mit einer Drainzone vom ersten Lei­ tungstyp, mit wenigstens einer aus polykristallinem Silizium bestehenden Gateelektrode, die gegenüber der Drainelektrode isoliert ist, und mit wenigstens einem in der Drainzone ein­ gebrachten Soucebereich vom zweiten Leitungstyp bekannt. Bei diesem Halbleiterbauelement sind in die Drainzone Bereiche vom jeweils ersten und zweiten Leitungstyp eingebracht, wobei die Dotierungskonzentration von eingebrachten n-leitenden Be­ reichen in etwa der Dotierungskonzentration von eingebrachten p-leitenden Bereichen entspricht.
Die so aufgebauten, bekannten Halbleiterbauelemente weisen den Vorteil auf, daß beispielsweise durch einfaches Einbrin­ gen einer im Vergleich zu einer Epitaxieschicht höher dotier­ ten n-leitenden Zone, in welcher eine Vielzahl von p-leiten­ den Bereichen verteilt ist, zum einen durch die n-leitende Zone eine gute Leitfähigkeit gewährleistet wird und sich zum anderen bei Erhöhung der Drainspannung die derart gebildeten p-leitenden Bereiche und die n-leitende Zone sich gegenseitig von Ladungsträgern aus räumen und so als eine niedrig dotierte Zone wirken, wodurch eine hohe Sperrspannung gesichert bleibt.
Dieses gegenseitige Ausräumen der Ladungen um die p-leitenden Bereiche herum "erwürgt" aber den Strompfad zwischen Source und Drain. Die ausgeräumte Zone rund um die p-leitenden Be­ reiche bleibt auch dann erhalten, wenn die Drainspannung nach einer Erhöhung wieder reduziert wird (z. B. beim Einschalten). Um die Leitfähigkeit der n-leitenden Zone wiederherzustellen, sollten die auf Sperrspannung liegenden floatenden, p-leiten­ den Bereiche entladen werden.
Es ist Aufgabe der vorliegenden Erfindung, ein durch Feldef­ fekt steuerbares Halbleiterbauelement zu schaffen, das als gut leitender Schalter für hohe Spannungen eingesetzt werden kann.
Diese Aufgabe wird bei einem durch Feldeffekt steuerbaren Halbleiterbauelement der eingangs genannten Art erfindungsge­ mäß dadurch gelöst, daß in dem in der Drainzone vorgesehenen dotierten Bereich die Gesamtmenge der Dotierungen vom zweiten Leitungstyp höher ist als die Gesamtmenge der Dotierungen vom ersten Leitungstyp. Dadurch wird erreicht, daß im eingeschal­ teten Zustand des Halbleiterbauelements beispielsweise aus der Rückseite oder aus einer anderen Injektorzone soviele Lö­ cher injiziert werden, wie etwa für die Entladung der p-lei­ tenden Bereiche nötig sind, wobei keine übermäßige Speicher­ ladung verursacht wird.
Diese Löcherinjektion wird in vorteilhafter Weise dadurch er­ reicht, daß im Bereich des Drainanschlusses ein "schwacher Injektor" vorgesehen wird, welcher eine niedrige Überflutung bewirkt. Bei diesem schwachen Injektor kann es sich bei­ spielsweise um einen Schottky-Kontakt, eine Legierung oder dergleichen handeln. Ein solcher schwacher Injektor kann un­ terhalb des Drainkontaktes vorgesehen werden. Auch ist es möglich, beispielsweise unterhalb des Drainkontaktes eine p-leitende oder schwach injizierende Schicht in eine n⁺-lei­ tende Kontaktschicht einzubetten. Diese p-leitende oder schwach injizierende-Schicht kann dabei dicker oder dünner als die n⁺-leitende Kontaktschicht gestaltet werden. Ein schwacher Injektor auf der "Rückseite" mit abwechselnd kon­ taktierten n⁺- und p⁺-Bereichen ist beispielsweise aus IEEE Electron Device Letters, Bd. 15, No. 6, Sept. 1994, bekannt. Es gibt aber auch andere, auf der Rückseite vorgesehene schwache Injektoren (IEEE Transactions on Electron Devices, Bd. E0-31, Nr. 1, Januar 1984, Seite 35 ff.).
Es ist aber auch möglich, als Injektor eine p-leitende Schicht oder einen Schottky-Kontakt in der Nähe der Gateelek­ trode und der Sourcezone auf der zum Drainkontakt gegenüber­ liegenden Seite einer Halbleiterscheibe vorzusehen. Dabei kann der Injektor beispielsweise unterhalb einer gemeinsamen Gateelektrode von zwei Halbleiterbauelementen angeordnet wer­ den.
Bei den vorstehenden Erläuterungen wurde davon ausgegangen, daß der zweite Leitungstyp der p-Leitungstyp ist. Es sind al­ so bei dem Halbleiterbauelement eine Vielzahl von p-leitenden Bereichen in den n-leitenden Bereich der Drainzone eingebet­ tet. Selbstverständlich können diese Leitungstypen auch umge­ kehrt werden. Da aber die Einbettung von p-leitenden Berei­ chen in einen n-leitenden Bereich der Drainzone besonders vorteilhaft ist, wird im folgenden von einer derartigen Ge­ staltung der Leitungstypen ausgegangen.
Die p-leitenden Bereiche sind in bevorzugter Weise in paral­ lelen Schichten angeordnet und dabei zueinander ausgerichtet. Die p-leitenden Bereiche können ein zusammenhängendes Gitter bilden, was speziell für den Mittenbereich eines Halbleiter­ bauelementes gilt. Im Randbereich sind die p-leitenden Berei­ che zweckmäßigerweise voneinander unabhängig.
Der Abstand der p-leitenden Bereiche voneinander ist in den verschiedenen Ebenen des n-leitenden Bereiches zweckmäßiger­ weise kleiner als die Breite der Raumladungszone zwischen dem n-leitenden Bereich und dem jeweiligen p-leitenden Bereich bei der Durchbruchsspannung zwischen den p-leitenden Berei­ chen und dem Umfeld des n-leitenden Bereiches wäre. Die p-leitenden Bereiche können kugelförmig, ellipsoidförmig usw. sein. Der n-leitende Bereich, der die p-leitenden Bereiche enthält, kann dabei nahezu die gesamte Drainzone ausfüllen.
Wie bereits oben erläutert wurde, kann der schwache Injektor in der Form eines Schottky-Kontaktes, einer Legierung oder einfach einer p-leitenden Zone im Bereich der Drainelektrode auf der einen Seite einer Halbleiterscheibe oder auch im Be­ reich der Gateelektrode bzw. Sourceelektrode auf der gegen­ überliegenden Seite der Halbleiterscheibe vorgesehen werden. Liegt der Injektor auf der gegenüberliegenden Seite der Halb­ leiterscheibe, also im Bereich der Gateelektrode bzw. der Sourceelektrode, so wird im eingeschalteten Zustand die ge­ samte Drainzone und damit vorzugsweise ein epitaktisch aufge­ brachte Schicht, mit Löchern geringfügig überflutet. Es ent­ steht so eine geringe Speicherladung, wobei die Leitfähigkeit hoch bleibt, da alle p-leitenden Bereiche auf 0 V entladen werden, auch wenn sie nicht direkt an die p-leitenden Source­ zonen angeschlossen sind. Damit kann ein Hochvolt-MOSFET mit niedrigem Einschaltwiderstand erhalten werden, der eine Spei­ cherladung hat, die wesentlich kleiner ist, als dies bei Bi­ polartransistoren mit isoliertem Gate (IGBTs) üblich ist.
Die Herstellung derartiger Halbleiterbauelemente ist sehr einfach, da die p-leitenden Bereiche nicht angeschlossen zu werden brauchen, sondern vielmehr "floaten". Diese p-leiten­ den Bereiche werden nicht mehr vollständig ausgeräumt, wie dies beim Stand der Technik vorgesehen ist, und sie können gitterartig miteinander verbunden werden, brauchen dies aber nicht zu sein.
Nachfolgend wird die Erfindung anhand der Zeichnungen näher erläutert. Es zeigen:
Fig. 1 einen Schnitt durch einen Feldeffekttransi­ stor, bei dem p-leitende Bereiche in einen n-leitenden Bereich der Drainzone eingebettet sind, wobei hier die P-Dotierung insgesamt höher als die n-Dotierung ist, und wobei auf der Rückseite ein schwacher Injektor vorgese­ hen ist,
Fig. 2 einen Schnitt durch einen Lateral-FET mit ei­ nem schwachen Injektor,
Fig. 3 ein zu Fig. 1 ähnliches Ausführungsbeispiel, wobei hier zusätzlich die Randstruktur ge­ zeigt ist,
Fig. 4 eine Abwandlung des Ausführungsbeispiels von Fig. 3 mit einer in eine n⁺-leitende Kontakt­ schicht eingebetteten p-leitenden oder schwach injizierenden Schicht,
Fig. 5 eine Abwandlung des Ausführungsbeispiels von Fig. 4, wobei hier die p-leitende oder schwach injizierende Schicht eine von der Schichtdicke der n⁺-leitenden Schicht abwei­ chende Schichtdicke hat,
Fig. 6 einen Schnitt durch ein weiteres Ausführungs­ beispiel der Erfindung, bei der ein schwacher Injektor auf der Vorder- bzw. Oberseite eines FETs vorgesehen ist, und
Fig. 7 ein weiteres Ausführungsbeispiel des erfin­ dungsgemäßen Halbleiterbauelements mit einem auf der Oberseite angeordneten Injektor.
Fig. 1 zeigt einen vertikalen MOSFET. Ein n⁺-leitendes Sub­ strat 1 bildet einen Teil einer Drainzone und ist rückseitig mit einer üblichen Metallisierung kontaktiert, die einen Drainanschluß D bildet. Auf dem Substrat 1 ist eine n⁻-do­ tierte Epitaxieschicht 2 abgeschieden, die ebenfalls einen Teil der Drainzonen bildet und in der in einem Bereich 15, der n-dotiert ist, p-dotierte Bereiche 16 eingebracht sind. Die Epitaxieschicht 2 enthält noch p-dotierte Sourcebereiche 3, in die n⁺-dotierte Bereiche 4 eingebettet sind. Eine Sour­ cemetallisierung 5 bildet einen Kurzschluß zwischen den Be­ reichen 3 und 4. In der Fig. 1 sind mehrere Sourcebereiche 3, 4 dargestellt, die voneinander beabstandet sind und von denen jeweils zwei einen Zwischenbereich in Verbindung mit der Drainzone 1, 2 definieren, über den, eingebettet in ein Gate­ oxid 7 ein Gate 6 angeordnet ist. Das Gate 6 ist mit einem Gateanschluß G verbunden, während an der Sourcemetallisierung 5 ein Sourceanschluß S liegt.
Die p-dotierten Bereiche 16 können an sich statistisch ver­ teilt und jeweils floatend in den Bereich 15 eingebracht sein. Vorzugsweise sind aber, wie in Fig. 1 angedeutet ist, die p-leitenden Bereiche 16 in parallelen Schichten angeord­ net und gegebenenfalls zueinander ausgerichtet. Dabei können die p-Bereiche 16 in einer Ebene auch ein Gitter bilden, also zusammenhängend sein. Im Randbereich des Halbleiterbauele­ ments sind die p-Bereiche aber vorzugsweise voneinander beab­ standet und unabhängig.
Die Gestalt der p-Bereiche kann kugelförmig, ellipsoid usw. sein und beispielsweise durch Ausdiffusion aus einer implan­ tierten Zone auf einer jeweiligen Epitaxieschicht-Oberfläche entstehen.
Erfindungsgemäß ist bei der Erfindung ein schwacher Injektor 10 zwischen dem Substrat 1 und der Drainzone 2 vorgesehen. Dieser schwache Injektor kann beispielsweise ein Schottkykon­ takt aus Platin oder Gold, eine Legierung aus Al-Si oder auch eine p-leitende Schicht mit zerstörter Kristallgitterstruktur sein, die p-Ladungsträger in die Drainzone 2 injiziert. Durch die Entladung der p-leitenden Bereiche 16 auf das Potential des n-leitenden Bereiches 15 wird ein Abschneiden des Strom­ pfades zwischen Source und Drain durch Ausbreitung der Raum­ ladungszone verhindert, so daß insgesamt ein gut leitender Feldeffekttransistor für höhere Spannungen erhalten wird.
Fig. 2 zeigt ein weiteres Ausführungsbeispiel, welches einen lateralen MOSFET darstellt. Hier ist beispielsweise ein p-do­ tiertes Gebiet 19 vorgesehen, in welches eine n-dotierte Sourcezone 22 eingebracht ist, in der sich eine p-dotierte Kontaktierungszone 23 befindet, welche mit einem Sourcean­ schluß S verbunden ist. Des weiteren ist eine ebenfalls n-dotierte Drainzone 20 vorgesehen, mit welcher wiederum eine p-dotierte Polysilizium-Kontaktierungszone 21 verbunden ist, die zur Kontaktierung der Drainzone 20 mit einem Drainan­ schluß D dient. Zwischen der Sourcezone 22 und der Drainzone 20 ist isoliert über dem p-dotierten Gebiet 19 ein Gate 26 mit einem Gateanschluß G angebracht, wobei das Gate 26 durch eine Isolationsschicht 27 vom Halbleiterkörper isoliert ist. Zwischen der Sourcezone 22 und der Drainzone 20 ist ein Be­ reich 25 vorgesehen, der sich von der Drainzone 20 lateral in Richtung zur Sourcezone 22 erstreckt. Dieser Bereich 25 be­ ginnt von der Oberfläche des Halbleiterkörpers und erstreckt sich in das p-dotierte Gebiet 19. Der Bereich 25 ist n-do­ tiert und weist p-dotierte Bereiche 16 auf.
Der Abstand der einzelnen p-leitenden Bereiche 16 voneinander ist vorzugsweise kleiner als die Breite der Raumladungszone beim Durchbruch zwischen den eingebrachten p-leitenden Berei­ chen 16 und dem n-leitenden Bereich 25.
Erfindungsgemäß ist zusätzlich unterhalb der Kontaktierungs­ zone 21 des Drainanschlusses D aus Metall noch ein schwacher Injektor 10 vorhanden, der p-Ladungsträger in den Bereich 25 injiziert, so daß dort im eingeschalteten Zustand die p-lei­ tenden Bereiche 16 entladen werden.
Bei kleiner Drainspannung ist die Leitfähigkeit des erfin­ dungsgemäßen Halbleiterbauelements gut, da der Bereich 15, 25 (vgl. Fig. 1 und 2) niederohmig ist. Wird die Drainspannung erhöht, werden bei moderater Spannung, beispielsweise einer Spannung kleiner als 30 V, erste von der Oberfläche der Epi­ taxieschicht 2 bzw. 19 gesehene Schichten der p- bzw. n-do­ tierten Bereiche 15, 16 bzw. 25, 16 gegenseitig ausgeräumt. Bei einer weiteren Spannungserhöhung wird die vertikale Feld­ stärke derart gesteigert, daß an sich der gesamte Bereich 15, 25 ausgeräumt wird, so daß hohe Spannungen blockiert werden können.
Die Ausräumung der Ladungsträger startet von der Oberfläche unter dem Gate 6 bzw. 26 und gegebenenfalls den Sourcezonen 3, 4. Sie schreitet dann in den Bereich 15, 16 bzw. 25, 16 voran. Wenn die Raumladungszone die ersten p-leitenden Berei­ che 16 erreicht, bleiben diese Bereiche 16 auf der Spannung, die das Potential der Raumladungszone erreicht hat. Dann wird die nächste Umgebung in Richtung des Drainanschlusses D aus­ geräumt. Dieser Vorgang wiederholt sich von Schicht zu Schicht.
Auf diese Weise schreitet die Raumladungszone voran, bis die Zone unterhalb des n-leitenden Bereiches 15, 25 innerhalb der Epitaxieschicht 2 erreicht wird. Beim Einschalten sorgt der Injektor 10 dafür, daß die p-leitenden Bereiche entladen wer­ den und keine vollständige Ausräumung an Ladungsträgern ein­ tritt. Bei hoher Spannung wird der Strom durch Elektronen ge­ führt, welche mit der Grenzgeschwindigkeit durch die Raumla­ dungszone laufen. Somit wird ein niederohmiger Durchlaßwider­ stand bei gleichzeitig hoher Spannungsfestigkeit erreicht.
Ein mögliches Herstellungsverfahren kann durch einen schicht­ weisen Aufbau derartiger Strukturen erfolgen. Dabei könnte jede Schicht bzw. Lage der einzelnen Bereiche 16 durch Im­ plantieren an der jeweiligen Oberfläche oder durch Eindiffun­ dieren in praktisch beliebiger Form gebildet werden.
Die Größe des schichtweise eingebrachten und in den Schichten gegebenenfalls unterschiedlich dotierten n-leitenden Berei­ ches 15, 25 soll so gewählt werden, daß jede Schicht eher ausgeräumt wird, bevor ein Durchbruch auftritt.
Der in Fig. 1 dargestellte Feldeffekttransistor kann gegebe­ nenfalls in einen IGBT umgewandelt werden, wenn als Injektor nicht ein schwacher Injektor sondern ein p⁺-leitendes Sub­ strat vorgesehen wird.
Die Fig. 3 bis 7 zeigen weitere Ausführungsbeispiele der Er­ findung, wobei hier links von einer Strichpunktlinie 11 ein Randbereich eines Feldeffekttransistors mit Feldplatten 12 und mit p-dotierten Schutzringen 13 gezeigt ist, die mit den jeweiligen Feldplatten 12 verbunden sind. Die äußerste Feld­ platte 12 ist mit dem Bereich 15 verbunden. Außerdem ist eine Drainelektrode 14 aus Metall gezeigt, auf der ein schwacher Injektor 10 aus einem Schottkykontakt oder einer Legierung angeordnet ist.
Die p-leitenden Bereiche 16 sind durch Implantation in drei Ebenen in den Bereich 15 eingebracht, der zwischen den ein­ zelnen Ebenen Leitfähigkeiten n1, n2, n3 und n4 hat, was durch unterschiedliche Epitaxieschritte erreicht werden kann. Im Randbereich sind die Bereiche 16 inselartig und nicht zusam­ menhängend, während sie im Bereich des eigentlichen Feldef­ fekttransistors, also auf der rechten Seite der Strichpunkt­ linie 11, gitterartig oder auch alleinstehend, also inselar­ tig, sein können aber nicht sein müssen.
Das Ausführungsbeispiel von Fig. 4 unterscheidet sich vom Ausführungsbeispiel von Fig. 3 dadurch, daß unterhalb der Drainelektrode 14 eine n⁺-leitende Schicht 17 vorgesehen ist, in die ein schwacher Injektor 10 in der Form eines Schottky­ kontaktes oder einer Legierung oder einer p-leitenden Zone eingebettet ist. Ein solcher schwacher Injektor ist ausrei­ chend, um eine vollständige Ausräumung von Ladungsträgern im Gebiet um die p-leitenden Bereiche 16 im Bereich 15 zu ver­ hindern.
Fig. 5 zeigt ein weiteres Ausführungsbeispiel des erfindungs­ gemäßen Halbleiterbauelements, bei dem der schwache Injekto­ ren 10 aus einer p-leitenden Schicht oder einem Schottkykon­ takt bestehen, wobei diese Schicht 10 weiter in den Bereich 15 hineinragt als die n⁺-leitende Schicht 17. Anstelle dieser Schicht 17 kann gegebenenfalls auch ein ohmscher Kontakt für den Bereich 15 mit der Leitfähigkeit n1 verwendet werden. Der Injektor 10 kann auch so gestaltet sein, daß er weniger tief in den Bereich 15 hineinragt als die n⁺-leitende Schicht 17. Im übrigen zeigt dieses Ausführungsbeispiel, daß hier nur zwei Ebenen für die p-leitenden Bereiche 16 vorgesehen sind. Auf der "linken" Seite der Strichpunktlinie 11, also im Rand­ bereich des Halbleiterbauelements, sind unterhalb der Feld­ platten 12 die p-leitenden Bereiche 16 inselartig und nicht zusammenhängend, während diese Bereiche 16 rechts von der Strichpunktlinie 11 gitterartig, also zusammenhängend, oder auch inselartig sein können.
Während in den Ausführungsbeispielen der Fig. 1 und 3 bis 5 der Injektor an der Unterseite im Gebiet des Drainkontakts vorgesehen ist, zeigen die Fig. 6 und 7 noch Ausführungsbei­ spiele, bei denen der Injektor, ähnlich wie in Fig. 2, auf der Oberseite des Halbleiterbauelementes, im Gebiet der Sour­ ce- und Drainelektrode, angebracht ist. Im Unterschied zum Ausführungsbeispiel von Fig. 2 zeigen die Fig. 6 und 7 aber keine Lateralanordnungen, sondern vielmehr ebenfalls Verti­ kalstrukturen wie die Ausführungsbeispiele der Fig. 1 und 3 bis 5.
Fig. 6 zeigt einen Injektoranschluß I, der über eine Leiter­ bahn mit einer p-leitenden Injektorzone 10 verbunden ist, die zwischen den p-leitenden Bereichen 3 angeordnet ist, in die die Sourcezonen 4 eingebettet sind. Der Injektoranschluß I kann über einen Widerstand mit dem Gateanschluß G von Gate 6 aus n⁺-leitendem polykristallinem Silizium verbunden werden. Dieser Widerstand kann gegebenenfalls in die Halbleiteranord­ nung integriert werden.
Bei dem Ausführungsbeispiel von Fig. 6 befindet sich also der Injektor 10 im Bereich von Source und Gate auf der "Obersei­ te" der Halbleiteranordnung und nicht im Bereich der Drain­ elektrode. Es sind hier also Injektoren 10 auf der "Vorder­ seite" in der Gestalt von p-leitenden Zonen eingebaut, welche im eingeschalteten Zustand den gesamten Bereich 15 mit Lö­ chern geringfügig überfluten. Es entsteht dabei eine geringe Speicherladung, wobei die Leitfähigkeit gut bleibt, da alle p-leitenden Bereiche 16, auch wenn diese nicht direkt an die p-leitenden Sourcezonen 3 angeschlossen sind, auf 0 V entla­ den werden. Damit wird ein Hochspannungs- bzw. HV-MOSFET mit niedrigem Einschaltwiderstand erhalten, der eine Speicherla­ dung hat, welche wesentlich kleiner ist als dies bei IGBT's üblich ist.
Fig. 7 zeigt schließlich eine vorteilhafte Weiterbildung ei­ nes aus der DE 196 04 043 Al bekannten Halbleiterbauelements in der Form eines vertikalen MOSFETs, bei dem zusätzlich zu p-leitenden Bereichen 16 noch n-leitende Bereiche 30 in den schwach n-leitenden Bereich 15 eingebaut sind, der außerdem noch n-leitende vertikale Gebiete 31 und p-leitende vertikale Gebiet 32 besitzt. Im Unterschied zu dem bekannten Halblei­ terbauelement sind zusätzlich noch Injektoren 10 mit Injek­ toranschlüssen I vorhanden, die bewirken, daß auch bei floa­ tenden p-leitenden Bereichen die gute Leitfähigkeit im On- bzw. Einschaltzustand erhalten bleibt.
Bezugszeichenliste
1
n⁺-dotiertes Substrat
2
Epitaxieschicht
3
Sourcebereich
4
n⁺-leitende Bereiche
5
Sourcemetallisierung
6
Gate
7
Isolierschicht
10
Injektor
11
Strichpunktlinie
12
Feldplatten
13
Schutzringe
14
Drainanschluß
15
n-dotierter Bereich
16
p-dotierte Bereiche
17
n⁺-dotierte Schicht
18
n⁺-dotiertes Polysilizium
19
p-dotiertes Gebiet
20
Drainzone
21
Drainkontakt
22
Sourcezone
23
Kontaktierungszone
25
n-leitender Bereich
26
Gate
27
Isolationsschicht
30
,
31
n-leitende Bereiche
32
p-leitendes Gebiet
I Injektoranschluß
G Gateanschluß
S Sourceanschluß
D Drainanschluß

Claims (17)

1. Durch Feldeffekt steuerbares Halbleiterbauelement mit ei­ ner Drainzone (2) vom ersten Leitungstyp, wenigstens einer gegenüber der Drainzone (2) isolierten Gateelektrode (6) und wenigstens einer in der Drainzone (2) vorgesehenen Zone (3) vom zweiten Leitungstyp, innerhalb der eine Sourcezone (4) vom ersten Leitungstyp eingebracht ist, wobei in der Drainzo­ ne (2) ein dotierter Bereich (15, 25) vom ersten Leitungstyp vorgesehen ist, in dem eine Vielzahl dotierter Bereiche (16) vom zweiten Leitungstyp vorhanden ist, dadurch gekennzeichnet, daß die Gesamtmenge der Dotierungen vom zweiten Leitungstyp in der Vielzahl dotierter Bereiche (2) höher ist als die Ge­ samtmenge der Dotierungen vom ersten Leitungstyp in dem do­ tierten Bereich (15).
2. Durch Feldeffekt steuerbares Halbleiterbauelement nach An­ spruch 1, dadurch gekennzeichnet, daß der Abstand der dotierten Bereiche (16) vom zweiten Lei­ tungstyp voneinander kleiner ist als die Breite der Raumla­ dungszone zwischen dem Bereich (15, 25) vom ersten Leitung­ styp und dem Bereich (16) vom zweiten Leitungstyp bei der Durchbruchsspannung wäre.
3. Durch Feldeffekt steuerbares Halbleiterbauelement nach An­ spruch 1 oder 2, dadurch gekennzeichnet, daß die dotierten Bereiche (16) kugelförmig oder ellipsoid­ förmig ausgebildet und durch Diffusion aus implantierten Ge­ bieten entstanden sind.
4. Durch Feldeffekt steuerbares Halbleiterbauelement nach einem der vorangehenden Ansprüche, dadurch gekennzeichnet, daß der Bereich (15) vom ersten Leitungstyp im wesentlichen die gesamte Drainzone (2) ausfüllt.
5. Durch Feldeffekt steuerbares Halbleiterbauelement nach ei­ nem der Ansprüche 1 bis 4, gekennzeichnet durch einen schwachen Injektor (10), der Ladungsträger des anderen Leitungstyps in den dotierten Bereich (15) vom ersten Lei­ tungstyp injiziert.
6. Durch Feldeffekt steuerbares Halbleiterbauelement nach An­ spruch 5, dadurch gekennzeichnet, daß der schwache Injektor (10) im Bereich des Drainanschlus­ ses (1) vorgesehen ist.
7. Durch Feldeffekt steuerbares Halbleiterbauelement nach An­ spruch 5, dadurch gekennzeichnet, daß der Injektor (10) im Gebiet von Sourceanschluß und Gate­ anschluß vorgesehen ist.
8. Durch Feldeffekt steuerbares Halbleiterbauelement nach ei­ nem der Ansprüche 1 bis 7, dadurch gekennzeichnet, daß die Vielzahl dotierter Bereiche (16) vom zweiten Lei­ tungstyp in parallelen Ebenen angeordnet sind.
9. Durch Feldeffekt steuerbares Halbleiterbauelement nach An­ spruch 8, dadurch gekennzeichnet, daß die Vielzahl dotierter Bereiche (16) vom zweiten Leitung­ styp zueinander ausgerichtet sind.
10. Durch Feldeffekt steuerbares Halbleiterbauelement nach einem der Ansprüche 1 bis 9, dadurch gekennzeichnet, daß die Vielzahl dotierter Bereiche (16) vom zweiten Lei­ tungstyp als zusammenhängendes Gitter gestaltet sind.
11. Durch Feldeffekt steuerbares Halbleiterbauelement nach Anspruch 10, dadurch gekennzeichnet, daß im Randbereich des Halbleiterbauelements die Vielzahl do­ tierter Bereiche (16) vom zweiten Leitungstyp voneinander un­ abhängig sind.
12. Durch Feldeffekt steuerbares Halbleiterbauelement nach einem der Ansprüche 1 bis 11, dadurch gekennzeichnet, daß der Injektor (10) ein Schottky-Kontakt ist.
13. Durch Feldeffekt steuerbares Halbleiterbauelement nach einem der Ansprüche 1 bis 11, dadurch gekennzeichnet, daß der Injektor (10) ein Halbleiterbereich des zweiten Lei­ tungstyps ist.
14. Durch Feldeffekt steuerbares Halbleiterbauelement nach ei­ nem der Ansprüche 1 bis 13, dadurch gekennzeichnet, daß der Injektor dicker oder dünner als ein Anschlußgebiet (17) des einen Leitungstyps gestaltet ist.
15. Durch Feldeffekt steuerbares Halbleiterbauelement nach Anspruch 14, dadurch gekennzeichnet, daß der Injektor (10) in das Anschlußgebiet (17) eingebettet ist.
16. Durch Feldeffekt steuerbares Halbleiterbauelement nach einem der Ansprüche 1 bis 15, dadurch gekennzeichnet, daß der eine Leitungstyp der n-Leitungstyp ist.
17. Durch Feldeffekt steuerbares Halbleiterbauelement nach einem der Ansprüche 1 bis 16, dadurch gekennzeichnet, daß zusätzlich neben den Bereichen (16) des anderen Leitungs­ typs noch inselartige Bereiche (30) des einen Leitungstyps vorgesehen sind.
DE1998115907 1998-04-08 1998-04-08 Durch Feldeffekt steuerbares Halbleiterbauelement Expired - Lifetime DE19815907C1 (de)

Priority Applications (1)

Application Number Priority Date Filing Date Title
DE1998115907 DE19815907C1 (de) 1998-04-08 1998-04-08 Durch Feldeffekt steuerbares Halbleiterbauelement

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
DE1998115907 DE19815907C1 (de) 1998-04-08 1998-04-08 Durch Feldeffekt steuerbares Halbleiterbauelement

Publications (1)

Publication Number Publication Date
DE19815907C1 true DE19815907C1 (de) 1999-05-27

Family

ID=7864087

Family Applications (1)

Application Number Title Priority Date Filing Date
DE1998115907 Expired - Lifetime DE19815907C1 (de) 1998-04-08 1998-04-08 Durch Feldeffekt steuerbares Halbleiterbauelement

Country Status (1)

Country Link
DE (1) DE19815907C1 (de)

Cited By (9)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
WO2001028002A1 (de) * 1999-10-11 2001-04-19 Infineon Technologies Ag Durch feldeffekt steuerbares halbleiterbauelement
WO2001047028A1 (fr) * 1999-12-22 2001-06-28 Stmicroelectronics S.A. Fabrication de composants unipolaires
FR2817658A1 (fr) * 2000-10-31 2002-06-07 Fuji Electric Co Ltd Dispositif semi-conducteur
EP1213768A2 (de) * 2000-12-11 2002-06-12 Infineon Technologies AG Mittels Feldeffekt steuerbares Halbleiterbauelement
WO2008035134A1 (en) 2006-09-22 2008-03-27 Freescale Semiconductor, Inc. Semiconductor device and method of forming a semiconductor device
DE102007018631A1 (de) 2007-04-19 2008-10-30 Infineon Technologies Austria Ag Halbleiterbauelement mit Kompensationszonen und Entladestrukturen für die Kompensationszonen
US7714365B2 (en) 2008-02-21 2010-05-11 Infineon Technologies Austria Ag Semiconductor component with Schottky zones in a drift zone
US7781842B2 (en) 2007-04-30 2010-08-24 Infineon Technologies Austria Ag Semiconductor device and method for producing it
US7821064B2 (en) 2005-03-15 2010-10-26 Infineon Technologies Austria Ag Lateral MISFET and method for fabricating it

Citations (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
DE19604043A1 (de) * 1996-02-05 1997-08-07 Siemens Ag Durch Feldeffekt steuerbares Halbleiterbauelement
DE19604044A1 (de) * 1996-02-05 1997-08-14 Siemens Ag Durch Feldeffekt steuerbares Halbleiterbauelement

Patent Citations (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
DE19604043A1 (de) * 1996-02-05 1997-08-07 Siemens Ag Durch Feldeffekt steuerbares Halbleiterbauelement
DE19604044A1 (de) * 1996-02-05 1997-08-14 Siemens Ag Durch Feldeffekt steuerbares Halbleiterbauelement

Non-Patent Citations (2)

* Cited by examiner, † Cited by third party
Title
IEEE El.Dev.Lett., Bd. 15, No. 6, Sept. 1994 *
IEEE Tr.o.El.Dev., Bd. EO-31, No. 1, Jan. 1984, p 35 *

Cited By (20)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
DE19948901B4 (de) * 1999-10-11 2008-05-08 Infineon Technologies Ag Durch Feldeffekt steuerbares Halbleiterbauelement
WO2001028002A1 (de) * 1999-10-11 2001-04-19 Infineon Technologies Ag Durch feldeffekt steuerbares halbleiterbauelement
US6903413B2 (en) 1999-12-22 2005-06-07 Stmicroelectronics S.A. Single-pole component manufacturing
WO2001047028A1 (fr) * 1999-12-22 2001-06-28 Stmicroelectronics S.A. Fabrication de composants unipolaires
FR2803094A1 (fr) * 1999-12-22 2001-06-29 St Microelectronics Sa Fabrication de composants unipolaires
US7220644B2 (en) 1999-12-22 2007-05-22 Stmicroelectronics S.A. Single-pole component manufacturing
FR2817658A1 (fr) * 2000-10-31 2002-06-07 Fuji Electric Co Ltd Dispositif semi-conducteur
FR2826184A1 (fr) * 2000-10-31 2002-12-20 Fuji Electric Co Ltd Dispositif semi-conducteur a haute tension de claquage
DE10061528C1 (de) * 2000-12-11 2002-07-25 Infineon Technologies Ag Mittels Feldeffekt steuerbares Halbleiterbauelement
EP1213768A3 (de) * 2000-12-11 2005-11-09 Infineon Technologies AG Mittels Feldeffekt steuerbares Halbleiterbauelement
US6812524B2 (en) 2000-12-11 2004-11-02 Infineon Technologies Ag Field effect controlled semiconductor component
EP1213768A2 (de) * 2000-12-11 2002-06-12 Infineon Technologies AG Mittels Feldeffekt steuerbares Halbleiterbauelement
US7821064B2 (en) 2005-03-15 2010-10-26 Infineon Technologies Austria Ag Lateral MISFET and method for fabricating it
WO2008035134A1 (en) 2006-09-22 2008-03-27 Freescale Semiconductor, Inc. Semiconductor device and method of forming a semiconductor device
CN101512738B (zh) * 2006-09-22 2013-03-27 飞思卡尔半导体公司 半导体器件和形成半导体器件的方法
US8779465B2 (en) 2006-09-22 2014-07-15 Freescale Semiconductor, Inc. Semiconductor device and method of forming a semiconductor device
DE102007018631A1 (de) 2007-04-19 2008-10-30 Infineon Technologies Austria Ag Halbleiterbauelement mit Kompensationszonen und Entladestrukturen für die Kompensationszonen
US7750397B2 (en) 2007-04-19 2010-07-06 Infineon Technologies Austria Ag Semiconductor component including compensation zones and discharge structures for the compensation zones
US7781842B2 (en) 2007-04-30 2010-08-24 Infineon Technologies Austria Ag Semiconductor device and method for producing it
US7714365B2 (en) 2008-02-21 2010-05-11 Infineon Technologies Austria Ag Semiconductor component with Schottky zones in a drift zone

Similar Documents

Publication Publication Date Title
DE19611045C1 (de) Durch Feldeffekt steuerbares Halbleiterbauelement
DE10239815B4 (de) Insulated-Gate-Halbleiterbauelement und Verfahren zur Herstellung von diesem
DE10214151B4 (de) Halbleiterbauelement mit erhöhter Durchbruchspannung im Randbereich
DE19801999C2 (de) Halbleitereinrichtung mit hoher Spannungsfestigkeit
EP0879481A1 (de) Durch feldeffekt steuerbares halbleiterbauelement
DE112011104322T5 (de) Halbleitervorrichtung und Verfahren zur Herstellung einer Halbleitervorrichtung
DE19811297A1 (de) MOS-Halbleitervorrichtung mit hoher Durchbruchspannung
DE102005061378A1 (de) VDMOS-Bauelement
DE10322594A1 (de) MIS-Halbleiterbauteil und Verfahren zu seiner Herstellung
DE102007024112A1 (de) Halbleitervorrichtung mit isoliertem Gate
EP0913000B1 (de) Durch feldeffekt steuerbares halbleiterbauelement
DE2148948A1 (de) Elektrischer kondensator in einer integrierten schaltung, insbesondere als speicher fuer halbleiterspeicher
DE112018007354T5 (de) Siliciumcarbid-halbleitereinheit und herstellungsverfahren für dieselbe
DE10012610C2 (de) Vertikales Hochvolt-Halbleiterbauelement
DE10127391A1 (de) Halbleiter-Vorrichtung
DE19815907C1 (de) Durch Feldeffekt steuerbares Halbleiterbauelement
DE19816448C1 (de) Universal-Halbleiterscheibe für Hochspannungs-Halbleiterbauelemente, ihr Herstellungsverfahren und ihre Verwendung
DE19604044C2 (de) Durch Feldeffekt steuerbares Halbleiterbauelement
EP1245050B1 (de) Steuerbares in beide richtungen sperrendes halbleiterschaltelement
DE10100802C1 (de) Halbleiterbauelement mit hoher Avalanchefestigkeit und dessen Herstellungsverfahren
DE102020121333A1 (de) Transistorbauelement mit gateelektroden und feldelektroden
DE102007046556A1 (de) Halbleiterbauelement mit Kupfermetallisierungen
DE102004052153A1 (de) Vertikales Leistungshalbleiterbauelement mit Gateanschluss auf der Rückseite
DE10126309A1 (de) Rückwärtssperrendes Leistungshalbleiterbauelement
DE10125268C1 (de) Vertikaler MOS-Transistor mit einer Druchbruchstruktur und Verfahren zu dessen Herstellung

Legal Events

Date Code Title Description
8100 Publication of the examined application without publication of unexamined application
D1 Grant (no unexamined application published) patent law 81
8364 No opposition during term of opposition
R081 Change of applicant/patentee

Owner name: INFINEON TECHNOLOGIES AG, DE

Free format text: FORMER OWNER: SIEMENS AKTIENGESELLSCHAFT, 80333 MUENCHEN, DE

Effective date: 20111107

R071 Expiry of right