DE102007034802B4 - Lateraler Hochvolt-MOS-Transistor mit RESURF-Struktur - Google Patents

Lateraler Hochvolt-MOS-Transistor mit RESURF-Struktur Download PDF

Info

Publication number
DE102007034802B4
DE102007034802B4 DE102007034802A DE102007034802A DE102007034802B4 DE 102007034802 B4 DE102007034802 B4 DE 102007034802B4 DE 102007034802 A DE102007034802 A DE 102007034802A DE 102007034802 A DE102007034802 A DE 102007034802A DE 102007034802 B4 DE102007034802 B4 DE 102007034802B4
Authority
DE
Germany
Prior art keywords
region
doping regions
drift region
resurf
transistor according
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Active
Application number
DE102007034802A
Other languages
English (en)
Other versions
DE102007034802A1 (de
DE102007034802B8 (de
Inventor
Felix Fürnhammer
Dr. Ellmers Christoph
Dr. Uhlig Thomas
Prof. Dr. Stoisiek Michael
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
X Fab Semiconductor Foundries GmbH
Original Assignee
Friedrich Alexander Univeritaet Erlangen Nuernberg FAU
X Fab Dresden GmbH and Co KG
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Friedrich Alexander Univeritaet Erlangen Nuernberg FAU, X Fab Dresden GmbH and Co KG filed Critical Friedrich Alexander Univeritaet Erlangen Nuernberg FAU
Priority to DE102007034802A priority Critical patent/DE102007034802B8/de
Priority to US12/593,309 priority patent/US20100148255A1/en
Priority to PCT/EP2008/053558 priority patent/WO2008116877A1/de
Publication of DE102007034802A1 publication Critical patent/DE102007034802A1/de
Publication of DE102007034802B4 publication Critical patent/DE102007034802B4/de
Application granted granted Critical
Publication of DE102007034802B8 publication Critical patent/DE102007034802B8/de
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/02—Semiconductor bodies ; Multistep manufacturing processes therefor
    • H01L29/06—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions
    • H01L29/0603—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions characterised by particular constructional design considerations, e.g. for preventing surface leakage, for controlling electric field concentration or for internal isolations regions
    • H01L29/0607—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions characterised by particular constructional design considerations, e.g. for preventing surface leakage, for controlling electric field concentration or for internal isolations regions for preventing surface leakage or controlling electric field concentration
    • H01L29/0611—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions characterised by particular constructional design considerations, e.g. for preventing surface leakage, for controlling electric field concentration or for internal isolations regions for preventing surface leakage or controlling electric field concentration for increasing or controlling the breakdown voltage of reverse biased devices
    • H01L29/0615—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions characterised by particular constructional design considerations, e.g. for preventing surface leakage, for controlling electric field concentration or for internal isolations regions for preventing surface leakage or controlling electric field concentration for increasing or controlling the breakdown voltage of reverse biased devices by the doping profile or the shape or the arrangement of the PN junction, or with supplementary regions, e.g. junction termination extension [JTE]
    • H01L29/063—Reduced surface field [RESURF] pn-junction structures
    • H01L29/0634—Multiple reduced surface field (multi-RESURF) structures, e.g. double RESURF, charge compensation, cool, superjunction (SJ), 3D-RESURF, composite buffer (CB) structures
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
    • H01L29/76—Unipolar devices, e.g. field effect transistors
    • H01L29/772—Field effect transistors
    • H01L29/78—Field effect transistors with field effect produced by an insulated gate
    • H01L29/7801—DMOS transistors, i.e. MISFETs with a channel accommodating body or base region adjoining a drain drift region
    • H01L29/7816—Lateral DMOS transistors, i.e. LDMOS transistors
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
    • H01L29/76—Unipolar devices, e.g. field effect transistors
    • H01L29/772—Field effect transistors
    • H01L29/78—Field effect transistors with field effect produced by an insulated gate
    • H01L29/7833—Field effect transistors with field effect produced by an insulated gate with lightly doped drain or source extension, e.g. LDD MOSFET's; DDD MOSFET's
    • H01L29/7835—Field effect transistors with field effect produced by an insulated gate with lightly doped drain or source extension, e.g. LDD MOSFET's; DDD MOSFET's with asymmetrical source and drain regions, e.g. lateral high-voltage MISFETs with drain offset region, extended drain MISFETs

Landscapes

  • Engineering & Computer Science (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Physics & Mathematics (AREA)
  • Ceramic Engineering (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Computer Hardware Design (AREA)
  • Chemical & Material Sciences (AREA)
  • Composite Materials (AREA)
  • Insulated Gate Type Field-Effect Transistor (AREA)

Abstract

Hochvolt-DMOS-Transistor, umfassend – ein Halbleitersubstrat eines ersten Leitfähigkeitstyps und ein Body-Dotierungsgebiet vom ersten Leitfähigkeitstyp an einer Substratoberfläche des Halbleitersubstrats; – ein Sourcegebiet eines zweiten, dem ersten entgegengesetzten Leitfähigkeitstyps, das an der Substratoberfläche in das Body-Dotierungsgebiet eingebettet ist; – ein Kanalgebiet, das an der Substratoberfläche zwischen dem Sourcegebiet und einem Rand des Body-Dotierungsgebiet ausgebildet ist; – eine Gate-Elektrode oberhalb des Kanalgebiets, die vom Kanalgebiet durch ein Gateisolationsgebiet elektrisch isoliert ist; – ein Driftgebiet vom zweiten Leitfähigkeitstyp, das in einer an das Kanalgebiet anschließenden und vom Sourcegebiet abgewandten Region des Halbleitersubstrats angeordnet ist; – ein Draingebiet vom zweiten Leitfähigkeitstyp, das an das Driftgebiet anschließt; – eine Vielzahl RESURF-Dotierungsgebiete vom ersten Leitfähigkeitstyp im Driftgebiet, wobei die RESURF-Dotierungsgebiete von einander sowohl in einer ersten lateralen Richtung (y), die zur Substratoberfläche parallel und zu einer Verbindungslinie von Sourcegebiet zu Draingebiet senkrecht verläuft, nachfolgend Längsrichtung, als auch in einer...

Description

  • Laterale Hochvolt-MOS-Transistoren mit einem n-leitfähigen Kanal werden typischerweise in Form eines DMOS-Transistors hergestellt, bei dem eine Topologie der Dotierungszonen der eines ”doppelt diffundierten” Transistors entspricht, wobei ein Draingebiet vom gleichen Leitfähigkeitstyp ist wie eine Wannendotierung (vom n-Leitfähigkeitstyp). Laterale Hochvolt-MOS-Transistoren mit einem p-leitfähigen Kanal werden typischerweise in Form eines Drain-Extension-Transistors hergestellt, bei dem Drain- und Driftgebiete vom umgekehrten Leitfähigkeitstyp sind wie die n-Wanne. Beide Transistortypen werden im Rahmen dieser Anmeldung unter dem Begriff lateraler Hochvolt-MOS-Transistor zusammengefasst.
  • Es ist aus der US 2003/0193067 A1 (Kim et al.) bekannt, bei lateralen Hochvolt-MOS-Transistoren für Anwendungen unter hohen elektrischen Spannungen eine sogenannte Double-RESURF-Struktur zu verwenden. RESURF ist eine Abkürzung für Reduced Surface Field (reduziertes Oberflächenfeld).
  • Eine Double-RESURF-Struktur enthält im Drift-Gebiet oder unterhalb eines Drain-Extension-Gebiets eines lateralen Hochvolt-MOS-Transistors ein Dotierungsgebiet mit einem zum Driftgebiet entgegengesetzten Leitfähigkeitstyp. Ist beispielsweise das Driftgebiet n-leitfähig, so ist das darin eingebrachte Dotierungsgebiet der Double-RESURF-Struktur p-leitfähig. Das Dotierungsgebiet hat typischerweise eine Dotierstoffkonzentration gleicher Höhe wie das Driftgebiet.
  • Mit der Double-RESURF-Struktur wird bei Anlegen einer Spannung an den Drain-Anschluss des lateralen Hochvolt-MOS-Transistors eine Verarmungszone erzeugt, die entlang der Grenze zwischen dem Driftgebiet und einem darunter liegenden Substratgebiet entgegengesetzter Leitfähigkeit verläuft. Eine weitere Verarmungszone entsteht zwischen dem in die Driftregion eingebrachten Dotierungsgebiet und der Driftregion selbst.
  • Auf diese Weise wird eine vollständige Verarmung des Driftgebiets an Ladungsträgern durch diese zwei in Sperrrichtung gepolten p-n-Übergänge forciert, was eine gewünschte Erhöhung der Durchbruchspannung des lateralen Hochvolt-MOS-Transistors bewirkt. Gleichzeitig kann durch das Einbringen des Dotierungsgebiets in das Driftgebiet die Ladungsträgerkonzentration im Driftgebiet erhöht werden, was den On-Widerstand RON des lateralen Hochvolt-MOS-Transistors reduziert. Für die Höhe der Durchbruchsspannung im Sperrfall ist dabei allein die integrierte Nettodotierung des Driftgebietes und der darin eingebrachten Dotierungsgebiete entscheidend. Für diese Zwecke kompensieren die eingebrachten Dotierungsgebiete jedoch die Dotierstoffkonzentration des Driftgebiets. Es können also relativ hohe Dotierstoffkonzentrationen im Driftgebiet verwendet werden, was im Ergebnis seine Leitfähigkeit erhöht und damit RON verringert, ohne die Durchbruchsspannung zu reduzieren.
  • Aus der vorgenannten US 2003/0193067 A ist es weiterhin bekannt, eine Vielzahl säulenförmiger Dotierungsgebiete in das Driftgebiet einzubringen, um auf diese Weise einerseits die Dotierstoffkonzentration des Driftgebiets weiter erhöhen zu können und andererseits gleichzeitig die Durchbruchsspannung erhöhen zu können. Dies ist vergleichbar auch in US 6294818 B1 (Fujihira, Fuji) so beschrieben, vgl. dort insbesondere 5A, 5B und 5C. Ebenso vergleichbar ist die korrespondierende US 6,092,063 A (Fujihira, Fuji).
  • Das der vorliegenden Erfindung zugrunde liegende technische Problem ist es, einen lateralen Hochvolt-MOS-Transistor anzugeben, der es erlaubt, einen besonders geringen On-Widerstand zu erzielen, ohne zugleich die Durchbruchsspannung unerwünscht zu reduzieren.
  • Ein erfindungsgemäßer lateraler Hochvolt-MOS-Transistor umfasst die Merkmale des Anspruchs 1.
  • Der erfindungsgemäße laterale Hochvolt-MOS-Transistor bildet eine – gegenüber den vorbekannten Doppel- oder Vielfach-RESURF-Strukturen – alternative Struktur, die in ihrer einfachsten Form eine verbesserte Kombination von ON-Widerstand und Durchbruchspannung erzielt. In den genannten drei Richtungen liegt jeweils eine alternierende Anordnung von Gebieten des ersten und zweiten Leitfähigkeitstyps.
  • Der erfindungsgemäße laterale Hochvolt-MOS-Transistor hat also eine alternierende Anordnung von RESURF-Dotierungsgebieten in Tiefenrichtung, und zwar in einer Schnittebene gesehen, die senkrecht zur Hauptflussrichtung der Majoritätsladungsträger zwischen Sourcegebiet und Draingebiet steht. Dies ermöglicht eine weitere Erhöhung der Dotierstoff-Konzentration in den RESURF-Dotierungsgebieten und im Driftgebiet, wodurch der ON-Widerstand reduziert werden kann, ohne zugleich auch die Durchbruchspannung zu verringern, da für die Höhe der Durchbruchspannung die integrierte Netto-Dotierstoffkonzentration in der genannten Schnittebene relevant ist. Die integrierte Netto-Dotierstoffkonzentration wird durch die erfindungsgemäße Anordnung nicht erhöht, da p- und n-leitende Gebiete einander bei der Integration kompensieren. Haben p- und n-leitende Gebiete in der genannten Schnittebene eine gleich hohe Dotierstoffkonzentration, verschwindet die Netto-Dotierstoffkonzentration in dieser Schnittebene, was eine besonders hohe Durchbruchspannung möglich macht.
  • Die Ausführungsbeispiele der Erfindung und zumindest zweckmäßige Weiterbildungen können miteinander kombiniert werden, wenn dies nicht ausdrücklich anders angegeben ist (Anspruch 2 bis Anspruch 26).
  • Es ist vorteilhaft, jedoch nicht notwendig, dass RESURF-Dotierungsgebiete über das gesamte Driftgebiet verteilt angeordnet sind. Es ist in einer Ausgestaltung vorgesehen, RESURF-Dotierungsgebiete nur in einem Teil des Driftgebietes anzuordnen.
  • Es erstrecken sich entweder ein Teil der RESURF-Dotierungsgebiete oder alle RESURF-Dotierungsgebiete in einer zweiten lateralen Richtung (x), die zur Substratoberfläche und zu einer Verbindungslinie von Source zu Drain parallel stehen, durch das gesamte Driftgebiet hindurch. Die zweite laterale Richtung wird der sprachlichen Einfachheit halber auch als Querrichtung bezeichnet (Anspruch 1).
  • Entweder ein Teil der RESURF-Dotierungsgebiete oder alle RESURF-Dotierungsgebiete sind zusätzlich in der Querrichtung durch Driftgebiet-Abschnitte getrennt, wobei auch in der Querrichtung eine alternierende Anordnung von Gebieten des ersten und zweiten Leitfähigkeitstyps vorliegt (Anspruch 1). Die alternierende Anordnung bewirkt, dass bei Anliegen einer Betriebsspannung an den Source- und Draingebieten ein durchgängiger Strompfad für Majoritätsladungsträger zwischen Sourcegebiet und Draingebiet durch das Driftgebiet vorliegt. Erstreckungen und Abstände der RESURF-Dotierungsgebiete in den zwei lateralen Richtungen und in der Tiefenrichtung sind so gewählt, dass bei Anliegen einer Betriebsspannung zwischen Source- und Draingebiet der Majoritäts-Ladungsträger-Strom (Driftstrom) im Driftgebiet fließt. Sind Source-, Drain- und Driftgebiet n-leitend, ist der durchgängige Strompfad durch die alternierende Anordnung der Gebiete ein n-leitfähiger (oder leitender) Strompfad.
  • Die Gestaltung im Anspruch 1 erfüllt die elektrische Folge, dass bei Anliegen einer Betriebsspannung an dem Source- und Draingebiet ein durchgängiger Strompfad für Majoritäts-Ladungsträger zwischen Sourcegebiet und Draingebiet durch das Driftgebiet ausgebildet wird.
  • Mit der Anordnung nach Anspruch 1 können die Dotierstoffkonzentrationen im Driftgebiet vom zweiten Leitfähigkeitstyp und in den RESURF-Dotierungsgebieten vom ersten Leitfähigkeitstyp weiter erhöht werden, weil die erfindungsgemäße Anordnung der RESURF-Dotierungsgebiete eine vollständige Verarmung des Driftgebiets im Bereich der RESURF-Struktur bei Betriebsspannungen ermöglicht, die denen von bekannten lateralen Hochvolt-MOS-Transistoren mit niedrigerer Dotierstoffkonzentration entsprechen.
  • Bei der beanspruchten Anordnung der RESURF-Dotierungsgebiete fließt der Majoritätsladungsträgerstrom durch das Driftgebiet in mehreren Ebenen. Die Anordnung ist so gewählt, dass der Stromfluss nicht geradlinig verläuft. Beispielsweise kann der Strompfad einer Art Wellenlinie folgen, die zwischen zwei oder mehr Ebenen hin und her verläuft. Zwar ist ein solcher Strompfad länger als ein geradliniger und erhöht den ON-Widerstand. Andererseits kann die Dotierstoffkonzentration im Driftgebiet weiter erhöht werden. Als Hauptstromflussrichtung wird eine gerade, sich zwischen Sourcegebiet und Draingebiet erstreckende Linie betrachtet.
  • Die RESURF-Dotierungsgebiete und das Driftgebiet haben in Ausführungsformen jeweils eine Dotierstoffkonzentration zwischen 1016 und 1018 cm–3. In einem Ausführungsbeispiel beträgt diese Dotierstoffkonzentration zwischen 1017 und 1018 cm–3, in einem anderen Ausführungsbeispiel zwischen 3·1017 und 1018 cm–3, in einem weiteren zwischen 5·1017 und 1018 cm–3. In einem weiteren Ausführungsbeispiel beträgt diese Dotierstoffkonzentration 1018 cm–3.
  • Die alternierende Anordnung von Gebieten des ersten und zweiten Leitfähigkeitstyps – in einer Längsschnittansicht betrachtet – hat in der Längssichtung (y) verlaufende Zeilen und in der Tiefenrichtung (z) verlaufende Spalten, in denen jeweils die RESURF-Dotierungsgebiete und Driftgebietabschnitte alternierend angeordnet sind. Eine Längsschnittansicht zeigt die Struktur des Hochvolt-MOS-Transistors in Längsrichtung (y) und in Tiefenrichtung (z). Diese alternierende Anordnung von Gebieten des ersten und zweiten Leitfähigkeitstyps hat zusätzlich – in einer Querschnittansicht betrachtet – in der Querrichtung (x) verlaufende Zeilen und in der Tiefenrichtung verlaufende Spalten, in denen RESURF-Dotierungsgebiete und Driftgebietabschnitte alternierend angeordnet sind. Eine Querschnittsansicht zeigt die Struktur des Hochvolt-MOS-Transistors in Querrichtung (x) und in Tiefenrichtung (z).
  • Bei einem konkreten Hochvolt-MOS-Transistor sind – in einer Querschnittsansicht betrachtet und in der Querrichtung (x) gezählt – drei oder mehr RESURF-Dotierungsgebiete pro Zeile im Driftgebiet angeordnet. Bei einer Weiterbildung dieses Ausführungsbeispiels des lateralen Hochvolt-MOS-Transistors sind sechs oder mehr RESURF-Dotierungsgebiete pro Zeile im Driftgebiet angeordnet. Es können bei diesem Ausführungsbeispiel auch zehn oder mehr RESURF-Dotierungsgebiete pro Zeile im Driftgebiet angeordnet sein (Anspruch 7 bis Anspruch 9).
  • Pro Spalte sind in weiteren Ausführungen, in einer Querschnittsansicht betrachtet und in der Tiefenrichtung (z) gezählt, drei oder mehr RESURF-Dotierungsgebiete vom ersten Leitfähigkeitstyp im Driftgebiet angeordnet. In einer Ausprägung dieses Ausführungsbeispiels sind es sechs oder mehr RESURF-Dotierungsgebiete pro Spalte im Driftgebiet. Bei einer weiteren Variante sind es sogar zehn oder mehr RESURF-Dotierungsgebiete pro Spalte im Driftgebiet (Anspruch 10 bis Anspruch 12).
  • Bei weiteren Ausführungen hat der laterale Hochvolt-MOS-Transistor, in einer Längsschnittsansicht betrachtet und in der Längsrichtung (y) gezählt, drei oder mehr im Driftgebiet angeordnete RESURF-Dotierungsgebiete. Es können auch in besonderen Ausführungsformen sechs oder mehr RESURF-Dotierungsgebiete, oder sogar zehn oder mehr RESURF-Dotierungsgebiete sein (Anspruch 13 bis Anspruch 15).
  • In einer Ausführungsform haben die RESURF-Dotierungsgebiete entweder in einer der lateralen Richtungen oder, wo ihre Verteilung in beiden lateralen Richtungen das ermöglicht, in beiden lateralen Richtungen den gleichen Abstand voneinander.
  • Alternativ oder zusätzlich haben die RESURF-Dotierungsgebiete in einem Ausführungsbeispiel auch in der Tiefenrichtung den gleichen Abstand voneinander (Anspruch 16).
  • Eine Erstreckung der RESURF-Dotierungsgebiete in einer betreffenden Richtung zwischen zwei benachbarten RESURF-Dotierungsgebieten ist vorzugsweise kleiner oder gleich dem Abstand zwischen zwei benachbarten RESURF-Dotierungsgebieten vom ersten Leitfähigkeitstyp in der betreffenden Richtung (Anspruch 17).
  • Alternativ haben die RESURF-Dotierungsgebiete in den beiden lateralen Richtungen jeweils einen festen ersten bzw. zweiten lateralen Abstand von einander, wobei sich der erste vom zweiten lateralen Abstand jedoch unterscheidet (Anspruch 19).
  • Bei einem lateralen Hochvolt-MOS-Transistor sind die RESURF-Dotierungsgebiete in einer zum Substratinneren weisenden Tiefenrichtung unter einem mit elektrisch isolierendem Material gefüllten Graben angeordnet. Der Graben kann in Shallow-Trench-Technologie ausgeführt werden oder in einer LOCOS-Technologie.
  • Die RESURF-Dotierungsgebiete und die dazwischen angeordneten Driftgebiet-Abschnitte sind in manchen Ausführungsformen jeweils innerhalb aneinander grenzender quaderförmiger, alternativ würfelförmiger Volumenabschnitte mit im gesamten Driftgebiet gleicher Seitenlänge angeordnet, wobei wie oben erläutert zu beachten ist, dass der Stromfluss durch das Driftgebiet durch die Anordnung der RESURF-Dotierungsgebiet im Betrieb nicht unterbunden wird.
  • Die RESURF-Dotierungsgebiete können entweder zylinderförmig oder annähernd zylinderförmig, in letzterem Fall in einer Längsschnittansicht betrachtet beispielsweise tropfenförmig sein.
  • Bevorzugt ist eine jeweilige Dotierstoff-Konzentration zur Erzielung des jeweiligen Leitfähigkeitstyps im Dotierungsgebiet vom ersten Leitfähigkeitstyp und im Driftgebiet vom zweiten Leitfähigkeitstyp zumindest annähernd gleich.
  • Eine jeweilige Dotierstoff-Konzentration zur Erzielung des jeweiligen Leitfähigkeitstyps im Dotierungsgebiet vom ersten Leitfähigkeitstyp und im Driftgebiet vom zweiten Leitfähigkeitstyp kann beispielsweise zwischen 1016 und 1018 cm–3 betragen. Bei kreiszylinderförmiger Ausbildung eines n-leitenden von einer p-dotierten Wand umgebenen Kanals mit einem Radius von 1 μm beträgt eine höchste erlaubte Dotierung des n-leitenden Zylinders 1017 cm–3. Beträgt der Radius des Zylinders als Kanal 5 μm, so ist die maximal erlaubte Dotierstoffkonzentration 2·1016 cm–3.
  • Typischerweise werden p-leitfähige Substrate in Form von Wafern für Hochvolt-MOS-Transistoren verwendet. Der Transistor ist dann, wie einleitend beschrieben, in einer n-leitfähigen Wanne ausgebildet. Diese Anordnung ist jedoch nicht zwingend.
  • Nachfolgend wird ein Ausführungsbeispiel anhand der Figuren beschrieben. Es zeigen:
  • 1 eine schematische Draufsicht auf einen lateralen Hochvolt-MOS-Transistor nach einem Ausführungsbeispiel, und
  • 2 eine schematische Längsschnittansicht des lateralen Hochvolt-MOS-Transistors der 1 entlang der Linie N-II.
  • 1 zeigt eine schematische Draufsicht auf einen lateralen Hochvolt-MOS-Transistor 100 mit einer Vielfach-RESURF-Struktur.
  • Der laterale Hochvolt-MOS-Transistor 100 enthält ein hochdotiertes n+-Sourcegebiet 102 und ein hochdotiertes n+-Draingebiet 106 und ein n-Driftgebiet 108, das die Vielfach-RESURF-Struktur enthält. Der erste Leitfähigkeitstyp gemäß Anspruchswortlaut entspricht in diesem Ausführungsbeispiel also der p-Leitfähigkeit und der zweite Leitfähigkeitstyp der n-Leitfähigkeit.
  • Weiterhin ist eine Gateelektrode 104 dargestellt, die sich mit dem Driftgebiet 108 und der Vielfach-RESURF-Struktur überschneidet, jedoch nicht mit dem Sourcegebiet 102 überlappt. Das Sourcegebiet 102 ist in ein Body-Dotierungsgebiet des ersten Leitfähigkeitstyps eingebettet, das sich in lateraler Richtung vom Driftgebiet 108 bis zum Sourcegebiet 102 und darüber hinaus erstreckt. Das Body-Dotierungsgebiet ist in der 1 nicht dargestellt.
  • In einem Ausführungsbeispiel ist der laterale Hochvolt-MOS-Transistor in eine dotierte Wanne des zweiten Leitfähigkeitstyps eingebettet und auf einem Substrat des ersten Leitfähigkeitstyps implementiert. Die Wanne ist in den Figuren nicht dargestellt.
  • Mit einem Koordinatensystem mit einer X-Achse und einer Y-Achse sind zwei Raumrichtungen auf der Oberfläche des Substrats angedeutet. Die Y-Richtung wird als Längsrichtung und die X-Richtung wird als Querrichtung bezeichnet. Das Driftgebiet 108 erstreckt sich vom Draingebiet 106 bis unter die Gateelektrode 104. Das Driftgebiet 108 enthält in Querrichtung verlaufende, etwa zylinderförmige RESURF-Dotierungsgebiete 132 bis 136 des ersten Leitfähigkeitstyps und dazwischen Driftgebiet-Abschnitte 110 bis 116, die auch etwa zylinderförmig sind.
  • Die RESURF-Dotierungsgebiete und die Driftgebiet-Abschnitte erstrecken sich in Querrichtung über das gesamte Driftgebiet. In Längsrichtung befinden sich alternierend Driftgebiet-Abschnitte 110 bis 116 und RESURF-Dotierungsgebiete 132 bis 136. Durch diese Struktur wird die Vielfach-RESURF-Struktur im Driftgebiet des lateralen Hochvolt-MOS-Transistors gebildet. Die Driftgebiet-Abschnitte 110 bis 116 haben den zweiten Leitfähigkeitstyp und die RESURF-Dotierungsgebiete haben den ersten Leitfähigkeitstyp, sind also p-leitfähig. Die RESURF-Dotierungsgebiete und die Driftgebiet-Abschnitte sind in einem Ausführungsbeispiel so angeordnet, dass beim Anlegen einer Spannung zwischen Sourcegebiet 102 und Draingebiet 106 und gleichzeitiger Ansteuerung der Gateelektrode 104 ein Strom zwischen Source 102 und Drain 106 fließt.
  • 2 zeigt eine Längsschnittansicht des lateralen Hochvolt-MOS-Transistors entlang der Schnittlinie II-II aus 1.
  • Es ist ein Koordinatensystem mit Y-Achse und Z-Achse dargestellt. Die Y-Richtung entspricht der Y-Richtung aus 1 und die Z-Richtung entspricht einer Richtung von der Substratoberfläche in die Tiefe des Substrats.
  • Dargestellt ist unter anderem das Driftgebiet 108, in das die Vielfach-RESURF-Struktur implantiert ist. Über dem Driftgebiet 108 befindet sich ein Isolationsgebiet 152, das sich bis zur Substratoberfläche erstreckt. Das Isolationsgebiet kann aus Siliziumoxid oder einem anderen geeigneten Isolator bestehen. Über dem Isolationsgebiet befindet sich die Gateelektrode 104 auf der Oberfläche des Substrats.
  • Die Vielfach-RESURF-Struktur im Driftgebiet 108 enthält die Driftgebiet-Abschnitte 110 bis 130, die in diesem Ausführungsbeispiel n-dotiert sind, und die RESURF-Dotierungsgebiete 132 bis 150, die in diesem Ausführungsbeispiel p-dotiert sind. Dies wird in 2 durch die Buchstaben n und p ausgedrückt. Die Driftgebiet-Abschnitte 110 bis 130 und die RESURF-Dotierungsgebiete 132 bis 150 sind alternierend in Zeilen in Z-Richtung, also Tiefenrichtung, und alternierend in Spalten in Y-Richtung angeordnet.
  • In diesem Ausführungsbeispiel enthält der laterale Hochvolt-MOS-Transistor eine Vielfach-RESURF-Struktur, gebildet durch die RESURF-Dotierungsgebiete und die Driftgebiet-Abschnitte 110 bis 130, alternierend sowohl in Längsrichtung, also Y-Richtung, als auch in Tiefenrichtung, also Z-Richtung. Die Driftgebiet-Abschnitte und die RESURF-Dotierungsgebiete sind in dieser Figur rechteckig dargestellt, können aber bei einem Ausführungsbeispiel im Längsschnitt betrachtet rund sein und eine kreiszylindrische Ausdehnung in X-Richtung haben. Geeignete Dotierstoffe für p-dotierte Bereiche sind zum Beispiel Bor und für n-dotierte Bereiche Phosphor P oder Arsen As.
  • Es folgt eine Bezugszeichenliste zur Erläuterung der in den 1 und 2 dargestellten Strukturelemente des lateralen Hochvolt-MOS-Transistors dieses Ausführungsbeispiels.
  • Bezugszeichenliste
    • 100
    lateraler Hochvolt-MOS-Transistor
    102
    Sourcegebiet
    104
    Gateelektrode
    106
    Draingebiet
    108
    Driftgebiet
    110 bis 130
    Driftgebiet-Abschnitte, jeweils etwa zylinderförmig
    132 bis 150
    RESURF-Dotierungsgebiete, jeweils etwa zylinderförmig
    152
    Isolationsgebiet
    x
    Querrichtung
    y
    Längsrichtung
    z
    Tiefenrichtung

Claims (26)

  1. Hochvolt-DMOS-Transistor, umfassend – ein Halbleitersubstrat eines ersten Leitfähigkeitstyps und ein Body-Dotierungsgebiet vom ersten Leitfähigkeitstyp an einer Substratoberfläche des Halbleitersubstrats; – ein Sourcegebiet eines zweiten, dem ersten entgegengesetzten Leitfähigkeitstyps, das an der Substratoberfläche in das Body-Dotierungsgebiet eingebettet ist; – ein Kanalgebiet, das an der Substratoberfläche zwischen dem Sourcegebiet und einem Rand des Body-Dotierungsgebiet ausgebildet ist; – eine Gate-Elektrode oberhalb des Kanalgebiets, die vom Kanalgebiet durch ein Gateisolationsgebiet elektrisch isoliert ist; – ein Driftgebiet vom zweiten Leitfähigkeitstyp, das in einer an das Kanalgebiet anschließenden und vom Sourcegebiet abgewandten Region des Halbleitersubstrats angeordnet ist; – ein Draingebiet vom zweiten Leitfähigkeitstyp, das an das Driftgebiet anschließt; – eine Vielzahl RESURF-Dotierungsgebiete vom ersten Leitfähigkeitstyp im Driftgebiet, wobei die RESURF-Dotierungsgebiete von einander sowohl in einer ersten lateralen Richtung (y), die zur Substratoberfläche parallel und zu einer Verbindungslinie von Sourcegebiet zu Draingebiet senkrecht verläuft, nachfolgend Längsrichtung, als auch in einer zur Substratoberfläche senkrecht stehenden Tiefenrichtung (z) durch Driftgebiet-Abschnitte so getrennt sind, dass in den zwei Richtungen (y, z) jeweils eine alternierende Anordnung von Gebieten des ersten und zweiten Leitfähigkeitstyps vorliegt; wobei – eine jeweilige Dotierstoff-Konzentration zur Erzielung des jeweiligen Leitfähigkeitstyps in einem jeweiligen RESURF-Dotierungsgebiet vom ersten Leitfähigkeitstyp und im Driftgebiet vom zweiten Leitfähigkeitstyp gleich ist und zumindest ein Teil der RESURF-Dotierungsgebiete zusätzlich in einer zweiten lateralen Richtung (x), die zur Substratoberfläche und zu einer Verbindungslinie von Sourcegebiet zu Draingebiet parallel verläuft, durch Driftgebiet-Abschnitte getrennt sind, wobei auch in der zweiten lateralen Richtung (x) eine alternierende Anordnung von Gebieten des ersten und zweiten Leitfähigkeitstyps vorliegt.
  2. Hochvolt-DMOS-Transistor nach Anspruch 1, bei dem sich entweder ein Teil der RESURF-Dotierungsgebiete oder alle RESURF-Dotierungsgebiete in der zweiten lateralen Richtung (x), die zur Substratoberfläche und zu einer Verbindungslinie von Sourcegebiet zu Draingebiet parallel verläuft, durch das gesamte Driftgebiet hindurch erstrecken.
  3. Transistor nach Anspruch 1, wobei alle RESURF-Dotierungsgebiete in x-Richtung parallel verlaufen.
  4. Hochvolt-DMOS-Transistor nach Anspruch 1, bei dem Erstreckungen und Abstände der RESURF-Dotierungsgebiete in den lateralen Richtungen und in der Tiefenrichtung so gewählt sind, dass bei Anliegen einer Betriebsspannung an dem Source- und Draingebiet ein Driftstrom im Driftgebiet fließt.
  5. Hochvolt-DMOS-Transistor nach einem der Ansprüche 2 bis 4, bei dem die alternierende Anordnung von Gebieten des ersten und zweiten Leitfähigkeitstyps in einer Längsschnittansicht in der Längssichtung (y) verlaufende Zeilen und in der Tiefenrichtung (z) verlaufende Spalten aufweist, in denen die RESURF-Dotierungsgebiete und Driftgebietabschnitte alternierend angeordnet sind.
  6. Hochvolt-DMOS-Transistor nach einem der Ansprüche 1 bis 5, bei dem die alternierende Anordnung von Gebieten des ersten und zweiten Leitfähigkeitstyps in einer Querschnittansicht in der x-Querrichtung verlaufende Zeilen und in der Tiefenrichtung verlaufende Spalten aufweist, in denen RESURF-Dotierungsgebiete und Driftgebietabschnitte alternierend angeordnet sind.
  7. Hochvolt-DMOS-Transistor nach einem der Ansprüche 1 bis 5, bei dem in einer Querschnittsansicht betrachtet und in x-Querrichtung gezählt zumindest drei RESURF-Dotierungsgebiete pro Zeile im Driftgebiet angeordnet sind.
  8. Hochvolt-DMOS-Transistor nach Anspruch 7, bei dem in der Querschnittsansicht betrachtet und in der x-Querrichtung gezählt zumindest sechs RESURF-Dotierungsgebiete pro Zeile im Driftgebiet angeordnet sind.
  9. Hochvolt-DMOS-Transistor nach Anspruch 8, bei dem in der Querschnittsansicht betrachtet und in der x-Querrichtung gezählt zehn oder mehr RESURF-Dotierungsgebiete pro Zeile im Driftgebiet angeordnet sind.
  10. Hochvolt-DMOS-Transistor nach einem der Ansprüche 1 bis 9, bei dem in einer Querschnittsansicht betrachtet und in der Tiefenrichtung (z) gezählt zumindest drei RESURF-Dotierungsgebiete pro Spalte im Driftgebiet angeordnet sind.
  11. Hochvolt-DMOS-Transistor Anspruch 10, bei dem in einer Querschnittsansicht betrachtet und in der Tiefenrichtung (z) gezählt sechs oder mehr RESURF-Dotierungsgebiete pro Spalte im Driftgebiet angeordnet sind.
  12. Hochvolt-DMOS-Transistor nach Anspruch 11, bei dem in einer Querschnittsansicht betrachtet und in der Tiefenrichtung (z) gezählt zehn oder mehr RESURF-Dotierungsgebiete pro Spalte im Driftgebiet angeordnet sind.
  13. Hochvolt-DMOS-Transistor nach einem der vorstehenden Ansprüche, bei dem in einer Längsschnittsansicht betrachtet und in der Längsrichtung (y) gezählt zumindest drei RESURF-Dotierungsgebiete im Driftgebiet angeordnet sind.
  14. Hochvolt-DMOS-Transistor nach Anspruch 13, bei dem in einer Längsschnittsansicht betrachtet und in der Längsrichtung (y) gezählt sechs oder mehr RESURF-Dotierungsgebiete im Driftgebiet angeordnet sind.
  15. Hochvolt-DMOS-Transistor nach Anspruch 13, bei dem in einer Längsschnittsansicht betrachtet und in der Längsrichtung (y) gezählt zehn oder mehr RESURF-Dotierungsgebiete im Driftgebiet angeordnet sind.
  16. Hochvolt-DMOS-Transistor nach einem der Ansprüche 1 bis 4, bei dem die RESURF-Dotierungsgebiete in einer der lateralen Richtungen (x, y) oder in der Tiefenrichtung (z) den gleichen Abstand von einander aufweisen.
  17. Hochvolt-DMOS-Transistor nach Anspruch 16, bei dem eine Erstreckung der RESURF-Dotierungsgebiete der betreffenden Richtung kleiner oder gleich dem Abstand zwischen zwei benachbarten RESURF-Dotierungsgebieten vom ersten Leitfähigkeitstyp in der betreffenden Richtung ist.
  18. Hochvolt-DMOS-Transistor nach Anspruch 1, bei dem die RESURF-Dotierungsgebiete in beiden lateralen Richtungen (x, y) den gleichen Abstand von einander aufweisen.
  19. Hochvolt-DMOS-Transistor nach Anspruch 1, bei dem die RESURF-Dotierungsgebiete in den beiden lateralen Richtungen (x, y) jeweils einen festen ersten bzw. zweiten lateralen Abstand voneinander aufweisen, wobei sich der erste vom zweiten lateralen Abstand unterscheidet.
  20. Hochvolt-DMOS-Transistor nach einem der vorstehenden Ansprüche, bei dem die RESURF-Dotierungsgebiete in der Tiefenrichtung (z) unter einem mit elektrisch isolierendem Material gefüllten Graben angeordnet sind.
  21. Hochvolt-DMOS-Transistor nach einem der vorstehenden Ansprüche, bei dem eine Dotierstoff-Konzentration im RESURF-Dotierungsgebiet und im Driftgebiet zumindest 2·1017 cm–3 ist.
  22. Hochvolt-DMOS-Transistor nach Anspruch 1, bei dem die RESURF-Dotierungsgebiete und die dazwischen angeordneten Driftgebiet-Abschnitte jeweils innerhalb aneinandergrenzender quaderförmiger Volumenabschnitte angeordnet sind, wobei verschiedene quaderförmige Volumenabschnitte gleiche Seitenlängen aufweisen.
  23. Hochvolt-DMOS-Transistor nach einem der vorstehenden Ansprüche, bei dem die RESURF-Dotierungsgebiete und die dazwischen angeordneten Driftgebiet-Abschnitte jeweils innerhalb aneinandergrenzender würfelförmiger Volumenabschnitte mit im gesamten Driftgebiet gleicher Seitenlänge angeordnet sind.
  24. Hochvolt-DMOS-Transistor nach Anspruch 1, bei dem die RESURF-Dotierungsgebiete eine Würfelform oder eine Kugelform oder eine ovale Form aufweisen.
  25. Hochvolt-DMOS-Transistor nach Anspruch 1 oder 2, bei dem die RESURF-Dotierungsgebiete zylinderförmig ausgebildet sind.
  26. Hochvolt-DMOS-Transistor nach einem der vorstehenden Ansprüche, bei dem eine jeweilige Dotierstoff-Konzentration zur Erzielung des jeweiligen Leitfähigkeitstyps im RESURF-Dotierungsgebiet und im Driftgebiet zwischen 1016 und 1018 cm–3 beträgt.
DE102007034802A 2007-03-26 2007-07-23 Lateraler Hochvolt-MOS-Transistor mit RESURF-Struktur Active DE102007034802B8 (de)

Priority Applications (3)

Application Number Priority Date Filing Date Title
DE102007034802A DE102007034802B8 (de) 2007-03-26 2007-07-23 Lateraler Hochvolt-MOS-Transistor mit RESURF-Struktur
US12/593,309 US20100148255A1 (en) 2007-03-26 2008-03-26 Lateral high-voltage mos transistor with a resurf structure
PCT/EP2008/053558 WO2008116877A1 (de) 2007-03-26 2008-03-26 Lateraler hochvolt-mos-transistor mit resurf-struktur

Applications Claiming Priority (3)

Application Number Priority Date Filing Date Title
DE102007016088 2007-03-26
DE102007016088.9 2007-03-26
DE102007034802A DE102007034802B8 (de) 2007-03-26 2007-07-23 Lateraler Hochvolt-MOS-Transistor mit RESURF-Struktur

Publications (3)

Publication Number Publication Date
DE102007034802A1 DE102007034802A1 (de) 2008-10-02
DE102007034802B4 true DE102007034802B4 (de) 2012-09-27
DE102007034802B8 DE102007034802B8 (de) 2012-11-29

Family

ID=39719650

Family Applications (1)

Application Number Title Priority Date Filing Date
DE102007034802A Active DE102007034802B8 (de) 2007-03-26 2007-07-23 Lateraler Hochvolt-MOS-Transistor mit RESURF-Struktur

Country Status (3)

Country Link
US (1) US20100148255A1 (de)
DE (1) DE102007034802B8 (de)
WO (1) WO2008116877A1 (de)

Families Citing this family (7)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN101521203B (zh) * 2009-04-07 2010-08-04 电子科技大学 一种半导体横向器件和高压器件
US8154078B2 (en) * 2010-02-17 2012-04-10 Vanguard International Semiconductor Corporation Semiconductor structure and fabrication method thereof
CN101916780A (zh) * 2010-07-22 2010-12-15 中国科学院上海微***与信息技术研究所 一种具有多层超结结构的ldmos器件
CN103633136B (zh) * 2012-08-20 2016-02-10 上海华虹宏力半导体制造有限公司 Ldmos器件及其制造方法
US9275862B2 (en) * 2013-05-10 2016-03-01 Infineon Technologies Austria Ag Compensation devices
US9306034B2 (en) 2014-02-24 2016-04-05 Vanguard International Semiconductor Corporation Method and apparatus for power device with multiple doped regions
US10505000B2 (en) 2017-08-02 2019-12-10 Semiconductor Components Industries, Llc Electronic device including a transistor structure having different semiconductor base materials

Citations (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US6184555B1 (en) * 1996-02-05 2001-02-06 Siemens Aktiengesellschaft Field effect-controlled semiconductor component
US6294818B1 (en) * 1996-01-22 2001-09-25 Fuji Electric Co., Ltd. Parallel-stripe type semiconductor device
US20020167020A1 (en) * 2001-02-09 2002-11-14 Fuji Electric Co., Ltd. Semiconductor device
US20030193067A1 (en) * 2001-04-16 2003-10-16 Min-Hwan Kim High voltage lateral DMOS transistor having low on-resistance and high breakdown voltage
US6677643B2 (en) * 2000-03-17 2004-01-13 Fuji Electric Co., Ltd. Super-junction semiconductor device

Family Cites Families (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US6249818B1 (en) * 1993-06-30 2001-06-19 Compaq Computer Corporation Network transport driver interfacing
US6144070A (en) * 1997-08-29 2000-11-07 Texas Instruments Incorporated High breakdown-voltage transistor with electrostatic discharge protection
US20020125530A1 (en) * 2001-03-07 2002-09-12 Semiconductor Components Industries, Llc. High voltage metal oxide device with multiple p-regions
KR100422393B1 (ko) * 2002-01-17 2004-03-11 한국전자통신연구원 격자형 표류 영역 구조를 갖는 이디모스 소자 및 그 제조방법

Patent Citations (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US6294818B1 (en) * 1996-01-22 2001-09-25 Fuji Electric Co., Ltd. Parallel-stripe type semiconductor device
US6184555B1 (en) * 1996-02-05 2001-02-06 Siemens Aktiengesellschaft Field effect-controlled semiconductor component
US6677643B2 (en) * 2000-03-17 2004-01-13 Fuji Electric Co., Ltd. Super-junction semiconductor device
US20020167020A1 (en) * 2001-02-09 2002-11-14 Fuji Electric Co., Ltd. Semiconductor device
US20030193067A1 (en) * 2001-04-16 2003-10-16 Min-Hwan Kim High voltage lateral DMOS transistor having low on-resistance and high breakdown voltage

Also Published As

Publication number Publication date
US20100148255A1 (en) 2010-06-17
DE102007034802A1 (de) 2008-10-02
WO2008116877A1 (de) 2008-10-02
DE102007034802B8 (de) 2012-11-29

Similar Documents

Publication Publication Date Title
DE102008023349B4 (de) Halbleitervorrichtung
DE112014000679B4 (de) Isolierschichtsiliciumcarbidhalbleiterbauteil und Verfahren zu dessen Herstellung
DE102007030755B3 (de) Halbleiterbauelement mit einem einen Graben aufweisenden Randabschluss und Verfahren zur Herstellung eines Randabschlusses
DE102008039845B4 (de) IGBT mit einem Halbleiterkörper
DE102007018631B4 (de) Halbleiterbauelement mit Kompensationszonen und Entladestrukturen für die Kompensationszonen
DE102008051245B4 (de) Hochvolttransistor mit hoher Stromtragfähigkeit und Verfahren zur Herstellung
DE112013000677B4 (de) Halbleitervorrichtung
DE102007034802B4 (de) Lateraler Hochvolt-MOS-Transistor mit RESURF-Struktur
WO1999035695A1 (de) Soi-hochspannungsschalter
DE10120030A1 (de) Lateralhalbleiterbauelement
DE112012000755T5 (de) Siliciumcarbid-Halbleitervorrichtung und Verfahren zu deren Fertigung
EP3017479B1 (de) Feldplatten-trench-fet sowie ein halbleiterbauelement
WO2008116883A1 (de) Halbleiterbauelement mit integriertem hall-effekt-sensor
DE102004058021A1 (de) Halbleitervorrichtung und Verfahren zu deren Herstellung
DE102004063946B4 (de) Transistoranordnungen mit einer in einem Trennungstrench angeordneten Elektrode
DE19604043A1 (de) Durch Feldeffekt steuerbares Halbleiterbauelement
EP1074052A1 (de) Lateraler hochvolt-seitenwandtransistor
WO1998038681A1 (de) Durch feldeffekt steuerbares halbleiterbauelement
DE60121331T2 (de) Feldeffektbauelement
DE102004047772B4 (de) Lateraler Halbleitertransistor
DE112018002359T5 (de) Halbleiterbauteil
DE102018116374B4 (de) Halbleitervorrichtung
DE102015224035B4 (de) Verfahren zum Herstellen eines Siliziumcarbid-MOSFET mit einem Trench-Gate
DE19902749C2 (de) Leistungstransistoranordnung mit hoher Spannungsfestigkeit
DE102007044209A1 (de) Kompensationsbauelement mit versetzt angeordneten Kompensationszonen

Legal Events

Date Code Title Description
OP8 Request for examination as to paragraph 44 patent law
8127 New person/name/address of the applicant

Owner name: X-FAB DRESDEN GMBH & CO. KG, 01109 DRESDEN, DE

Owner name: FRIEDRICH-ALEXANDER-UNIVERSITAET ERLANGEN-NUER, DE

8181 Inventor (new situation)

Inventor name: STOISIEK, MICHAEL, PROF. DR., 91058 ERLANGEN, DE

Inventor name: UHLIG, THOMAS, DR., 01109 DRESDEN, DE

Inventor name: ELLMERS, CHRISTOPH, DR., 01187 DRESDEN, DE

Inventor name: FUERNHAMMER, FELIX, 15517 FUERSTENWALDE, DE

R018 Grant decision by examination section/examining division
R082 Change of representative

Representative=s name: LEONHARD OLGEMOELLER FRICKE, DE

R081 Change of applicant/patentee

Owner name: X-FAB SEMICONDUCTOR FOUNDRIES AG, DE

Free format text: FORMER OWNERS: FRIEDRICH-ALEXANDER-UNIVERSITAET ERLANGEN-NUERNBERG, 91054 ERLANGEN, DE; X-FAB DRESDEN GMBH & CO. KG, 01109 DRESDEN, DE

Effective date: 20120827

Owner name: X-FAB SEMICONDUCTOR FOUNDRIES AG, DE

Free format text: FORMER OWNER: FRIEDRICH-ALEXANDER-UNIVERSITAET, X-FAB DRESDEN GMBH & CO. KG, , DE

Effective date: 20120827

R082 Change of representative

Representative=s name: LEONHARD & PARTNER PATENTANWAELTE, DE

Effective date: 20120827

Representative=s name: LEONHARD OLGEMOELLER FRICKE, DE

Effective date: 20120827

R020 Patent grant now final

Effective date: 20121228

R082 Change of representative

Representative=s name: LEONHARD, REIMUND, DIPL.-ING., DE