DE19512075A1 - Videosignal-Klemmanordnung - Google Patents
Videosignal-KlemmanordnungInfo
- Publication number
- DE19512075A1 DE19512075A1 DE19512075A DE19512075A DE19512075A1 DE 19512075 A1 DE19512075 A1 DE 19512075A1 DE 19512075 A DE19512075 A DE 19512075A DE 19512075 A DE19512075 A DE 19512075A DE 19512075 A1 DE19512075 A1 DE 19512075A1
- Authority
- DE
- Germany
- Prior art keywords
- video signal
- signal
- video
- clamped
- memory
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Granted
Links
- 239000003990 capacitor Substances 0.000 claims description 12
- 239000000203 mixture Substances 0.000 claims description 4
- 239000002131 composite material Substances 0.000 claims description 3
- 238000001485 positron annihilation lifetime spectroscopy Methods 0.000 claims description 2
- 230000008878 coupling Effects 0.000 description 3
- 238000010168 coupling process Methods 0.000 description 3
- 238000005859 coupling reaction Methods 0.000 description 3
- 238000005070 sampling Methods 0.000 description 3
- 238000000034 method Methods 0.000 description 2
- 230000008569 process Effects 0.000 description 2
- 101150087426 Gnal gene Proteins 0.000 description 1
- 230000009471 action Effects 0.000 description 1
- 230000008859 change Effects 0.000 description 1
- 238000006243 chemical reaction Methods 0.000 description 1
- 239000002781 deodorant agent Substances 0.000 description 1
- 230000000694 effects Effects 0.000 description 1
- 230000006870 function Effects 0.000 description 1
- 229910044991 metal oxide Inorganic materials 0.000 description 1
- 150000004706 metal oxides Chemical class 0.000 description 1
- 239000004065 semiconductor Substances 0.000 description 1
- 230000001360 synchronised effect Effects 0.000 description 1
- 238000011144 upstream manufacturing Methods 0.000 description 1
Classifications
-
- H—ELECTRICITY
- H04—ELECTRIC COMMUNICATION TECHNIQUE
- H04N—PICTORIAL COMMUNICATION, e.g. TELEVISION
- H04N5/00—Details of television systems
- H04N5/44—Receiver circuitry for the reception of television signals according to analogue transmission standards
- H04N5/455—Demodulation-circuits
-
- H—ELECTRICITY
- H04—ELECTRIC COMMUNICATION TECHNIQUE
- H04N—PICTORIAL COMMUNICATION, e.g. TELEVISION
- H04N5/00—Details of television systems
- H04N5/04—Synchronising
- H04N5/12—Devices in which the synchronising signals are only operative if a phase difference occurs between synchronising and synchronised scanning devices, e.g. flywheel synchronising
- H04N5/126—Devices in which the synchronising signals are only operative if a phase difference occurs between synchronising and synchronised scanning devices, e.g. flywheel synchronising whereby the synchronisation signal indirectly commands a frequency generator
-
- H—ELECTRICITY
- H03—ELECTRONIC CIRCUITRY
- H03L—AUTOMATIC CONTROL, STARTING, SYNCHRONISATION OR STABILISATION OF GENERATORS OF ELECTRONIC OSCILLATIONS OR PULSES
- H03L7/00—Automatic control of frequency or phase; Synchronisation
- H03L7/06—Automatic control of frequency or phase; Synchronisation using a reference signal applied to a frequency- or phase-locked loop
- H03L7/08—Details of the phase-locked loop
- H03L7/085—Details of the phase-locked loop concerning mainly the frequency- or phase-detection arrangement including the filtering or amplification of its output signal
-
- H—ELECTRICITY
- H03—ELECTRONIC CIRCUITRY
- H03L—AUTOMATIC CONTROL, STARTING, SYNCHRONISATION OR STABILISATION OF GENERATORS OF ELECTRONIC OSCILLATIONS OR PULSES
- H03L7/00—Automatic control of frequency or phase; Synchronisation
- H03L7/06—Automatic control of frequency or phase; Synchronisation using a reference signal applied to a frequency- or phase-locked loop
- H03L7/16—Indirect frequency synthesis, i.e. generating a desired one of a number of predetermined frequencies using a frequency- or phase-locked loop
- H03L7/18—Indirect frequency synthesis, i.e. generating a desired one of a number of predetermined frequencies using a frequency- or phase-locked loop using a frequency divider or counter in the loop
- H03L7/183—Indirect frequency synthesis, i.e. generating a desired one of a number of predetermined frequencies using a frequency- or phase-locked loop using a frequency divider or counter in the loop a time difference being used for locking the loop, the counter counting between fixed numbers or the frequency divider dividing by a fixed number
- H03L7/191—Indirect frequency synthesis, i.e. generating a desired one of a number of predetermined frequencies using a frequency- or phase-locked loop using a frequency divider or counter in the loop a time difference being used for locking the loop, the counter counting between fixed numbers or the frequency divider dividing by a fixed number using at least two different signals from the frequency divider or the counter for determining the time difference
Landscapes
- Engineering & Computer Science (AREA)
- Multimedia (AREA)
- Signal Processing (AREA)
- Stabilization Of Oscillater, Synchronisation, Frequency Synthesizers (AREA)
- Processing Of Color Television Signals (AREA)
- Signal Processing Not Specific To The Method Of Recording And Reproducing (AREA)
- Synchronizing For Television (AREA)
- Color Television Systems (AREA)
- Picture Signal Circuits (AREA)
- Television Signal Processing For Recording (AREA)
Description
Die Erfindung bezieht sich auf einen Videosignalprozessor,
der eine Klemmanordnung enthält.
Um die Sichtbarkeit der Zeilenstruktur eines Fernsehbildes
zu vermindern, ist es bekannt, die Zahl der Zeilen in dem Bild
zu verdoppeln. Bei einer solchen Anordnung kann ein ankommendes
analoges Basisband-Videosignalgemisch in eine analoge Luminanz
signal-Komponente und analoge Farbsignalkomponenten getrennt
werden. Beispielsweise in dem System mit in der Phase alternie
renden Zeilen (PAL) werden solche analogen Signalkomponenten als
Signalkomponenten Y, U und V bezeichnet.
Abtastungen einer gegebenen Signalkomponente können in einem
Zeilenspeicher gespeichert werden. Die in dem Zeilenspeicher ge
speicherten Abtastungen werden mit der doppelten Rate gegenüber
der Rate ausgelesen, mit der sie in dem Speicher gespeichert
werden. Demzufolge werden in jeder Horizontal-Videozeilenzeit
des Basisband-Videosignalgemisches zwei aufeinanderfolgende Vi
deozeilensignal-Komponenten erzeugt, von denen jede dieselbe
Bildinformation in einer komprimierten oder beschleunigten Art
aufweist. Die beiden aufeinanderfolgenden beschleunigten Video
signal-Komponenten liefern die Bildinformation für jeweils zwei
Abtastzeilen in dem Bild.
Vorzugsweise ist der Zeilenspeicher ein digitaler Speicher.
Daher werden beispielsweise analoge Farbkomponenten-Signale U
und V zunächst in einem Analog/Digital-(A/D)-Konverter in digi
tale Worte umgewandelt. Dann werden die digitalen Worte in dem
Zeilenspeicher gespeichert.
Jede der Signalkomponenten U und V ist ein symmetrisches Si
gnal in bezug auf ihren Durchschnitts-Wechselstrompegel. Um den
vollen Eingangssignalbereich des A/D-Konverters auszunutzen,
wird die Größe des Durchschnittspegels jeder der Signalkomponen
ten U und V auf einen Pegel in einem Mittenbereich des Eingangs
signalbereiches des A/D-Konverters geklemmt.
Es kann erwünscht sein, abwechselnde Abtastungen von Signal
komponenten U und V in einem einzelnen Zeilenspeicher unter Ver
wendung eines Multiplexers zu speichern. Auf diese Weise kann
ein einzelner Zeilenspeicher zur Beschleunigung beider Signal
komponenten U und V verwendet werden. Es kann auch erwünscht
sein, einen einzelnen Schalter in der Klemmschaltung zum Klem
men der Signalkomponenten U und V zu verwenden, um die Kompli
ziertheit der Schaltung zu vermindern.
Ein Videogerät zur Erzeugung eines geklemmten Multiplex-Vi
deosignals, das einen Aspekt der Erfindung verkörpert, enthält
eine Quelle für ein Videosignalgemisch und einen Decoder, der
auf das Videosignalgemisch anspricht, um aus diesem erste und
zweite Videosignal-Komponenten zu erzeugen, die voneinander ge
trennt werden. Ein Multiplexer hat einen Eingang, der auf die
Videosignal-Komponenten anspricht, um diese abwechselnd einem
Ausgang des Multiplexers zuzuführen und ein Multiplex-Videosi
gnal zu erzeugen. Eine Klemmschaltung spricht auf ein Klemmsi
gnal an, um einen ersten Teil des Multiplex-Videosignals zu
klemmen, der von der ersten Videosignal-Komponente zugeführt
wird, und um einen zweiten Teil des Multiplex-Videosignals zu
klemmen, der von der zweiten Videosignal-Komponente zugeführt
wird. Die Klemmschaltung erzeugt das geklemmte Videosignal so,
daß die Klemmschaltung sich stromabwärts in einem Signalweg re
lativ zu dem Eingang des Multiplexers befindet.
Die einzige Figur veranschaulicht eine Videosignal-
Klemmanordnung, die als einen Aspekt der Erfindung einen
Videosignal-Zeilenverdoppler verkörpert.
Die einzige Figur zeigt eine erfindungsgemäße Videosignal-
Klemmanordnung 100, die in einem Videosignal-Zeilenverdoppler
200 verwendet wird. Ein analoges Basisband-Videosignalgemisch
PALS gemäß dem PAL-System wird in seine analogen Videosignal-
Komponenten Y, U, V in einem üblichen Decoder 80 getrennt.
Die Luminanz-Signalkomponente Y wird einer üblichen Klemman
ordnung 101 zugeführt. Die Klemmanordnung 101 enthält einen
Kopplungskondensator 110, der mit einem Schalter S101 verbunden
ist. Der Schalter S101 wird von einem Steuersignal 120a gesteu
ert, das in einer üblichen Taktgenerator/Steuereinheit 120 er
zeugt wird. Die Signale, die in der Einheit 120 erzeugt werden,
werden mit einem Horizontal-Synchronsignal SY synchronisiert.
Der Schalter 101 kann durch Verwendung eines schaltenden Me
talloxid-Halbleitertransistors (MOS) realisiert werden, der
nicht dargestellt ist. Der Schalter S101 baut eine konstante 0V-
Spannung am Anschluß 110a des Kondensators 110 auf, wenn der
Schalter S101 geschlossen ist. Die Spannung am Anschluß 110a ist
bei 0V während eines Intervalls t1 in der Nähe des Horizontal-
Synchronsignals SY. Außerhalb des Intervalls t1 ist der Schalter
S101 offen, und die Signalkomponente Y ist kapazitiv über den
Kondensator 110 mit dem Anschluß 110a gekoppelt. Die Gleichspan
nung, die am Kondensator 110 während des Intervalls t1 bei ge
schlossenem Schalter S101 aufgebaut wird, verschiebt den Pegel
der Signalkomponente Y, um an dem Anschluß 110a eine geklemmte
Signalkomponente Y zu erzeugen.
Die Signalkomponente Y am Anschluß des Kondensators 110, der
von dem Anschluß 110a abgekehrt ist, hat einen Spitze-zu-Spitze-
Spannungsbereich von 1V. Die geklemmte Analogsignal-Komponente Y
am Anschluß 110a wird einem Eingang eines Analog/Digital-(A/D)-
Konverters 111 zugeführt. Als Ergebnis des Klemmvorgangs ist die
geklemmte Signalkomponente Y ein positives Signal am Anschluß
110a, die sich innerhalb eines Eingangsspannungsbereiches 0V bis
1V des A/D-Konverters 111a ändert. Daher tritt vorteilhafter
weise keine Signalabschneidung oder -Verzerrung im A/D-Konverter
111a auf.
Die Rate der Signalumwandlung im A/D-Konverter 111 wird
durch ein Steuersignal 120c gesteuert. Analoge Abtastungen der
geklemmten Signalkomponente Y am Anschluß 110a werden aufeinan
derfolgend im A/D-Konverter 111 in 8-Bit-Worte eines Ausgangssi
gnals 111a umgewandelt. Die Worte des Signals 111a werden in ei
ner aufeinanderfolgenden Weise in einem Zeilenspeicher 112 ge
speichert-. Der Zeilenspeicher 112 arbeitet als First-in-first-
out-(FIFO)-Schieberegister.
Die gespeicherten Worte eines Ausgangssignals 111a werden
aus dem Zeilenspeicher 112 mit einer Rate ausgelesen, die dop
pelt so groß wie die Rate ist, mit der die Worte des Signals
111a in dem Zeilenspeicher 112 gespeichert werden, um ein Signal
112a zu erzeugen. Somit werden die Worte des Signals 112a in be
zug auf die Worte des Signals 111a beschleunigt. Im übrigen ent
halten die Signale 111a und 112a dieselbe Luminanzinformation.
Während einer gegebenen Horizontal-Zeilenzeit H werden die
Worte des Signals 111a mit der Rate von 13,5 MHz gemäß einem
Schreib-Taktsignal WCLK gespeichert. Der Speicher 112 ist ein
Speicher mit zwei Anschlüssen, der einen getrennten internen
Hinweiser auf Schreibadressen und einen getrennten internen Hin
weiser auf Leseadressen (nicht dargestellt) aufweist. Der Hin
weiser auf die Schreibadressen wird einmal in der Periode H in
itialisiert, und zwar am Beginn der Horizontal-Periode H durch
ein Signal WRES. Der Hinweiser auf die Leseadressen wird in der
Periode H zweimal initialisiert, und zwar sowohl am Beginn als
auch in der Mitte der Periode H. Die gespeicherten Worte des Si
gnals 111a werden mit der doppelten Rate oder 27 MHz gemäß einem
Lesetaktsignal RCLK ausgelesen. Während der Horizontal-Periode H
werden die im Speicher 112 gespeicherten Worte zweimal ausgele
sen, wobei jedes Auslesen nach Initialisierung des Hinweisers
auf die Leseadressen beginnt.
Es sei angenommen, daß eine vollständige Videozeile bereits
im Speicher 112 gespeichert ist. Das Auslesen des Speichers 112
mit der doppelten Einschreib-Rate erfolgt, wenn die erste Hälfte
der nächsten Videozeile im Speicher 112 gespeichert wird. Da der
Speicher 112 zwei Eingänge hat, kann das Einschreiben und Ausle
sen gleichzeitig erfolgen. Während des zweiten Auslesens des
Speichers 112 wird die zweite Hälfte der nächsten Videozeile ge
speichert. Somit treten zwei Auslesezyklen für jeden Einschreib
zyklus einer Videozeile auf.
Die Farbsignal-Komponente U wird über einen Kopplungskonden
sator 113 einem Multiplexer-Schalter SMUX zugeführt., Der Schal
ter SMUX wird durch ein Steuersignal 120b der Einheit 120 ge
steuert. In gleicher Weise wird die Farbsignal-Komponente V über
einen Kopplungskondensator 114 dem Multiplexer-Schalter SMUX zu
geführt. Der Schalter SMUX bewirkt eine Multiplexer-Operation
zur Zuführung abwechselnder Abtastungen der Signalkomponenten U
und V an einen Ausgangsanschluß 113a des Multiplexer-Schalters
SMUX.
Wegen der Multiplex-Aktion ist die Rate, mit der jede Si
gnalkomponente U und V am Anschluß 113a erzeugt wird, halb so
groß wie-die Rate, mit der die Signalkomponente Y erzeugt wird.
Die Rate, mit der die kombinierten Abtastungen am Anschluß 113a,
von den beiden Signalkomponenten U und V erzeugt werden, ist
gleich der Rate, die der Signalkomponente Y am Anschluß 110a zu
geordnet ist. Die Bandbreite der Signalkomponenten U und V ist
gleich einem Viertel von der der Signalkomponente Y. Somit ist
die Abtast-Rate der Signalkomponente U oder V mit der Hälfte der
Abtastrate der Signalkomponente Y angemessen.
Ein Schalter S100 der Klemmschaltung, der unter Verwendung
eines MOS-Transistors (nicht dargestellt) realisiert werden
kann, erzeugt eine Gleichspannung VC am Anschluß 113a während
des Intervalls t1 in einer Nachbarschaft des Horizontal-Syn
chronsignals SY, wenn sich die beiden Signalkomponenten U und V
auf ihrem Mittelwert befinden. Der Schalter S100 wird durch ein
Steuersignal 120b gesteuert. Wenn eine Abtastung der Signalkom
ponente U dem Anschluß 113a über den Multiplexer-Schalter SMUX
zugeführt wird und der Schalter 100 geschlossen ist, erzeugt der
Schalter S100 der Klemmschaltung eine Gleichstrom-Pegel-Ver
schiebespannung im Kondensator 113. In gleicher Weise erzeugt
bei Zuführung der Signalkomponente V zum Anschluß 113a über den
Multiplexer-Schalter SMUX bei geschlossenem Schalter S100 der
Schalter S100 der Klemmschaltung eine Gleichstrom-Pegel-Ver
schiebespannung im Kondensator 114. Das Ergebnis besteht darin,
daß der Mittelwertwert jeder im Pegel verschobenen Signalkompo
nente U und V am Anschluß 113a gleich der Spannung VC ist. Die
Größe der Spannung VC wird so gewählt, daß sie in der Mitte ei
nes Eingangsspannungsbereiches von 0V-1V des A/D-Konverters
115 ist oder etwa 0,5 V beträgt. Das Signal U, beispielsweise am
Anschluß des Kondensators 113, der dem Anschluß 113a abgekehrt
ist, hat einen Spitze-zu-Spitze-Spannungsbereich von IV. Somit
hat das an dem Anschluß 113a erzeugte Signal Spannungsänderungs
grenzen von ± 0,5 V relativ zu seinem Mittelwert von 0,5 V, um
so eine Signalabschneidung zu verhindern. Der Mittelwert des am
Anschluß 113a erzeugten Signals wird in der Nähe des Horizontal-
Synchronsignals SY erzeugt. Somit werden die Signalkomponenten U
und V an dem Anschluß 113a auf die Spannung VC geklemmt.
In Ausführung eines erfindungsgemäßen Merkmals werden die
Signalkomponenten U und V stromaufwärts in dem Signalweg des
Schalters, S100 der Klemmschaltung gemultiplext. Somit ist vor
teilhafterweise der Schalter S100 der Klemmschaltung, der
stromabwärts in dem Signalweg relativ zum Multiplexer-Schalter
SMUX angeordnet ist, gemeinsam für den Klemmvorgang der Signal
komponenten U und V. Anstelle der Verwendung von getrennten
Klemmschaltungen zum getrennten Klemmen der Signalkomponenten U
und V bewirkt vorzugsweise der einzelne Schalter S100 die Klemm
funktion für beide Signalkomponenten U und V. Auf diese Weise
wird die Schaltung vereinfacht.
Abtastungen der gemultiplexten und geklemmten Signalkompo
nenten U und V am Anschluß 113a werden dem A/D-Konverter 115 zu
geführt. In gleicher Weise wie der A/D-Konverter 111 erzeugt der
A/D-Konverter 115 ein Signal 115a, das Worte aufweist, die in
einem Zeilenspeicher 116 gespeichert werden. Somit werden ab
wechselnde Worte vom Signal 115a von den Signalkomponenten U und
V abgeleitet und aufeinanderfolgend im Zeilenspeicher 116 ge
speichert. Der Zeilenspeicher 116 arbeitet in gleicher Weise wie
der Zeilenspeicher 112. Die Worte eines Ausgangssignals 116a des
Speichers 116 werden aus dem Zeilenspeicher 116 mit einer Rate
ausgelesen, die doppelt so grob wie die Rate ist, mit der die
Worte des Signals 115a in dem Zeilenspeicher 116 gespeichert
werden. Somit wird das Signal 116a in bezug auf das Signal 115a
beschleunigt. Bei jedem Zyklus zum Einschreiben einer Videozeile
treten zwei Auslesezyklen auf. Folglich treten zwei beschleu
nigte Videozeilen für jede Videozeile der Signalkomponenten U
bzw. V auf.
Das Signal 112a wird ausgelesen und einem Digital/Analog-
(D/A)-Konverter 117 zugeführt, der eine beschleunigte Luminanz-
Signal-Komponente Y(SU) erzeugt. Die Signalkomponente Y(SU) ist
ein analoges, in der Zeit komprimiertes Signal relativ zur Si
gnalkomponente Y. Im übrigen enthält die Signalkomponente Y(SU)
dieselbe Luminanzinformation, die von der Signalkomponente Y ab
geleitet wird.
Ein Schalter SDMUX führt abwechselnde Worte des Signals
116a, die von den Signalkomponenten U bzw. V abgeleitet werden,
einem D/A-Konverter 117 zu, um beschleunigte Signalkomponenten
U(SU) bzw. V(SU) zu erzeugen. Die Signalkomponenten U(SU) und
V(SU) sind analoge, in der Zeit komprimierte Signale. Im übrigen
enthalten die Signalkomponenten U(SU) und V(SU) dieselbe Farbin
formation, die von den Signalkomponenten U bzw. V abgeleitet
wird. Es gibt zwei aufeinanderfolgend auftretende Videozeilen
der beschleunigten Signalkomponenten Y(SU), U(SU) und V(SU) für
jede Videozeile der Signalkomponenten Y, U bzw. V.
Claims (6)
1. Videogerät zur Erzeugung eines geklemmten Multiplex-Video
signals mit:
einer Quelle für ein Videosignalgemisch (PALS);
einem Decoder (80), der auf das Videosignalgemisch an spricht, um aus diesem erste (U) und zweite (V) Videosignal-Kom ponenten zu erzeugen, die voneinander getrennt werden;
einem Multiplexer (SMU) mit einem Eingang (über 113, 114), der auf die Videosignal-Komponenten anspricht, um diese abwech selnd einem Ausgang (113a) des Multiplexers zuzuführen, um ein
Multiplex-Videosignal zu erzeugen;
einer Quelle für ein Klemmsignal (VC); gekennzeichnet durch eine Klemmschaltung (S100, 113, 114), die auf das Klemmsi gnal anspricht, um einen ersten Teil (SYNC TIP) des Multiplex- Videosignals zu klemmen, der von der ersten Videosignal-Kompo nente zugeführt wird, und um einen zweiten Teil (SYNC TIP) des Multiplex-Videosignals zu klemmen, der von der zweiten Videosi gnal-Komponente zugeführt wird,um das geklemmte Videosignal zu erzeugen, so daß die Klemmschaltung sich stromabwärts in einem Signalweg relativ zu dem Eingang des Multiplexers befindet.
einer Quelle für ein Videosignalgemisch (PALS);
einem Decoder (80), der auf das Videosignalgemisch an spricht, um aus diesem erste (U) und zweite (V) Videosignal-Kom ponenten zu erzeugen, die voneinander getrennt werden;
einem Multiplexer (SMU) mit einem Eingang (über 113, 114), der auf die Videosignal-Komponenten anspricht, um diese abwech selnd einem Ausgang (113a) des Multiplexers zuzuführen, um ein
Multiplex-Videosignal zu erzeugen;
einer Quelle für ein Klemmsignal (VC); gekennzeichnet durch eine Klemmschaltung (S100, 113, 114), die auf das Klemmsi gnal anspricht, um einen ersten Teil (SYNC TIP) des Multiplex- Videosignals zu klemmen, der von der ersten Videosignal-Kompo nente zugeführt wird, und um einen zweiten Teil (SYNC TIP) des Multiplex-Videosignals zu klemmen, der von der zweiten Videosi gnal-Komponente zugeführt wird,um das geklemmte Videosignal zu erzeugen, so daß die Klemmschaltung sich stromabwärts in einem Signalweg relativ zu dem Eingang des Multiplexers befindet.
2. Videogerät nach Anspruch 1, dadurch gekennzeichnet, daß die
erste und zweite Videosignal-Komponente (U, V) analoge Signale
sind, wobei der Multiplexer (SMUX) die erste und zweite Signal
komponente einem gemeinsamen Ausgangsanschluß (113a) des Multi
plexers über einen ersten (113) bzw. einen zweiten (114) Konden
sator zuführt, und wobei die Klemmschaltung (S100, VC) einen
Schalter (S100) umfaßt, der eine Klemmspannung (VC) beiden Kon
densatoren über den gemeinsamen Ausgangsanschluß zuführt, um das
geklemmte Multiplex-Videosignal an dem gemeinsamen Ausgangsan
schluß zu erzeugen.
3. Videogerät nach Anspruch 1 oder 2, gekennzeichnet durch
einen Speicher (116) zum Speichern des geklemmten Multiplex-Vi
deosignals (115a).
4. Videogerät nach einem der vorhergehenden Ansprüche, gekenn
zeichnet durch einen Analog/Digital-Konverter (115), der auf das
geklemmte Multiplex-Videosignal (bei 113a) anspricht, um ein di
gitales Signal-Äquivalent (115a) zu erzeugen, das in dem Spei
cher (116) gespeichert wird.
5. Videogerät nach einem der vorhergehenden Ansprüche, gekenn
zeichnet durch einen Ent-Multiplexer-Schalter (SD MUX), der mit
einem Ausgang (116a) des Speichers (116) verbunden ist, um von
dem gespeicherten Videosignal ein Signal (U(SU)) abzutrennen,
das von- -der ersten Videosignal-Komponente (U) abgeleitet wird,
und um ein Signal (V, (SU)) abzutrennen, das von der zweiten Vi
deosignal-Komponente (V) abgeleitet wird.
6. Videogerät nach einem der vorhergehenden Ansprüche, dadurch
gekennzeichnet, daß das gespeicherte Videosignal (116a) aus dem
Speicher mit einer höheren Takt-Rate (DOUBLE) ausgelesen wird
als die Takt-Rate, die zur Speicherung des geklemmten Multiplex-
Videosignals (115a) in dem Speicher (116) verwendet wird, um ein
beschleunigtes Videosignal (U(SU), V(SU)) zu erzeugen.
Applications Claiming Priority (2)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
GB9406866A GB9406866D0 (en) | 1994-04-07 | 1994-04-07 | Yuv video line doubler |
GB9406866 | 1994-04-07 |
Publications (2)
Publication Number | Publication Date |
---|---|
DE19512075A1 true DE19512075A1 (de) | 1995-10-12 |
DE19512075B4 DE19512075B4 (de) | 2007-09-20 |
Family
ID=10753139
Family Applications (2)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
DE69512121T Expired - Fee Related DE69512121T2 (de) | 1994-04-07 | 1995-03-27 | Phasenregelkreisschaltung |
DE19512075A Expired - Fee Related DE19512075B4 (de) | 1994-04-07 | 1995-04-03 | Videosignal-Klemmanordnung |
Family Applications Before (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
DE69512121T Expired - Fee Related DE69512121T2 (de) | 1994-04-07 | 1995-03-27 | Phasenregelkreisschaltung |
Country Status (7)
Country | Link |
---|---|
US (2) | US5426397A (de) |
EP (1) | EP0676866B1 (de) |
JP (2) | JP3894965B2 (de) |
KR (2) | KR100371245B1 (de) |
CN (2) | CN1068473C (de) |
DE (2) | DE69512121T2 (de) |
GB (1) | GB9406866D0 (de) |
Families Citing this family (9)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
US6400935B1 (en) * | 1998-03-27 | 2002-06-04 | Nortel Networks Limited | Pilot tone detector |
DE102004009116B3 (de) * | 2004-02-25 | 2005-04-28 | Infineon Technologies Ag | Delta-Sigma-Frequenzdiskriminator |
US7692565B2 (en) * | 2007-04-18 | 2010-04-06 | Qualcomm Incorporated | Systems and methods for performing off-chip data communications at a high data rate |
CN101050940B (zh) * | 2007-05-23 | 2010-05-26 | 中国科学院光电技术研究所 | 高精度双频激光干涉仪信号细分*** |
CN102055469B (zh) * | 2009-11-05 | 2014-04-30 | 中兴通讯股份有限公司 | 鉴相器及锁相环电路 |
CN102316245B (zh) * | 2010-07-09 | 2013-08-21 | 北京创毅视讯科技有限公司 | 一种模拟电视接收机本地行同步时钟的调整方法和装置 |
US9680459B2 (en) * | 2014-12-11 | 2017-06-13 | Intel Corporation | Edge-aware synchronization of a data signal |
CN105954636A (zh) * | 2016-04-21 | 2016-09-21 | 张顺 | 一种短路和接地故障指示器 |
CN115220512B (zh) * | 2022-08-10 | 2023-10-17 | 山东大学 | 驱动可调谐激光器的自动锁相恒流源电路及方法 |
Family Cites Families (41)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
GB1481786A (en) * | 1974-09-13 | 1977-08-03 | Farnell Instr Ltd | Frequency control circuits |
US4055814A (en) * | 1976-06-14 | 1977-10-25 | Pertec Computer Corporation | Phase locked loop for synchronizing VCO with digital data pulses |
US4278903A (en) * | 1978-04-28 | 1981-07-14 | Tokyo Shibaura Denki Kabushiki Kaisha | Phase comparison circuit |
US4291274A (en) * | 1978-11-22 | 1981-09-22 | Tokyo Shibaura Denki Kabushiki Kaisha | Phase detector circuit using logic gates |
US4316150A (en) * | 1980-01-09 | 1982-02-16 | Tektronix, Inc. | Phase locked loop including phase detector system controlled by enable pulses |
US4371974A (en) * | 1981-02-25 | 1983-02-01 | Rockwell International Corporation | NRZ Data phase detector |
US4400664A (en) * | 1981-05-26 | 1983-08-23 | Motorola, Inc. | Digital phase detector |
US4414572A (en) * | 1982-03-15 | 1983-11-08 | Rca Corporation | Clamp for line-alternate signals |
US4484142A (en) * | 1982-05-07 | 1984-11-20 | Digital Equipment Corp. | Phase detector circuit |
US4599570A (en) * | 1982-07-21 | 1986-07-08 | Sperry Corporation | Phase detector with independent offset correction |
US4520319A (en) * | 1982-09-30 | 1985-05-28 | Westinghouse Electric Corp. | Electronic phase detector having an output which is proportional to the phase difference between two data signals |
US4568881A (en) * | 1983-05-03 | 1986-02-04 | Magnetic Peripherals Inc. | Phase comparator and data separator |
US4527080A (en) * | 1983-07-18 | 1985-07-02 | At&T Bell Laboratories | Digital phase and frequency comparator circuit |
GB8328951D0 (en) * | 1983-10-29 | 1983-11-30 | Plessey Co Plc | Frequency and phase synchronising arrangements |
US4598217A (en) * | 1984-03-19 | 1986-07-01 | Itt Corporation | High speed phase/frequency detector |
US4594563A (en) * | 1984-11-02 | 1986-06-10 | Ampex Corporation | Signal comparison circuit and phase-locked-loop using same |
JPS61211711A (ja) * | 1985-03-16 | 1986-09-19 | Pioneer Electronic Corp | 位相比較器 |
GB2174855B (en) * | 1985-04-29 | 1989-08-23 | Fluke Mfg Co John | Wide range digital phase/frequency detector |
NL8501887A (nl) * | 1985-07-01 | 1987-02-02 | Oce Nederland Bv | Fasedetector. |
JPS6288495A (ja) * | 1985-10-14 | 1987-04-22 | Fuji Photo Film Co Ltd | 磁気記録装置の色差線順次回路 |
JPS62289058A (ja) * | 1986-06-09 | 1987-12-15 | Matsushita Electric Ind Co Ltd | クランプ回路 |
GB2193406B (en) * | 1986-08-02 | 1990-04-25 | Marconi Instruments Ltd | Phase detector |
JPS63176070A (ja) * | 1987-01-16 | 1988-07-20 | Matsushita Electric Ind Co Ltd | 映像信号クランプ装置 |
GB2202398A (en) * | 1987-03-18 | 1988-09-21 | Marconi Instruments Ltd | Phase comparator |
US4849704A (en) * | 1987-04-15 | 1989-07-18 | Westinghouse Electric Corp. | Duty cycle independent phase detector |
US4804928A (en) * | 1987-05-12 | 1989-02-14 | Texas Instruments Incorporated | Phase-frequency compare circuit for phase lock loop |
US4819081A (en) * | 1987-09-03 | 1989-04-04 | Intel Corporation | Phase comparator for extending capture range |
DE3733006A1 (de) * | 1987-09-30 | 1989-04-13 | Thomson Brandt Gmbh | Schaltungsanordnung zur klemmung des schwarzpegels von farbsignalen in einem farbfernsehgeraet |
JPH01125024A (ja) * | 1987-11-09 | 1989-05-17 | Mitsubishi Electric Corp | 位相比較器 |
US5325187A (en) * | 1988-04-27 | 1994-06-28 | Canon Kabushiki Kaisha | Image processing apparatus with back porch period sampling and clamping |
US4884020A (en) * | 1988-07-22 | 1989-11-28 | Orion Instruments, Inc. | Phase detection system |
JPH0250676A (ja) * | 1988-08-12 | 1990-02-20 | Toshiba Corp | A/d化クランプ回路 |
NL8802531A (nl) * | 1988-10-14 | 1990-05-01 | Philips Nv | Fasedetector en frequentiedemodulator voorzien van zulk een fasedetector. |
JP3080675B2 (ja) * | 1990-03-30 | 2000-08-28 | ユニチカ株式会社 | アルカリ電池用セパレータ |
EP0455220B1 (de) * | 1990-05-02 | 1999-11-03 | Canon Kabushiki Kaisha | Bildabtastungsvorrichtung |
US5061904A (en) * | 1990-06-29 | 1991-10-29 | Radius Inc. | Phase locked loop having sampling gate phase detector |
EP0473375B1 (de) * | 1990-08-30 | 1998-10-28 | Canon Kabushiki Kaisha | Bildsignalverarbeitung |
US5084700A (en) * | 1991-02-04 | 1992-01-28 | Thomson Consumer Electronics, Inc. | Signal clamp circuitry for analog-to-digital converters |
US5371552A (en) * | 1991-10-31 | 1994-12-06 | North American Philips Corporation | Clamping circuit with offset compensation for analog-to-digital converters |
DE4203478A1 (de) * | 1992-02-07 | 1993-08-12 | Thomson Brandt Gmbh | Verfahren zur umsetzung eines digitalen videosignals |
US5410357A (en) * | 1993-04-12 | 1995-04-25 | The United States Of America As Represented By The Secretary Of The Navy | Scan converter and method |
-
1994
- 1994-04-06 CN CN95114846A patent/CN1068473C/zh not_active Expired - Fee Related
- 1994-04-07 GB GB9406866A patent/GB9406866D0/en active Pending
- 1994-07-18 US US08/276,370 patent/US5426397A/en not_active Expired - Lifetime
-
1995
- 1995-01-30 US US08/380,914 patent/US5530487A/en not_active Expired - Lifetime
- 1995-03-27 EP EP95104509A patent/EP0676866B1/de not_active Expired - Lifetime
- 1995-03-27 DE DE69512121T patent/DE69512121T2/de not_active Expired - Fee Related
- 1995-04-03 DE DE19512075A patent/DE19512075B4/de not_active Expired - Fee Related
- 1995-04-04 JP JP07912495A patent/JP3894965B2/ja not_active Expired - Fee Related
- 1995-04-04 JP JP07912395A patent/JP4322319B2/ja not_active Expired - Fee Related
- 1995-04-06 KR KR1019950007911A patent/KR100371245B1/ko not_active IP Right Cessation
- 1995-04-06 CN CN95114845A patent/CN1078422C/zh not_active Expired - Fee Related
- 1995-04-07 KR KR1019950008024A patent/KR100420234B1/ko not_active IP Right Cessation
Also Published As
Publication number | Publication date |
---|---|
KR100371245B1 (ko) | 2003-03-29 |
KR950035307A (ko) | 1995-12-30 |
CN1078422C (zh) | 2002-01-23 |
CN1068473C (zh) | 2001-07-11 |
EP0676866A2 (de) | 1995-10-11 |
JPH07307878A (ja) | 1995-11-21 |
US5426397A (en) | 1995-06-20 |
KR950035353A (ko) | 1995-12-30 |
KR100420234B1 (ko) | 2004-10-06 |
JP4322319B2 (ja) | 2009-08-26 |
JPH07326965A (ja) | 1995-12-12 |
CN1133526A (zh) | 1996-10-16 |
DE69512121T2 (de) | 1999-12-30 |
JP3894965B2 (ja) | 2007-03-22 |
DE69512121D1 (de) | 1999-10-21 |
EP0676866B1 (de) | 1999-09-15 |
DE19512075B4 (de) | 2007-09-20 |
GB9406866D0 (en) | 1994-06-01 |
US5530487A (en) | 1996-06-25 |
CN1112753A (zh) | 1995-11-29 |
EP0676866A3 (de) | 1996-07-24 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
DE2739667C3 (de) | Taktimpulsgenerator für einen Zeitfehlerausgleich bei Videoaufzeichnungsoder -Wiedergabegeräten | |
DE2711992C3 (de) | Anordnung zur Synchronisierung von aus mindestens zwei unsynchronen Quellen stammenden Videosignalen | |
DE3688058T2 (de) | Bild-in-bild-farbfernsehempfaenger. | |
DE68910596T2 (de) | Abtastumsetzungssystem mit Überlagerungsvorrichtung. | |
AT389608B (de) | Digitaler geschwindigkeitsfehlerkompensator | |
DE3888221T2 (de) | Speichersystem für bemusterte Daten, zum Beispiel für ein Bildvergrösserungssystem in einem Fernsehempfänger. | |
EP0450445B1 (de) | Digitale Fernsehsignalverarbeitungsschaltung mit orthogonalem Ausgangstakt | |
DE19512075B4 (de) | Videosignal-Klemmanordnung | |
DE19713635B4 (de) | Videokameravorrichtung vom digitalen Aufzeichnungstyp | |
DE3625768C3 (de) | Schaltungsanordnung zur Verarbeitung von Videosignalen | |
DE3935453A1 (de) | Digitale schaltungsanordnung zur verarbeitung eines analogen fernsehsignals mit einem unverkoppelten systemtakt | |
DE69106794T2 (de) | Videosignalverarbeitungsverfahren. | |
DE69119284T2 (de) | Zeitbasiskorrigierer | |
EP0421017B1 (de) | Schaltungsanordnung zur Bild-in-Bild-Einblendung in einem Fernsehgerät mit nur einem Tuner | |
DE4327779C1 (de) | Verfahren und Schaltungsanordnung für ein Fernsehgerät zur Verminderung des Flimmerns | |
DE4127281A1 (de) | Schaltung fuer eine videoaufzeichnungs- und wiedergabeeinrichtung | |
DE69123433T2 (de) | Aufzeichnungsgerät für Videosignale | |
DE3688997T2 (de) | System zum Korrigieren der Phase eines Farbfernsehsignals. | |
DE10001369A1 (de) | Verfahren und Schaltungsanordnung zur Grafikdarstellung, insbesondere in einem digitalen Fernsehgerät | |
DE19744712A1 (de) | Vorrichtung zur gleichzeitigen Darstellung von TV- und PC-Bildern | |
WO1990006037A1 (de) | Bildverarbeitungssystem | |
DE3505358C2 (de) | ||
DE4133884A1 (de) | Oszillator zur verwendung in anordnungen zum veraendern der zeitbasis von videosignalen | |
US5245414A (en) | Video signal synchronizer for a video signal in luminance and chrominance component form | |
EP0690615B1 (de) | Bildwiedergabeanordnung |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
8120 | Willingness to grant licences paragraph 23 | ||
8110 | Request for examination paragraph 44 | ||
8364 | No opposition during term of opposition | ||
R119 | Application deemed withdrawn, or ip right lapsed, due to non-payment of renewal fee |
Effective date: 20121101 |